JP2014138143A - 半導体装置の製造方法、半導体ウエハ、及び、半導体装置 - Google Patents

半導体装置の製造方法、半導体ウエハ、及び、半導体装置 Download PDF

Info

Publication number
JP2014138143A
JP2014138143A JP2013007129A JP2013007129A JP2014138143A JP 2014138143 A JP2014138143 A JP 2014138143A JP 2013007129 A JP2013007129 A JP 2013007129A JP 2013007129 A JP2013007129 A JP 2013007129A JP 2014138143 A JP2014138143 A JP 2014138143A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
insulating layer
semiconductor
surface electrode
dicing line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013007129A
Other languages
English (en)
Inventor
Kunihito Kato
邦仁 加藤
Toru Onishi
徹 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013007129A priority Critical patent/JP2014138143A/ja
Priority to US14/134,325 priority patent/US9214522B2/en
Publication of JP2014138143A publication Critical patent/JP2014138143A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】半導体ウエハの破損を抑制することができる半導体装置の製造方法を開示する。
【解決手段】絶縁層30に連通溝40が形成されていない部分では、半導体ウエハ2の表面側に保護テープ60を貼り付けると、表面電極20の表面、及び、絶縁層30の表面に保護テープ60が貼り付く。一方、絶縁層30に連通溝40が形成されている部分では、半導体ウエハ2の表面に保護テープ60を貼り付けると、表面電極20の表面には保護テープ60が貼り付く。連通溝40が形成されているため、絶縁層30の表面には保護テープ60が貼り付かない。そのため、隙間70は、連通溝40を介して、ダイシングライン溝50と連通している。その後、半導体ウエハ2の裏面を加工する際に、半導体ウエハ2を真空環境下に置いたとしても、隙間70内の空気は、連通溝40及びダイシングライン溝50を通って半導体ウエハ2の外周縁から外部に排出される。
【選択図】図4

Description

本明細書で開示する技術は、半導体装置の製造方法に関する。
特許文献1には、電極と絶縁層とが形成されている半導体ウエハの表面に保護テープを貼り付け、保護テープを貼り付けた状態のまま、半導体ウエハの裏面を加工する半導体装置の製造方法が開示されている。
特開2005−317570号公報
半導体ウエハの表面に形成された電極と絶縁層の間には段差が形成される。そのため、特許文献1の技術では、半導体ウエハの表面に保護テープを貼り付けると、電極と絶縁層の間の段差において、半導体ウエハと保護テープとの間に隙間が形成される場合がある。この場合、半導体ウエハと保護テープの間の隙間には空気が密閉される。その後、半導体ウエハの裏面を加工する場合に、半導体ウエハを真空環境下に置くと、隙間に密封された空気が膨張し、半導体ウエハが破損する場合がある。
本明細書では、半導体ウエハの破損を抑制することができる半導体装置の製造方法を開示する。
本明細書で開示する半導体装置の製造方法は、表面構造形成工程と、ダイシングライン溝形成工程と、連通溝形成工程と、貼付工程と、裏面加工工程とを備える。表面構造形成工程では、半導体ウエハの複数の素子領域のそれぞれに、表面電極と、その表面電極の周縁部に半導体ウエハの表面からの高さが表面電極より高くなる絶縁層とを形成する。ダイシングライン溝形成工程では、半導体ウエハの表面に、平面視したときに絶縁層を挟んで表面電極の周囲を取り囲んでおり、半導体ウエハの表面からの高さが絶縁層よりも低く、半導体ウエハの外周縁まで伸びるダイシングライン溝を形成する。連通溝形成工程では、絶縁層に、表面電極側からダイシングライン溝を形成する位置まで伸びる連通溝を形成する。貼付工程では、ダイシングライン溝及び連通溝が形成された半導体ウエハの表面側に保護テープを貼り付ける。裏面加工工程では、保護テープが貼り付けられた半導体ウエハの裏面を加工する。
この方法では、連通溝形成工程において、絶縁層に、表面電極側からダイシングライン溝まで伸びる連通溝が形成される。そのため、半導体ウエハの表面側に保護テープを貼り付けたときに、表面電極と絶縁層との段差において半導体ウエハと保護テープとの間に隙間が形成されたとしても、絶縁層に連通溝が形成されていることにより、半導体ウエハと保護テープの間の隙間に空気が密閉されてしまうことがない。そのため、その後、半導体ウエハの裏面を加工する際に半導体ウエハを真空環境下に置いたとしても、隙間内の空気は、連通溝及びダイシングライン溝を通って半導体ウエハの外周縁から外部に排出される。そのため、半導体ウエハと保護テープの間に入り込んだ空気が膨張して半導体ウエハが破損してしまうことを抑制することができる。ここで、「半導体ウエハの表面側に保護テープを貼り付ける」とは、半導体ウエハ自体の表面に保護テープを貼り付けることを意味せず、表面に表面電極、絶縁層、ダイシングライン溝等の各種構造が形成された半導体ウエハにおいて、それらの各種構造の上から保護テープを貼り付けることを意味する。
本明細書では、新規な半導体ウエハも開示する。本明細書で開示する半導体ウエハは、複数の素子領域を有する。複数の素子領域のそれぞれは、表面電極と、その表面電極の周縁部に半導体ウエハの表面からの高さが表面電極より高くなる絶縁層とを有している。半導体ウエハの表面には、平面視したときに絶縁層を挟んで表面電極の周囲を取り囲んでおり、半導体ウエハの表面からの高さが絶縁層よりも低く、半導体ウエハの外周縁まで伸びるダイシングライン溝が形成されている。絶縁層には、表面電極側からダイシングライン溝まで伸びる連通溝が形成されている。
この半導体ウエハによると、絶縁層に連通溝が形成されているため、表面側に保護テープを貼り付けた際に、半導体ウエハと保護テープとの間に隙間が形成されたとしても、その隙間に空気が密閉されてしまうことがない。そのため、半導体ウエハと保護テープの間に入り込んだ空気に起因して半導体ウエハが破損してしまうことを抑制することができる。
さらに本明細書では、新規な半導体装置も開示する。本明細書で開示する半導体装置は、半導体基板と、半導体基板の表面に形成された表面電極と、半導体基板の表面であって表面電極の周縁部に形成され、半導体基板の表面からの高さが表面電極よりも高い絶縁層と、を有している。絶縁層には、表面電極側から半導体装置の外周縁まで伸びる連通溝が形成されている。
上記の半導体装置では、絶縁層に、表面電極側から半導体装置の外周縁まで伸びる連通溝が形成されている。この半導体装置の製造過程では、上記連通溝は、複数の素子領域を有する半導体ウエハに形成されたダイシングライン溝まで伸びる。そのため、上記の通り、半導体装置を製造する過程で、半導体ウエハが破損することを抑制することができる。従って、上記の構成によると、半導体装置の製造時の不良率を抑制し、歩留まりを向上することができる。
第1実施例の半導体ウエハを示す平面図。 図1のII部分拡大図。 図2のIII−III断面図。 図2のIV−IV断面図。
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
(特徴1)裏面加工工程は、半導体ウエハの裏面に不純物を注入する注入工程を含んでもよい。半導体ウエハの裏面に不純物を注入する注入工程は、通常、半導体ウエハを真空環境下に置いて行われる。この方法によると、半導体ウエハの裏面に不純物を注入する場合に、半導体ウエハと保護テープとの間の隙間内の空気が、連通溝及びダイシングラインを通って半導体ウエハの外周から外部に排出される。そのため、空気が膨張して半導体ウエハが破損することを抑制することができる。
(特徴2)注入工程は、半導体ウエハの複数の素子領域のそれぞれの裏面の一部に第1導電型の不純物を注入する工程と、半導体ウエハの複数の素子領域のそれぞれの裏面の他の一部に第2導電型の不純物を注入する工程とを含んでもよい。この方法によると、半導体ウエハ内に、異なる素子構造(例えば、ダイオード領域とIGBT領域)を有する半導体装置を形成することができる。
(特徴3)裏面加工工程の後に、ダイシングライン溝に沿って半導体ウエハをダイシングするダイシング工程をさらに備えてもよい。この方法によると、半導体ウエハ内に形成された複数個の半導体装置を分割することができる。
図1に示す本実施例の半導体ウエハ2は、主にSiからなる基板である。本実施例の半導体ウエハ2は、平面視した場合に、複数の素子領域10と、各素子領域10の周囲を取り囲んでおり、半導体ウエハ2の外周縁まで伸びるダイシングライン溝50とを備える。
図2に示すように、半導体ウエハ2を平面視した場合に、各素子領域10は、互いに等間隔をあけて形成されている。素子領域10は、複数の表面電極20と、複数の信号パッド22と、表面電極20及び信号パッド22の周囲に形成された絶縁層30と、を備えている。絶縁層30には、各表面電極20及び各信号パッド22からダイシングライン溝50まで伸びる連通溝40が形成されている。
半導体ウエハ2の素子領域10の表面構造についてさらに説明する。図3に示すように、半導体ウエハ2を図2のIII−III断面で見た場合、半導体ウエハ2の素子領域10には、半導体領域12及び終端領域14が形成されている。ただし、本実施例の半導体ウエハ2は、裏面側が未加工である。裏面側を加工(薄板化、不純物注入、電極形成、等)することにより、半導体領域12には、例えばIGBTやダイオードを形成することができる。従って、図3では、半導体ウエハ2の裏面側の図示を省略している。
半導体領域12は、コンタクト領域110と、トップボディ領域112と、フローティング領域114と、ボトムボディ領域116と、ドリフト領域118とを有している。さらに、半導体領域12は、複数のトレンチ102と、各トレンチ102の内面を覆うゲート絶縁膜104と、ゲート絶縁膜104で覆われた状態でトレンチ102内に収容されているゲート電極106とを有している。
コンタクト領域110は、n型の領域であって、半導体ウエハ2の表面に露出する範囲に形成されている。トップボディ領域112は、p型の領域であって、コンタクト領域110より深い位置まで設けられている。フローティング領域114は、n型の領域であって、トップボディ領域112より深い位置に設けられている。ボトムボディ領域116は、p型の領域であって、フローティング領域114より深い位置に設けられている。ボトムボディ領域116は、トレンチ102の下端部より浅い範囲に形成されている。ドリフト領域118は、n型の領域であって、ボトムボディ領域116より深い位置に設けられている。
コンタクト領域110の表面、及び、トップボディ領域112の表面の一部は、表面電極20とオーミック接続されている。
トレンチ102は、半導体ウエハ2の表面からコンタクト領域110、トップボディ領域112、フローティング領域114、及び、ボトムボディ領域116を貫通して形成されている。トレンチ102の深さ方向の下端部は、ボトムボディ領域116の下端部からドリフト領域118内に突き出している。上記の通り、トレンチ102の内面は、ゲート絶縁膜104で覆われている。ゲート電極106は、ゲート絶縁膜104で覆われた状態でトレンチ102内に収容されている。ゲート電極106は、その上面が層間絶縁膜120で覆われ、表面電極20から絶縁されている。ただし、図示しない他の位置で、ゲート電極106は信号パッド22(図2参照)と接続されている。
終端領域14は、素子領域10の外周に形成されている領域である。終端領域14は、分離領域122と、複数のトレンチ102と、絶縁膜105と、導電体領域107とを有している。
分離領域122は、p型の領域であって、半導体ウエハ2の表面に露出する範囲に形成されている。分離領域122の下端部は、トレンチ102の下端部より深い位置に形成されている。終端領域14内のトレンチ102は、分離領域122内に形成されている。分離領域122の上面、及び、導電体領域107の上面は、終端絶縁膜124で覆われ、表面電極20から絶縁されている。
図3に示すように、表面電極20は、半導体ウエハ2の表面側に形成されている。表面電極20は、コンタクト領域110の表面、及び、トップボディ領域112のうち半導体ウエハ2の表面に露出した部分とオーミック接続されている。また、表面電極20は、層間絶縁膜120、終端絶縁膜124によって、各ゲート電極106及び導電体領域107と絶縁されている。表面電極20の外周端部は、終端絶縁膜124の上面に重ねて形成されている。
絶縁層30は、表面電極20の外周縁部、及び、終端絶縁膜124の表面側に形成されている。絶縁層30の一部は、表面電極20の外周縁部に重ねて形成されている。本実施例では、絶縁層30は、ポリイミドで形成されている。他の例では、絶縁層30は、電気絶縁性を有する他の樹脂材料で形成してもよい。図3に示すように、絶縁層30の半導体ウエハ2の表面からの高さは、表面電極20の高さよりも高い。
図4に示すように、半導体ウエハ2を図2のIV−IV断面で見た場合、絶縁層30は連通溝40を有する。連通溝40は、表面電極20側からダイシングライン溝50まで伸びている。図4に示すように、連通溝40が形成されている部分の絶縁層30の半導体ウエハ2の表面からの高さは、連通溝40が形成されていない部分の絶縁層30(図3参照)の高さより低い。
図3、図4に示すように、ダイシングライン溝50の半導体ウエハ2の表面からの高さは、絶縁層30の高さより低い。また、図2に示すように、半導体ウエハ2を平面視すると、ダイシングライン溝50は、各素子領域10を取り囲んでおり、半導体ウエハ2の外周縁まで伸びている。
以上、本実施例の半導体ウエハ2の構成を説明した。次いで、図3、図4を参照して、本実施例の半導体ウエハ2の裏面を加工する際に、半導体ウエハ2の表面を保護するために半導体ウエハ2の表面側に貼り付けられる、保護テープ60の一例について説明する。保護テープ60は、半導体ウエハ2の表面側(図3、図4の下側)に粘着層を有する樹脂性のテープである。
図3に示すように、絶縁層30に連通溝40が形成されていない部分では、半導体ウエハ2の表面側に保護テープ60を貼り付けると、表面電極20の表面、及び、絶縁層30の表面に保護テープ60が貼り付く。そのため、表面電極20と絶縁層30の間の段差において、半導体ウエハ2と保護テープ60との間に隙間70が形成される。
一方、図4に示すように、絶縁層30に連通溝40が形成されている部分では、半導体ウエハ2の表面側に保護テープ60を貼り付けると、表面電極20の表面には保護テープ60が貼り付くが、連通溝40が形成されているため、絶縁層30の表面には保護テープ60が貼り付かない。そのため、図4に示すように、絶縁層30に連通溝40が形成されている部分では、半導体ウエハ2と保護テープ60との間に形成される隙間70は、連通溝40を介して、ダイシングライン溝50と連通している。
即ち、本実施例の半導体ウエハ2によると、表面側に保護テープ60を貼り付けた際に、半導体ウエハ2と保護テープ60との間に隙間70が形成されたとしても、その隙間70に空気が密閉されることがない。そのため、後述するように、半導体ウエハ2の裏面を加工する際に、半導体ウエハを真空環境下に置いたとしても、隙間70内の空気は、連通溝40及びダイシングライン溝50を通って半導体ウエハ2の外周縁から外部に排出される。そのため、半導体ウエハ2と保護テープ60の間に入り込んだ空気が膨張して半導体ウエハ2が破損してしまうことを抑制することができる。
なお、半導体ウエハ2の裏面を加工した後は、半導体ウエハ2をダイシングライン溝50に沿ってダイシングすることにより、複数の半導体装置が形成される。本実施例の構成によると、裏面加工する際に半導体ウエハ2の破損が抑制されるため、半導体装置の製造歩留まりを向上することができる。
次いで、本実施例の半導体ウエハ2を製造する方法、及び、半導体ウエハ2を用いて複数の半導体装置を製造する方法について説明する。以下では、ダイオード領域とIGBT領域とを有するRC−IGBTを製造する場合の例について説明する。
まず、複数の素子領域10のそれぞれに、半導体領域12及び終端領域14(図3参照)を作りこんだ半導体ウエハ2を用意する。
次に、公知の方法によって、各半導体領域12の表面に層間絶縁膜120を形成する。さらに、終端領域14の表面に終端絶縁膜124を形成する。終端絶縁膜124は、半導体ウエハ2の表面のうち、隣り合う2個の素子領域10の間の部分にも形成される(図3参照)。次に、公知の方法によって、各素子領域10の表面に表面電極20(図3参照)を形成する。
次に、半導体ウエハ2の表面全面にポジ型の感光性ポリイミドを塗布する。その後、半導体ウエハ2の表面にマスクを配置して露光を行う。露光の際に用いられるマスクは、表面電極20が形成されている部分、信号パッド22が形成されている部分、ダイシングライン溝50を形成する部分、及び、連通溝40を形成する部分に開口が形成されている。ここで、ダイシングライン溝50を形成する部分とは、素子領域10の周囲の部分であって、半導体ウエハ2の外周縁まで伸びる部分である。また、連通溝40を形成する部分とは、各表面電極20(信号パッド22)側からダイシングライン溝50を形成する部分まで伸びる部分である。連通溝40を形成する部分の開口面積は、他の開口の開口面積より小さく形成されている。そのため、連通溝40を形成する部分の露光量は、表面電極20(信号パッド22)が形成されている部分の露光量、及び、ダイシングライン溝50を形成する部分の露光量より少ない。
次いで、現像液を用いて、露光された箇所のポリイミドを除去する。これにより、各表面電極20及び信号パッド22の表面に塗布されたポリイミドが除去され、各表面電極20及び信号パッド22の表面が露出する(図2参照)。また、各素子領域10の周囲の部分のポリイミドも除去され、ダイシングライン溝50が形成される。この結果、残ったポリイミドが絶縁層30を形成する。形成された絶縁層30には、連通溝40が形成される。上記の通り、連通溝40を形成する部分の露光量は、表面電極20(信号パッド22)が形成されている部分の露光量、及び、ダイシングライン溝50を形成する部分の露光量より少ない。そのため、現像液により、ポリイミドの表面付近のみが除去される。その結果、絶縁層30に、表面電極20(信号パッド22)とダイシングライン溝50とを連通する連通溝40が形成される。以上の各工程により、本実施例の半導体ウエハ2(図1〜図4)が完成する。
次いで、図3、図4に示すように、半導体ウエハ2の表面側に、保護テープ60を貼り付ける。図3に示すように、絶縁層30に連通溝40が形成されていない部分では、表面電極20の表面、及び、絶縁層30の表面に保護テープ60が貼り付く。そのため、表面電極20と絶縁層30の間の段差において、半導体ウエハ2と保護テープ60との間に隙間70が形成される。一方、図4に示すように、絶縁層30に連通溝40が形成されている部分では、表面電極20の表面には保護テープ60が貼り付くが、絶縁層30の表面には保護テープ60が貼り付かない。そのため、図4に示すように、絶縁層30に連通溝40が形成されている部分では、半導体ウエハ2と保護テープ60との間に形成される隙間70は、連通溝40を介してダイシングライン溝50と連通する。
次いで、半導体ウエハ2の裏面を研削して薄板化する。次いで、薄板化した半導体ウエハ2の半導体領域12の裏面の一部にp型の不純物を注入し、コレクタ領域を形成する。半導体領域12のうち、コレクタ領域が形成された範囲は、IGBT領域になる。一方、薄板化した半導体ウエハ2の半導体領域12の裏面の他の一部にはn型の不純物を注入する。n型の不純物が注入された部分と、ドリフト領域118とによって、カソード領域が形成される。半導体領域12のうち、カソード領域が形成された範囲は、ダイオード領域になる。この結果、素子領域10内にRC−IGBTが形成される。
半導体領域12の裏面にp型の不純物又はn型の不純物を注入する工程は、真空環境下で行われる。この際、隙間70内の空気は、連通溝40及びダイシングライン溝50を通って半導体ウエハ2の外周縁から外部に排出される(図4参照)。そのため、半導体ウエハ2と保護テープ60の間の隙間70に入り込んだ空気が膨張して半導体ウエハ2が破損してしまうことを抑制することができる。
その後、半導体ウエハ2の裏面をアッシングし、不純物を注入する際に半導体ウエハ2の裏面に塗布されたマスク用のレジストを除去する。このアッシング工程も真空環境下で行われるが、上記と同様に、半導体ウエハ2と保護テープ60の間の隙間70に入り込んだ空気が膨張して半導体ウエハ2が破損してしまうことを抑制することができる。
その後、公知の方法により、半導体ウエハ2の裏面に裏面電極を形成する。その後、半導体ウエハ2の表面側から保護テープ60を取り外す。
次いで、半導体ウエハ2の裏面に公知のダイシングテープを貼り付ける。その後、ダイシングライン溝50に沿って半導体ウエハ2をダイシングする。これにより、半導体ウエハ2に形成された複数の半導体装置(RC−IGBT)が分割され、複数の半導体装置(RC−IGBT)が製造される。
以上、本実施例の半導体ウエハ2を製造する方法、及び、半導体ウエハ2を用いて複数の半導体装置を製造する方法について説明した。上記の通り、本実施例の方法では、絶縁層30を形成する際に同時に連通溝40が形成される。そのため、半導体ウエハ2の表面に保護テープ60を貼り付けたときに、表面電極20(信号パッド22)と絶縁層30の間の段差において半導体ウエハ2と保護テープ60との間に隙間70が形成されたとしても、絶縁層30に連通溝40が形成されているため、半導体ウエハ2と保護テープ60の間の隙間70に空気が密閉されてしまうことがない。そのため、その後、半導体ウエハ2の裏面を加工(不純物注入、アッシング等)する際に、半導体ウエハ2を真空環境下に置いたとしても、隙間70内の空気は、連通溝40及びダイシングライン溝50を通って半導体ウエハ2の外周縁から外部に排出される。そのため、半導体ウエハ2と保護テープ60の間に入り込んだ空気が膨張して半導体ウエハ2が破損してしまうことを抑制することができる。その結果、半導体装置の製造歩留まりを向上することもできる。
本実施例と請求項の記載の対応関係を説明しておく。表面電極20及び信号パッド22が、「表面電極」の一例である。ダイシングによって分割された後の半導体ウエハ2が「半導体基板」の一例である。素子領域10の表面に表面電極20を形成し、その後、ポジ型の感光性ポリイミドを用いて、ダイシングライン溝50、絶縁層30、及び、連通溝40を同時に形成する工程が、「表面構造形成工程」の一例である。また、上記ダイシングライン溝50、絶縁層30、及び、連通溝40を同時に形成する工程は、「ダイシングライン溝形成工程」、及び、「連通溝形成工程」の一例でもある。
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
(変形例1)上記の実施例では、ポジ型の感光性ポリイミドを用いて、ダイシングライン溝50、絶縁層30、及び、連通溝40を形成している。これに限られず、非感光性ポリイミドを用いて、ダイシングライン溝50、絶縁層30、及び、連通溝40を形成してもよい。この場合、非感光性ポリイミドを半導体ウエハ2の表面全面に塗布した後、塗布された非感光性ポリイミドの表面にマスクとなるレジストを塗布し、表面電極20が形成されている部分、信号パッド22が形成されている部分、ダイシングライン溝50を形成する部分、及び、連通溝40を形成する部分に開口を形成する。その後、現像液で、レジストによってマスクされていない部分のポリイミドを除去する。その結果、上記と同様に、ダイシングライン溝50、絶縁層30、及び、連通溝40を形成することができる。
(変形例2)上記の実施例では、ダイシングライン溝50、絶縁層30、及び、連通溝40を同時に形成しているが、ダイシングライン溝50、絶縁層30、及び、連通溝40は、それぞれ別個の工程で形成してもよい。また、ダイシングライン溝50と連通溝40を形成する順序は、どちらを先に行ってもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:半導体ウエハ
10:素子領域
12:半導体領域
14:終端領域
20:表面電極
22:信号パッド
30:絶縁層
40:連通溝
50:ダイシングライン溝
60:保護テープ
70:隙間
102:トレンチ
104:ゲート絶縁膜
105:絶縁膜
106:ゲート電極
107:導電体領域
110:コンタクト領域
112:トップボディ領域
114:フローティング領域
116:ボトムボディ領域
118:ドリフト領域
120:層間絶縁膜
122:分離領域
124:終端絶縁膜

Claims (6)

  1. 半導体ウエハの複数の素子領域のそれぞれに、表面電極と、その表面電極の周縁部に半導体ウエハの表面からの高さが表面電極より高くなる絶縁層とを形成する表面構造形成工程と、
    半導体ウエハの表面に、平面視したときに絶縁層を挟んで表面電極の周囲を取り囲んでおり、半導体ウエハの表面からの高さが絶縁層よりも低く、半導体ウエハの外周縁まで伸びるダイシングライン溝を形成するダイシングライン溝形成工程と、
    絶縁層に、表面電極側からダイシングライン溝を形成する位置まで伸びる連通溝を形成する連通溝形成工程と、
    ダイシングライン溝及び連通溝が形成された半導体ウエハの表面側に保護テープを貼り付ける貼付工程と、
    保護テープが貼り付けられた半導体ウエハの裏面を加工する裏面加工工程と、
    を備える、ことを特徴とする半導体装置の製造方法。
  2. 裏面加工工程は、半導体ウエハの裏面に不純物を注入する注入工程を含む、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 注入工程は、
    半導体ウエハの複数の素子領域のそれぞれの裏面の一部に第1導電型の不純物を注入する工程と、
    半導体ウエハの複数の素子領域のそれぞれの裏面の他の一部に第2導電型の不純物を注入する工程と、
    を含む、ことを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 裏面加工工程の後、ダイシングライン溝に沿って半導体ウエハをダイシングするダイシング工程をさらに備える、
    ことを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  5. 複数の素子領域を有する半導体ウエハであって、
    複数の素子領域のそれぞれは、表面電極と、その表面電極の周縁部に半導体ウエハの表面からの高さが表面電極より高くなる絶縁層とを有しており、
    半導体ウエハの表面には、平面視したときに絶縁層を挟んで表面電極の周囲を取り囲んでおり、半導体ウエハの表面からの高さが絶縁層よりも低く、半導体ウエハの外周縁まで伸びるダイシングライン溝が形成されており、
    絶縁層には、表面電極側からダイシングライン溝まで伸びる連通溝が形成されている、
    ことを特徴とする半導体ウエハ。
  6. 半導体装置であって、
    半導体基板と、
    半導体基板の表面に形成された表面電極と、
    半導体基板の表面であって表面電極の周縁部に形成され、半導体基板の表面からの高さが表面電極よりも高い絶縁層と、
    を有しており、
    絶縁層には、表面電極側から半導体装置の外周縁まで伸びる連通溝が形成されている、
    ことを特徴とする半導体装置。
JP2013007129A 2013-01-18 2013-01-18 半導体装置の製造方法、半導体ウエハ、及び、半導体装置 Pending JP2014138143A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013007129A JP2014138143A (ja) 2013-01-18 2013-01-18 半導体装置の製造方法、半導体ウエハ、及び、半導体装置
US14/134,325 US9214522B2 (en) 2013-01-18 2013-12-19 Production method of semiconductor device, semiconductor wafer, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013007129A JP2014138143A (ja) 2013-01-18 2013-01-18 半導体装置の製造方法、半導体ウエハ、及び、半導体装置

Publications (1)

Publication Number Publication Date
JP2014138143A true JP2014138143A (ja) 2014-07-28

Family

ID=51207085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013007129A Pending JP2014138143A (ja) 2013-01-18 2013-01-18 半導体装置の製造方法、半導体ウエハ、及び、半導体装置

Country Status (2)

Country Link
US (1) US9214522B2 (ja)
JP (1) JP2014138143A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815237B2 (ja) * 2017-03-16 2021-01-20 三菱電機株式会社 半導体装置
CN110838486B (zh) * 2018-08-17 2023-04-07 力智电子股份有限公司 功率晶体管元件
CN111613529B (zh) * 2020-05-27 2023-05-23 华天慧创科技(西安)有限公司 一种晶圆的封装工艺
CN116913773B (zh) * 2023-09-12 2024-01-26 威海市泓淋电力技术股份有限公司 一种半导体芯片及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274129A (ja) * 2000-03-27 2001-10-05 Nec Kansai Ltd 半導体ウェーハ及びその製造方法
JP2002184777A (ja) * 2000-12-15 2002-06-28 Toshiba Corp 半導体装置
JP2002222777A (ja) * 2001-01-29 2002-08-09 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2006318989A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2007036129A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 半導体装置の製造方法
JP2007149974A (ja) * 2005-11-28 2007-06-14 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2007288092A (ja) * 2006-04-20 2007-11-01 Elpida Memory Inc 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4143488B2 (ja) 2003-06-30 2008-09-03 Necエンジニアリング株式会社 テープ貼付装置
JP4665429B2 (ja) 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274129A (ja) * 2000-03-27 2001-10-05 Nec Kansai Ltd 半導体ウェーハ及びその製造方法
JP2002184777A (ja) * 2000-12-15 2002-06-28 Toshiba Corp 半導体装置
JP2002222777A (ja) * 2001-01-29 2002-08-09 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2006318989A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2007036129A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 半導体装置の製造方法
JP2007149974A (ja) * 2005-11-28 2007-06-14 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2007288092A (ja) * 2006-04-20 2007-11-01 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US9214522B2 (en) 2015-12-15
US20140203411A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
KR100579780B1 (ko) 반도제장치 및 그 제조방법
JP2001339063A (ja) 半導体装置およびその製造方法
US10403554B2 (en) Method for manufacturing semiconductor device
US20140054743A1 (en) Isolated Through Silicon Vias in RF Technologies
JP5267036B2 (ja) 半導体装置の製造方法
JP6637012B2 (ja) 半導体装置
JP6231422B2 (ja) 半導体装置
JP2006100317A (ja) 半導体装置
JP2009176772A (ja) 半導体装置
WO2015118721A1 (ja) 半導体装置及び半導体装置の製造方法
JP2006310508A (ja) 半導体装置およびその製造方法
JP6463338B2 (ja) 半導体装置
US20170229448A1 (en) Semiconductor device and semiconductor device manufacturing method
TW201838192A (zh) 半導體裝置及其製造方法
JP2014138143A (ja) 半導体装置の製造方法、半導体ウエハ、及び、半導体装置
JP2002534811A (ja) ドーピングされた領域を分離するためのトレンチを備えた半導体装置
CN106298479B (zh) 一种功率器件的结终端扩展结构及其制造方法
JPH11297994A (ja) 半導体装置
JP2003273127A (ja) 炭化珪素半導体装置およびその製造方法
JP5811110B2 (ja) 半導体装置の製造方法
JP6365135B2 (ja) 半導体チップ及びその製造方法
JP2020038938A (ja) 半導体装置および半導体装置の製造方法
JP2020013902A (ja) 半導体装置及びその製造方法
US10950601B2 (en) Current source using emitter region as base region isolation structure
JP2012160601A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160308