JP3303294B2 - 半導体保護テープの切断方法 - Google Patents

半導体保護テープの切断方法

Info

Publication number
JP3303294B2
JP3303294B2 JP16474899A JP16474899A JP3303294B2 JP 3303294 B2 JP3303294 B2 JP 3303294B2 JP 16474899 A JP16474899 A JP 16474899A JP 16474899 A JP16474899 A JP 16474899A JP 3303294 B2 JP3303294 B2 JP 3303294B2
Authority
JP
Japan
Prior art keywords
wafer
protective tape
tape
cutting
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16474899A
Other languages
English (en)
Other versions
JP2000353682A (ja
Inventor
石川俊彦
恭 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Seimitsu Co Ltd
Original Assignee
Tokyo Seimitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15799178&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3303294(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokyo Seimitsu Co Ltd filed Critical Tokyo Seimitsu Co Ltd
Priority to JP16474899A priority Critical patent/JP3303294B2/ja
Priority to US09/587,281 priority patent/US6910403B1/en
Priority to DE10028062A priority patent/DE10028062A1/de
Publication of JP2000353682A publication Critical patent/JP2000353682A/ja
Application granted granted Critical
Publication of JP3303294B2 publication Critical patent/JP3303294B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/05—With reorientation of tool between cuts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はウエーハ保護テープの切
断方法に係り、特に半導体ウエーハのバックグラインダ
ー等の加工時に用いられる表面保護テープの切断方法に
関する。
【０００２】
【従来の技術】IC等の半導体装置は、ウエーハ１上に多
数同時に形成され、個々に性能検査がされた後ダイシン
グソーで個々のデバイスに分割される。しかしながらIC
カード等に用いられる半導体デバイスは厚さの薄いもの
が要求されるようになり、その場合はダイシングソーで
個々のデバイスに分割する前にバックグラインダーでウ
エーハ１の裏面を研削して所望の厚さに加工している。
この場合ウエーハ１の表面に形成された半導体デバイス
を破損や汚染から守るために、表面に保護テープ２を貼
って加工している。この表面保護テープ２は、テープ基
材３と粘着剤４とから成っており、この粘着剤４を介し
てウエーハ１の表面に貼付された後ウエーハ１の外周に
沿って切断工具５でカットされている。（図４〜図６）
【０００３】
【発明が解決しようとする課題】上述したとおり保護テ
ープ２は、ウエーハ１の表面と直角にウエーハ１の外周
に沿って、切断されていた。（図４〜図６） ところが近年スマートカードに代表される超薄型ICカー
ドが登場するに及び、それに組み込まれる半導体デバイ
スも３０ミクロン〜５０ミクロンという超超薄型化が求
められるようになって来た。ところで半導体ウエーハ１
は、外周のエッジ部分が尖っていると、いくつもの製造
工程を経る中で微細な割れや欠けが生じ、その微細な破
片が悪さをしたりエッジ部に発生したマイクロクラック
が内部に進行してダメージを与えたりする為、外周のエ
ッジ部分を面取りしてシャープなエッジをなくしてい
る。この面取りされたウエーハ１の表面に保護テープ２
を貼る場合、表面の平坦部のみならず面取りされた径斜
面にまでテープが倣って貼付され、この状態で表面の平
坦部と直角にウエーハの外周に沿って切断される。
【０００４】この表面に保護テープ２の貼られたウエー
ハ１は、保護テープ２の貼られた面を下にしてバックグ
ラインダーのワークテーブルに載置固定され、上方から
研削砥石で所定の厚さ迄加工される。ところが最終厚み
が極めて薄いウエーハ１ではウエーハ１の元厚の半分以
上も研削加工しなければならない。この場合は図５ に
示すように硬脆性材料であるウエーハ１だけでなく、樹
脂材料である保護テープ２の基材３まで一緒に研削する
ことになり、この樹脂材料が研削砥石の砥粒（ダイヤモ
ンド等）に絡み付き、目詰まりを起こして加工性能を劣
化させ、加工能率の低下や加工品質の低下を来すととも
に、更にはウエーハ１を破損させる要因ともなってい
た。
【０００５】本発明はこのような事情に鑑みてなされた
もので、最終厚みが極めて薄いウエーハであっても、樹
脂材料である保護テープの基材まで一緒に研削すること
がなく研削砥石の目詰まりを引き起こさないウエーハの
表面保護テープの切断方法を提供する。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、ウエーハの１面を加工するにあたり、該ウ
エーハの他の１面を保護するために貼付される保護テー
プの切断方法であって、前記ウエーハに貼付された前記
保護テープの表面と該保護テープの切断面とでなす角度
が鈍角となるように、切断工具を傾斜させて切断し、前
記切断工具の傾斜角度を、前記ウエーハの面取り部分の
形状及び前記ウエーハの最終厚みを基に調整して、前記
保護テープの外径を、前記ウエーハの平坦面よりも大き
く前記ウエーハの外径よりも小さく且つ前記ウエーハの
加工領域まではみ出さない寸法に切断することを特徴と
するウエーハ保護テープの切断方法を提供する。
【０００７】
【０００８】
【０００９】
【作用】本発明によれば、ウエーハ保護テープ２はウエ
ーハ１の表面を保護するのに必要最小限の寸法で切断さ
れるので、最終厚みが極めて薄いウエーハ１であっても
ウエーハ１の加工領域５にまではみ出すことが無く、樹
脂材料である保護テープ２の基材３まで一緒に研削する
ことがないので研削砥石の目詰まりを生じさせない。
【００１０】
【実施例】以下添付図面に従って本発明に係るウエーハ
保護テープの切断方法について詳説する。なお各図面に
おいて同一部品には同一の符号を付してある。図１は本
発明の実施の形態を示す断面図で、本発明の切断方法を
概念的に表している。図２は本発明の切断方法を用いて
切断された保護テープ付きのウエーハを加工する時の、
加工領域と保護テープとの位置関係を示す断面図であ
り、図３は加工後の状態を示す断面図である。
【００１１】図１において、ウエーハ１は図示しないテ
ープ貼付け装置の載置台上に半導体デバイスの形成され
た表面を上に、裏面を下にして吸着固定される。次いで
保護テープ２がその粘着剤４側を下にしてウエーハ上に
配置され、上から図示しない弾性体の回転ローラ等で加
圧されウエーハに貼付される。この時保護テープ２は、
ウエーハ表面の平坦部のみでなく周辺の面取りされた部
分の一部にも回り込むように貼り付けられる。次に、ウ
エーハ１の面取り部分の形状及びウエーハ１の最終厚み
を基に算出された角度だけ切断工具５が傾けられ、この
状態で切断工具５がウエーハ１の中心線を軸にして回転
し、ウエーハ１の外径に沿って保護テープ２を切断す
る。尚、切断工具５が傾斜固定されたままで、ウエーハ
１を吸着固定した載置台が回転するようにしてもよい。
これにより、保護テープ２は必要最小限の大きさで切断
される。
【００１２】図２では上記方法で切断された保護テープ
２でデバイス面を保護されたウエーハ１の保護テープ２
側を下にして、図示しないバックグラインダーのワーク
テーブルに吸着固定されたウエーハ１を、上方から研削
砥石で裏面研削する場合の加工領域６（点線のハッチン
グ付きの枠）と保護テープ２の位置関係を示している。
図示のように保護テープ２の基材３は加工領域６の外側
に位置しているので、樹脂材料で出来ている基材３はウ
エーハ１の裏面研削中に同時に加工されることはない。
【００１３】図３に示すバックグラインダーで裏面研削
されたウエーハ１は、その後研磨やエッチング等で研削
によるダメージ層を取り去り、最終厚みに仕上げられ
る。ウエーハ１はその後洗浄、乾燥工程を経てダイシン
グシートを介してダイシング用フレームに搭載されて、
ダイシングソーにより個々のデバイスに分割される。
【００１４】
【発明の効果】以上本発明に係るウエーハ１の保護テー
プ２の切断方法によれば、ウエーハ１の裏面研削工程に
おいて、最終厚みが極めて薄いウエーハ１であってもウ
エーハ保護テープ２はウエーハ１の加工領域６にまでは
み出すことが無く、樹脂材料である保護テープ２の基材
３まで一緒に研削することがないので研削砥石の目詰ま
りを生じさせない。これにより加工性能を劣化させ、加
工能率の低下や加工品質の低下を来すとともに、更には
ウエーハを破損させる要因ともなっていた従来の問題点
を解決できる。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態を示す断面図で、
本発明の切断方法を概念的に表した図面である。
【図２】図２は本発明の切断方法を用いて切断された保
護テープ付きのウエーハを裏面加工する時の、加工領域
と保護テープとの位置関係を示す断面図である。
【図３】図３は本発明の切断方法を用いて切断された保
護テープ付きのウエーハを裏面加工した時の、加工後の
状態を示す断面図である。
【図４】図４は、従来の切断方法を概念的示す断面図で
ある。
【図５】図５は従来の切断方法を用いて切断された保護
テープ付きのウエーハを裏面加工する時の、加工領域と
保護テープとの位置関係を示す断面図である。
【図６】図６は従来の切断方法を用いて切断された保護
テープ付きのウエーハを裏面加工した時の、加工後の状
態を示す断面図である。
【符号の説明】
１…ウエーハ ２…ウエーハ保護テープ ３…テープ基材 ４…テープ粘着剤 ５…切断工具 ６…裏面加工の加工領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−6985（ＪＰ，Ａ) 特開 平２−303128（ＪＰ，Ａ) 特開 平６−310480（ＪＰ，Ａ) 特開 平11−333680（ＪＰ，Ａ) 特開2000−173961（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 ウエーハの１面を加工するにあたり、該
    ウエーハの他の１面を保護するために貼付される保護テ
    ープの切断方法であって、前記ウエーハに貼付された前記保護テープの表面と該保
    護テープの切断面とでなす角度が鈍角となるように、切
    断工具を傾斜させて切断し、 前記切断工具の傾斜角度を、前記ウエーハの面取り部分
    の形状及び前記ウエーハの最終厚みを基に調整して、前
    記 保護テープの外径を、前記ウエーハの平坦面よりも大
    きく前記ウエーハの外径よりも小さく且つ前記ウエーハ
    の加工領域まではみ出さない寸法に切断することを特徴
    とするウエーハ保護テープの切断方法。
JP16474899A 1999-06-11 1999-06-11 半導体保護テープの切断方法 Expired - Fee Related JP3303294B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16474899A JP3303294B2 (ja) 1999-06-11 1999-06-11 半導体保護テープの切断方法
US09/587,281 US6910403B1 (en) 1999-06-11 2000-06-05 Method for cutting semiconductor wafer protecting sheet
DE10028062A DE10028062A1 (de) 1999-06-11 2000-06-07 Verfahren zum Durchschneiden einer Schutzfolie bei Halbleiterwafern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16474899A JP3303294B2 (ja) 1999-06-11 1999-06-11 半導体保護テープの切断方法

Publications (2)

Publication Number Publication Date
JP2000353682A JP2000353682A (ja) 2000-12-19
JP3303294B2 true JP3303294B2 (ja) 2002-07-15

Family

ID=15799178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16474899A Expired - Fee Related JP3303294B2 (ja) 1999-06-11 1999-06-11 半導体保護テープの切断方法

Country Status (3)

Country Link
US (1) US6910403B1 (ja)
JP (1) JP3303294B2 (ja)
DE (1) DE10028062A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6520844B2 (en) * 2000-08-04 2003-02-18 Sharp Kabushiki Kaisha Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers
SG92771A1 (en) 2000-12-19 2002-11-19 Chee Peng Neo In-process tape bur monitoring
JP4307825B2 (ja) 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
JP2004168584A (ja) * 2002-11-19 2004-06-17 Thk Co Ltd ガラス基板材の切断方法
TWI341983B (en) * 2003-02-12 2011-05-11 Nissha Printing Touch panel
JP2004349649A (ja) * 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
JP4450696B2 (ja) * 2004-08-19 2010-04-14 日東電工株式会社 保護テープ貼付け装置
JP2006261370A (ja) * 2005-03-17 2006-09-28 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置および半導体装置の製造方法
JP2007242948A (ja) * 2006-03-09 2007-09-20 Lintec Corp シート切断装置及び切断方法
JP5037849B2 (ja) * 2006-04-28 2012-10-03 リンテック株式会社 シート切断方法
JP5015495B2 (ja) * 2006-05-25 2012-08-29 リンテック株式会社 シート切断装置及び切断方法
JP5501049B2 (ja) * 2010-03-19 2014-05-21 リンテック株式会社 シート貼付装置および貼付方法
JP5534594B2 (ja) * 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法
JP2011216763A (ja) * 2010-04-01 2011-10-27 Disco Corp ウェーハの加工方法
FR2962676B1 (fr) * 2010-07-13 2012-08-03 Essilor Int Procede de detourage d'une lentille ophtalmique de lunettes comportant un film de revetement.
JP5557352B2 (ja) * 2012-04-20 2014-07-23 Ｎｅｃエンジニアリング株式会社 シート切断装置、チップ製造装置、シート切断方法、チップ製造方法及びシート切断プログラム
US9343348B2 (en) 2012-06-12 2016-05-17 Erich Thallner Substrate-product substrate combination and device and method for producing a substrate-product substrate combination
KR102061695B1 (ko) * 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
CN103286809A (zh) * 2013-05-15 2013-09-11 复旦大学 一种柔性显示面板的生产制样方法
CN103962730B (zh) 2014-04-29 2017-01-18 京东方科技集团股份有限公司 一种柔性显示面板切割方法及切割装置、控制装置
JP2018120953A (ja) * 2017-01-25 2018-08-02 株式会社ディスコ ウェーハの加工方法
JP7402622B2 (ja) * 2019-06-14 2023-12-21 リンテック株式会社 切断装置および切断方法
JP7551439B2 (ja) * 2020-10-13 2024-09-17 株式会社ディスコ ウェーハの加工方法、及び、加工装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344260A (en) * 1979-07-13 1982-08-17 Nagano Electronics Industrial Co., Ltd. Method for precision shaping of wafer materials
IT1212747B (it) * 1983-06-03 1989-11-30 Ates Componenti Elettron Attrezzatura per il rivestimento e taglio a filo di una pellicola plastica protettica delle fette di silicio per la lappatura finale.
JPS6060800A (ja) * 1983-09-13 1985-04-08 日東電工株式会社 リングと薄板の貼着装置
US4638601A (en) * 1985-11-04 1987-01-27 Silicon Technology Corporation Automatic edge grinder
JPH01143211A (ja) * 1987-11-27 1989-06-05 Takatori Haitetsuku:Kk ウエハーに対する保護テープの貼付け切り抜き方法および装置
US5117590A (en) * 1988-08-12 1992-06-02 Shin-Etsu Handotai Co., Ltd. Method of automatically chamfering a wafer and apparatus therefor
JP2719855B2 (ja) * 1991-05-24 1998-02-25 信越半導体株式会社 ウエーハ外周の鏡面面取り装置
GB9121581D0 (en) * 1991-10-11 1991-11-27 Caradon Everest Ltd Fire resistant glass
KR0185234B1 (ko) * 1991-11-28 1999-04-15 가부시키 가이샤 토쿄 세이미쯔 반도체 웨이퍼의 모떼기 방법
US5435876A (en) * 1993-03-29 1995-07-25 Texas Instruments Incorporated Grid array masking tape process
US5580831A (en) * 1993-07-28 1996-12-03 Fujitsu Limited Sawcut method of forming alignment marks on two faces of a substrate
CA2145794A1 (en) * 1995-01-05 1996-07-06 James Alfred Ii Benzing Method and apparatus for cutting a cord reinforced elastomeric laminate
US5674110A (en) * 1995-05-08 1997-10-07 Onix S.R.L. Machine and a process for sizing and squaring slabs of materials such as a glass, stone and marble, ceramic tile and the like
US6080263A (en) * 1997-05-30 2000-06-27 Lintec Corporation Method and apparatus for applying a protecting film to a semiconductor wafer
JP4322328B2 (ja) * 1997-06-05 2009-08-26 テキサス インスツルメンツ インコーポレイテツド ウエハをウエハテープに接着する方法および装置
US5971680A (en) * 1998-03-16 1999-10-26 Der Lih Fuh Co., Ltd. Automatic printed circuit board two-bevel forming machine
JP3334609B2 (ja) * 1998-05-29 2002-10-15 信越半導体株式会社 薄板縁部の加工方法および加工機

Also Published As

Publication number Publication date
US6910403B1 (en) 2005-06-28
JP2000353682A (ja) 2000-12-19
DE10028062A1 (de) 2001-03-01

Similar Documents

Publication Publication Date Title
JP3303294B2 (ja) 半導体保護テープの切断方法
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
US6399464B1 (en) Packaging die preparation
US6448151B2 (en) Process for producing a large number of semiconductor chips from a semiconductor wafer
US6699774B2 (en) Wafer splitting method using cleavage
JP3368876B2 (ja) 半導体チップ製造方法
US6958298B2 (en) Method for thinning wafer by grinding
JP5912311B2 (ja) 被加工物の研削方法
JPH09213662A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2000031099A (ja) 半導体ウエーハの製造方法
TWI263556B (en) Backside polishing method of semiconductor wafer
JP2003273053A (ja) 平面研削方法
JP3514712B2 (ja) 半導体ウエハの裏面研削装置
JPH0563077A (ja) 半導体ウエハの処理方法
JP2012222310A (ja) ウェーハの加工方法
JP3325646B2 (ja) 半導体ウエハの裏面研削方法および保護テープ貼付機
EP1316992A2 (en) Method for processing a semiconductor wafer and laminate substrate used as a support for said semiconductor wafer in said method
JP2003007649A (ja) 半導体ウェーハの分割方法
US7014536B2 (en) Wafer polishing method
JP4808458B2 (ja) ウェハ加工方法
JP2009224496A (ja) ウェーハエッジ研削方法、ウェーハエッジ研削ユニット及びウェーハ裏面研削装置
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
JP2003124147A (ja) 半導体装置の製造方法
JP4681704B2 (ja) 半導体ウェーハの分割方法
JP2004207591A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3303294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140510

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees