CN102668050A - 穿硅过孔保护环 - Google Patents

穿硅过孔保护环 Download PDF

Info

Publication number
CN102668050A
CN102668050A CN2009801626062A CN200980162606A CN102668050A CN 102668050 A CN102668050 A CN 102668050A CN 2009801626062 A CN2009801626062 A CN 2009801626062A CN 200980162606 A CN200980162606 A CN 200980162606A CN 102668050 A CN102668050 A CN 102668050A
Authority
CN
China
Prior art keywords
substrate
microelectronic
guard ring
interconnection
via holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801626062A
Other languages
English (en)
Other versions
CN102668050B (zh
Inventor
C·杨
J·钱
H·吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102668050A publication Critical patent/CN102668050A/zh
Application granted granted Critical
Publication of CN102668050B publication Critical patent/CN102668050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

本发明涉及在微电子器件晶片（100）的刻道附近形成多个穿硅过孔保护环（130）。该微电子器件晶片（100）包括衬底（114），其中通过形成延伸完全穿过所述衬底（114）的过孔（132）来制造穿硅过孔保护环（130）。该穿硅过孔保护环（130）起到裂纹（124）抑制装置的作用，从而大体上减少或消除由微电子晶片的切割所导致的裂纹（124）引起的缺陷。

Description

穿硅过孔保护环
技术领域
本公开内容通常涉及将微电子器件晶片切割为单独的微电子管芯的领域。在至少一个实施例中，本公开内容涉及在微电子器件晶片的刻道（scribestreet）中形成多个穿硅过孔。
背景技术
在微电子器件的生产中，可以在微电子器件晶片中和微电子器件晶片上形成集成电路。单个的微电子器件晶片可以包含多个大体上相同的集成电路，所述多个大体上相同的集成电路通常大体上是矩形的并且以行和列布置。通常，两组相互平行的切割道（dicing street）可以在微电子器件晶片的大体上整个表面上，在每个分离的集成电路之间相互垂直地延伸。
在已经对微电子器件晶片上的集成电路进行了功能性初步测试（晶片测试）之后，可以对微电子器件晶片进行切割（分割），使得功能集成电路的每个区域变为可以用于形成封装微电子器件的单独的微电子管芯。一个范例性微电子晶片切割处理可以使用圆形镶金刚石切割锯，所述圆形镶金刚石切割锯沿着位于每行以及每列之间的两组相互垂直的切割道行进。当然，切割道的尺寸定为允许晶片锯刀片在相邻的集成电路之间通过而不引起对电路的损坏。
微电子器件晶片可以具有大体上围绕集成电路的保护环。保护环可以穿过互连层而延伸。互连层可以包括由衬底上的介电材料层分隔开的金属迹线层构成的多个层。互连层可以提供用于在集成电路内的集成电路部件之间以及与外部互连进行电通信的通路（route）。通常可以在形成互连层时逐层地形成保护环。保护环可以有助于防止外部污染物侵入互连层内的集成电路内。
在切割之前，微电子器件晶片可以安装到粘性柔性带上，所述柔性带可以附接到脊框（ridge frame）。所述带可以在切割操作之后以及传送到随后的装配步骤期间继续保持微电子管芯。锯穿过互连层和衬底切割切割道中的通道。
然而，在微电子器件晶片的切割中，工业标准的切割锯的使用可能在微电子器件晶片中产生裂纹。这些裂纹可以传播到互连层之下的晶片中并且可能导致互连层中的层的破裂和/或剥离。这种破裂和/或剥离可能在集成电路中产生致命的缺陷。
附图说明
在说明书的结论部分中具体地指出并且明确地要求保护本公开内容的主题。结合附图，根据以下描述和所附的权利要求，本公开内容的前述和其它特征将会变得更加充分地明显。应当理解附图仅根据本公开内容描述了若干实施例，因此不视为对其范围的限制。将通过使用附图，用附加的特性和细节来描述本公开内容，以便可以更容易地确定本公开内容的优点。
在附图中：
图1是微电子器件晶片的俯视图，该微电子器件晶片上形成有多个微电子器件；
图2是示出切割道区域的图1的嵌入物2的特写俯视图；
图3是沿着图2的线3-3的微电子器件晶片的切割道区域的侧截面图；
图4是切割之后的微电子器件晶片的特写俯视图；
图5是沿着图4的线5-5的微电子器件晶片的切割道区域的侧截面图；
图6是示出形成穿硅过孔保护环的过程的流程图；
图7是微电子器件晶片中的穿硅过孔保护环的侧截面图；
图8是沿着图7的线8-8的微电子器件晶片中的硅过孔保护环的仰视图；
图9是微电子器件晶片的仰视图，具有多个来自该微电子器件晶片中的穿硅过孔保护环；
图10和11是图8的插入物10的特写平面图，分别示出形成通孔保护环的椭圆形过孔和圆形过孔的；
图12是穿硅过孔保护环和微电子器件晶片的切割的侧截面图；
图13是利用激光器或离子研磨装置形成穿硅过孔保护环的侧截面图；
图14是通过蚀刻形成穿硅过孔保护环的侧截面图；
图15是衬底的侧截面图，在该衬底中形成有的穿硅过孔保护环；
图16是具有由材料填充的穿硅过孔保护环的过孔的图15的衬底的侧截面图；
图17是其上形成有互连层的图16的衬底的侧截面图；
图18是微电子器件晶片的切割之后的微电子管芯的侧截面图；以及
图19和20是包括图15的微电子管芯的微电子器件封装的侧截面图。
具体实施方式
在以下的具体实施方式中，将参考附图，所述附图通过例示的方式示出了其中可以实施要求保护的主题的特定实施例。充分详细地描述了这些实施例，以使本领域的技术人员能实施该主题。应当理解，各个实施例虽然不同，但是未必是相互排斥的。例如，在不脱离所要求保护的主题的精神和范围的情况下，在此结合一个实施例所描述的具体特征、结构或特性可以在其它实施例中实施。此外，应当理解在不脱离所要求保护的主题的精神和范围的情况下，可以修改每个公开的实施例中的单独元件的位置或布置。因此，以下的具体实施方式不应当理解为限制的意思，并且本发明主题的范围仅由经适当解释的所附权利要求连同所附权利要求有权享有的等同物的全部范围限定。在附图中，同样的附图标记指代贯穿若干视图的相同或相似的元件或功能件，而其中所示的那些元件不需要相互成比例，相反可以放大或缩小单独的元件，以便更容易地理解本说明书上下文中的元件。
本说明书的实施例涉及将微电子器件晶片切割为单独的微电子管芯的领域。在至少一个实施例中，本公开内容涉及在微电子器件晶片的刻道附近形成多个穿硅过孔。
在微电子器件的生产中，可以在微电子器件晶片中以及在微电子器件晶片上形成集成电路。如图1中所示，单个的微电子器件晶片100可以包含多个大体上相同的集成电路102（也称为“有源区”），所述多个大体上相同的集成电路102通常大体上是矩形的并且以行和列布置。通常，两组相互平行的切割道104可以在微电子器件晶片100的大体上整个表面上、在每个分离的集成电路102之间相互垂直地延伸。应当理解集成电路102可以是可形成微处理器、芯片组、存储器件、ASIC等的，包括但不限于晶体管、电阻器、电容器、导电迹线等的任何电路部件、电连接或其组合。如图1和图2中所示，微电子器件晶片100可以具有至少一个互连保护环106，每个互连保护环106都大体上围绕每个集成电路102，从而使集成电路102与切割道104隔离。
如图3中所示，微电子器件晶片100可以包括设置在衬底114的第一表面110上的互连层108，该衬底114可以通过其第二表面118安装到粘性柔性带116。衬底114可以是任何合适的材料，包括但不限于硅、绝缘体上硅、砷化镓、磷化铟，等等。当然，应该理解术语“晶片”的使用不仅包括完整的晶片，而且包括晶片的部分。
互连保护环106穿过互连层108延伸。互连层108可以包括由在衬底114上顺序形成的介电材料层分隔开的金属迹线组成的层112。介电材料可以包括但不限于二氧化硅、氮化硅、氟化二氧化硅、掺碳二氧化硅、碳化硅、各种聚合物电介质材料，等等。可以由包括但不限于铜、铝、银、钛、金及其合金等导电材料对金属迹线进行构图。用于制造互连层108及其各层中的少量成分材料的方法和处理对本领域技术人员来说会是明显的。
本领域技术人员将会理解，互连层108可以提供用于在集成电路102内的集成电路部件之间以及与外部互连（未示出）进行电通信的通路。可以在形成互连层108时逐层地形成互连保护环106，并且可以由叠置的金属层形成互连保护环106。互连保护环106可以有助于防止外部污染物通过由对微电子器件晶片100的后续切割导致的剥离和/或裂纹而侵入互连层108内的集成电路102内。
在切割道104内，可以存在由与互连层108的其它部分相同的材料构成的测试结构（未示出）。在切割道104中的这些测试结构和互连保护环106之间可以是完全由介电材料构成的一个或多个区域，而在层112之间没有导电材料。
在已经对微电子器件晶片100上的集成电路102进行了功能性初步测试（晶片测试）之后，可以对微电子器件晶片100进行切割（分割），使得功能集成电路102的每个区域变为可以用于形成封装微电子器件（未示出）的微电子管芯（未示出）。如之前所讨论的，在切割前，微电子器件晶片100可以通过其衬底的第二表面118安装到粘性柔性带116上。柔性带116可以附接到脊框（未示出）。柔性带116可以在切割操作之后以及传送到随后的装配步骤期间继续保持切割的（单个化的）微电子管芯（未示出）。
如图4和5中所示，诸如圆形镶金刚石切割锯的锯（未示出）可以穿过互连层108和衬底114、沿着位于每行和每列之间的多组垂直的切割道104（参见图1）来分割通道122。在分割（切割处理）期间，锯通常切入柔性带116直到其厚度的大约1/3。当然，将切割道104的尺寸设定为允许晶片锯刀片在相邻的集成电路102之间通过，而不引起对集成电路102的损坏。
然而，如图5中所示，切割锯的使用可能在衬底114中产生裂纹124。由于在集成电路102的制造中衬底114变得越来越薄，例如利用超薄晶片（即，厚度小于大约30um），所以裂纹124变得更普遍。这种裂纹124可以通过衬底114传播到集成电路102（参见图1和4）区域中，这可能导致包括集成电路102的互连层108的层112的破裂或剥离和/或导致集成电路102区域内的电路部件（未示出）的破裂。当介电层由诸如包括但不限于硅酸铪、硅酸锆、二氧化铪和氧化锆的低K介电材料的脆性材料制成时，互连层108的破裂可能就是个特殊的问题了。因此，裂纹124可以导致显著的成品率损失或器件失效。
应当注意虽然在防止裂纹传播通过互连层108的层112方面，互连保护环106可以是有用的，但是互连保护环106不能防止裂纹124延伸通过互连保护环106下的衬底114并损坏集成电路102和/或层108的互连。而且，虽然这些裂纹124在切割后不会立即延伸到集成电路102区域，但是由于在随后的制造处理期间可能发生的机械压力和热压力的缘故，那些裂纹124可能朝着集成电路102传播。如本领域技术人员会理解的，这些处理可以包括但不限于微电子管芯附接、引线键合、倒装芯片回流附接处理、封装/模制/覆盖（capping）处理，等等。
如图6中所示的流程图中能够例示用于消除或大大减少在衬底中传播的裂纹的实施例。框202可以表示提供微电子器件晶片，该微电子器件晶片包括在衬底上形成的多个集成电路，在衬底的第一表面上形成有互连层。框204可以表示形成从衬底的第二表面延伸到衬底的第一表面的穿硅过孔保护环。框206可以表示将微电子器件晶片切割成单独的集成电路。将在对图7-14说明中进一步限定该过程的实施例。
应当理解术语“穿硅过孔”是技术术语。该术语用于描述在集成电路的制造中所使用的穿过衬底的过孔，并且不必限制为“硅”衬底。因此，在这里使用的术语也不受此限制。
图7示出从衬底的第二表面118到衬底的第一表面110而形成的穿硅过孔保护环130。在一个实施例中，该穿硅过孔保护环130可以定位为从衬底的第二表面118延伸到衬底的第一表面110，其中穿硅过孔保护环130在衬底的第一表面110处邻接互连保护环106。
如图8、10和11中所示，穿硅过孔保护环130可以形成为多个过孔132，所述多个过孔132形成为诸如由虚线134所限定的图案。应当理解图8、10和11中所示的虚线134不一定是物理结构，而是能够在其内形成过孔132的图案的实施例的示例。如图9中所示，每个穿硅过孔保护环130都可以以类似于如图1中所示的互连保护环106的方式来围绕每个集成电路102区域（示出为虚线，因为元件位于微电子器件晶片100的背面上）。
参考图10和11，过孔132可以具有任何合适的形状，以抑制（arrest）可以在衬底114中形成的裂纹。例如，图10中所示的过孔132在横截面中大体上为椭圆形，而图11中所示的过孔132在横截面中大体上为圆形。当然，过孔132的横截面可以是任何形状；然而，如本领域的技术人员将会理解的，具有弯曲的边缘或侧边的横截面形状通常会比具有锐利边缘的横截面形状更有效地抑制裂纹传播通过大体上固态的材料。
在切割前，微电子器件晶片100可以安装在附接到脊框（未示出）的粘性柔性带116上。柔性带116可以在切割操作之后以及传送到随后的装配步骤期间继续保持微电子管芯。如图12中所示，诸如圆形镶金刚石切割锯的锯（未示出）可以穿过互连层108和衬底114而沿着位于每行和每列之间的多组垂直的切割道104（参见图1）来分割通道122。如果切割锯的使用在衬底114中产生裂纹124，则裂纹124可能遇到穿硅过孔保护环130的一个或多个过孔132，从而抑制或阻止裂纹124。应当理解裂纹124可以形成在包括第一表面110、第二表面118以及锯所形成的边缘面120的锯所接触到的区域附近的任何位置上。
图8-11示出两个分开的围绕每个单独的集成电路102的穿硅过孔保护环130。然而，应当理解可以制造任何数量的穿硅过孔保护环130。而且，如图8、10和11中所示，过孔132示出为大致两排并列地排列，但是应当理解过孔132可以以任何有效的方式排列。应当理解，可以以如下方式排列过孔132并设定其形状：使晶片100保持充分的结构完整性，使得在随后的处理以及将衬底的第二表面118附接到柔性带116期间不在过孔132之间形成裂纹。
在一个实施例中，过孔132为长度在约10um至20um之间和宽度在约5um至10um之间的大体的椭圆形。在另一个实施例中，过孔132为直径在约5um至20um之间的大体的圆形。
可以以本领域公知的任何方式来形成过孔132。在一个实施例中，过孔可以通过激光烧蚀或离子研磨形成。如图13中所示，光束142（激光或离子）导向衬底的第二表面118（示出为方向144）。光束142可以定位成大体垂直于衬底的第二表面118，并且可以定位光束142，从而将会形成穿硅过孔保护环130，使其从衬底的第二表面118延伸到互连保护环106。虽然保护环130示出为这种定位，但是应当理解，穿硅过孔保护环130也可以从衬底的第二表面118延伸到切割道104内的互连层108。此外，虽然将光束示出为跨越穿硅过孔保护环130的宽度，但是应当理解，设定光束142的尺寸和形状以形成每个单独的过孔132（参见图8、10和11）。
在一个实施例中，光束142可以是由诸如Nd:YAG激光器（钕掺杂钇铝石榴石（YAG）的放大介质）等激光器产生的激光束，其中激光器烧蚀掉衬底114的至少一部分，从而形成过孔132。
在另一个实施例中，可以通过蚀刻（湿法蚀刻或干法蚀刻）形成过孔132。如图14中所示，可以在衬底的第二表面118上对掩模152进行构图。掩模152可以是可以由本领域公知的光刻技术进行构图的光刻胶材料，掩模152位于衬底的第二表面118上且具有多个穿过其的开口154。可以定位多个开口154，使得穿硅过孔保护环130可以形成为从衬底的第二表面118延伸到互连保护环106。虽然将保护环130示出为这种定位，但是应当理解，穿硅过孔保护环130也可以从微电子器件晶片第二表面118延伸到切割道104内的互连层108。此外，虽然将开口154示出为跨越穿硅过孔保护环130的宽度，但是应该理解，设定开口154的尺寸和形状，以形成每个单独的过孔132（参见图8、10和11）。
一旦在衬底的第二表面118上对掩模152进行了构图，则穿过开口154来蚀刻衬底114，以形成多个过孔132（参见图8、10和11）。如本领域公知的，可以通过诸如利用氢氧化钾溶液、四甲基氢氧化铵溶液和/或本领域公知的其它湿法蚀刻溶液等的湿法蚀刻来实现蚀刻。也可以通过诸如利用反应离子蚀刻、溅射蚀刻和气相蚀刻等的干法蚀刻来实现过孔132的蚀刻。蚀刻材料（无论是湿法蚀刻还是干法蚀刻所使用的蚀刻材料）在图14在示出为箭头156。当完成过孔132的形成并且由此完成穿硅过孔保护环130的形成时，则可以诸如通过本领域公知的灰化处理等去除掩模152，以形成图7中所示的结构。
引入穿硅过孔保护环130以提供裂纹阻止路径可以在不使集成电路因切割所导致的裂纹而发生破裂的情况下，允许使用机械轮锯来切割超薄（小于30um）的晶片。因此，穿硅过孔保护环130的使用可以大大改善使用超薄晶片的器件的装配成品率。
将会理解，可以在诸如逻辑电路和存储器叠置体等叠置器件中使用穿硅过孔互连。穿硅过孔互连是延伸穿过填充有可以用于叠置器件之间的通信或供电的导电材料的衬底的过孔。从处理的角度来看，如果在过孔制造中通过特定方法形成穿硅过孔互连，则可以以名义（nominal）总成本同时形成穿硅过孔保护环。在图15、16和17中示出了该过程。如图15中所示，提供衬底114，并且穿过衬底114形成多个过孔132（参见图8、10和11），以形成穿硅过孔保护环130。可以由包括但不限于图13和14所描述的方法的本领域公知的任何方法来形成过孔132。
如图16中所示，用材料192至少部分地填充过孔（参见图8、10和11）。虽然将材料192示出为填充整个的穿硅过孔保护环130，但是应当理解材料192填充每个单独的过孔132（参见图8、10和11）。材料192可以是导电的或非导电的。如果材料192是导电的，则可以通过电镀或其它这种方法形成材料192。如果同时形成穿硅过孔互连，则将以与填充穿硅过孔互连相同的方式形成导电材料192。如果材料192是非导电的，则可以通过沉积处理等形成材料192。
如图17所示，在过孔132内形成材料192之后（参见图8、10和11），如先前所描述的，在衬底的第一表面110上形成互连层108并将其送去切割。材料192的使用防止互连层108部分地移动到穿硅过孔保护环130的过孔132内（参见图8、10和11）。
如本公开内容中所描述的，图18示出切割后并且具有穿硅过孔保护130的微电子管芯150。微电子管芯150可以是微处理器、芯片组、存储器件、ASIC，等等。
图19示出被称为倒装芯片模制矩阵阵列封装（FC-MMAP）的微电子器件封装160。如本领域技术人员会理解的，微电子器件封装160可以包括微电子管芯150（诸如微处理器、芯片组、存储器件、ASIC，等等），该微电子管芯150通过从微电子管芯互连层108上的键合焊盘（未示出）延伸到承载衬底的第一表面162上的连接焊盘（land pad）（未示出）以在其间形成电接触的多个互连166（诸如焊球等），而由其互连层108附接到承载衬底164（诸如内插层、母板、另一微电子管芯的背面，等等）的第一表面162。在微电子管芯互连层108与承载衬底的第一表面162之间散布底部填充材料168。底部填充材料168提供机械支持、污染保护并且改善封装可靠性。承载衬底164还包括附接到其第二表面174的多个外部接触部172（诸如焊球等）。如本领域技术人员会理解的，这些外部接触部172用于将封装连接到外部部件（未示出）。将微电子管芯150和暴露的承载衬底的第一表面162封装在模制材料176中，以防止物理和化学损坏。
图20示出被称为引线键合模制矩阵阵列封装（WB-MMAP）的微电子器件封装180。微电子器件封装180可以包括微电子管芯150（诸如微处理器、芯片组、存储器件、ASIC，等等），该微电子管芯150通过衬底的第二表面118附接到承载衬底的第一表面162。如本领域技术人员会理解的，多个键合引线182从微电子管芯互连层108上的键合焊盘（未示出）延伸到承载衬底的第一表面162上的连接焊盘（未示出），以在其间形成电接触。承载衬底164还包括附接到其第二表面174的多个外部接触部172。如本领域技术人员会理解的，这些外部接触部172将封装连接到外部部件（未示出）。将微电子管芯150和键合引线182封装在模制材料176中，以防止物理和化学损坏。
具体实施方式已经通过使用示例、框图、流程图和/或范例描述了器件和/或处理的各种实施例。在这些示例、框图、流程图和/或范例包含一种或多种功能和/或操作的情况下，本领域技术人员会理解，可以利用较宽范围的硬件、软件、固件或实际上其任何组合，来单独地和/或共同地实施每个示例、框图、流程图和/或范例中的每种功能和/或操作。
所描述主题有时例示了在不同的其它部件内包含的或与不同的其它部件连接的不同部件。应当理解这种示例仅是范例性的，并且可以实施许多替代的结构以实现相同的功能。从概念上讲，实现相同功能的部件的任何布置都是有效“关联的”以便实现期望的功能。因此，不考虑结构或中间部件，能够将在这里组合以实现特定功能的任意两个部件视为相互“关联的”以便实现期望的功能。同样地，这样连接的任意两个部件也可以视为相互“操作地连接的”或“操作地耦合的”以实现期望的功能，并且能够进行这样关联的任意两个部件也可以视为相互“操作地可耦合的”以实现期望的功能。操作地可耦合的具体范例包括但不限于物理上可配对的和/或物理上相互作用的部件和/或可无线地相互作用的和/或无线地相互作用的部件和/或逻辑相互作用的和/或可逻辑相互作用的部件。
本领域技术人员会理解在这里使用的术语，且特别是所附权利要求中所使用的术语通常意在作为“开放式的”术语。通常，术语“包括”或“包括了”应当分别解释为“包括但不限于”或“包括了但不限于”。此外，术语“具有”应当解释为“至少具有”。
当适合于上下文和/或本申请的时候，可以从复数形式到单数形式和/或从单数形式到复数形式来翻译具体实施方式中的复数的和/或单数的术语的使用。
本领域技术人员将进一步理解，如果权利要求中使用了元件数量的表示，则如此限制权利要求的意图将在权利要求中明确地记载，而在没有这种记载的情况下则不存在这种意图。此外，如果明确记载了引入的权利要求记载的具体数量，则本领域技术人员会认识到这种记载通常应当被解释为表示“至少”记载的数量。
在说明书中的术语“实施例”、“一个实施例”、“一些实施例”、“另一实施例”或“其它实施例”的使用可以表示结合一个或多个实施例所描述的具体特征、结构或特性可以包括在至少一些实施例中，但未必包括在全部实施例中。在具体实施方式中的术语“实施例”、“一个实施例”、“另一实施例”或“其它实施例”的各种使用未必全部涉及相同的实施例。
虽然通过使用各种方法和系统已经在这里描述并示出了某些范例性的技术，但是本领域技术人员应当理解在不脱离要求保护的主题及其精神的情况下，可以作出各种其它修改，并且可以替换等同物。此外，在不脱离在这里描述的中心概念的情况下，可以作出许多修改以使特定情况适于要求保护的主题的教导。因此，要求保护的主题意在不限于所公开的特定范例，而这种要求保护的主题还可以包括落入所附权利要求的范围内的所有实施方式及其等同物。

Claims (20)

1.一种微电子管芯，包括：
衬底，所述衬底具有第一表面和第二表面以及设置在所述衬底的第一表面上的互连层，所述衬底包括在所述衬底的第一表面附近形成的集成电路；以及
多个过孔，所述多个过孔在所述衬底的至少一个边缘附近并且从所述衬底的第一表面延伸到所述衬底的第二表面。
2.根据权利要求1所述的微电子管芯，还包括在所述互连层内且在所述衬底的边缘附近的互连保护环。
3.根据权利要求2所述的微电子管芯，其中所述互连保护环大体上围绕所述集成电路。
4.根据权利要求2所述的微电子管芯，其中所述多个过孔中的至少一个过孔大体上邻接所述互连保护环。
5.根据权利要求2所述的微电子管芯，其中所述多个过孔大体上围绕所述集成电路。
6.根据权利要求2所述的微电子管芯，其中所述多个过孔被填充。
7.一种微电子器件封装，包括：
承载衬底，所述承载衬底具有第一表面和第二表面；以及
微电子管芯，所述微电子管芯与所述承载衬底电耦合，其中所述微电子管芯包括：
衬底，所述衬底具有第一表面和第二表面以及设置在所述衬底的第一表面上的互连层，所述衬底包括在所述衬底的第一表面附近形成的集成电路；以及
多个过孔，所述多个过孔在所述衬底的至少一个边缘附近并且从所述衬底的第一表面延伸到所述衬底的第二表面。
8.根据权利要求7所述的微电子器件封装，还包括附接到所述承载衬底的第一表面的所述微电子管芯的衬底的第二表面。
9.根据权利要求8所述的微电子器件封装，其中所述微电子管芯通过多条键合引线电耦合到所述承载衬底。
10.根据权利要求7所述的微电子器件封装，其中所述微电子管芯通过从所述互连层和所述承载衬底的第一表面延伸的多个互连电耦合到所述承载衬底。
11.根据权利要求7所述的微电子器件封装，还包括在所述互连层内且在所述衬底的边缘附近的互连保护环。
12.根据权利要求11所述的微电子管芯，其中所述互连保护环大体上围绕所述集成电路。
13.根据权利要求11所述的微电子管芯，其中所述多个过孔中的至少一个过孔大体上邻接所述互连保护环。
14.根据权利要求11所述的微电子管芯，其中所述多个过孔大体上围绕所述集成电路。
15.根据权利要求11所述的微电子管芯，其中所述多个过孔被填充。
16.一种形成保护环的方法，包括：
形成微电子器件晶片，所述微电子器件晶片包括衬底，所述衬底具有第一表面和第二表面以及设置在所述衬底的第一表面上的互连层，所述衬底包括在所述衬底的第一表面附近形成的多个集成电路，其中所述多个集成电路中的每一个集成电路都由至少一个切割道分隔开；以及
形成多个过孔，所述多个过孔在所述切割道附近并且从所述衬底的第二表面延伸到所述衬底的第一表面。
17.根据权利要求16所述的方法，还包括在所述切割道内切穿所述衬底晶片。
18.根据权利要求16所述的方法，其中提供微电子器件晶片还包括：提供包括在所述互连层内且在所述切割道附近的互连保护环的微电子器件晶片。
19.根据权利要求18所述的方法，其中形成从所述衬底的第二表面延伸到所述衬底的第一表面的多个过孔包括：形成从所述衬底的第二表面延伸到所述衬底的第一表面的多个过孔，其中所述过孔在所述衬底的第一表面处邻接所述互连保护环。
20.根据权利要求16所述的方法，其中形成所述多个过孔包括：在形成所述互连层之前形成多个过孔并且填充所述多个过孔。
CN200980162606.2A 2009-11-25 2009-11-25 穿硅过孔保护环 Active CN102668050B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2009/001315 WO2011063547A1 (en) 2009-11-25 2009-11-25 Through silicon via guard ring

Publications (2)

Publication Number Publication Date
CN102668050A true CN102668050A (zh) 2012-09-12
CN102668050B CN102668050B (zh) 2015-12-02

Family

ID=44065805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980162606.2A Active CN102668050B (zh) 2009-11-25 2009-11-25 穿硅过孔保护环

Country Status (5)

Country Link
US (1) US8395241B2 (zh)
KR (1) KR101366949B1 (zh)
CN (1) CN102668050B (zh)
HK (1) HK1175305A1 (zh)
WO (1) WO2011063547A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107247386A (zh) * 2017-06-14 2017-10-13 京东方科技集团股份有限公司 掩膜版、过孔及显示基板的形成方法、显示基板及装置
WO2023279661A1 (zh) * 2021-07-07 2023-01-12 长鑫存储技术有限公司 一种芯片结构和半导体结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232115B2 (en) * 2009-09-25 2012-07-31 International Business Machines Corporation Test structure for determination of TSV depth
US9269676B2 (en) 2009-11-25 2016-02-23 Intel Corporation Through silicon via guard ring
CN102918637A (zh) * 2011-01-14 2013-02-06 松下电器产业株式会社 半导体装置及倒装芯片安装件
US8860185B2 (en) * 2012-01-25 2014-10-14 Globalfoundries Singapore Pte Ltd Crack-arresting structure for through-silicon vias
TWI511400B (zh) 2014-05-02 2015-12-01 Univ Nat Chiao Tung 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路
US10126260B2 (en) 2015-05-07 2018-11-13 International Business Machines Corporation Moisture detection and ingression monitoring systems and methods of manufacture
US9698108B1 (en) * 2015-12-23 2017-07-04 Intel Corporation Structures to mitigate contamination on a back side of a semiconductor substrate
IT201700103511A1 (it) * 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione
CN112151439A (zh) * 2019-06-28 2020-12-29 长鑫存储技术有限公司 晶圆及其制作方法、半导体器件
KR20220027338A (ko) 2020-08-26 2022-03-08 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1157481A (zh) * 1996-02-01 1997-08-20 三菱电机株式会社 半导体器件及其制造方法
US20050098893A1 (en) * 2003-11-10 2005-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20050136622A1 (en) * 2003-12-18 2005-06-23 Mulligan Rose A. Methods and apparatus for laser dicing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6022791A (en) * 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
JP3563604B2 (ja) * 1998-07-29 2004-09-08 株式会社東芝 マルチチップ半導体装置及びメモリカード
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
US6710461B2 (en) * 2002-06-06 2004-03-23 Lightuning Tech. Inc. Wafer level packaging of micro electromechanical device
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2005142262A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体装置および半導体装置の製造方法
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
US20070102792A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Multi-layer crack stop structure
US7719109B2 (en) 2006-09-29 2010-05-18 Intel Corporation Embedded capacitors for reducing package cracking
JP5027529B2 (ja) * 2007-03-01 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置、ならびに外観検査方法
JP4646993B2 (ja) * 2008-02-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7955952B2 (en) * 2008-07-17 2011-06-07 International Business Machines Corporation Crackstop structures and methods of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1157481A (zh) * 1996-02-01 1997-08-20 三菱电机株式会社 半导体器件及其制造方法
US20050098893A1 (en) * 2003-11-10 2005-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20050136622A1 (en) * 2003-12-18 2005-06-23 Mulligan Rose A. Methods and apparatus for laser dicing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107247386A (zh) * 2017-06-14 2017-10-13 京东方科技集团股份有限公司 掩膜版、过孔及显示基板的形成方法、显示基板及装置
US11226550B2 (en) 2017-06-14 2022-01-18 Boe Technology Group Co., Ltd. Mask plate, method for forming via-hole, method for forming display substrate, the display substrate, and display device
WO2023279661A1 (zh) * 2021-07-07 2023-01-12 长鑫存储技术有限公司 一种芯片结构和半导体结构

Also Published As

Publication number Publication date
CN102668050B (zh) 2015-12-02
WO2011063547A8 (en) 2012-03-29
US20120228777A1 (en) 2012-09-13
WO2011063547A1 (en) 2011-06-03
KR101366949B1 (ko) 2014-02-24
KR20120080641A (ko) 2012-07-17
HK1175305A1 (zh) 2013-06-28
US8395241B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
CN102668050A (zh) 穿硅过孔保护环
CN100334711C (zh) 用于与散热器有效热接触的、微电子管芯侧面上的背面金属化
US6790709B2 (en) Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
JP5401301B2 (ja) 半導体装置の製造方法及び半導体装置
US7777304B2 (en) Semiconductor device
EP2273549A1 (en) Suppressing fractures in diced integrated circuits
CN104617043A (zh) 元件的制造方法
US8125053B2 (en) Embedded scribe lane crack arrest structure for improved IC package reliability of plastic flip chip devices
CN107452687B (zh) 半导体装置
JP2013508971A (ja) 半導体ウェハ
KR100856977B1 (ko) 반도체 장치, 반도체 웨이퍼, 칩 사이즈 패키지, 및 그제조 및 검사 방법
JP2004342883A (ja) 半導体装置、及び半導体装置の製造方法
US10643911B2 (en) Scribe line structure
CN106898589B (zh) 集成电路
JP5271610B2 (ja) 半導体装置の製造方法
US9269676B2 (en) Through silicon via guard ring
US9318461B2 (en) Wafer level array of chips and method thereof
CN113937065A (zh) 半导体结构及其制备方法
KR20090123280A (ko) 반도체 칩 패키지의 제조 방법, 반도체 웨이퍼 및 그 절단방법
US7354790B2 (en) Method and apparatus for avoiding dicing chip-outs in integrated circuit die
JP2009076950A (ja) 半導体装置の製造方法
KR20070078589A (ko) 스크라이브 레인에 부분적으로 폴리머막이 형성된 웨이퍼
CN102569209B (zh) 防裂结构
JP2009016420A (ja) 半導体装置の製造方法
JP2011035140A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1175305

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1175305

Country of ref document: HK