JP2005142262A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2005142262A
JP2005142262A JP2003375432A JP2003375432A JP2005142262A JP 2005142262 A JP2005142262 A JP 2005142262A JP 2003375432 A JP2003375432 A JP 2003375432A JP 2003375432 A JP2003375432 A JP 2003375432A JP 2005142262 A JP2005142262 A JP 2005142262A
Authority
JP
Japan
Prior art keywords
semiconductor
interlayer insulating
groove
insulating film
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003375432A
Other languages
English (en)
Inventor
Akihiro Kajita
田 明 広 梶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003375432A priority Critical patent/JP2005142262A/ja
Priority to US10/848,063 priority patent/US20050093169A1/en
Publication of JP2005142262A publication Critical patent/JP2005142262A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 ダイシング工程における層間絶縁膜のクラッキングや膜剥れを素子形成領域に発生させない構造を有する半導体チップおよびその製造方法を提供する。
【解決手段】 半導体チップ１００は、半導体基板１０と、半導体基板１０の表面に形成された半導体素子と、半導体素子を被覆するように半導体基板１０上に堆積された複数の層間絶縁膜１２〜５２からなり、半導体基板１０の外縁の少なくとも一部分に半導体基板１０の表面に対して垂直方向に形成された中空溝７０を含む積層膜とを備えている。
【選択図】 図６

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
高性能ロジックＬＳＩに代表される半導体装置では、高速動作を実現するために伝達信号のＲＣ遅延を抑制する必要がある。ＲＣ遅延の抑制のためには、配線抵抗を低減し、かつ、配線間の容量結合を抑制することが必要である。
従来から、配線抵抗を低減させるために、配線材料として銅を使用することが考えられている。また、配線間の容量結合を抑制するために、シリコン酸化膜に比べ比誘電率の低い（以下、ｌｏｗ−ｋともいう）材料を配線間の層間絶縁膜として採用することが考えられている。
特開２０００−２７７４６５号公報 特開２０００−２３２０８１号公報
しかし、ｌｏｗ−ｋ膜はＣＶＤ法により形成されたシリコン酸化膜に比べて機械的強度において弱い。従って、ｌｏｗ−ｋ膜を層間絶縁膜に使用した場合には、半導体ウェハを複数の半導体チップへ個別化するダイシング工程において、層間絶縁膜内にクラックが発生し、あるいは、層間絶縁膜の膜剥れが発生するおそれがある。このようなクラックや膜剥れは、配線の断線などの原因となる。
特に、半導体装置の高集積化および高性能化に伴い、近年、多層配線構造が頻繁に採用される。多層配線構造の層間絶縁膜にｌｏｗ−ｋ膜を使用した場合には、層間絶縁膜間の密着性が悪くなる。また、多数の層間絶縁膜が積層されるので、クラックや膜剥れが生じる可能性が高くなる。
このような層間絶縁膜のクラックや膜剥れを防止するために、図１２に示すように、半導体チップの外縁近傍（素子形成領域１とスクライブライン２との間）にメタルガードリング３を設ける方策が考えられている。このメタルガードリング３は、ダイシングの機械的衝撃によって発生する層間絶縁膜４のクラックや膜剥れが素子形成領域１へ伝播することを防止する目的で設けられている。
この方策は、メタルガードリングを支持している層間絶縁膜の機械的強度がシリコン酸化膜のように比較的強い場合には有効である。しかしながら、その機械的強度がｌｏｗ−ｋ膜のように弱い場合には、メタルガードリングは、層間絶縁膜のクラックや膜剥れが素子形成領域へ伝播することを防止することができない。
そこで、本発明の目的は、ダイシング工程における層間絶縁膜のクラッキングや膜剥れを素子形成領域に発生させない構造を有する半導体チップおよびその製造方法を提供することである。
本発明に係る第1の実施の形態に従った半導体装置は、半導体基板と、前記半導体基板の表面に形成された半導体素子と、前記半導体素子を被覆するように前記半導体基板上に堆積された複数の層間絶縁膜からなり、前記半導体基板の外縁の少なくとも一部分に前記半導体基板の表面に対して垂直方向に形成された中空溝を含む積層膜とを備えている。
本発明に係る第２の実施の形態に従った半導体装置は、半導体基板と、前記半導体基板上に形成された半導体素子と、前記半導体素子を被覆するように前記半導体基板上に堆積された複数の層間絶縁膜からなり、前記半導体基板の外縁における側面が前記層間絶縁膜ごとに前記半導体基板の表面に対して水平方向へ突出または窪んでいる積層膜とを備えている。
好ましくは、当該半導体装置は、前記半導体素子が形成された領域を取り囲み、前記半導体基板の外縁よりも前記半導体基板の中心側に在る前記積層膜に設けられたガードリングをさらに備えている。
好ましくは、前記ガードリングは、銅およびタンタルの２種類の材料の積層、銅、タンタルおよび窒化タンタルの３種類の材料の積層、銅および窒化シリコンチタン（ＴｉＳｉＮ）の２種類の材料の積層、あるいは、銅および窒化タングステンの２種類の材料の積層のうちのいずれかによって形成されている。
好ましくは、前記積層膜のうち少なくとも１つの層間絶縁膜の誘電率は３以下である。
本発明に係る実施の形態に従った半導体装置の製造方法は、半導体素子が形成される複数の半導体チップ領域と該半導体チップ領域間にあるダイシング領域とを含む半導体ウェハのうち、該複数の半導体チップ領域内に前記半導体素子を形成するステップと、前記半導体素子を被覆するように第１の層間絶縁膜を前記半導体ウェハ上に堆積するステップと、前記第１の層間絶縁膜を部分的にエッチングすることによって、前記複数の半導体チップ領域のそれぞれの外縁近傍に第１の溝を形成するステップと、前記第１の溝に第１の導電体を充填するステップと、前記第１の層間絶縁膜および前記第１の導電体を被覆するように第２の層間絶縁膜を堆積するステップと、前記第１の導電体上にある前記第２の層間絶縁膜をエッチングすることによって第２の溝を形成するステップと、前記第２の溝に第２の導電体を充填するステップと、前記第１の溝内の前記第１の導電体および前記第２の溝内の前記第２の導電体をエッチングし、前記第１の溝および前記第２の溝を中空にするステップと、前記ダイシング領域を切削することによって、前記複数の半導体チップを個別化するステップとを具備する。
好ましくは、前記第１の溝または前記第２の溝を形成する各ステップにおいて、前記複数の半導体チップ領域内にＶＩＡホールおよび相互接続配線用の溝を形成する。
好ましくは、前記第１の溝を形成するステップにおいて、前記複数の半導体チップ領域のそれぞれの外縁近傍であって、かつ、前記第１の溝よりも前記半導体チップ領域の中心側に第３の溝を形成し、
前記第１の導電体を充填するステップにおいて、前記第３の溝に第１の導電体を充填し、
前記第２の溝を形成するステップにおいて、前記第３の導電体上にある前記第２の層間絶縁膜をエッチングすることによって第４の溝を形成し、
前記第２の導電体を充填するステップにおいて、前記第４の溝に第２の導電体を充填し、
前記複数の半導体チップ領域内の半導体素子を保護するガードリングを形成する。
好ましくは、当該半導体装置の製造方法は、前記第１の溝を形成するステップの後、前記第１の導電体を充填するステップの前に、前記第１の溝の内壁に前記第１の導電体とは異なる種類の導電体からなる第１のバリア層を形成するステップをさらに具備し、
前記第２の溝を形成するステップの後、前記第２の導電体を充填するステップの前に、前記第２の溝の内壁に前記第２の導電体とは異なる種類の導電体からなる第２のバリア層を形成するステップをさらに具備する。
好ましくは、前記第１の導電体および前記第２の導電体は、銅である。
好ましくは、前記第１のバリア層および前記第２のバリア層は、タンタル、窒化タンタル、窒化シリコンチタン（ＴｉＳｉＮ）、あるいは、窒化タングステンのうちのいずれかである。
好ましくは、前記第１の溝および前記第２の溝を中空にするステップにおいて、前記第１の導電体、前記第２の導電体、前記第１のバリア層および前記第２のバリア層は、塩酸と過酸化水素水との混合液によりエッチングする。
好ましくは、前記第１の層間絶縁膜の誘電率または前記第２の層間絶縁膜の誘電率は３以下である。
本発明に従った半導体装置およびその製造方法は、ダイシングによる層間絶縁膜のクラッキングや膜剥れが素子形成領域に発生することを防止することができる。
以下、図面を参照し、本発明による実施の形態を説明する。これらの実施の形態は本発明を限定するものではない。
本発明に係る実施の形態において、半導体ウェハは、ガードリングとスクライブラインとの間の層間絶縁膜内に中空溝を有する。この中空溝は、ダイシングによってスクライブラインを切削したときに生じる層間絶縁膜のクラックや膜剥れが素子形成領域へ伝播することを防止する。
（第１の実施形態）
図１は、本発明に係る第１の実施形態に従った半導体チップの製造方法の流れを工程順に示すフロー図である。図２から図５は、第１の実施形態に従った半導体チップの製造方法を半導体ウェハの断面で示した断面フロー図である。図２から図５は、半導体ウェハの半導体チップ領域とスクライブラインとの境界部の断面を示している。本実施形態の各ステップについては図１を、本実施形態の各構成要素については図２から図５を参照されたい。
図２を参照して、半導体基板１０の表面領域について説明する。半導体素子（図示せず）は素子形成領域Ｒｂ内に形成される。素子形成領域Ｒｂの周囲には、半導体素子領域を取り囲むようにガードリング形成領域Ｒｃが設けられている。素子形成領域Ｒｂおよびガードリング形成領域Ｒｃは、半導体製造の後工程において半導体チップとなる半導体チップ領域Ｒａに含まれている。半導体チップ領域Ｒａの周囲には、テストパターンなどが形成されたスクライブラインが設けられている。このスクライブラインが形成される領域は、半導体チップを個別化するダイシング工程においてダイヤモンドカッタでダイシングされるので、ダイシング領域Ｒｄともいう。
図１に示したフロー図に従って本実施形態を説明する。まず、トランジスタやダイオードなどの半導体素子が素子形成領域Ｒｂ内に形成される（Ｓ１０）。
次に、多層配線ＭＩを素子形成領域Ｒｂ上に形成する（Ｓ２０）。例えば、ダマシン法またはデュアルダマシン法を繰り返し用いて、多層配線ＭＩを形成することができる。この多層配線ＭＩの形成と同時に、ガードリング形成領域Ｒｃには、多層配線ＭＩに用いられた配線材料と同じ材料によってガードリングＧＬが形成される。さらに、この多層配線ＭＩの形成と同時に、擬似ガードリングＰＧＬが半導体チップ領域Ｒａとダイシング領域Ｒｄとの間に形成される。即ち、擬似ガードリングＰＧＬは、半導体チップ領域Ｒａの外縁近傍に形成される。擬似ガードリングＰＧＬはガードリングＧＬと同じ構成を有する。但し、擬似ガードリングＰＧＬの幅ｄ０（半導体基板１０の表面に対して水平方向の幅）は、ガードリングＧＬの幅ｄ１と異なっていてもよい。
多層配線ＭＩ、ガードリングＧＬおよび擬似ガードリングＰＧＬの形成工程（ステップＳ２０）を詳細に説明する。まず、ＣＶＤ法等を用いて、半導体素子を被覆するように層間絶縁膜１２を半導体基板１０上に堆積する（Ｓ２０−１）。層間絶縁膜１２は、例えば、ＳｉＯＣ、ＭＳＸ（Metyl-polysiloxane）、ＨＳＱ(Hydrogen-silsesquioxane)またはＰＡＥ(Poly (Arylene) ether)などの比誘電率が３以下のｌｏｗ−ｋ材料であることが好ましい。また、層間絶縁膜１２は、ｌｏｗ−ｋ材料の膜密度を減らした材料（いわゆるポーラスｌｏｗ−ｋ材料）であってもよい。
次に、フォトリソグラフィおよびＲＩＥ(Reactive Ion Etching)等を用いて、層間絶縁膜１２を選択的にエッチングする（Ｓ２０−２）。これにより、配線用の溝、ガードリング用の溝および疑似ガードリング用の溝が層間絶縁膜１２にパターニングされる。配線パターンは素子形成領域Ｒｂに形成される。ガードリングのパターンはガードリング形成領域Ｒｃに形成される。疑似ガードリングのパターンは、半導体チップ領域Ｒａとダイシング領域Ｒｄとの間、即ち、半導体チップ領域Ｒａの外縁近傍に形成される。
次に、ＣＶＤ法等を用いて、層間絶縁膜１２の表面にバリアメタル１４を形成する（Ｓ２０−３）。このとき、配線、ガードリングおよび疑似ガードリングのためのそれぞれの溝の底面および側面にもバリアメタル１４が形成される。本実施形態において、バリアメタル１４は、タンタル、窒化タンタル、窒化シリコンチタン（ＴｉＳｉＮ）、あるいは、窒化タングステンのいずれかである。
次に、ＣＶＤ法または電解めっき法等を用いて、層間絶縁膜１２の表面に配線材料１６を堆積する（Ｓ２０−４）。このとき、配線、ガードリングおよび疑似ガードリングのためのそれぞれの溝に配線材料１６が充填される。本実施形態において、配線材料１６は銅から成る。尚、バリアメタル１４は、配線材料１６の銅が半導体素子へ拡散することを防止する役割を果たす。
次に、ＣＭＰなどを用いて、層間絶縁膜１２上のバリアメタル１４および配線材料１６を層間絶縁膜１２の表面が露出するまで研磨する（Ｓ２０−５）。これにより、バリアメタル１４および配線材料１６は、層間絶縁膜１２上から除去され、配線、ガードリングおよび疑似ガードリングのためのそれぞれの溝にのみ残る。このようにダマシン法を用いて多層配線のうち第１層目が形成される。
次に、デュアルダマシン法を用いて、第２層目の配線層を形成する。プラズマＣＶＤ法等を用いて、拡散防止絶縁膜１８を層間絶縁膜１２上に堆積する（Ｓ２０−６）。拡散防止絶縁膜１８は、例えば、ＳｉＮ、ＳｉＣＮまたはＳｉＣ等から成り、配線材料１６を構成する銅の拡散を防止する。
次に、ＣＶＤ法等を用いて、層間絶縁膜２２を拡散防止絶縁膜１８上に堆積する（Ｓ２０−７）。層間絶縁膜２２は、層間絶縁膜１２と同様のｌｏｗ−ｋ材料から成る。
次に、フォトリソグラフィおよびＲＩＥ等を用いて、ＶＩＡホールＶおよびコンタクトホールＣを形成する（Ｓ２０−８）。多層配線ＭＩにおいて、ＶＩＡホールＶは、第１層目の配線材料１６に通じる孔として形成され、コンタクトホールＣは、第２層目の相互接続配線用の溝として形成される。このとき、ガードリングＧＬおよび疑似ガードリングＰＧＬでは、第1層目の層間絶縁膜１２に形成されたパターンと同様のパターンが層間絶縁膜２２に形成される。即ち、ガードリングＧＬおよび疑似ガードリングＰＧＬにおいては、配線材料１６およびバリアメタル１４上の層間絶縁膜２２が除去され、ガードリングＧＬおよび疑似ガードリングＰＧＬ用のそれぞれの溝が配線材料１６およびバリアメタル１４に沿って形成される。
次に、ＣＶＤ法等を用いて、層間絶縁膜２２の表面にバリアメタル２４を形成する（Ｓ２０−９）。これにより、層間絶縁膜２２に形成されたＶＩＡホールＶおよびコンタクトホールＣのそれぞれの内壁にバリアメタル２４が形成される。また、ガードリングＧＬおよび疑似ガードリングＰＧＬ用の溝の内壁にもバリアメタル２４が形成される。バリアメタル２４は、バリアメタル１４と同様の材料から成る。
次に、ＣＶＤ法または電解めっき法等を用いて、層間絶縁膜２２の表面に配線材料２６を堆積する（Ｓ２０−１０）。このとき、ＶＩＡホールＶおよびコンタクトホールＣのそれぞれに配線材料２６が充填される。また、ガードリングＧＬおよび疑似ガードリングＰＧＬ用の溝にも配線材料２６が充填される。配線材料２６の材料は、配線材料１６の材料と同様であり、配線材料２６の作用も配線材料１６のそれと同様である。
次に、ＣＭＰなどを用いて、層間絶縁膜２２上のバリアメタル２４および配線材料２６を層間絶縁膜２２の表面が露出するまで研磨する（Ｓ２０−１１）。これにより、バリアメタル２４および配線材料２６は、層間絶縁膜２２上から除去され、ＶＩＡホールＶ、コンタクトホールＣ内に残る。また、バリアメタル２４および配線材料２６は、ガードリングＧＬおよび疑似ガードリングＰＧＬ用の溝内にも残る。このようにデュアルダマシン法を用いて多層配線のうち第２層目が形成される。
第３層目以降の層間絶縁膜は、第２層目と同様にデュアルダマシン法を用いて形成され得る（Ｓ２０−１２）。層間絶縁膜３２および４２は、層間絶縁膜１２と同様の材料から成る。但し、本実施形態において、層間絶縁膜５２は、それより下層の層間絶縁膜１２、２２、３２および４２を保護するために、ｌｏｗ−ｋ膜を用いることなく、シリコン酸化膜を用いている。バリアメタル３４、４４および５４は、バリアメタル１４と同様の材料から成る。配線材料３６、４６および５６は、配線材料１６と同様の材料から成る。拡散防止絶縁膜２８、３８、４８および５８は、拡散防止絶縁膜１８と同様の材料から成る。
このように、素子形成領域Ｒｂには、多層配線ＭＩが形成される。ガードリング形成領域Ｒｃには、配線材料とバリアメタルとが交互に積層されたガードリングＧＬが形成される。半導体チップ領域Ｒａの外縁近傍には、ガードリングＧＬと同じ構成の疑似ガードリングＰＧＬが形成される。
図３に示すように、多層配線ＭＩ、ガードリングＧＬおよび疑似ガードリングＰＧＬが形成された後、多層配線ＭＩおよびガードリングＧＬの表面をフォトレジスト６０で被覆する（Ｓ３０）。
図４に示すように、次に、フォトレジストをマスクとして用いて、疑似ガードリングＰＧＬの配線材料およびバリアメタルをエッチングする（Ｓ４０）。これにより、多層配線膜の最上層５２の上面から最下層１２の底面まで達する中空溝７０が、半導体基板１０の表面に対して垂直方向に形成される。
このステップＳ４０において、まず、拡散防止絶縁膜５８がエッチングされる。次に、配線材料１６、２６、３６、４６および５６（以下、配線材料１６〜５６という）並びにバリアメタル１４、２４、３４、４４および５４（以下、バリアメタル１４〜５４という）を交互にエッチングする。
本実施形態において、配線材料１６〜５６は銅から成る。よって、配線材料１６〜５６は塩酸と過酸化水素水との混合液を用いてエッチングすることができる。但し、層間絶縁膜１２、２２、３２、４２および５２（以下、層間絶縁膜１２〜５２という）をエッチングすることなく、銅をエッチングすることができる薬液であれば、塩酸と過酸化水素水との混合液以外の薬液を用いてもよい。
バリアメタル１４〜５４がタンタルから成る場合には、ＣＦ４をエッチングガスとして用いて、ＣＤＥ(Chemical Dry Etching)法によりドライエッチングする。あるいは、バリアメタル１４〜５４はフッ化水素溶液を用いてウエットエッチングしてもよい。但し、フッ化水素溶液は、シリコン酸化膜をもエッチングする。よって、層間絶縁膜１２〜５２のいずれかがシリコン酸化膜から成る場合には、ガードリングＧＬと疑似ガードリングＰＧＬとの間隔を充分に大きくしなければならない。バリアメタル１４〜５４をエッチングしている間に層間絶縁膜がエッチングされても、フッ化水素溶液がガードリングＧＬへ達することを防止する必要があるからである。
疑似ガードリングＰＧＬにおいて、銅から成る配線材料１６〜５６およびタンタルから成るバリアメタル１４〜５４は交互に積層されている。よって、配線材料１６〜５６およびバリアメタル１４〜５４を除去するためには、塩酸と過酸化水素水との混合液を用いたエッチングおよびＣＤＥを交互に実行するか、あるいは、塩酸と過酸化水素水との混合液を用いたエッチングおよびフッ化水素溶液を用いたエッチングを交互に実行する必要がある。
しかし、ステップＳ４０において、ＲＩＥによって配線材料１６〜５６およびバリアメタル１４〜５４を同時にエッチングしてもよい。この場合、Ｃｌ２とＢＣｌ３をエッチングガスとする高温ＲＩＥを用いる。これにより、疑似ガードリングＰＧＬの配線材料１６〜５６およびバリアメタル１４〜５４を同時に除去することができる。
バリアメタル１４〜５４は窒化タンタルであってもよい。この場合も、バリアメタル１４〜５４がタンタルから成る場合と同様のエッチング法を用いて、疑似ガードリングＰＧＬの配線材料１６〜５６およびバリアメタル１４〜５４を除去することができる。
バリアメタル１４〜５４のうちいずれかがタンタルであり、それ以外のバリアメタル１４〜５４が窒化タンタルであってもよい。この場合も、バリアメタル１４〜５４がタンタルから成る場合と同様のエッチング法を用いて、疑似ガードリングＰＧＬの配線材料１６〜５６およびバリアメタル１４〜５４を除去することができる。
バリアメタル１４〜５４が窒化シリコンチタン（ＴｉＳｉＮ）から成る場合、配線材料１６〜５６およびバリアメタル１４〜５４を塩酸と過酸化水素水との混合液によって同時に除去することができる。窒化シリコンチタンは、銅と同様に塩酸と過酸化水素水との混合液によってエッチングされ得るからである。一般に、銅は、ＲＩＥなどのドライエッチングをすることが困難であり、一方、塩酸と過酸化水素水の混合液により簡単かつ高速にウェットエッチングすることができる。従って、バリアメタル１４〜５４が窒化シリコンチタンから成る場合、配線材料１６〜５６およびバリアメタル１４〜５４を塩酸と過酸化水素水の混合液を用いた単一のエッチング工程で高速に除去することができる。
バリアメタル１４〜５４が窒化タングステン（ＷＮ）から成る場合も、バリアメタル１４〜５４が窒化シリコンチタンから成る場合と同様のエッチング法を用いて、疑似ガードリングＰＧＬの配線材料１６〜５６およびバリアメタル１４〜５４を除去することができる。
このように、配線材料１６〜５６およびバリアメタル１４〜５４は、バリアメタル１４〜５４がタンタルや窒化タンタルから成る場合よりも、それが窒化シリコンチタンや窒化タングステンから成る場合のほうが少ない工程で短時間に除去され得る。
このように、工程数および処理時間の観点から、バリアメタル１４〜５４は、タンタルや窒化タンタルよりも、窒化シリコンチタンや窒化タングステンから形成されているほうが好ましい。
図５に示すように、次に、ダイシング領域Ｒｄをダイヤモンドカッタ８０で切削する（Ｓ５０）。このダイシング工程の後、半導体チップは個別化される。
中空溝７０が、半導体基板１０上の多層配線構造において、半導体チップ領域Ｒａとダイシング領域Ｒｄとを分離している。従って、もし、ステップＳ５０においてダイシング領域Ｒｄの多層配線構造にクラックや膜剥れが発生したとしても、このクラックや膜剥れが半導体チップ領域Ｒａの多層配線構造へ伝播することがない。その結果、半導体チップの信頼性を向上させることができる。
本実施形態において、中空溝７０の幅ｄは、特に限定する必要はない。この効果を達成するために、中空溝７０は、半導体チップ領域Ｒａの多層配線構造とダイシング領域Ｒｄの多層配線構造とを分離すれば足りるからである。
ここで、層間絶縁膜１４〜５２の比誘電率について検討する。シリコン酸化膜の比誘電率は、ｋ＝３．５〜４．３である。これにフッ素をドーピングさせたフッ素ドープＳｉＯ２（ＦＳＧ）の比誘電率は、ｋ＝３．４〜３．８である。層間絶縁膜１４〜５２にＳｉＯ２やＦＳＧを採用した場合には、上述のクラックや膜剥れの問題は生じていなかった。しかし、層間絶縁膜１４〜５２にＳｉＯＣ、ＭＳＸ、ＨＳＱまたはＰＡＥなどのｌｏｗ−ｋ材料を採用したときに、上述のクラックや膜剥れの問題が生じた。ＳｉＯＣ、ＭＳＸ、ＨＳＱまたはＰＡＥの比誘電率は、ｋ＝２．６〜３．０である。即ち、比誘電率ｋが３．０以下であるｌｏｗ−ｋ材料を層間絶縁膜１２〜５２に採用した場合に、本実施形態の効果が発揮され得る。
また、いわゆる、ポーラスｌｏｗ−ｋ材料は、そのｌｏｗ−ｋ材料よりもさらに比誘電率が低い。よって、ポーラスｌｏｗ−ｋ材料を層間絶縁膜１２〜５２に採用した場合、多層配線構造のＲＣ遅延がより低減される。しかし、ポーラスｌｏｗ−ｋ材料は膜密度が低いため、その機械的強度は、通常のｌｏｗ−ｋ材料よりもさらに弱い。よって、ポーラスｌｏｗ−ｋ材料を層間絶縁膜１４〜５２に採用した場合には、本実施形態の効果はより効果的に発揮され得る。
層間絶縁膜１２〜４２は、異なる種類のｌｏｗ−ｋ材料から形成されていてもよい。例えば、層間絶縁膜１２がＳｉＯＣであり、層間絶縁膜２２〜４２がＰＡＥであってもよい。また、層間絶縁膜２２〜４２のそれぞれの下層部（ＶＩＡ層）がＳｉＯＣであり、その上層部（配線層）がＰＡＥであってもよい。
本実施形態において、層間絶縁膜１２〜４２は、いずれもｌｏｗ−ｋ材料であるが、これらのうち少なくとも一層がｌｏｗ−ｋ材料であれば、本実施形態の効果は発揮され得る。
本実施形態では、ガードリングＧＬは、２本形成されたが、１本または３本以上であってもよい。疑似ガードリングＧＬは、１本だけ形成されたが、２本以上であってもよい。
図６は、第1の実施形態による製造方法によって製造された半導体チップ１００の部分的断面図である。半導体チップ１００は、半導体基板１０と、半導体基板１０の表面に形成された半導体素子（図示せず）と、半導体素子を被覆するように半導体基板１０上に堆積された複数の層間絶縁膜１２〜５２を備えている。
層間絶縁膜１２〜５２は、半導体基板１０の外縁に半導体基板１０の表面に対して垂直方向に形成された中空溝７０を備えている。中空溝７０は、層間絶縁膜１２〜５２のうち最上層５２の上面から最下層１２の底面まで形成さている。
中空溝７０は、半導体基板１０の外周の少なくとも一部に残存していればよい。これは、層間絶縁膜１２〜５２のうち中空溝７０より外側のダイシング領域Ｒｄに含まれる部分がステップＳ５０のダイシング工程の影響で吹き飛ばされてしまう可能性があるからである。
ガードリングＧＬは、素子形成領域Ｒｂの外側を取り囲むように形成され、中空溝７０よりも半導体基板１０の中心側に在る層間絶縁膜１２〜５２に設けられている。ガードリングＧＬは、水分が素子形成領域Ｒｂの層間絶縁膜１２〜５２へ浸入することを防止する。
上述の通り、第１の実施形態によって製造された半導体チップ１００において、中空溝７０が、ステップＳ５０においてダイシング領域Ｒｄに発生したクラックや膜剥れを半導体チップ領域Ｒａへ伝播させない。その結果、半導体チップ１００は従来の半導体チップよりも信頼性において高い。
（第２の実施形態）
図７から図１０は、本発明に係る第２の実施形態に従った半導体チップの製造方法を半導体ウェハの断面で示した断面フロー図である。本実施形態による半導体チップの製造方法のフロー図は、図１と同様であるので省略する。
図７に示すように、疑似ガードリングＰＧＬにおいて、コンタクトホール形成層の幅ｄ３とＶＩＡホール形成層の幅ｄ４とが互いに異なる。このような点で、第２の実施形態は、第１の実施形態と異なる。本実施形態のその他の構成は、第１の実施形態の構成と同様である。
疑似ガードリングＰＧＬをこのように形成するためには、ステップＳ２０−８において、素子形成領域ＲｂにおけるコンタクトホールＣおよびＶＩＡホールＶと同様に、疑似ガードリングＰＧＬにおける幅ｄ３および幅ｄ４を形成すればよい。
図８に示すように、次に、フォトレジスト６０を形成する（図１のステップＳ３０参照）。
図９に示すように、次に、疑似ガードリングＰＧＬの配線材料１６〜５６およびバリアメタル１４〜５４をエッチングする（図１のステップＳ４０参照）。これにより、中空溝７１が形成される。中空溝７１は、第１の実施形態における中空溝７０と異なり、その側壁に凹凸を有する。
図１０に示すように、次に、ダイシング領域Ｒｄをダイヤモンドカッタ８０で切削する（図１のステップＳ５０参照）。このとき、中空溝７１は、第１の実施形態における中空溝７０と同様の効果を有する。
第１の実施形態において、中空溝７０は、このダイシング工程の後、半導体基板１０の外周の少なくとも一部に残存している必要がある。しかし、第２の実施形態によれば、中空溝７１は、このダイシング工程の後、半導体基板１０の外周に全く残存していなくてもよい。即ち、層間絶縁膜１２〜５２のうち中空溝７１より外側のダイシング領域Ｒｄに含まれる部分の全てがステップＳ５０のダイシング工程の影響で吹き飛ばされてしまってもよい。この理由は、図１１を参照して説明される。
図１１は、本発明に係る第２の実施形態に従った半導体チップ２００の部分的断面である。半導体チップ２００は、多層配線構造の外縁において、凹凸のある側面を有する点で半導体チップ１００と異なる。半導体チップ２００のその他の構成は、半導体チップ１００の構成と同様である。尚、ガードリングＧＬは、素子形成領域Ｒｂの外側を取り囲むように形成され、半導体基板１０の外縁よりも半導体基板１０の中心側に在る層間絶縁膜１２〜５２に設けられている。
半導体チップ２００は、半導体基板１０の外縁における側面が層間絶縁膜ごとに半導体基板１０の表面に対して水平方向へ突出または窪んでいる。もし、層間絶縁膜１２〜５２のうち中空溝７１より外側の部分の全てがダイシング工程で吹き飛ばされてしまったとしても、中空溝７１が形成されていたことがわかる。
勿論、ダイシング工程後、層間絶縁膜１２〜５２のうち中空溝７１より外側の部分の一部または全部が残存していてもよい。
本発明に係る第１の実施形態に従った半導体チップの製造方法の流れを工程順に示すフロー図。 第１の実施形態に従った半導体チップの製造方法を半導体ウェハの断面で示した断面フロー図。 図２に続く断面フロー図。 図３に続く断面フロー図。 図４に続く断面フロー図。 第１の実施形態によって製造された半導体チップ１００の部分的断面図。 第２の実施形態に従った半導体チップの製造方法を半導体ウェハの断面で示した断面フロー図。 図７に続く断面フロー図。 図８に続く断面フロー図。 図９に続く断面フロー図。 本発明に係る第２の実施形態に従った半導体チップ２００の部分的断面。 従来の半導体チップの製造方法を示す図。
符号の説明
１００、２００ 半導体チップ
１０ 半導体基板
１２、２２、３２、４２、５２ 層間絶縁膜
１６、２６、３６、４６、５６ 配線材料
１４、２４、３４、４４、５４ バリアメタル
２８、３８、４８、５８…拡散防止絶縁膜
６０ フォトレジスト
７０ 中空溝
８０ ダイヤモンドカッタ
ＧＬ ガードリング
ＰＧＬ 疑似ガードリング
ＭＩ 多層配線

Claims (5)

  1. 半導体基板と、
    前記半導体基板の表面に形成された半導体素子と、
    前記半導体素子を被覆するように前記半導体基板上に堆積された複数の層間絶縁膜からなり、前記半導体基板の外縁の少なくとも一部分に前記半導体基板の表面に対して垂直方向に形成された中空溝を含む積層膜とを備えた半導体装置。
  2. 半導体基板と、
    前記半導体基板上に形成された半導体素子と、
    前記半導体素子を被覆するように前記半導体基板上に堆積された複数の層間絶縁膜からなり、前記半導体基板の外縁における側面が前記層間絶縁膜ごとに前記半導体基板の表面に対して水平方向へ突出または窪んでいる積層膜とを備えた半導体装置。
  3. 前記中空溝は、前記積層膜の最上層の上面から該積層膜の最下層の底面まで形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記半導体素子が形成された領域の外側を取り囲み、前記中空溝よりも前記半導体基板の中心側に在る前記積層膜に設けられたガードリングをさらに備えたことを特徴とする請求項１に記載の半導体装置。
  5. 半導体素子が形成される複数の半導体チップ領域と該半導体チップ領域間にあるダイシング領域とを含む半導体ウェハのうち、該複数の半導体チップ領域内に前記半導体素子を形成するステップと、
    前記半導体素子を被覆するように第１の層間絶縁膜を前記半導体ウェハ上に堆積するステップと、
    前記第１の層間絶縁膜を部分的にエッチングすることによって、前記複数の半導体チップ領域のそれぞれの外縁近傍に第１の溝を形成するステップと、
    前記第１の溝に第１の導電体を充填するステップと、
    前記第１の層間絶縁膜および前記第１の導電体を被覆するように第２の層間絶縁膜を堆積するステップと、
    前記第１の導電体上にある前記第２の層間絶縁膜をエッチングすることによって第２の溝を形成するステップと、
    前記第２の溝に第２の導電体を充填するステップと、
    前記第１の溝内の前記第１の導電体および前記第２の溝内の前記第２の導電体をエッチングし、前記第１の溝および前記第２の溝を中空にするステップと、
    前記ダイシング領域を切削することによって、前記複数の半導体チップを個別化するステップとを具備する半導体装置の製造方法。
JP2003375432A 2003-11-05 2003-11-05 半導体装置および半導体装置の製造方法 Pending JP2005142262A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003375432A JP2005142262A (ja) 2003-11-05 2003-11-05 半導体装置および半導体装置の製造方法
US10/848,063 US20050093169A1 (en) 2003-11-05 2004-05-19 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003375432A JP2005142262A (ja) 2003-11-05 2003-11-05 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005142262A true JP2005142262A (ja) 2005-06-02

Family

ID=34544285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003375432A Pending JP2005142262A (ja) 2003-11-05 2003-11-05 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20050093169A1 (ja)
JP (1) JP2005142262A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105269A (ja) * 2007-10-24 2009-05-14 Panasonic Corp 半導体装置及びその製造方法
JP2013030819A (ja) * 2012-11-09 2013-02-07 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
KR101369361B1 (ko) * 2007-10-15 2014-03-04 삼성전자주식회사 일체형 크랙 스탑 구조물을 구비한 반도체 장치
US8937007B2 (en) 2007-03-30 2015-01-20 Fujitsu Semiconductor Limited Semiconductor device
WO2015170625A1 (ja) * 2014-05-07 2015-11-12 ソニー株式会社 半導体基板、半導体装置、半導体基板の製造方法、及び、半導体装置の製造方法
JPWO2014109044A1 (ja) * 2013-01-11 2017-01-19 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223673B2 (en) * 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
US20080122038A1 (en) * 2006-09-15 2008-05-29 Toshiba America Electronic Components, Inc. Guard ring structure with metallic materials
JP4553892B2 (ja) * 2006-12-27 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7544602B2 (en) * 2007-03-29 2009-06-09 International Business Machines Corporation Method and structure for ultra narrow crack stop for multilevel semiconductor device
JP5015705B2 (ja) * 2007-09-18 2012-08-29 ルネサスエレクトロニクス株式会社 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
JP5583320B2 (ja) * 2007-12-05 2014-09-03 ピーエスフォー ルクスコ エスエイアールエル 半導体ウエハ及びその製造方法
JP4646993B2 (ja) * 2008-02-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5324822B2 (ja) * 2008-05-26 2013-10-23 ラピスセミコンダクタ株式会社 半導体装置
US20110006389A1 (en) * 2009-07-08 2011-01-13 Lsi Corporation Suppressing fractures in diced integrated circuits
US9269676B2 (en) 2009-11-25 2016-02-23 Intel Corporation Through silicon via guard ring
US8395241B2 (en) * 2009-11-25 2013-03-12 Intel Corporation Through silicon via guard ring
JP2011134824A (ja) * 2009-12-24 2011-07-07 Elpida Memory Inc 半導体ウエハ、半導体ウエハの製造方法、および半導体装置
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
US8531008B2 (en) * 2010-11-23 2013-09-10 Infineon Technologies Ag Material structure in scribe line and method of separating chips
US9117831B2 (en) * 2011-01-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure for integrated circuit chips
US8513815B2 (en) * 2011-07-21 2013-08-20 International Business Machines Corporation Implementing integrated circuit mixed double density and high performance wire structure
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
JP6559841B1 (ja) * 2018-06-01 2019-08-14 エイブリック株式会社 半導体装置
CN111584433B (zh) * 2020-06-08 2021-12-10 上海领矽半导体有限公司 一种保护环及其形成方法
US20220230916A1 (en) * 2021-01-19 2022-07-21 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521125A (en) * 1994-10-28 1996-05-28 Xerox Corporation Precision dicing of silicon chips from a wafer
US5935868A (en) * 1997-03-31 1999-08-10 Intel Corporation Interconnect structure and method to achieve unlanded vias for low dielectric constant materials
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6022791A (en) * 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
US20020064951A1 (en) * 2000-11-30 2002-05-30 Eissa Mona M. Treatment of low-k dielectric films to enable patterning of deep submicron features
US6472740B1 (en) * 2001-05-30 2002-10-29 International Business Machines Corporation Self-supporting air bridge interconnect structure for integrated circuits
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937007B2 (en) 2007-03-30 2015-01-20 Fujitsu Semiconductor Limited Semiconductor device
KR101369361B1 (ko) * 2007-10-15 2014-03-04 삼성전자주식회사 일체형 크랙 스탑 구조물을 구비한 반도체 장치
JP2009105269A (ja) * 2007-10-24 2009-05-14 Panasonic Corp 半導体装置及びその製造方法
US7795705B2 (en) 2007-10-24 2010-09-14 Panasonic Corporation Semiconductor device and manufacturing method thereof
JP2013030819A (ja) * 2012-11-09 2013-02-07 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
JPWO2014109044A1 (ja) * 2013-01-11 2017-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US9691719B2 (en) 2013-01-11 2017-06-27 Renesas Electronics Corporation Semiconductor device
WO2015170625A1 (ja) * 2014-05-07 2015-11-12 ソニー株式会社 半導体基板、半導体装置、半導体基板の製造方法、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
US20050093169A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
JP2005142262A (ja) 半導体装置および半導体装置の製造方法
JP5117791B2 (ja) 半導体装置
KR100755664B1 (ko) 서로 다른 물질로 형성된 라인 및 플러그 도전체를 갖는다마신 배선 구조를 형성하는 방법
US7419916B2 (en) Manufacturing method of semiconductor device
JP5396065B2 (ja) 半導体装置の製造方法
US8466056B2 (en) Method of forming metal interconnect structures in ultra low-k dielectrics
CN100385627C (zh) 半导体器件的制造方法、半导体晶片及半导体器件
JP5106933B2 (ja) 半導体装置
US20120032344A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006005288A (ja) 半導体装置
JP2004064046A (ja) 半導体装置及びその製造方法
JP4280204B2 (ja) 半導体装置
JP4050876B2 (ja) 半導体集積回路装置とその製造方法
JP2007059434A (ja) 半導体装置の製造方法
JP2011210840A (ja) 半導体装置の製造方法
US20070007655A1 (en) Semiconductor device
JP2007208170A (ja) 半導体装置及びその製造方法
JP5613272B2 (ja) 半導体装置
KR100718804B1 (ko) 반도체 소자 및 그 제조 방법
JP2000332018A (ja) 半導体装置及びその製造方法
JP2006216964A (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
US10790227B2 (en) Semiconductor device with interconnect structure and fabrication method thereof
JP2008041804A (ja) 半導体装置及びその製造方法
JP5504311B2 (ja) 半導体装置およびその製造方法
US20040155350A1 (en) Semiconductor device having multi-layer interconnection structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080603