CN111584433B - 一种保护环及其形成方法 - Google Patents

Abstract

本发明涉及一种保护环及其形成方法，该方法包括以下步骤：在半导体晶圆上设置有芯片区、围绕所述芯片区的保护环区域以及围绕所述保护环区域的切割线区域；在所述半导体晶圆的所述保护环区域中形成第一环形沟槽和第二环形沟槽，接着在所述第一环形沟槽中形成第一纳米线网格层，在所述第二环形凹槽中形成第一金属层，接着依次形成第一电介质层、第一金属连接柱、第二纳米线网格层、第二金属层、第二电介质层、第二金属连接柱、第三纳米线网格层、第三金属层、第三电介质层、第三金属连接柱、第四纳米线网格层、第四金属层以及第四电介质层。

Description

一种保护环及其形成方法

技术领域

本发明涉及半导体技术，尤其是涉及一种保护环及其形成方法。

背景技术

半导体芯片是由半导体晶圆所制造而成，而每一半导体芯片的芯片区具有集成电路。上述集成电路通过进行外延沉积、光刻工艺、刻蚀工艺、离子植入等步骤而形成于半导体晶圆上。在完成晶圆上的集成电路制造后，通常需要通过切割半导体晶圆，使半导体芯片彼此分离。半导体芯片之间具有保护环区域和切割线区域。现有的切割过程中，通常会导致龟裂现象，如何抑制半导体晶圆在切割过程中发生龟裂，这是人们持续关注的问题。

发明内容

本发明的目的是克服上述现有技术的不足，提供一种保护环及其形成方法。

为实现上述目的，本发明提出的一种保护环的形成方法，包括以下步骤：

(1)提供一半导体晶圆，在所述半导体晶圆上设置有芯片区、围绕所述芯片区的保护环区域以及围绕所述保护环区域的切割线区域。

(2)在所述半导体晶圆的所述保护环区域中形成第一环形沟槽和第二环形沟槽，其中，所述第一环形沟槽围绕所述第二环形沟槽，与所述第一环形沟槽相比，所述第二环形沟槽更邻近所述芯片区。

(3)接着在所述第一环形沟槽中喷涂含有纳米线的悬浮液，并通过热处理，以在所述第一环形沟槽中形成第一纳米线网格层，接着在所述第二环形凹槽中沉积金属材料，以在所述第二环形沟槽中第一金属层。

(4)接着在所述半导体晶圆上形成第一电介质层，所述第一电介质层覆盖所述第一纳米线网格层以及所述第一金属层，通过图案化工艺形成暴露所述第一纳米线网格层和所述第一金属层的多个通孔，接着在多个所述通孔中分别形成多个第一金属连接柱。

(5)利用掩膜在所述半导体晶圆上喷涂含有纳米线的悬浮液，并通过热处理，以形成第二纳米线网格层，所述第二纳米线网格层与所述第一纳米线网格层对应设置且通过部分的所述第一金属连接柱与所述第一纳米线网格层连接，所述第二纳米线网格层的厚度大于所述第一纳米线网格层的厚度，接着利用掩膜在所述半导体晶圆上沉积金属材料，以形成第二金属层，所述第二金属层与所述第一金属层对应设置且通过另一部分的所述第一金属连接柱与所述第一金属层连接，所述第二金属层的厚度大于所述第一金属层的厚度。

(6)接着在所述半导体晶圆上形成第二电介质层，所述第二电介质层覆盖所述第二纳米线网格层以及所述第二金属层，通过图案化工艺形成暴露所述第二纳米线网格层和所述第二金属层的多个通孔，接着在多个所述通孔中分别形成多个第二金属连接柱。

(7)利用掩膜在所述半导体晶圆上喷涂含有纳米线的悬浮液，并通过热处理，以形成第三纳米线网格层，所述第三纳米线网格层与所述第二纳米线网格层对应设置且通过部分的所述第二金属连接柱与所述第二纳米线网格层连接，所述第三纳米线网格层的厚度小于所述第二纳米线网格层的厚度，接着利用掩膜在所述半导体晶圆上沉积金属材料，以形成第三金属层，所述第三金属层与所述第二金属层对应设置且通过另一部分的所述第二金属连接柱与所述第二金属层连接，所述第三金属层的厚度小于所述第二金属层的厚度。

(8)接着在所述半导体晶圆上形成第三电介质层，所述第三电介质层覆盖所述第三纳米线网格层以及所述第三金属层，通过图案化工艺形成暴露所述第三纳米线网格层和所述第三金属层的多个通孔，接着在多个所述通孔中分别形成多个第三金属连接柱。

(9)利用掩膜在所述半导体晶圆上喷涂含有纳米线的悬浮液，并通过热处理，以形成第四纳米线网格层，所述第四纳米线网格层与所述第三纳米线网格层对应设置且通过部分的所述第三金属连接柱与所述第三纳米线网格层连接，所述第四纳米线网格层的厚度小于所述第三纳米线网格层的厚度，接着利用掩膜在所述半导体晶圆上沉积金属材料，以形成第四金属层，所述第四金属层与所述第三金属层对应设置且通过另一部分的所述第三金属连接柱与所述第三金属层连接，所述第四金属层的厚度小于所述第三金属层的厚度。

(10)接着在所述半导体晶圆上形成第四电介质层，所述第四电介质层覆盖所述第四纳米线网格层以及所述第四金属层。

作为优选，在所述步骤(2)中，通过湿法刻蚀或干法刻蚀形成所述第一环形沟槽和所述第二环形沟槽，所述第二环形沟槽的深度大于或等于所述第一环形沟槽的深度。

作为优选，在所述步骤(3)、(5)、(7)和(9)中，所述第一、第二、第三、第四纳米线网格层中的纳米线的材质为金属、半导体或绝缘体。

作为优选，在所述步骤(3)、(5)、(7)和(9)中，所述第一、第二、第三、第四纳米线网格层中的纳米线的直径为50-200纳米，所述第一、第二、第三、第四纳米线网格层中的纳米线的长度为5-10微米。

作为优选，在所述步骤(3)、(5)、(7)和(9)中，所述第一、第二、第三、第四金属层的材质为金、银、铜、铝、镍、钛、钯、铂中的一种或多种，所述第一、第二、第三、第四金属层通过热蒸镀、磁控溅射、电镀或化学镀形成。

作为优选，在所述步骤(4)、(6)、(8)和(10)中，第一、第二、第三、第四电介质层的材料包括氧化锆、氧化钽、氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅、氮化铝中的一种或多种，第一、第二、第三、第四电介质层通过PECVD、热氧化、磁控溅射或ALD法形成。

本发明还提出一种保护环，其采用上述方法形成的。

本发明与现有技术相比具有下列优点：

在本发明的保护环的制备过程中，通过在保护环区域中形成第一环形沟槽和第二环形沟槽，且在所述第一环形沟槽中形成第一纳米线网格层，在所述第二环形沟槽中第一金属层，且在第一纳米线网格层上层叠设置有电介质层/纳米线网格层，以得到第一保护环结构，在第一金属层上层叠设置有电介质层/金属层，以得到第二保护环结构，上述结构的设置，由于纳米线网格层在形成过程中纳米线相互交叠进而存在微小的孔隙，在切割过程中纳米线层可以吸收切割应力，进而可以抑制半导体晶圆中龟裂的产生，由于纳米线网格层中存在孔隙，进而在防止水分渗透方面受到影响，进而通过设置第二保护环结构可以有效防止水分渗透，通过优化第一保护环结构和第二保护环结构的各项工艺参数，可以有效防止半导体晶圆在切割过程中产生裂纹，提高了半导体芯片的稳定性。

附图说明

图1为本发明的保护环的结构示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

本发明提出的一种保护环的形成方法，包括以下步骤：

(1)提供一半导体晶圆，在所述半导体晶圆上设置有芯片区、围绕所述芯片区的保护环区域以及围绕所述保护环区域的切割线区域。

(2)在所述半导体晶圆的所述保护环区域中形成第一环形沟槽和第二环形沟槽，其中，所述第一环形沟槽围绕所述第二环形沟槽，与所述第一环形沟槽相比，所述第二环形沟槽更邻近所述芯片区。

其中，在所述步骤(2)中，通过湿法刻蚀或干法刻蚀形成所述第一环形沟槽和所述第二环形沟槽，所述第二环形沟槽的深度大于或等于所述第一环形沟槽的深度。

(3)接着在所述第一环形沟槽中喷涂含有纳米线的悬浮液，并通过热处理，以在所述第一环形沟槽中形成第一纳米线网格层，接着在所述第二环形凹槽中沉积金属材料，以在所述第二环形沟槽中第一金属层。

(4)接着在所述半导体晶圆上形成第一电介质层，所述第一电介质层覆盖所述第一纳米线网格层以及所述第一金属层，通过图案化工艺形成暴露所述第一纳米线网格层和所述第一金属层的多个通孔，接着在多个所述通孔中分别形成多个第一金属连接柱。

(5)利用掩膜在所述半导体晶圆上喷涂含有纳米线的悬浮液，并通过热处理，以形成第二纳米线网格层，所述第二纳米线网格层与所述第一纳米线网格层对应设置且通过部分的所述第一金属连接柱与所述第一纳米线网格层连接，所述第二纳米线网格层的厚度大于所述第一纳米线网格层的厚度，接着利用掩膜在所述半导体晶圆上沉积金属材料，以形成第二金属层，所述第二金属层与所述第一金属层对应设置且通过另一部分的所述第一金属连接柱与所述第一金属层连接，所述第二金属层的厚度大于所述第一金属层的厚度。

(6)接着在所述半导体晶圆上形成第二电介质层，所述第二电介质层覆盖所述第二纳米线网格层以及所述第二金属层，通过图案化工艺形成暴露所述第二纳米线网格层和所述第二金属层的多个通孔，接着在多个所述通孔中分别形成多个第二金属连接柱。

(7)利用掩膜在所述半导体晶圆上喷涂含有纳米线的悬浮液，并通过热处理，以形成第三纳米线网格层，所述第三纳米线网格层与所述第二纳米线网格层对应设置且通过部分的所述第二金属连接柱与所述第二纳米线网格层连接，所述第三纳米线网格层的厚度小于所述第二纳米线网格层的厚度，接着利用掩膜在所述半导体晶圆上沉积金属材料，以形成第三金属层，所述第三金属层与所述第二金属层对应设置且通过另一部分的所述第二金属连接柱与所述第二金属层连接，所述第三金属层的厚度小于所述第二金属层的厚度。

(8)接着在所述半导体晶圆上形成第三电介质层，所述第三电介质层覆盖所述第三纳米线网格层以及所述第三金属层，通过图案化工艺形成暴露所述第三纳米线网格层和所述第三金属层的多个通孔，接着在多个所述通孔中分别形成多个第三金属连接柱。

(9)利用掩膜在所述半导体晶圆上喷涂含有纳米线的悬浮液，并通过热处理，以形成第四纳米线网格层，所述第四纳米线网格层与所述第三纳米线网格层对应设置且通过部分的所述第三金属连接柱与所述第三纳米线网格层连接，所述第四纳米线网格层的厚度小于所述第三纳米线网格层的厚度，接着利用掩膜在所述半导体晶圆上沉积金属材料，以形成第四金属层，所述第四金属层与所述第三金属层对应设置且通过另一部分的所述第三金属连接柱与所述第三金属层连接，所述第四金属层的厚度小于所述第三金属层的厚度。

(10)接着在所述半导体晶圆上形成第四电介质层，所述第四电介质层覆盖所述第四纳米线网格层以及所述第四金属层。

其中，在所述步骤(3)、(5)、(7)和(9)中，所述第一、第二、第三、第四纳米线网格层中的纳米线的材质为金属、半导体或绝缘体，所述第一、第二、第三、第四纳米线网格层中的纳米线的直径为50-200纳米，所述第一、第二、第三、第四纳米线网格层中的纳米线的长度为5-10微米，所述第一、第二、第三、第四金属层的材质为金、银、铜、铝、镍、钛、钯、铂中的一种或多种，所述第一、第二、第三、第四金属层通过热蒸镀、磁控溅射、电镀或化学镀形成。

其中，在所述步骤(4)、(6)、(8)和(10)中，第一、第二、第三、第四电介质层的材料包括氧化锆、氧化钽、氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅、氮化铝中的一种或多种，第一、第二、第三、第四电介质层通过PECVD、热氧化、磁控溅射或ALD法形成。

本发明还提出一种保护环，其采用上述方法形成的。

请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

请参考图1，一种保护环的形成方法，包括以下步骤：

如图1所示，首先进行步骤(1)，提供一半导体晶圆1，在所述半导体晶圆1上设置有芯片区11、围绕所述芯片区11的保护环区域12以及围绕所述保护环区域12的切割线区域13。

其中，所述半导体晶圆1可以为单晶硅晶圆、多晶硅晶圆、单晶锗晶圆、多晶锗晶圆、SOI晶圆中的一种，在所述芯片区11上设置有晶体管、电容、电感、电阻、二极管等器件，在具体的器件的制备过程中，可以通过常规的离子注入、热扩散以及外延等技术在半导体晶圆1的芯片区11中形成所需的器件。

(2)在所述半导体晶圆1的所述保护环区域12中形成第一环形沟槽121和第二环形沟槽122，其中，所述第一环形沟槽121围绕所述第二环形沟槽122，与所述第一环形沟槽121相比，所述第二环形沟槽122更邻近所述芯片区11。

其中，在所述步骤(2)中，通过湿法刻蚀或干法刻蚀形成所述第一环形沟槽121和所述第二环形沟槽122，所述第二环形沟槽122的深度大于或等于所述第一环形沟槽121的深度。

在具体的实施例中，首先在所述半导体晶圆1上形成光刻胶层，然后通过曝光显影工艺以形成暴露部分半导体晶圆的图案化掩膜，接着利用刻蚀溶液或激光刻蚀所述半导体晶圆1以形成所述第一环形沟槽121和所述第二环形沟槽122，接着去除所述图案化掩膜。当所述第二环形沟槽122的深度大于所述第一环形沟槽121的深度时，则是当形成合适深度的第一环形沟槽121时，进一步形成覆盖所述第一环形沟槽121的第二图案化掩膜，进一步刻蚀与所述第一环形沟槽121相邻的沟槽的底部，进一步加深所述沟槽的深度以形成所述第二环形沟槽122。通过将所述第二环形沟槽122的深度设置为大于或等于所述第一环形沟槽121的深度，一方面可以阻挡延伸至第二环形沟槽的切割应力，另一方面则可以有效阻挡水分渗透。

接着进行步骤(3)，接着在所述第一环形沟槽121中喷涂含有纳米线的悬浮液，并通过热处理，以在所述第一环形沟槽121中形成第一纳米线网格层21，接着在所述第二环形凹槽122中沉积金属材料，以在所述第二环形沟槽122中第一金属层31。

在具体的实施中，纳米线可以为金属纳米线、半导体纳米线或者是绝缘体纳米线，更具体的可以为银纳米线、铜纳米线、镍纳米线、铜镍纳米线、氧化锌纳米线、硅纳米线、氧化硅纳米线以及氧化钛纳米线等合适的纳米线，喷涂含有纳米线的悬浮液中纳米线的浓度为30-100mg/ml，更为优选的，含有纳米线的悬浮液中纳米线的浓度为50-80mg/ml，以便于第一纳米线网格层21填充于所述第一环形沟槽121中，其中，所述第一纳米线网格层21中的纳米线的直径为50-200纳米，长度为5-10微米，更为优选的，所述第一纳米线网格层21中的纳米线的直径为80-150纳米，长度为6-9微米，通过调节纳米线的直径和长度，可以调节第一纳米线网格层21的孔隙率，且通过多次喷涂含有纳米线的悬浮液以使得第一纳米线网格层21填满所述第一第一环形沟槽121，且在每次喷涂工艺之后均进行一次热处理，热处理的具体工艺为在100-300℃下热处理10-30分钟，更优选的为在150-200℃下热处理10-20分钟。

在具体的实施例中，通过热蒸镀、磁控溅射、电镀或化学镀在所述第二环形沟槽122中沉积金、银、铜、铝、镍、钛、钯、铂中的一种或多种，更具体的为铜或铝，使得形成的第一金属层31填满所述第二环形沟槽122。

接着进行步骤(4)，接着在所述半导体晶圆1上形成第一电介质层41，所述第一电介质层41覆盖所述第一纳米线网格层21以及所述第一金属层31，通过图案化工艺形成暴露所述第一纳米线网格层21和所述第一金属层31的多个通孔，接着在多个所述通孔中分别形成多个第一金属连接柱51。

其中，第一电介质层41的材料包括氧化锆、氧化钽、氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅、氮化铝中的一种或多种，第一电介质层通过PECVD、热氧化、磁控溅射或ALD法形成，在具体的实施例中，所述第一电介质层41是氧化硅层且通过PECVD法形成。第一金属连接柱51的材料是铜、铝、银、钛、镍中的一种，具体的可以为铜或铝，所述第一金属连接柱51通过PVD、CVD、磁控溅射、热蒸镀、电镀或化学镀形成。

接着进行步骤(5)，利用掩膜在所述半导体晶圆1上喷涂含有纳米线的悬浮液，并通过热处理，以形成第二纳米线网格层22，所述第二纳米线网格层22与所述第一纳米线网格层21对应设置且通过部分的所述第一金属连接柱51与所述第一纳米线网格层21连接，所述第二纳米线网格层22的厚度大于所述第一纳米线网格层21的厚度，接着利用掩膜在所述半导体晶圆1上沉积金属材料，以形成第二金属层32，所述第二金属层32与所述第一金属层31对应设置且通过另一部分的所述第一金属连接柱51与所述第一金属层31连接，所述第二金属层32的厚度大于所述第一金属层31的厚度。

在具体的实施中，纳米线可以为金属纳米线、半导体纳米线或者是绝缘体纳米线，更具体的可以为银纳米线、铜纳米线、镍纳米线、铜镍纳米线、氧化锌纳米线、硅纳米线、氧化硅纳米线以及氧化钛纳米线等合适的纳米线，喷涂含有纳米线的悬浮液中纳米线的浓度为60-150mg/ml，更为优选的，含有纳米线的悬浮液中纳米线的浓度为90-120mg/ml，使得所述第二纳米线网格层22的厚度与所述第一纳米线网格层21的厚度比值为1.5-3，更优选的，所述第二纳米线网格层22的厚度与所述第一纳米线网格层21的厚度比值为2，其中，所述第二纳米线网格层22中的纳米线的直径为50-200纳米，长度为5-10微米，更为优选的，所述第二纳米线网格层22中的纳米线的直径为80-150纳米，长度为6-9微米，通过调节纳米线的直径和长度，可以调节第二纳米线网格层22的孔隙率，且通过多次喷涂含有纳米线的悬浮液以形成第二纳米线网格层22，且在每次喷涂工艺之后均进行一次热处理，热处理的具体工艺为在100-300℃下热处理10-30分钟，更优选的为在150-200℃下热处理10-20分钟。

在具体的实施例中，通过热蒸镀、磁控溅射、电镀或化学镀在所述第一电介质层41上沉积金、银、铜、铝、镍、钛、钯、铂中的一种或多种，更具体的为铜或铝，使得形成的第二金属层32的厚度与所述第一金属层31的厚度的比值为1.2-3，更优选的，所述第二金属层32的厚度与所述第一金属层31的厚度的比值为1.8。且在具体的实施例中，第二纳米线网格层22的厚度可以等于或不等于所述第二金属层32的厚度。

接着进行步骤(6)，接着在所述半导体晶圆1上形成第二电介质层42，所述第二电介质层42覆盖所述第二纳米线网格层22以及所述第二金属层32，通过图案化工艺形成暴露所述第二纳米线网格层22和所述第二金属层32的多个通孔，接着在多个所述通孔中分别形成多个第二金属连接柱52。

其中，第一电介质层42的材料包括氧化锆、氧化钽、氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅、氮化铝中的一种或多种，第一电介质层通过PECVD、热氧化、磁控溅射或ALD法形成，在具体的实施例中，所述第一电介质层42是氧化硅层且通过PECVD法形成。第一金属连接柱52的材料是铜、铝、银、钛、镍中的一种，具体的可以为铜或铝，所述第一金属连接柱52通过PVD、CVD、磁控溅射、热蒸镀、电镀或化学镀形成。

接着进行步骤(7)，利用掩膜在所述半导体晶圆1上喷涂含有纳米线的悬浮液，并通过热处理，以形成第三纳米线网格层23，所述第三纳米线网格层23与所述第二纳米线网格层22对应设置且通过部分的所述第二金属连接柱52与所述第二纳米线网格层22连接，所述第三纳米线网格层23的厚度小于所述第二纳米线网格层22的厚度，接着利用掩膜在所述半导体晶圆1上沉积金属材料，以形成第三金属层33，所述第三金属层33与所述第二金属层32对应设置且通过另一部分的所述第二金属连接柱52与所述第二金属层32连接，所述第三金属层33的厚度小于所述第二金属层32的厚度。

在具体的实施中，纳米线可以为金属纳米线、半导体纳米线或者是绝缘体纳米线，更具体的可以为银纳米线、铜纳米线、镍纳米线、铜镍纳米线、氧化锌纳米线、硅纳米线、氧化硅纳米线以及氧化钛纳米线等合适的纳米线，喷涂含有纳米线的悬浮液中纳米线的浓度为20-80mg/ml，更为优选的，含有纳米线的悬浮液中纳米线的浓度为40-60mg/ml，使得所述第二纳米线网格层22的厚度与所述第三纳米线网格层23的厚度比值为2-4，更优选的，所述第二纳米线网格层22的厚度与所述第三纳米线网格层23的厚度比值为3，其中，所述第三纳米线网格层23中的纳米线的直径为50-200纳米，长度为5-10微米，更为优选的，所述第三纳米线网格层23中的纳米线的直径为80-150纳米，长度为6-9微米，通过调节纳米线的直径和长度，可以调节第三纳米线网格层23的孔隙率，且通过多次喷涂含有纳米线的悬浮液以形成第三纳米线网格层23，且在每次喷涂工艺之后均进行一次热处理，热处理的具体工艺为在100-300℃下热处理10-30分钟，更优选的为在150-200℃下热处理10-20分钟。

在具体的实施例中，通过热蒸镀、磁控溅射、电镀或化学镀在所述第二电介质层42上沉积金、银、铜、铝、镍、钛、钯、铂中的一种或多种，更具体的为铜或铝，使得形成的第二金属层32的厚度与所述第三金属层33的厚度的比值为1.8-3.6，更优选的，所述第二金属层32的厚度与所述第三金属层33的厚度的比值为2.5。且在具体的实施例中，第三纳米线网格层23的厚度可以等于或不等于所述第三金属层33的厚度。

接着进行步骤(8)，接着在所述半导体晶圆1上形成第三电介质层43，所述第三电介质层43覆盖所述第三纳米线网格层23以及所述第三金属层33，通过图案化工艺形成暴露所述第三纳米线网格层23和所述第三金属层33的多个通孔，接着在多个所述通孔中分别形成多个第三金属连接柱53。

其中，第三电介质层43的材料包括氧化锆、氧化钽、氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅、氮化铝中的一种或多种，第一电介质层通过PECVD、热氧化、磁控溅射或ALD法形成，在具体的实施例中，所述第三电介质层43是氧化硅层且通过PECVD法形成。第三金属连接柱53的材料是铜、铝、银、钛、镍中的一种，具体的可以为铜或铝，所述第三金属连接柱53通过PVD、CVD、磁控溅射、热蒸镀、电镀或化学镀形成。

接着进行步骤(9)，利用掩膜在所述半导体晶圆1上喷涂含有纳米线的悬浮液，并通过热处理，以形成第四纳米线网格层24，所述第四纳米线网格层24与所述第三纳米线网格层23对应设置且通过部分的所述第三金属连接柱53与所述第三纳米线网格层23连接，所述第四纳米线网格层24的厚度小于所述第三纳米线网格层23的厚度，接着利用掩膜在所述半导体晶圆1上沉积金属材料，以形成第四金属层34，所述第四金属层34与所述第三金属层33对应设置且通过另一部分的所述第三金属连接柱53与所述第三金属层33连接，所述第四金属层34的厚度小于所述第三金属层33的厚度。

在具体的实施中，纳米线可以为金属纳米线、半导体纳米线或者是绝缘体纳米线，更具体的可以为银纳米线、铜纳米线、镍纳米线、铜镍纳米线、氧化锌纳米线、硅纳米线、氧化硅纳米线以及氧化钛纳米线等合适的纳米线，喷涂含有纳米线的悬浮液中纳米线的浓度为10-50mg/ml，更为优选的，含有纳米线的悬浮液中纳米线的浓度为20-40mg/ml，使得所述第三纳米线网格层23的厚度与所述第四纳米线网格层23的厚度比值为1.5-2.5，更优选的，所述第三纳米线网格层23的厚度与所述第四纳米线网格层24的厚度比值为2，其中，所述第四纳米线网格层24中的纳米线的直径为50-200纳米，长度为5-10微米，更为优选的，所述第四纳米线网格层24中的纳米线的直径为80-150纳米，长度为6-9微米，通过调节纳米线的直径和长度，可以调节第四纳米线网格层24的孔隙率，且通过多次喷涂含有纳米线的悬浮液以形成第四纳米线网格层24，且在每次喷涂工艺之后均进行一次热处理，热处理的具体工艺为在100-300℃下热处理10-30分钟，更优选的为在150-200℃下热处理10-20分钟。

在具体的实施例中，通过热蒸镀、磁控溅射、电镀或化学镀在所述第三电介质层43上沉积金、银、铜、铝、镍、钛、钯、铂中的一种或多种，更具体的为铜或铝，使得形成的第三金属层33的厚度与所述第四金属层34的厚度的比值为1.2-2，更优选的，所述第三金属层33的厚度与所述第四金属层34的厚度的比值为1.6。且在具体的实施例中，第四纳米线网格层24的厚度可以等于或不等于所述第四金属层34的厚度。

接着进行步骤(10)，接着在所述半导体晶圆上形成第四电介质层44，所述第四电介质层44覆盖所述第四纳米线网格层24以及所述第四金属层34。

其中，第四电介质层44的材料包括氧化锆、氧化钽、氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅、氮化铝中的一种或多种，第一电介质层通过PECVD、热氧化、磁控溅射或ALD法形成，在具体的实施例中，所述第四电介质层44是氧化硅层且通过PECVD法形成。

如图1所示，本发明还提出一种保护环，其采用上述方法形成的。

在本发明的保护环的制备过程中，通过在保护环区域中形成第一环形沟槽和第二环形沟槽，且在所述第一环形沟槽中形成第一纳米线网格层，在所述第二环形沟槽中第一金属层，且在第一纳米线网格层上层叠设置有电介质层/纳米线网格层，以得到第一保护环结构，在第一金属层上层叠设置有电介质层/金属层，以得到第二保护环结构，上述结构的设置，由于纳米线网格层在形成过程中纳米线相互交叠进而存在微小的孔隙，在切割过程中纳米线层可以吸收切割应力，进而可以抑制半导体晶圆中龟裂的产生，由于纳米线网格层中存在孔隙，进而在防止水分渗透方面受到影响，进而通过设置第二保护环结构可以有效防止水分渗透，通过优化第一保护环结构和第二保护环结构的各项工艺参数，可以有效防止半导体晶圆在切割过程中产生裂纹，提高了半导体芯片的稳定性。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (6)

1.一种保护环的形成方法，其特征在于：包括以下步骤：

（1）提供一半导体晶圆，在所述半导体晶圆上设置有芯片区、围绕所述芯片区的保护环区域以及围绕所述保护环区域的切割线区域；

（2）在所述半导体晶圆的所述保护环区域中形成第一环形沟槽和第二环形沟槽，其中，所述第一环形沟槽围绕所述第二环形沟槽，与所述第一环形沟槽相比，所述第二环形沟槽更邻近所述芯片区；

（3）接着在所述第一环形沟槽中喷涂含有纳米线的悬浮液，并通过热处理，以在所述第一环形沟槽中形成第一纳米线网格层，接着在所述第二环形沟槽中沉积金属材料，以在所述第二环形沟槽中第一金属层；

（4）接着在所述半导体晶圆上形成第一电介质层，所述第一电介质层覆盖所述第一纳米线网格层以及所述第一金属层，通过图案化工艺形成暴露所述第一纳米线网格层和所述第一金属层的多个通孔，接着在多个所述通孔中分别形成多个第一金属连接柱；

（5）利用掩膜在所述半导体晶圆上喷涂含有纳米线的悬浮液，并通过热处理，以形成第二纳米线网格层，所述第二纳米线网格层与所述第一纳米线网格层对应设置且通过部分的所述第一金属连接柱与所述第一纳米线网格层连接，所述第二纳米线网格层的厚度大于所述第一纳米线网格层的厚度，接着利用掩膜在所述半导体晶圆上沉积金属材料，以形成第二金属层，所述第二金属层与所述第一金属层对应设置且通过另一部分的所述第一金属连接柱与所述第一金属层连接，所述第二金属层的厚度大于所述第一金属层的厚度；

（6）接着在所述半导体晶圆上形成第二电介质层，所述第二电介质层覆盖所述第二纳米线网格层以及所述第二金属层，通过图案化工艺形成暴露所述第二纳米线网格层和所述第二金属层的多个通孔，接着在多个所述通孔中分别形成多个第二金属连接柱；

（7）利用掩膜在所述半导体晶圆上喷涂含有纳米线的悬浮液，并通过热处理，以形成第三纳米线网格层，所述第三纳米线网格层与所述第二纳米线网格层对应设置且通过部分的所述第二金属连接柱与所述第二纳米线网格层连接，所述第三纳米线网格层的厚度小于所述第二纳米线网格层的厚度，接着利用掩膜在所述半导体晶圆上沉积金属材料，以形成第三金属层，所述第三金属层与所述第二金属层对应设置且通过另一部分的所述第二金属连接柱与所述第二金属层连接，所述第三金属层的厚度小于所述第二金属层的厚度；

（8）接着在所述半导体晶圆上形成第三电介质层，所述第三电介质层覆盖所述第三纳米线网格层以及所述第三金属层，通过图案化工艺形成暴露所述第三纳米线网格层和所述第三金属层的多个通孔，接着在多个所述通孔中分别形成多个第三金属连接柱；

（9）利用掩膜在所述半导体晶圆上喷涂含有纳米线的悬浮液，并通过热处理，以形成第四纳米线网格层，所述第四纳米线网格层与所述第三纳米线网格层对应设置且通过部分的所述第三金属连接柱与所述第三纳米线网格层连接，所述第四纳米线网格层的厚度小于所述第三纳米线网格层的厚度，接着利用掩膜在所述半导体晶圆上沉积金属材料，以形成第四金属层，所述第四金属层与所述第三金属层对应设置且通过另一部分的所述第三金属连接柱与所述第三金属层连接，所述第四金属层的厚度小于所述第三金属层的厚度；

（10）接着在所述半导体晶圆上形成第四电介质层，所述第四电介质层覆盖所述第四纳米线网格层以及所述第四金属层；

其中，在所述步骤（3）、（5）、（7）和（9）中，所述第一、第二、第三、第四纳米线网格层中的纳米线的直径为50-200纳米，所述第一、第二、第三、第四纳米线网格层中的纳米线的长度为5-10微米

其中，所述第二纳米线网格层的厚度与所述第一纳米线网格层的厚度比值为1.5-3，所述第二纳米线网格层的厚度与所述第三纳米线网格层的厚度比值为2-4，所述第三纳米线网格层的厚度与所述第四纳米线网格层的厚度比值为1.5-2.5。

2.根据权利要求1所述的保护环的形成方法，其特征在于：在所述步骤（2）中，通过湿法刻蚀或干法刻蚀形成所述第一环形沟槽和所述第二环形沟槽，所述第二环形沟槽的深度大于或等于所述第一环形沟槽的深度。

3.根据权利要求1所述的保护环的形成方法，其特征在于：在所述步骤（3）、（5）、（7）和（9）中，所述第一、第二、第三、第四纳米线网格层中的纳米线的材质为金属、半导体或绝缘体。

4.根据权利要求1所述的保护环的形成方法，其特征在于：在所述步骤（3）、（5）、（7）和（9）中，所述第一、第二、第三、第四金属层的材质为金、银、铜、铝、镍、钛、钯、铂中的一种或多种，所述第一、第二、第三、第四金属层通过热蒸镀、磁控溅射、电镀或化学镀形成。

5.根据权利要求1所述的保护环的形成方法，其特征在于：在所述步骤（4）、（6）、（8）和（10）中，第一、第二、第三、第四电介质层的材料包括氧化锆、氧化钽、氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅、氮化铝中的一种或多种，第一、第二、第三、第四电介质层通过PECVD、热氧化、磁控溅射或ALD法形成。

6.一种保护环，其特征在于，采用权利要求1-5任一项所述的方法形成的。

Images