TWI434423B - 使用掩罩形成平面二極體之方法 - Google Patents

使用掩罩形成平面二極體之方法 Download PDF

Info

Publication number
TWI434423B
TWI434423B TW095109896A TW95109896A TWI434423B TW I434423 B TWI434423 B TW I434423B TW 095109896 A TW095109896 A TW 095109896A TW 95109896 A TW95109896 A TW 95109896A TW I434423 B TWI434423 B TW I434423B
Authority
TW
Taiwan
Prior art keywords
substrate
oxide layer
conductive form
window
plating
Prior art date
Application number
TW095109896A
Other languages
English (en)
Other versions
TW200723547A (en
Inventor
Benson Wang
Kevin Lu
Warren Chiang
Max Chen
Original Assignee
Vishay Gen Semiconductor Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Gen Semiconductor Llc filed Critical Vishay Gen Semiconductor Llc
Publication of TW200723547A publication Critical patent/TW200723547A/zh
Application granted granted Critical
Publication of TWI434423B publication Critical patent/TWI434423B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

使用掩罩形成平面二極體之方法
本發明是有關於一種用以製造例如是二極體之半導體平面裝置的晶圓位準處理，且特別是有關於一種從半導體製造平面二極體的簡化晶圓位準處理。
二極體每一年都大量生產。事實上發現在任何複雜性的每一電子元件裝置中，隨著元件的生產交易額愈高，二極體的市場就愈大，愈有競爭性，而且對於產品定價也容易感受到壓力。製造生產這些裝置必須具有足夠的可靠度與低成本以滿足市場上的競爭需求。現行已知從半導體晶粒製造二極體的製程需要使用好幾道光罩的光微影步驟，而每一步驟增加了製造上的成本。
請參照第1圖所繪示為習知的例子中，利用三道掩罩步驟執行一種標準的玻璃基底鈍化製程的流程圖。一開始步驟1是備妥一矽晶圓10，步驟2為晶圓被摻雜以至於提供P＋型區域，N型區域，以及N＋型區域(分別以12，14，16標示於圖1)。在第一微影步驟3之前，先提供一具有遮蔽作用之氧化物塗層18作為氧化保護層。接著，在烘烤、顯影，以及硬拷之後，使用第一道掩罩形成如流程圖中第3步驟之後的結構，此結構中氧化物層18被開口而構成複數個窗19。再來，於步驟4中這些窗19在矽晶圓10中被蝕刻成網格，以定義出每一個二極體所想要的邊界。
在步驟5中，沉積多晶系氮化物層20以製備接下來步驟6所需的表面，而步驟6係為利用第二道掩罩之第二微影步驟。接著，沿著如圖所示的網格沉積玻璃粉末22，再於高溫高壓下用火烘烤。
在步驟8中，實施低溫氧化化學汽相沉積法沉積一氧化層(二氧化矽)於玻璃表面上以保護玻璃。步驟9係為利用第三道掩罩的第三微影步驟(此步驟沉積一聚合物塗層)。
之後，在步驟10中實施接觸蝕刻與光阻蝕刻，曝露出P＋與N＋的表面。最後，如步驟11鍍上金屬鑷層以提供歐姆式接觸表面。
以上習知的製程需要三道微影步驟，而每一道微影步驟都需要利用精準的光罩達成。該些光罩的重覆使用以及藉由此方法製造出最終產品的花費中，光罩是重要零組件而且是必須要花費的。
因此，使用較簡化且較便宜的製程製作二極體是我們必須堅持要求的。
本發明的目的在提供一種平面二極體及其製造方法。此二極體包括：(a)一具有一第一導電形式的基底(較佳為一N型導電矽基底)與一具有一第二導電形式(較佳為一P＋型區域)且位於基底中央部份之一摻雜區，於其間定義一P/N接面；(b)一鎳鍍層位於基底的下側上且沿著基底上相對應於第二導電形式的摻雜區；(c)一氧化物塗層位於基底之頂側鄰近中央摻雜部份的一週邊部份；以及(d)一例如是聚亞醯胺鈍化材料之塗層位於基底頂側之氧化物上並部份地延伸於P/N接面上。本發明的摻質例如是硼。
依據本發現另一較佳實施例，提供一種形成一平面二極體的方法，包括下列步驟：(a)提供一第一導電形式的基底；(b)沉積一氧化物層於基底上；(c)利用一掩罩曝露出氧化物層的中央部份以利蝕刻；(d)蝕刻去除氧化物層之中央部份以形成一窗；(e)經由窗擴散而於基底形成一P/N接面；(f)鍍一鎳層於此窗以及基底之另一側表面上；以及(g)去除殘餘的氧化物層以及塗佈一例如是聚亞醯胺之鈍化劑於基底上之鎳鍍層的一部分。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
本發明係揭露一種平面二極體的製造方法以及以該方法製作的二極體。有關本發明的優點是製程中僅需要使用一掩罩，而相較於其他方式則需要使用更多的掩罩，藉此導致平面二極體的製造方法能更經濟且更可靠。此方法不但只使用單一掩罩而簡化製程，而且也不需要太多設備，只需要一台傳統的微影對準器。因此，依據本發明的目的在提供一種鈍化材料的塗層，例如是聚亞醯胺，以提升裝置對機械上的阻值，以及減少環境應力與水汽的發生。這將導致平面二極體的製造方法能更經濟且更可靠。
首先，請參照第2圖所繪示乃依據本發明較佳實施例之一種平面二極體的製造方法，一開始步驟101是備妥一晶圓100，典型上是矽晶圓(雖然本發明之晶圓亦可以其他半導體的材料組成)。
接著，在步驟102中，提供二氧化矽的氧化層110以習知的方法氧化晶圓上表面(亦可選擇性地氧化下表面)。
再來，在步驟103中，光阻120被顯影以利接觸蝕刻，此步驟乃製程中唯一會使用到掩罩的步驟。
接著，在步驟104中，接觸蝕刻氧化層110而曝出一窗112。在步驟105中，經由窗擴散擴散摻質而形成P/N接面，因此分別產生如先前技術所述之P＋型區域114，N型區域116以及N＋型區域118。或者，不同的摻質可被選擇性地利用以產生N/P接面，包括N＋型區域，P型區域與P＋型區域。
接著，在步驟106中，如先前技術所述經由鍍上金屬鑷層以提供歐姆式接觸表面132與134。此時，氧化層110作為金屬接觸沉積132的掩罩並且對P/N接面自我對準，也就是沿著窗112金屬化而不需要額外的掩罩。
在步驟106的最後，一功能性的二極體已被形成。然而，為了鈍化表面而提供一更可靠且耐用的裝置，可藉由步驟107之網板印刷法形成一聚亞醯胺塗層140(網板印刷法之花費較掩罩的使用便宜)。聚亞醯胺塗層140可供作保護裝置之用，特別是保護P/N接面以避免污染和水汽發生，更進一步可於裸露的鎳金屬表面上鍍金以保護鎳金屬表面免於腐蝕。
藉由將掩罩使用次數減少為只有一次，使得平面二極體的製造更加便宜。
依據本發明一較佳實施例，二極體的尺寸大小如下所列：
第3圖乃依據本發明另一較佳實施例所繪示，其中的步驟201至206，無論在每一製程步驟或其所致的中間結構都與步驟101至106相同。此方法一開始的步驟201是備妥一晶圓100，接著，在步驟202中，以習知的方法氧化晶圓上表面而提供一氧化層110。再來，在步驟203中，光阻120被顯影以利接觸蝕刻，此步驟乃製程中唯一會使用到掩罩的步驟。接著，在步驟204中，接觸蝕刻而於氧化層110曝出一窗112。在步驟205中，經由窗擴散而形成P/N接面，因此產生如先前技術所述之P＋型區域114，N型區域116以及N＋型區域118。接著，在步驟206中，同樣經由鍍上金屬鑷層而提供歐姆式接觸表面132與134。
值得注意的是，在步驟207中，開始與圖2所示之製程相異，其中殘餘的氧化層110會被剝除。在這個時候移除氧化層的優點是能夠將可能已將滲入矽與氧之間的污染排除，藉此提供一個比較乾淨的P/N接面。最後，在步驟208中，直接沉積聚亞醯胺鈍化層240於裸露之矽晶圓100上並部份地延伸於上接觸表面132上使之與上接觸表面132有部份重疊。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精伸和範圍內，當可作些許之更動與潤飾，例如本發明的方法亦可適用於不同種類之半導體裝置的製造，例如是暫態電壓抑制器，閘流體，以及電晶體。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、100．．．晶圓
12、114．．．P＋型區域
14、116．．．N型區域
16、118．．．N＋型區域
18、110．．．氧化物層
19、112．．．窗
20．．．多晶系氮化層
22．．．玻璃粉末
120．．．光阻
132．．．金屬接觸
134．．．歐姆式接觸
140、240．．．聚亞醯胺塗層(聚亞醯胺鈍化層)
圖1所繪示為習知製造平面二極體的方法流程圖。
圖2是依據本發明之第一較佳實施例製造二極體的方法流程圖。
圖3是依據本發明之第二較佳實施例製造二極體的方法流程圖。
100．．．晶圓
110．．．氧化層
112．．．開口
114．．．P型摻雜區
116．．．N型區
118．．．N型摻雜區
120．．．光阻
132．．．金屬接觸
134．．．歐姆式接觸
140．．．聚亞醯胺塗層

Claims (15)

  1. 一種二極體，包括：(a)一第一導電形式的基底與一第二導電形式的摻雜區，於其間界定一P/N接面；(b)一鎳鍍層，形成於該基底的下側上且沿著重疊只有該第二導電形式的該摻雜區的該基底之頂側的一中央部份，而非該基底之該頂側的殘餘部份；(c)一氧化物層，位於該基底之該頂側的鄰近該中央部份的一週邊部份；以及(d)一鈍化材料之塗層，沿著該基底之該頂側上的該氧化物，該鈍化材料部份地延伸於該P/N接面上。
  2. 如申請專利範圍第1項之二極體，其中該第一導電形式具有N型導電性，且該第二導電形式具有P型導電性。
  3. 如申請專利範圍第1項之二極體，其中該摻雜區是以硼來摻雜。
  4. 如申請專利範圍第1項之二極體，其中該鈍化材料是聚亞醯胺。
  5. 一種二極體，包括：(a)一第一導電形式的基底與一第二導電形式的摻雜區；(b)一金屬鍍層，位於該基底的下側上且沿著對應於該第二導電形式的該摻雜區的該基底之頂側的一中間部份，該金屬鍍層並非位於該基底之該頂側的殘餘部份；以 及(c)一鈍化材料之塗層，位於該基底之該頂側上的氧化物頂部，該鈍化材料部份地延伸於該摻雜區上。
  6. 如申請專利範圍第5項之二極體，其中該第一導電形式為N型導電性，且該第二導電形式為P型導電性。
  7. 如申請專利範圍第5項之二極體，其中該摻雜區是以硼來摻雜。
  8. 如申請專利範圍第5項之二極體，其中該鈍化材料是聚亞醯胺。
  9. 一種形成一平面二極體的方法，包括下列步驟：提供一第一導電形式的基底；沉積一氧化層於該基底上；利用一掩罩曝露出該氧化層之一中央部份以用於蝕刻；經由蝕刻去除該氧化層之該中央部份；經由窗擴散擴散摻質至該基底以形成一具有一第二導電形式的區域；鍍一金屬於該窗之上與該基底之另一側上，其中該氧化層係作為一掩罩用於鍍該金屬，且該金屬係只被鍍於該窗之上而非該氧化層之上；以及使用一鈍化劑塗覆於該殘餘之氧化層與該基底之一側上的該鍍層之一部分。
  10. 如申請專利範圍第9項之方法，其中該鈍化劑是 聚亞醯胺。
  11. 如申請專利範圍第9項之方法，其中該第一導電形式具有N型導電性，且該第二導電形式具有P型導電性。
  12. 如申請專利範圍第9項之方法，其中該金屬包括鎳。
  13. 一種形成一平面二極體的方法，包括下列步驟：提供一第一導電形式的基底；沉積一氧化物層於該基底上；利用一掩罩曝露出該氧化物層之一被選定的部份以用於蝕刻；經由蝕刻去除該氧化物層之該選定的部份，以界定一窗；經由窗擴散擴散摻質至該基底；鍍一鎳於該窗之上與該基底之另一側上，其中該氧化物層係作為一掩罩用於鍍該鎳，且該鎳係只被鍍於該窗之上而非該氧化物層之上；去除該氧化物層；以及使用一鈍化劑塗覆該基底之一部份與該基底之一側上的該鍍層之一部分。
  14. 如申請專利範圍第13項之方法，其中該鈍化劑是聚亞醯胺。
  15. 如申請專利範圍第13項之方法，其中該第一導電形式為N型導電性，且該摻雜提供一第二導電形式為P型 導電性。
TW095109896A 2005-03-25 2006-03-22 使用掩罩形成平面二極體之方法 TWI434423B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/090,708 US8525222B2 (en) 2005-03-25 2005-03-25 Process for forming a planar diode using one mask

Publications (2)

Publication Number Publication Date
TW200723547A TW200723547A (en) 2007-06-16
TWI434423B true TWI434423B (zh) 2014-04-11

Family

ID=37034325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095109896A TWI434423B (zh) 2005-03-25 2006-03-22 使用掩罩形成平面二極體之方法

Country Status (5)

Country Link
US (3) US8525222B2 (zh)
EP (1) EP1864331B1 (zh)
JP (1) JP5065240B2 (zh)
TW (1) TWI434423B (zh)
WO (1) WO2006104918A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147779B2 (en) 2013-05-01 2015-09-29 The Boeing Company Solar cell by-pass diode with improved metal contacts
RU176768U1 (ru) * 2016-02-11 2018-01-29 Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") Компактная модель диода с вискером терагерцового диапазона
KR102221385B1 (ko) * 2016-10-05 2021-03-02 한국전기연구원 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법
RU2674409C1 (ru) * 2017-10-30 2018-12-07 Акционерное Общество "Новосибирский Завод Полупроводниковых Приборов С Окб" (Ао "Нзпп С Окб") Способ изготовления кристаллов силовых полупроводниковых приборов
CN109671634A (zh) * 2018-12-21 2019-04-23 黄山市七七七电子有限公司 一种焊接式硅芯片高绝缘台面钝化保护工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52150981A (en) 1976-06-11 1977-12-15 Hitachi Ltd Electrode forming method in semiconductor elements
JPH05190533A (ja) * 1992-01-16 1993-07-30 Oki Electric Ind Co Ltd 半導体素子の表面保護膜およびその製造方法
JPH0750309A (ja) 1993-08-09 1995-02-21 Fuji Electric Co Ltd 半導体装置の製造方法
JP2879841B2 (ja) * 1993-10-08 1999-04-05 ローム株式会社 プレーナ型ダイオードの製造方法
JP3793605B2 (ja) * 1996-07-09 2006-07-05 株式会社日立製作所 ダイオード
JP3287269B2 (ja) 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
JP2001230245A (ja) 2000-02-16 2001-08-24 Fuji Electric Co Ltd 半導体装置の製造方法
JP4581270B2 (ja) 2001-03-05 2010-11-17 住友電気工業株式会社 ＳｉＣ半導体のイオン注入層及びその製造方法
US6781161B1 (en) 2003-04-09 2004-08-24 Teccor Electronics, Lp Non-gated thyristor device
US7127949B2 (en) * 2003-07-08 2006-10-31 National University Of Singapore Contact pressure sensor and method for manufacturing the same
JP2005079462A (ja) 2003-09-02 2005-03-24 Renesas Technology Corp 半導体装置およびその製造方法
US20050275065A1 (en) * 2004-06-14 2005-12-15 Tyco Electronics Corporation Diode with improved energy impulse rating

Also Published As

Publication number Publication date
TW200723547A (en) 2007-06-16
EP1864331A4 (en) 2009-12-23
US20060214184A1 (en) 2006-09-28
US8525222B2 (en) 2013-09-03
JP2008535222A (ja) 2008-08-28
US8975719B2 (en) 2015-03-10
WO2006104918A2 (en) 2006-10-05
US20150179824A1 (en) 2015-06-25
EP1864331B1 (en) 2016-06-29
EP1864331A2 (en) 2007-12-12
JP5065240B2 (ja) 2012-10-31
US20130313684A1 (en) 2013-11-28
WO2006104918A3 (en) 2007-03-22
US9537017B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
US8791567B2 (en) Semiconductor device
CN104051257A (zh) 用于集成电路设计的间隔蚀刻工艺
US9537017B2 (en) Process for forming a planar diode using one mask
JPS6057952A (ja) 半導体装置の製造方法
US20140048892A1 (en) Self aligned mos structure with polysilicon contact
CN102005412B (zh) 接触孔的形成方法和接触插塞的形成方法
US6638816B2 (en) Integrated circuit device with MIM capacitance circuit and method of manufacturing the same
US7645691B2 (en) Method for forming zener zap diodes and ohmic contacts in the same integrated circuit
US4464825A (en) Process for fabrication of high-speed radiation hard bipolar semiconductor devices
US5946595A (en) Method of forming a local interconnect between electronic devices on a semiconductor substrate
JPS5923544A (ja) 半導体装置の製造方法
TWI763185B (zh) 具有氣隙區的半導體結構的製造方法
US11658067B2 (en) Semiconductor structure and formation method thereof
CN104952799A (zh) 一种镍硅化物的优化方法
JP4299380B2 (ja) 半導体装置及びその製造方法
CN112259607A (zh) 氮化镓半导体器件及其制备方法
CN115954270A (zh) 一种半导体器件的制备方法
CN111370403A (zh) 半导体器件及其制造方法
CN104851776A (zh) MiS电容器结构及其制造方法
KR0135048B1 (ko) 멀티스텝구조를 갖는 콘택부 및 그 형성방법
KR20000041700A (ko) 반도체소자의 콘택 형성방법
JPH03276763A (ja) 半導体装置
JPS6133257B2 (zh)
JPS59205752A (ja) シヨツトキ−バリアダイオ−ドを含む半導体集積回路
JPS60106141A (ja) 半導体装置の製造方法