JP3793605B2 - ダイオード - Google Patents

ダイオード Download PDF

Info

Publication number
JP3793605B2
JP3793605B2 JP17895096A JP17895096A JP3793605B2 JP 3793605 B2 JP3793605 B2 JP 3793605B2 JP 17895096 A JP17895096 A JP 17895096A JP 17895096 A JP17895096 A JP 17895096A JP 3793605 B2 JP3793605 B2 JP 3793605B2
Authority
JP
Japan
Prior art keywords
glass
type semiconductor
group
diode
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17895096A
Other languages
English (en)
Other versions
JPH1027917A (ja
Inventor
進 村上
光幸 松崎
実 菅野
五月 小林
貴広 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17895096A priority Critical patent/JP3793605B2/ja
Publication of JPH1027917A publication Critical patent/JPH1027917A/ja
Application granted granted Critical
Publication of JP3793605B2 publication Critical patent/JP3793605B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に高耐圧低リーク電流、かつ高信頼を達成できるダイオードに関する。
【0002】
【従来の技術】
メサ型半導体装置(少なくとも1個のpn接合が主表面からエッチングによって溝が形成され、溝の側壁にpn接合が露出する半導体装置)を高耐圧化するために従来から種々の技術が提案されている。
【0003】
例えば、メサ型の半導体装置の高耐圧化に関する従来技術として、特開昭60−186071号公報に記載された技術が知られている。この従来技術は、メサ溝内壁をガラスで被覆した半導体装置の製造方法において、メサ溝を形成した後に熱処理等により、pn接合部を当初の位置より移動させることにより、高耐圧が得られるとされている。
【0004】
さらに、メサ型の半導体装置の耐薬品性を電気的安定性を満たし、信頼性向上に関する他の従来技術として、特開平6−124940 号公報に記載された技術が知られている。この従来技術は、表面安定化に使用するガラス被膜として下層部に亜鉛系ガラス、上層部に鉛系ガラスとした2層構造からなり、電気的安定性は亜鉛系ガラスで達成し、耐薬品性は鉛系ガラスで実現できるものとされている。
【0005】
また、プレーナ型半導体装置の高耐圧及び高信頼性に関する他の従来技術として、特公昭64−7939号公報に記載された技術が知られている。この従来技術は、表面安定化膜としてpn接合表面に形成された正の界面電荷を有する熱酸化膜を環状に囲むよう過酸化水素処理をした負の界面電荷を有するシリコン酸化物を形成することにより、高耐圧及び高信頼性が実現できるものとされている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、ダイオードに逆バイアス電圧が印加される阻止状態において、半導体表面に形成される反転層によるチャネル電流によるリーク電流増大と逆バイアス電圧を印加したまま高温にさらす、いわゆる高温バイアス試験によるリーク電流増大や耐圧低下に関する問題については考慮されていなかった。
【0007】
本発明の目的は、従来の半導体装置及びその製造方法の問題点を解決したダイオードを提供することにある。
【0008】
本発明の目的を具体的に言えば、高い逆方向電圧が印加された阻止状態でのリーク電流を低減でき、高温逆バイアス試験等の寿命試験によるリーク電流の増大や耐圧低下を防止できる極めて信頼性の高いダイオードを提供することにある。
【0009】
【課題を解決するための手段】
かかる目的を達成するために本発明は、一対の主表面を有し、一方の主表面から基板と反対導電型の不純物を拡散してpn接合を形成した後に、一方の主表面から所定の領域にpn接合が露出するようメサ型に溝を設け、このメサ部にガラス被膜が形成されているダイオードにおいて、ガラス被膜中の第3族元素が半導体表面に拡散された第3族元素拡散領域を有するようにするか、あるいはメサ部に二酸化珪素膜を介してガラス被膜を形成した後、ガラス被膜中の第3族元素を半導体表面に拡散した第3族元素拡散領域を有するようにしたものである。
【0010】
さらに、該第3族元素拡散領域の深さが基板半導体の外因性デバイ長以下となるようにしたり、該第3族元素拡散領域の単位面積当りの不純物総量が、1× 1013/cm3 以下となるようにしたものである。
【0011】
さらに、ガラス被膜を形成した後に水素あるいは水素を含むガス中でアニールすることにより、基板の導電型に対して実質的なガラス被膜中の電荷密度を−3〜+2×1011/cm2 に制御するようにしたものである。
【0012】
さらに、ガラスの組成を酸化鉛,二酸化珪素,アルミナ系とし、第3族元素をアルミニウムとなるようにしたものである。
【0013】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて説明する。
【0014】
(実施例1)
図1は本発明によるダイオードの第1実施例を示す断面図である。図において、1はn型半導体領域であり、一方の主表面に高不純物濃度のp+ 型半導体領域2が形成され、他方の主表面に高不純物濃度のn+型半導体領域3が形成され、一方の主表面から所定の領域にpn接合が露出するようメサ溝が設けられ、このメサ部にガラス被膜6が順次形成され、さらにガラス被膜6と接触するn型半導体領域1表面には、本発明によるガラス被膜中の周期率表の第3族元素が拡散された第3族元素拡散領域4が形成されている。また、アノード層となるp+ 型半導体領域2にはアノード電極20が、カソード層となるn+ 型半導体領域3にはカソード電極30がそれぞれオーミック接触して形成されている。
【0015】
次に、本発明による図1に示したダイオードの製造方法について述べる。
【0016】
まず、n型半導体領域1となるシリコン基板としてCZ(111)のn型35〜45Ωcmを用い、一方の主表面に表面不純物濃度が1×1019/cm2 以上のB(ボロン)を40±5μmの深さにイオン打ち込み法あるいはボロンナイトライドを拡散源とした熱拡散法でp+ 型半導体領域2を形成し、他方の主表面には表面不純物濃度が1×1020/cm2 以上のP(リン)を45±10μmの深さにイオン打ち込み法あるいは次亜塩素酸リンを用いてn+ 型半導体領域3を形成した後、ドライ酸化あるいはウェット酸化により約2〜3μmの二酸化珪素膜を形成する。続いて、通常のホトリソグラフィにより一方の主表面の二酸化珪素膜の一部を除去した後、U01エッチャントで約60μmエッチングしp+ 型半導体領域2とn型半導体領域1からなるpn接合が露出するようメサ溝を形成する。その後、上記の工程で使用した二酸化珪素膜をHFを含む酸で除去し、スクリーン印刷法によりペースト状の鉛系ガラス(主成分:PbO,SiO2,Al23)を上記メサ部に55±10μm塗布し、ガラス焼成として酸素雰囲気中で780〜850℃,40分の熱処理をし、ガラス被膜6を形成した。
【0017】
このガラス焼成時に本発明の特長とするガラス被膜中の周期率表の第3族元素が拡散されるよう、第3族元素拡散領域4を形成する。
【0018】
図2は本発明によるダイオードの第1実施例に示した第3族元素拡散領域4の不純物濃度分布を示したものであり、本発明では第3族元素としてアルミニウムを使用しており、表面のアルミニウムの濃度は約2×1018/cm3 、深さは約 0.05μm であった。
【0019】
その後、アノード層となるp+型半導体領域2及びカソード層となるn+型半導体領域3表面に形成されていたシリコン酸化膜等の絶縁膜を希釈フッ化水素酸で除去した後、Cr−Ni−Ag電極を通常のホトリソグラフィと蒸着及びリフトオフプロセス、あるいは無電解ニッケルめっきにより、アノード電極20及びカソード電極30を形成し、ダイオードを製造する。
【0020】
次に、本発明による第3族元素拡散領域4のダイオードの性能に及ぼす動作について述べる。
【0021】
半導体表面に形成される表面安定化膜、本発明では鉛系ガラス6であるが、表面安定化膜の電荷密度の極性や絶対値の大きさによって、半導体表面の導電型及び導電率に変化が生じる。ここで言う電荷密度とは、ガラス被膜中のトラップ電荷,可動電荷,ガラス被膜とシリコン界面近傍の固定電荷,ガラス被膜とシリコン界面の界面トラップ電荷が半導体表面に実質的に影響するものと考え、デルタ関数的にガラスとシリコン界面のガラス側に存在しているとみなした単位面積当りの正味の電荷密度のことを示す。
【0022】
図1において、アノード電極20が負,カソード電極30が正となる極性の逆方向電圧が印加されていると、p+ 型半導体領域2とn型半導体領域1からなる主pn接合が逆バイアス状態となり、主pn接合からp+ 型半導体領域2とn型半導体領域1に空乏層が拡がる。n型半導体領域1の不純物濃度がp+ 型半導体領域2の不純物濃度と比べて桁違いに低い場合は、空乏層はほとんどn型半導体領域1の方向に拡がると考えてよい。
【0023】
上記の電荷密度の極性が負であれば、n型半導体表面には自由キャリアとなる電子が欠乏した空乏層、あるいはp型反転層が形成される。このp型反転層は上記の主pn接合が逆バイアス状態となる電圧が印加された場合、n型半導体領域表面における電界強度を緩和する働きを有するので、耐圧を高くできる利点を有する。しかしながら、上記の電荷密度の極性が正であれば、n型半導体表面には自由キャリアとなる電子が蓄積した蓄積層が形成されるため、n型半導体領域表面では上記空乏層は延びにくくなり、半導体表面の電界強度が高くなり過ぎ耐圧が低下する。このように逆バイアスされるpn接合の特に低不純物濃度領域表面には反対導電型領域を形成することが耐圧を高める有効な手段である。
【0024】
発明者らは、被覆ガラスとして鉛系ガラスを用いた場合、鉛系ガラス(主成分:PbO,SiO2 ,Al23)中の周期率表の第3族元素であるアルミニウムをn型半導体領域1の表面に拡散して、n型半導体領域1の表面に本発明による第3族元素拡散領域4を形成することにより、実質的に高耐圧化に有利なp型反転層を形成することができた。なお、第3族元素拡散領域4に存在している第3族元素の単位面積当りの不純物総量のうち電気的にアクセプタとして活性化される不純物総量が実質的にガラス被膜中の負電荷と等価的な役割を果たしている。ガラス被膜中の正味の電荷密度が半導体表面に及ぼす場合、半導体表面からの深さは、半導体中に存在するドナーやアクセプタの不純物濃度によって一義的に定まる外因性デバイ長以下であるため、アクセプタ型の不純物による第3族元素拡散領域4の存在により、実質的に等価なガラス被膜中の負電荷となるためには、第3族元素拡散領域4の深さを、上記外因性デバイ長以下としなければならない。
【0025】
本発明では、n型40±5Ωcmのシリコン基板を使っており、外因性デバイ長の値は、0.3±0.05μmである。従って、本発明の実施例の図2に示したアルミニウムの拡散深さが0.05μm であることから、外因性デバイ長以下の値であり、図1に示した第3族元素拡散領域は、ガラス被膜中に負電荷として等価的に存在しているとみなすことができる。
【0026】
また、主pn接合が逆バイアス状態となる電圧が印加されると、リーク電流がながれる。通常リーク電流は、空乏層内部で熱的に発生したキャリアによる発生電流と、上記空乏層以外の中性領域で熱的に発生した少数キャリアの拡散による拡散電流とからなる。室温ではほとんどリーク電流は発生電流からなる。
【0027】
しかしながら、上記p型反転層が強度に形成されていると、チャネル電流によるリーク電流の増大が発生し、高耐圧化とリーク電流の低減にはトレードオフの関係があることが判明した。
【0028】
図3に正味の電荷密度Nとリーク電流及び耐圧との関係を示している。同図において、点線A及びBは初期の正味の電荷密度Nとリーク電流及び耐圧の関係を示し、実線A′及びB′は上記逆バイアス電圧320Vを印加したまま、150℃の高温に1000時間さらす、いわゆる高温逆バイアス試験後の、正味の電荷密度Nとリーク電流及び耐圧の関係を示している。なお、リーク電流の値は逆バイアス電圧を400V印加したとき流れる電流の値とした。
【0029】
図3において、正味の電荷密度Nが負の領域では、実質的にガラス被膜中の負電荷となる本発明による第3族元素拡散領域4に存在している第3族元素の単位面積当りの不純物総量のうち電気的にアクセプタとして活性化される不純物総量を変化させ負の電荷密度Nとし、正味の電荷密度Nが正の領域では、ガラスとシリコン界面でのシリコンのダングリングボンドやナトリウムイオン等に起因した正の電荷や、さらにガラス焼成後にn型半導体領域1上に形成された第3族元素拡散領域4に存在する電気的に活性なアクセプタを、620±50℃の水素アニールを5〜120分の範囲で実施して、電気的に不活性にさせ実質的なガラス被膜中の負電荷密度の絶対値を減少した。
【0030】
先ず、点線Bが示すように初期の耐圧は電荷密度が負大になるにつれて、単調に高くなったが、点線Aが示すように初期のリーク電流は電荷密度Nが負大でも、正大でも増加傾向にあることが判明した。初期のリーク電流は電荷密度Nが1×1011/cm2 が最も低い値を示した。
【0031】
発明者らは、リーク電流の成分を評価した結果、電荷密度Nが負大では、n型半導体領域1表面に形成された第3族元素拡散領域4の単位面積当りの第3族元素すなわちアルミニウムの総量が多いことによるチャネル電流であり、電荷密度Nが正大では、n型半導体領域1表面が蓄積層になり、空乏層が殆どn型半導体領域1表面に拡がらず、比較的印加電圧が低い領域から主としてp+ 型半導体領域2表面でなだれ増倍が起こっていることを、レーザ光照射による誘起電流の観測結果から確かめ、なだれ増倍によるリーク電流の増加であることを確認した。次に、上記高温逆バイアス試験後では、実線B′が示すように耐圧は電荷密度の極性にかかわらず増加しており、特に電荷密度が正大の領域では増加割合が多い。しかしながら、実線A′が示すようにリーク電流は電荷密度Nが負大でも、正大でも桁違いに増加していることが判明した。上記高温逆バイアス試験後ではリーク電流は電荷密度Nが−0.5×1011/cm2が最も低い値を示し、初期の電荷密度Nとして、−3×1011/cm2より負大、あるいは2×1011/cm2より正大で急増することを見出した。
【0032】
発明者らは、リーク電流の成分を評価した結果、電荷密度Nが負大では、上記の初期に流れていたn型半導体領域1表面に形成された第3族元素拡散領域4の単位面積当りの第3族元素すなわちアルミニウムの総量が多いことによるチャネル電流に加えて、ガラス被膜の分極により新たにn型半導体領域1表面に正孔が誘起されチャネル抵抗が低下していることを突き止めた。一方、電荷密度Nが正大では、ガラス被膜の分極にn型半導体領域1表面及びp+ 型半導体表面が空乏化され、特にp+ 型半導体表面の空乏層での表面発生電流の著しい増加によるリーク電流であることを、レーザ光照射による誘起電流の観測により確認した。
【0033】
以上詳述したように図3の結果から、信頼性を考慮した正味の電荷密度としては、−3×1011/cm2〜2×1011/cm2の間に最適値があることが判った。
【0034】
さらに、発明者らは、図3の説明で述べた負電荷密度の調整に関して、第3族元素拡散領域の単位面積当りの不純物総量が1×1013/cm2 以上あると、その後の水素アニールでも、正味の電荷密度Nの調整が極めて困難であることを見出し、第3族元素拡散領域の単位面積当りの不純物総量としては、1×1013/ cm2 以下が望ましいことを確認した。
【0035】
(実施例2)
次に、本発明を適用したダイオードの他の実施例について図4を用いて説明する。図4(a)は本発明によるダイオードの第2実施例を示す断面図である。図4(a)において、図1に示した符号と同一のものは説明を省略する。5は高不純物濃度のn+型半導体領域であり、ダイオードのチップ周辺に、p+型半導体領域2を取り囲むようにn型半導体領域1に隣接して形成されている。こうすることにより、主pn接合から延びる空乏層がチップ端部にまで延びるのを防止できるだけでなく、チャネル電流による異常なリーク電流増加も防止でき、さらにダイシング時にガラスを切らなくてすむので、ガラスのクラックの発生による耐圧不良を低減できる効果がある。
【0036】
(実施例3)
図4(b)は本発明によるダイオードの第3実施例を示す断面図である。図4(b)において、図1に示した符号と同一のものは説明を省略する。7は二酸化珪素膜等の絶縁膜であり、ガラス被膜6と半導体表面との間に介在して形成されている。このように図1に対して二酸化珪素膜7を付加することにより、半導体表面の界面準位を低減することが可能となり、半導体表面を流れる表面発生電流の一層の低減を図ることができる。
【0037】
以上詳述した本発明の各実施例を用いたダイオード及びその製造方法によれば、ダイオードの耐圧は約700V以上であり、初期のリーク電流は逆方向印加電圧が400Vで0.1μA 以下となり、極めて阻止特性の優れたダイオード及びその製造方法であることを確認した。さらに、高温逆バイアス試験(DC320V,接合温度150℃,時間1000h)を実施したが、リーク電流は初期値の50%増加にとどまり、高信頼性を示すことを確認した。
【0038】
【発明の効果】
このようにして、本発明による鉛系ガラスで被覆されたメサ型ダイオードは、高耐圧でリーク電流が極めて少なく、高信頼性を有する。
【図面の簡単な説明】
【図1】本発明によるダイオードの第1実施例の断面図。
【図2】本発明によるダイオードの安定化保護膜中の電荷密度調整の説明図。
【図3】本発明によるダイオードの安定化保護膜中の電荷密度と耐圧及びリーク電流の関係を示す図。
【図4】本発明による実施例を適用したダイオードの断面図。
【符号の説明】
1…n型半導体領域、2…p+ 型半導体領域、3…n+ 型半導体領域、4…第3族元素拡散領域、5…n+ 型半導体領域、6…ガラス被膜、7…二酸化珪素膜、20…アノード電極、30…カソード電極。

Claims (4)

  1. 一対の主表面を有する半導体基板の一方の主表面から基板と反対導電型の不純物を拡散してpn接合を形成した後に、一方の主表面から所定の領域に溝部を設けてpn接合が露出したメサ形成し、このメサ部にガラス被膜が形成されているダイオードにおいて、
    前記ガラス被膜中の第3族元素が前記メサ部に露出したn型半導体表面に拡散した第3族元素拡散領域を有することを特徴とするダイオード。
  2. 請求項1において、前記第3族元素拡散領域の深さが前記基板半導体の外因性デバイ長以下であることを特徴とするダイオード。
  3. 請求項1または請求項2の何れかにおいて、前記第3族元素拡散領域の単位面積当りの不純物総量が、1×1013cm 以下であることを特徴とするダイオード。
  4. 請求項1乃至請求項3のいずれか1項において、前記ガラス皮膜が酸化鉛と、二酸化珪素と、アルミナとを主成分とした鉛系ガラスであることを特徴とするダイオード。
JP17895096A 1996-07-09 1996-07-09 ダイオード Expired - Lifetime JP3793605B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17895096A JP3793605B2 (ja) 1996-07-09 1996-07-09 ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17895096A JP3793605B2 (ja) 1996-07-09 1996-07-09 ダイオード

Publications (2)

Publication Number Publication Date
JPH1027917A JPH1027917A (ja) 1998-01-27
JP3793605B2 true JP3793605B2 (ja) 2006-07-05

Family

ID=16057496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17895096A Expired - Lifetime JP3793605B2 (ja) 1996-07-09 1996-07-09 ダイオード

Country Status (1)

Country Link
JP (1) JP3793605B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261269A (ja) * 2001-02-27 2002-09-13 Matsushita Electric Ind Co Ltd メサ型半導体装置の製造方法
US8525222B2 (en) * 2005-03-25 2013-09-03 Vishay General Semiconductor Llc Process for forming a planar diode using one mask

Also Published As

Publication number Publication date
JPH1027917A (ja) 1998-01-27

Similar Documents

Publication Publication Date Title
JPWO2003047000A1 (ja) 半導体装置及びその製造方法
JP6432232B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
US8367924B2 (en) Buried insulator isolation for solar cell contacts
CN108257859B (zh) 一种栅氧化层的制备方法及mosfet功率器件
CN108257861B (zh) 一种栅氧化层的制备方法及mos功率器件
JP5600985B2 (ja) 電力半導体装置の製造方法
US6146947A (en) Insulated gate type field effect transistor and method of manufacturing the same
JP2016201500A (ja) 炭化ケイ素mos型半導体装置およびその製造方法
JP3793605B2 (ja) ダイオード
US4695479A (en) MOSFET semiconductor device and manufacturing method thereof
US3909319A (en) Planar structure semiconductor device and method of making the same
JP2005051111A (ja) メサ型半導体装置
JP5036399B2 (ja) 炭化珪素半導体装置の製造方法
JP3313566B2 (ja) ダイオードの製造方法
JP2018107378A (ja) 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法
JPH1012897A (ja) ガラス被覆半導体装置及びその製造方法
JP2005033030A (ja) 半導体装置及びその製造方法
JPH088210A (ja) 炭化けい素半導体素子の製造方法
JPH10116828A (ja) ガラス被覆半導体装置及びその製造方法
JP2005079233A (ja) ショットキーダイオードとその製造方法
TWI806005B (zh) 半導體裝置及半導體裝置的製造方法
JPS6212669B2 (ja)
JPH0774167A (ja) 半導体装置の製造方法
JP2005294772A (ja) 半導体装置
JP3260485B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term