JPH10116828A - ガラス被覆半導体装置及びその製造方法 - Google Patents
ガラス被覆半導体装置及びその製造方法Info
- Publication number
- JPH10116828A JPH10116828A JP27094196A JP27094196A JPH10116828A JP H10116828 A JPH10116828 A JP H10116828A JP 27094196 A JP27094196 A JP 27094196A JP 27094196 A JP27094196 A JP 27094196A JP H10116828 A JPH10116828 A JP H10116828A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- semiconductor device
- film
- coated
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ガラスで被覆されたメサ型半導体装置におい
て、無電解ニッケルめっきによる電極を、ウェハー内に
均一に、緻密に、密着性良く形成する。 【解決手段】 ｎ型半導体領域１を持つ半導体基板の一
方の主表面に高不純物濃度のｐ+ 型半導体領域２が形成
され、他方の主表面に高不純物濃度のｎ+ 型半導体領域
３が形成され、一方の主表面から所定の領域にｐｎ接合
８が露出するようメサ溝が設けられ、このメサ部にガラ
ス被膜５、ガラス成分の金属を含まないガラス還元膜５
１が順次形成されて構成される。ｐ+ 型半導体領域２に
はアノード電極２０が、ｎ+ 型半導体領域３にはカソー
ド電極３０がそれぞれオーミック接触して設けられる。
電極の形成のために無電解ニッケルめっきを行った場
合、半導体領域２及び半導体領域３のそれぞれの表面に
は均一に密着性よく無電解ニッケルめっきを行うことが
でき、ガラス被膜５上には、ガラス還元膜５１が存在す
るためニッケルめっきが行われない。
て、無電解ニッケルめっきによる電極を、ウェハー内に
均一に、緻密に、密着性良く形成する。 【解決手段】 ｎ型半導体領域１を持つ半導体基板の一
方の主表面に高不純物濃度のｐ+ 型半導体領域２が形成
され、他方の主表面に高不純物濃度のｎ+ 型半導体領域
３が形成され、一方の主表面から所定の領域にｐｎ接合
８が露出するようメサ溝が設けられ、このメサ部にガラ
ス被膜５、ガラス成分の金属を含まないガラス還元膜５
１が順次形成されて構成される。ｐ+ 型半導体領域２に
はアノード電極２０が、ｎ+ 型半導体領域３にはカソー
ド電極３０がそれぞれオーミック接触して設けられる。
電極の形成のために無電解ニッケルめっきを行った場
合、半導体領域２及び半導体領域３のそれぞれの表面に
は均一に密着性よく無電解ニッケルめっきを行うことが
でき、ガラス被膜５上には、ガラス還元膜５１が存在す
るためニッケルめっきが行われない。
Description
【０００１】
【発明の属する技術分野】本発明は、ガラス被覆半導体
装置及びその製造方法に係り、特に、均一で良質な電極
が形成され、ｐｎ接合が金属酸化物を含有するガラスに
より被覆されたガラス被覆半導体装置及びその製造方法
に関する。
装置及びその製造方法に係り、特に、均一で良質な電極
が形成され、ｐｎ接合が金属酸化物を含有するガラスに
より被覆されたガラス被覆半導体装置及びその製造方法
に関する。
【０００２】
【従来の技術】メサ型半導体装置（少なくとも１個のｐ
ｎ接合の部分に主表面からエッチングによって溝が形成
され、溝の側壁にｐｎ接合が露出している半導体装置）
に良質の電極をめっきによって形成するための技術が従
来から種々提案されている。
ｎ接合の部分に主表面からエッチングによって溝が形成
され、溝の側壁にｐｎ接合が露出している半導体装置）
に良質の電極をめっきによって形成するための技術が従
来から種々提案されている。
【０００３】この種の従来技術として、メサ型の半導体
装置の無電解めっきに関する技術が、例えば、特開昭５
６−５８２３２号公報に記載されて知られている。この
従来技術は、メサ溝の内壁をガラスで被覆した半導体装
置の電極形成方法において、一方の主表面に設けられる
メサ溝にレジストを塗布し、一方の主表面に部分的に無
電解めっきにより第１電極を形成し、他方の主表面に全
面に第２電極を無電解めっきにより形成した後、一方の
主表面に形成したメサ溝にガラスを被覆するというもの
であり、これにより、表面保護膜形成後のウェハーの反
りを低減することができるようにしたものである。
装置の無電解めっきに関する技術が、例えば、特開昭５
６−５８２３２号公報に記載されて知られている。この
従来技術は、メサ溝の内壁をガラスで被覆した半導体装
置の電極形成方法において、一方の主表面に設けられる
メサ溝にレジストを塗布し、一方の主表面に部分的に無
電解めっきにより第１電極を形成し、他方の主表面に全
面に第２電極を無電解めっきにより形成した後、一方の
主表面に形成したメサ溝にガラスを被覆するというもの
であり、これにより、表面保護膜形成後のウェハーの反
りを低減することができるようにしたものである。
【０００４】また、シリコン基板面に無電解ニッケルめ
っきを施す他の従来技術として、例えば、特開平１−１
８５９２０号公報に記載された技術が知られている。こ
の従来技術は、まず、アルカリ性ニッケル・リンめっき
浴を使用して第１めっき膜を形成した後異なる膜質の第
２めっき膜を形成し、その後に接合形成のためのエッチ
ングを行うというものであり、これにより、半導体素子
の応力による劣化の問題を解消することができるように
したものである。
っきを施す他の従来技術として、例えば、特開平１−１
８５９２０号公報に記載された技術が知られている。こ
の従来技術は、まず、アルカリ性ニッケル・リンめっき
浴を使用して第１めっき膜を形成した後異なる膜質の第
２めっき膜を形成し、その後に接合形成のためのエッチ
ングを行うというものであり、これにより、半導体素子
の応力による劣化の問題を解消することができるように
したものである。
【０００５】さらに、メサ型の半導体装置のメサ上部に
金属めっきを施す他の従来技術として、例えば、特開平
１−２３２７１９号公報に記載された技術が知られてい
る。この従来技術は、メサ部の上部にホトレジストを形
成しホトレジストの中央部を開口し、この開口部に金属
めっきを施した後、ホトレジストを除去し追加の金属め
っきを施すというものであり、これにより、金属電極周
辺部のダレの発生等の問題を解消することができるよう
にしたものである。
金属めっきを施す他の従来技術として、例えば、特開平
１−２３２７１９号公報に記載された技術が知られてい
る。この従来技術は、メサ部の上部にホトレジストを形
成しホトレジストの中央部を開口し、この開口部に金属
めっきを施した後、ホトレジストを除去し追加の金属め
っきを施すというものであり、これにより、金属電極周
辺部のダレの発生等の問題を解消することができるよう
にしたものである。
【０００６】
【発明が解決しようとする課題】しかし、前述した特開
昭５６−５８２３２号公報に記載された従来技術は、第
１電極及び第２電極を無電解めっきで形成した後、表面
保護膜であるガラスを被覆しているので、ウェハーの反
りを低減することができるが、ガラス焼成の温度や雰囲
気に限界があり、高耐圧で低リーク電流の半導体装置を
得ることが困難であるという問題点を有している。
昭５６−５８２３２号公報に記載された従来技術は、第
１電極及び第２電極を無電解めっきで形成した後、表面
保護膜であるガラスを被覆しているので、ウェハーの反
りを低減することができるが、ガラス焼成の温度や雰囲
気に限界があり、高耐圧で低リーク電流の半導体装置を
得ることが困難であるという問題点を有している。
【０００７】また、前述の特開平１−１８５９２０号公
報に記載された従来技術は、第１めっき膜及び第２めっ
き膜を形成した後に接合形成のためのエッチングを行っ
ているため、前記特開昭５６−５８２３２号公報に記載
された技術と同様に、高耐圧で低リーク電流の半導体装
置を得ることが困難であるいう問題点を有している。
報に記載された従来技術は、第１めっき膜及び第２めっ
き膜を形成した後に接合形成のためのエッチングを行っ
ているため、前記特開昭５６−５８２３２号公報に記載
された技術と同様に、高耐圧で低リーク電流の半導体装
置を得ることが困難であるいう問題点を有している。
【０００８】さらに、前述した特開平１−２３２７１９
号公報に記載された従来技術は、メサ部の上部及びメサ
部の側壁部にホトレジストを形成加工する工程を含むた
め、ホトレジストを均一に塗布することが困難であり、
メサ部の上部の中央部のみに金属電極を均一にめっきす
ることが困難であるという問題点を有している。
号公報に記載された従来技術は、メサ部の上部及びメサ
部の側壁部にホトレジストを形成加工する工程を含むた
め、ホトレジストを均一に塗布することが困難であり、
メサ部の上部の中央部のみに金属電極を均一にめっきす
ることが困難であるという問題点を有している。
【０００９】本発明の目的は、前述した各従来技術の問
題点を解決し、メサ部が金属酸化物を含有するガラスに
より被覆されたメサ型半導体装置の電極を、均一で高品
質な無電解ニッケルめっきにより形成したガラス被覆半
導体装置及びその製造方法を提供することにある。
題点を解決し、メサ部が金属酸化物を含有するガラスに
より被覆されたメサ型半導体装置の電極を、均一で高品
質な無電解ニッケルめっきにより形成したガラス被覆半
導体装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば前記目的
は、一対の主表面を有する半導体基板の一方の主表面か
ら基板と反対導電型の不純物を拡散してｐｎ接合が形成
され、この一方の主表面から所定の領域にｐｎ接合が露
出するようメサ型に溝が設けられ、このメサ部に金属酸
化物を含むガラス（酸化鉛、二酸化珪素、アルミナから
なる鉛系ガラス、あるいは、酸化亜鉛、二酸化珪素、酸
化ホウ素からなる亜鉛系ガラス）被膜が形成されるガラ
ス被覆半導体装置において、前記ガラス被膜の表面に、
ガラス被膜内の金属酸化物を還元し金属酸化物の金属を
ガラス外に排出したガラス還元膜を１ナノメートル〜３
マイクロメートルの厚さで設けたことにより達成され
る。
は、一対の主表面を有する半導体基板の一方の主表面か
ら基板と反対導電型の不純物を拡散してｐｎ接合が形成
され、この一方の主表面から所定の領域にｐｎ接合が露
出するようメサ型に溝が設けられ、このメサ部に金属酸
化物を含むガラス（酸化鉛、二酸化珪素、アルミナから
なる鉛系ガラス、あるいは、酸化亜鉛、二酸化珪素、酸
化ホウ素からなる亜鉛系ガラス）被膜が形成されるガラ
ス被覆半導体装置において、前記ガラス被膜の表面に、
ガラス被膜内の金属酸化物を還元し金属酸化物の金属を
ガラス外に排出したガラス還元膜を１ナノメートル〜３
マイクロメートルの厚さで設けたことにより達成され
る。
【００１１】また、前記目的は、一対の主表面を有する
半導体基板の一方の主表面から基板と反対導電型の不純
物を拡散してｐｎ接合が形成され、この一方の主表面か
ら所定の領域にｐｎ接合が露出するようメサ型に溝が設
けられ、このメサ部に金属酸化物を含むガラス被膜が形
成されるガラス被覆半導体装置の製造方法において、前
記ガラス被膜を形成した後に、ガラス被膜を水素または
水素を含むガス中でアニールしてガラス被膜内の金属酸
化物を還元し金属酸化物の金属をガラス外に排出したガ
ラス還元膜を形成する工程と、フッ化水素酸と硝酸との
混合液に半導体基板を浸漬して前記ガラス被膜で被覆さ
れていない半導体表面を清浄化する工程と、希釈フッ化
水素酸と塩化パラジウムとの水溶液に半導体基板を浸漬
して前記ガラス被膜で被覆されていない半導体表面を触
媒化する工程と、半導体基板全体をめっき液中に浸漬し
て無電解ニッケルめっきを施す工程とを含むことにより
達成される。
半導体基板の一方の主表面から基板と反対導電型の不純
物を拡散してｐｎ接合が形成され、この一方の主表面か
ら所定の領域にｐｎ接合が露出するようメサ型に溝が設
けられ、このメサ部に金属酸化物を含むガラス被膜が形
成されるガラス被覆半導体装置の製造方法において、前
記ガラス被膜を形成した後に、ガラス被膜を水素または
水素を含むガス中でアニールしてガラス被膜内の金属酸
化物を還元し金属酸化物の金属をガラス外に排出したガ
ラス還元膜を形成する工程と、フッ化水素酸と硝酸との
混合液に半導体基板を浸漬して前記ガラス被膜で被覆さ
れていない半導体表面を清浄化する工程と、希釈フッ化
水素酸と塩化パラジウムとの水溶液に半導体基板を浸漬
して前記ガラス被膜で被覆されていない半導体表面を触
媒化する工程と、半導体基板全体をめっき液中に浸漬し
て無電解ニッケルめっきを施す工程とを含むことにより
達成される。
【００１２】
【発明の実施の形態】以下、本発明によるガラス被覆半
導体装置及びその製造方法の実施形態を図面により詳細
に説明する。
導体装置及びその製造方法の実施形態を図面により詳細
に説明する。
【００１３】図１は本発明の第１の実施形態によるガラ
ス被覆半導体装置の構造を説明する断面図、図２は図１
に示すガラス被覆半導体装置の一方の主表面から見た平
面図である。図１、図２において、１はｎ型半導体領
域、２はｐ+ 型半導体領域、３はｎ+ 型半導体領域、５
はガラス被膜、８はｐｎ接合、２０はアノード電極、３
０はカソード電極、５１はガラス還元膜である。
ス被覆半導体装置の構造を説明する断面図、図２は図１
に示すガラス被覆半導体装置の一方の主表面から見た平
面図である。図１、図２において、１はｎ型半導体領
域、２はｐ+ 型半導体領域、３はｎ+ 型半導体領域、５
はガラス被膜、８はｐｎ接合、２０はアノード電極、３
０はカソード電極、５１はガラス還元膜である。
【００１４】本発明の第１の実施形態によるガラス被覆
半導体装置は、図１、図２に示すように、ｎ型半導体基
板の一方の主表面に高不純物濃度のｐ+ 型半導体領域２
が形成され、他方の主表面に高不純物濃度のｎ+ 型半導
体領域３が形成され、一方の主表面から所定の領域にｐ
ｎ接合８が露出するようメサ溝が設けられ、このメサ部
にガラス被膜５、ガラス成分の金属を含まないガラス還
元膜５１が順次形成され、ｎ型半導体基板がｎ型半導体
領域１を形成して構成されている。また、図示半導体装
置は、アノード層となるｐ+ 型半導体領域２にはアノー
ド電極２０が、カソード層となるｎ+ 型半導体領域３に
はカソード電極３０がそれぞれオーミック接触して設け
られている。
半導体装置は、図１、図２に示すように、ｎ型半導体基
板の一方の主表面に高不純物濃度のｐ+ 型半導体領域２
が形成され、他方の主表面に高不純物濃度のｎ+ 型半導
体領域３が形成され、一方の主表面から所定の領域にｐ
ｎ接合８が露出するようメサ溝が設けられ、このメサ部
にガラス被膜５、ガラス成分の金属を含まないガラス還
元膜５１が順次形成され、ｎ型半導体基板がｎ型半導体
領域１を形成して構成されている。また、図示半導体装
置は、アノード層となるｐ+ 型半導体領域２にはアノー
ド電極２０が、カソード層となるｎ+ 型半導体領域３に
はカソード電極３０がそれぞれオーミック接触して設け
られている。
【００１５】そして、本発明の第１の実施形態によるガ
ラス被覆半導体装置は、図２に一方の主表面から見た平
面図に示すように、アノード電極２０の周辺にガラス成
分の金属を含まない絶縁膜としてのガラス還元膜５１が
配置される構造を持ち、さらに、第１半導体領域として
のｎ型半導体領域１と第２半導体領域としてのｐ+ 型半
導体領域２とにより形成されるｐｎ接合８が、アノード
電極２０の周囲に形成されている。なお、図２におい
て、Ａ−Ａ’部で示した箇所の断面の概略図が図１に相
当する。
ラス被覆半導体装置は、図２に一方の主表面から見た平
面図に示すように、アノード電極２０の周辺にガラス成
分の金属を含まない絶縁膜としてのガラス還元膜５１が
配置される構造を持ち、さらに、第１半導体領域として
のｎ型半導体領域１と第２半導体領域としてのｐ+ 型半
導体領域２とにより形成されるｐｎ接合８が、アノード
電極２０の周囲に形成されている。なお、図２におい
て、Ａ−Ａ’部で示した箇所の断面の概略図が図１に相
当する。
【００１６】図１、図２に示した本発明の第１の実施形
態によるガラス被覆半導体装置は、無電解ニッケルめっ
きを行った場合に、第２半導体領域２及び第３半導体領
域としてのｎ+ 型半導体領域３のそれぞれの表面には均
一に密着性良く無電解ニッケルめっきを行うことがで
き、ガラス被膜５上にはニッケルめっきがされないとい
う効果を得ることができる。
態によるガラス被覆半導体装置は、無電解ニッケルめっ
きを行った場合に、第２半導体領域２及び第３半導体領
域としてのｎ+ 型半導体領域３のそれぞれの表面には均
一に密着性良く無電解ニッケルめっきを行うことがで
き、ガラス被膜５上にはニッケルめっきがされないとい
う効果を得ることができる。
【００１７】すなわち、図１、図２に示す半導体装置
は、アノード電極２０及びカソード電極３０が、ガラス
被膜５を形成した後にガラス成分の金属を含まないガラ
ス還元膜５１を形成し、その後に無電解ニッケルめっき
を行うことにより形成される。これにより、第２半導体
領域２及び第３半導体領域３のそれぞれの表面には、均
一に密着性が良く無電解ニッケルめっきが施されて電極
２０、３０を形成することができる。しかし、この場
合、ガラス被膜５の上に形成されているガラス還元膜５
１上にはニッケルめっきが形成されることがない。この
理由は、ガラス成分の金属酸化物はめっきに対して触媒
作用を持つが、本発明の第１の実施形態の場合のように
ガラス被膜５上にガラス成分の金属を含まないガラス還
元膜５１を設けておくと、このガラス還元膜５１内には
めっきに対して触媒作用を持つ金属酸化物が含まれない
ためである。
は、アノード電極２０及びカソード電極３０が、ガラス
被膜５を形成した後にガラス成分の金属を含まないガラ
ス還元膜５１を形成し、その後に無電解ニッケルめっき
を行うことにより形成される。これにより、第２半導体
領域２及び第３半導体領域３のそれぞれの表面には、均
一に密着性が良く無電解ニッケルめっきが施されて電極
２０、３０を形成することができる。しかし、この場
合、ガラス被膜５の上に形成されているガラス還元膜５
１上にはニッケルめっきが形成されることがない。この
理由は、ガラス成分の金属酸化物はめっきに対して触媒
作用を持つが、本発明の第１の実施形態の場合のように
ガラス被膜５上にガラス成分の金属を含まないガラス還
元膜５１を設けておくと、このガラス還元膜５１内には
めっきに対して触媒作用を持つ金属酸化物が含まれない
ためである。
【００１８】図３は前述した本発明の第１の実施形態に
よるガラス被覆半導体装置の製造方法を説明する主な工
程毎の断面図であり、以下、図３を参照して、ガラス被
覆半導体装置の製造方法を説明する。
よるガラス被覆半導体装置の製造方法を説明する主な工
程毎の断面図であり、以下、図３を参照して、ガラス被
覆半導体装置の製造方法を説明する。
【００１９】（１）ｎ型半導体領域１となるシリコン基
板として、ＣＺ（１１１）の比抵抗３５Ωｃｍ〜４５Ω
ｃｍを持つｎ型シリコン基板を用意し、一方の主表面に
表面不純物濃度が１×１０19／cm2 以上となるように、
Ｂ（ボロン）を４０±５μｍの深さにイオン打ち込み
法、あるいは、ボロンナイトライドを拡散源とした熱拡
散法によりｐ+ 型半導体領域２を形成し、次に、他方の
主表面に表面不純物濃度が１×１０20／cm2 以上となる
ように、Ｐ（リン）を４５±１０μｍの深さにイオン打
ち込み法、あるいは、次亜塩素酸リンを拡散源とした熱
拡散法によりｎ+ 型半導体領域３を形成した後、ドライ
酸化あるいはウェット酸化により約２μｍ〜３μｍのシ
リコン酸化膜６ａ、６ｂを形成する〔図３（ａ）〕。
板として、ＣＺ（１１１）の比抵抗３５Ωｃｍ〜４５Ω
ｃｍを持つｎ型シリコン基板を用意し、一方の主表面に
表面不純物濃度が１×１０19／cm2 以上となるように、
Ｂ（ボロン）を４０±５μｍの深さにイオン打ち込み
法、あるいは、ボロンナイトライドを拡散源とした熱拡
散法によりｐ+ 型半導体領域２を形成し、次に、他方の
主表面に表面不純物濃度が１×１０20／cm2 以上となる
ように、Ｐ（リン）を４５±１０μｍの深さにイオン打
ち込み法、あるいは、次亜塩素酸リンを拡散源とした熱
拡散法によりｎ+ 型半導体領域３を形成した後、ドライ
酸化あるいはウェット酸化により約２μｍ〜３μｍのシ
リコン酸化膜６ａ、６ｂを形成する〔図３（ａ）〕。
【００２０】（２）次に、通常のホトリソグラフィによ
り一方の主表面のシリコン酸化膜６ａの一部を除去した
後、残っているシリコン酸化膜６ａをエッチングのマス
クとして使用し、Ｕ０１エッチャントにより約６０μｍ
の深さにエッチングを行うことにより、ｐ+ 型半導体領
域２とｎ型半導体領域１とによるｐｎ接合が露出するよ
うメサ溝９を形成する〔図３（ｂ）〕。
り一方の主表面のシリコン酸化膜６ａの一部を除去した
後、残っているシリコン酸化膜６ａをエッチングのマス
クとして使用し、Ｕ０１エッチャントにより約６０μｍ
の深さにエッチングを行うことにより、ｐ+ 型半導体領
域２とｎ型半導体領域１とによるｐｎ接合が露出するよ
うメサ溝９を形成する〔図３（ｂ）〕。
【００２１】（３）図３（ｂ）の工程でエッチングのマ
スクとして使用したシリコン酸化膜６ａ、６ｂをＨＦを
含む酸で除去し、スクリーン印刷法によりペースト状の
鉛系ガラス（主成分：ＰｂＯ、ＳｉＯ2、Ａｌ2Ｏ3)、あ
るいは亜鉛系ガラス（主成分：ＺｎＯ、ＳｉＯ2、Ｂ2Ｏ
3)を５５±１０μｍ塗布し、ガラス焼成処理として酸素
雰囲気中で７００℃〜８５０℃、４０分の熱処理を行
い、ガラス被膜５を形成する〔図３（ｃ）〕。
スクとして使用したシリコン酸化膜６ａ、６ｂをＨＦを
含む酸で除去し、スクリーン印刷法によりペースト状の
鉛系ガラス（主成分：ＰｂＯ、ＳｉＯ2、Ａｌ2Ｏ3)、あ
るいは亜鉛系ガラス（主成分：ＺｎＯ、ＳｉＯ2、Ｂ2Ｏ
3)を５５±１０μｍ塗布し、ガラス焼成処理として酸素
雰囲気中で７００℃〜８５０℃、４０分の熱処理を行
い、ガラス被膜５を形成する〔図３（ｃ）〕。
【００２２】（４）その後、ガラス被膜５中の金属を含
まないガラス還元膜５１を約１ナノメートル〜３マイク
ロメートルの厚さに形成する。このガラス還元膜５１
は、ガラス被膜５を形成した後に、６２０±５０℃の水
素あるいは水素を含むガス中でアニールすることにより
ガラス成分の金属酸化物を還元し金属酸化物の金属をガ
ラス外に排出して形成することができる。このガラス成
分の金属酸化物としては、鉛系ガラスの場合ＰｂＯ、亜
鉛系ガラスの場合ＺｎＯであり、金属としては、金属鉛
あるいは金属亜鉛である〔図３（ｄ）〕。
まないガラス還元膜５１を約１ナノメートル〜３マイク
ロメートルの厚さに形成する。このガラス還元膜５１
は、ガラス被膜５を形成した後に、６２０±５０℃の水
素あるいは水素を含むガス中でアニールすることにより
ガラス成分の金属酸化物を還元し金属酸化物の金属をガ
ラス外に排出して形成することができる。このガラス成
分の金属酸化物としては、鉛系ガラスの場合ＰｂＯ、亜
鉛系ガラスの場合ＺｎＯであり、金属としては、金属鉛
あるいは金属亜鉛である〔図３（ｄ）〕。
【００２３】（５）その後、フッ化水素酸と硝酸との混
合液に半導体基板を浸漬して半導体表面を清浄化し、さ
らに、希釈フッ化水素酸と塩化パラジウムとの水溶液に
半導体基板を浸漬してニッケルめっきに対する触媒化処
理を行い、次亜燐酸ソーダを還元剤とする塩化ニッケル
を含む溶液中で無電解ニッケルめっきを実施する。これ
により、ｐ+ 型半導体領域２及びｎ+ 型半導体領域３の
表面にニッケルめっきによるアノード電極２０及びカソ
ード電極３０が形成される。次に、焼成されたガラス被
膜５の中心部を切断線１０に沿ってダイシングすること
により、半導体ペレットが完成し、図１に示したガラス
被覆半導体装置が得られる〔図３(ｅ)〕。
合液に半導体基板を浸漬して半導体表面を清浄化し、さ
らに、希釈フッ化水素酸と塩化パラジウムとの水溶液に
半導体基板を浸漬してニッケルめっきに対する触媒化処
理を行い、次亜燐酸ソーダを還元剤とする塩化ニッケル
を含む溶液中で無電解ニッケルめっきを実施する。これ
により、ｐ+ 型半導体領域２及びｎ+ 型半導体領域３の
表面にニッケルめっきによるアノード電極２０及びカソ
ード電極３０が形成される。次に、焼成されたガラス被
膜５の中心部を切断線１０に沿ってダイシングすること
により、半導体ペレットが完成し、図１に示したガラス
被覆半導体装置が得られる〔図３(ｅ)〕。
【００２４】本発明の実施形態による半導体装置の製造
方法は、金属酸化物あるいは金属を含まないガラス還元
膜５１を存在させることにより、ガラス被膜５の表面に
はニッケルめっきが行われず、ｐ+ 型半導体領域２及び
ｎ+ 型半導体領域３のそれぞれの表面には、均一に密着
性が良く無電解ニッケルめっきが施されるという極めて
優れた選択性無電解めっきを行うことができる。
方法は、金属酸化物あるいは金属を含まないガラス還元
膜５１を存在させることにより、ガラス被膜５の表面に
はニッケルめっきが行われず、ｐ+ 型半導体領域２及び
ｎ+ 型半導体領域３のそれぞれの表面には、均一に密着
性が良く無電解ニッケルめっきが施されるという極めて
優れた選択性無電解めっきを行うことができる。
【００２５】図４は本発明の第２の実施形態によるガラ
ス被覆半導体装置の構造を説明する断面図である。図４
において、７は絶縁膜であり、他の符号は図１の場合と
同一である。
ス被覆半導体装置の構造を説明する断面図である。図４
において、７は絶縁膜であり、他の符号は図１の場合と
同一である。
【００２６】図４に示す本発明の第２の実施形態による
ガラス被覆半導体装置は、図１、図２により説明した本
発明の第１の実施形態によるガラス被覆半導体装置にお
けるガラス被膜５とｐ+ 型半導体領域２及びｎ型半導体
領域１の表面との間にシリコン酸化膜等による絶縁膜７
を介在させて形成されている。このような本発明の第２
の実施形態は、シリコン酸化膜等による絶縁膜７を付加
したことにより、半導体表面の界面準位を低減すること
が可能となり、半導体表面を流れる表面発生電流の低減
を図ることができる。
ガラス被覆半導体装置は、図１、図２により説明した本
発明の第１の実施形態によるガラス被覆半導体装置にお
けるガラス被膜５とｐ+ 型半導体領域２及びｎ型半導体
領域１の表面との間にシリコン酸化膜等による絶縁膜７
を介在させて形成されている。このような本発明の第２
の実施形態は、シリコン酸化膜等による絶縁膜７を付加
したことにより、半導体表面の界面準位を低減すること
が可能となり、半導体表面を流れる表面発生電流の低減
を図ることができる。
【００２７】図５は本発明の第３の実施形態によるガラ
ス被覆半導体装置の構造を説明する断面図である。図５
において、４はｎ+ 型半導体領域であり、他の符号は図
１の場合と同一である。
ス被覆半導体装置の構造を説明する断面図である。図５
において、４はｎ+ 型半導体領域であり、他の符号は図
１の場合と同一である。
【００２８】図５に示す本発明の第３の実施形態による
ガラス被覆半導体装置は、図１、図２により説明した本
発明の第１の実施形態によるガラス被覆半導体装置のチ
ップ周辺に、ｐ+ 型半導体領域２を取り囲むようにｎ型
半導体領域１に隣接して高不純物濃度のｎ+ 型半導体領
域４を形成して構成されている。このような、本発明の
第３の実施形態によるガラス被覆半導体装置は、主ｐｎ
接合から延びる空乏層がチップ端部にまで延びることを
防止してリーク電流の増大を防止することができるだけ
でなく、ダイシング時にガラスを切らなくてすむので、
ガラスにクラックが発生することによる耐圧不良を低減
することができる。
ガラス被覆半導体装置は、図１、図２により説明した本
発明の第１の実施形態によるガラス被覆半導体装置のチ
ップ周辺に、ｐ+ 型半導体領域２を取り囲むようにｎ型
半導体領域１に隣接して高不純物濃度のｎ+ 型半導体領
域４を形成して構成されている。このような、本発明の
第３の実施形態によるガラス被覆半導体装置は、主ｐｎ
接合から延びる空乏層がチップ端部にまで延びることを
防止してリーク電流の増大を防止することができるだけ
でなく、ダイシング時にガラスを切らなくてすむので、
ガラスにクラックが発生することによる耐圧不良を低減
することができる。
【００２９】図６は本発明の第４の実施形態によるガラ
ス被覆半導体装置の構造を説明する断面図であり、図の
符号は図４、図５の場合と同一である。
ス被覆半導体装置の構造を説明する断面図であり、図の
符号は図４、図５の場合と同一である。
【００３０】図６に示す本発明の第３の実施形態による
ガラス被覆半導体装置は、図１、図２により説明した本
発明の第１の実施形態によるガラス被覆半導体装置に、
図５により説明した高不純物濃度のｎ+ 型半導体領域４
及び図４により説明したシリコン酸化膜７を併合して設
けて構成されている。このような本発明の第４の実施形
態は、主ｐｎ接合から延びる空乏層がチップ端部にまで
延びることによるリーク電流増大を防止することがで
き、ダイシング時にガラスを切らなくてすむので、ガラ
スのクラックの発生による耐圧不良を低減できる効果を
有すると共に、さらに、半導体表面の界面準位を低減す
ることが可能となり、半導体表面を流れる表面発生電流
の低減を図ることができる。
ガラス被覆半導体装置は、図１、図２により説明した本
発明の第１の実施形態によるガラス被覆半導体装置に、
図５により説明した高不純物濃度のｎ+ 型半導体領域４
及び図４により説明したシリコン酸化膜７を併合して設
けて構成されている。このような本発明の第４の実施形
態は、主ｐｎ接合から延びる空乏層がチップ端部にまで
延びることによるリーク電流増大を防止することがで
き、ダイシング時にガラスを切らなくてすむので、ガラ
スのクラックの発生による耐圧不良を低減できる効果を
有すると共に、さらに、半導体表面の界面準位を低減す
ることが可能となり、半導体表面を流れる表面発生電流
の低減を図ることができる。
【００３１】前述した本発明の各実施形態によるガラス
被覆半導体装置は、ガラス被膜として、ＰｂＯ−ＳｉＯ
2−Ａｌ2Ｏ3 からなる鉛系ガラスを使用するとして説明
したが、本発明は、ガラス被膜として前述の鉛系ガラス
に限らず、前述のＡｌ2Ｏ3をＢ2Ｏ3に置き換えたＰｂＯ
−ＳｉＯ2−Ｂ2Ｏ3からなる鉛系ガラス、Ａｌ2Ｏ3とＢ2
Ｏ3とを含む４成分系のＰｂＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ
2Ｏ3系の鉛系ガラスを使用する場合にも適用することが
できる。
被覆半導体装置は、ガラス被膜として、ＰｂＯ−ＳｉＯ
2−Ａｌ2Ｏ3 からなる鉛系ガラスを使用するとして説明
したが、本発明は、ガラス被膜として前述の鉛系ガラス
に限らず、前述のＡｌ2Ｏ3をＢ2Ｏ3に置き換えたＰｂＯ
−ＳｉＯ2−Ｂ2Ｏ3からなる鉛系ガラス、Ａｌ2Ｏ3とＢ2
Ｏ3とを含む４成分系のＰｂＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ
2Ｏ3系の鉛系ガラスを使用する場合にも適用することが
できる。
【００３２】さらに、前述した本発明の各実施形態によ
るガラス被覆半導体装置は、ガラス被膜として、ＺｎＯ
−Ｂ2Ｏ3−ＳｉＯ2系の亜鉛系ガラスを使用することが
できるとして説明したが、本発明は、ガラス被膜として
前述の亜鉛系ガラスに限らず、前述の金属酸化物として
ＰｂＯとＺｎＯとを含むＰｂＯ−ＺｎＯ−ＳｉＯ2系の
鉛亜鉛系ガラスやこの鉛亜鉛系ガラスにＡｌ2Ｏ3あるい
はＢ2Ｏ3を含むガラスを使用する場合にも適用すること
ができる。
るガラス被覆半導体装置は、ガラス被膜として、ＺｎＯ
−Ｂ2Ｏ3−ＳｉＯ2系の亜鉛系ガラスを使用することが
できるとして説明したが、本発明は、ガラス被膜として
前述の亜鉛系ガラスに限らず、前述の金属酸化物として
ＰｂＯとＺｎＯとを含むＰｂＯ−ＺｎＯ−ＳｉＯ2系の
鉛亜鉛系ガラスやこの鉛亜鉛系ガラスにＡｌ2Ｏ3あるい
はＢ2Ｏ3を含むガラスを使用する場合にも適用すること
ができる。
【００３３】前述したように、本発明の各実施形態によ
るガラス被覆半導体装置及びその製造方法によれば、表
面安定化膜として鉛系ガラス被膜あるは亜鉛系ガラス被
膜を使用し、無電解ニッケルめっきによる電極をウェハ
ー内において均一に、緻密に、半導体領域と密着性良く
オーミック接触して形成することができ、その後の半田
との濡れ性も極めて良好とすることができ、高耐圧、高
信頼のガラス被覆半導体装置を得ることができ、かつ、
このような半導体装置を歩留まり良く製造することがで
きる。
るガラス被覆半導体装置及びその製造方法によれば、表
面安定化膜として鉛系ガラス被膜あるは亜鉛系ガラス被
膜を使用し、無電解ニッケルめっきによる電極をウェハ
ー内において均一に、緻密に、半導体領域と密着性良く
オーミック接触して形成することができ、その後の半田
との濡れ性も極めて良好とすることができ、高耐圧、高
信頼のガラス被覆半導体装置を得ることができ、かつ、
このような半導体装置を歩留まり良く製造することがで
きる。
【００３４】また、本発明の実施形態によるガラス被覆
半導体装置の耐圧は、約８００±１００Ｖであり、リー
ク電流も逆方向印加電圧が４００Ｖの場合に１０ｎＡ以
下とすることができ、極めて阻止特性の優れたガラス被
覆半導体装置及びその製造方法を得ることができた。さ
らに、高温逆バイアス試験（ＤＣ４００Ｖ、接合温度１
５０℃、時間１０００ｈ）を実施したが、リーク電流は
初期値の５０％の増加にとどまり、高信頼性を得ること
ができた。
半導体装置の耐圧は、約８００±１００Ｖであり、リー
ク電流も逆方向印加電圧が４００Ｖの場合に１０ｎＡ以
下とすることができ、極めて阻止特性の優れたガラス被
覆半導体装置及びその製造方法を得ることができた。さ
らに、高温逆バイアス試験（ＤＣ４００Ｖ、接合温度１
５０℃、時間１０００ｈ）を実施したが、リーク電流は
初期値の５０％の増加にとどまり、高信頼性を得ること
ができた。
【００３５】
【発明の効果】以上説明したように本発明によれば、金
属酸化物を含有するガラスにより被覆されたメサ型半導
体装置の電極を、均一で高品質な無電解ニッケルめっき
により形成した高耐圧、高信頼のガラス被覆半導体装置
を提供することができ、無電解ニッケルめっきによる電
極を、ウェハー内において均一に、緻密に、半導体領域
と密着性良くオーミック接触して形成することができ、
その後の半田との濡れ性も極めて良好とすることができ
る製造方法を提供することができる。
属酸化物を含有するガラスにより被覆されたメサ型半導
体装置の電極を、均一で高品質な無電解ニッケルめっき
により形成した高耐圧、高信頼のガラス被覆半導体装置
を提供することができ、無電解ニッケルめっきによる電
極を、ウェハー内において均一に、緻密に、半導体領域
と密着性良くオーミック接触して形成することができ、
その後の半田との濡れ性も極めて良好とすることができ
る製造方法を提供することができる。
【図１】本発明の第１の実施形態によるガラス被覆半導
体装置の構造を説明する断面図である。
体装置の構造を説明する断面図である。
【図２】図１に示すガラス被覆半導体装置の一方の主表
面から見た平面図である。
面から見た平面図である。
【図３】本発明の第１の実施形態によるガラス被覆半導
体装置の製造方法を説明する主な工程毎の断面図であ
る。
体装置の製造方法を説明する主な工程毎の断面図であ
る。
【図４】本発明の第２の実施形態によるガラス被覆半導
体装置の構造を説明する断面図である。
体装置の構造を説明する断面図である。
【図５】本発明の第３の実施形態によるガラス被覆半導
体装置の構造を説明する断面図である。
体装置の構造を説明する断面図である。
【図６】本発明の第４の実施形態によるガラス被覆半導
体装置の構造を説明する断面図である。
体装置の構造を説明する断面図である。
１ ｎ型半導体領域 ２ ｐ+型半導体領域 ３、４ ｎ+型半導体領域 ５ ガラス被膜 ６ａ、６ｂ シリコン酸化膜 ７ 絶縁膜 ８ ｐｎ接合端 ９ エッチング領域 １０ ペレタイズ線 ２０ アノ−ド電極 ３０ カソ−ド電極 ５１ ガラス還元膜
フロントページの続き (72)発明者 松崎 均 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 菅野 実 茨城県日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内
Claims (7)
- 【請求項１】 一対の主表面を有する半導体基板の一方
の主表面から基板と反対導電型の不純物を拡散してｐｎ
接合が形成され、この一方の主表面から所定の領域にｐ
ｎ接合が露出するようメサ型に溝が設けられ、このメサ
部に金属酸化物を含むガラス被膜が形成されるガラス被
覆半導体装置において、前記ガラス被膜の表面に、ガラ
ス被膜内の金属酸化物を還元し金属酸化物の金属をガラ
ス外に排出したガラス還元膜を設けたことを特徴とする
ガラス被覆半導体装置。 - 【請求項２】 前記ガラス被膜は、酸化鉛、二酸化珪
素、アルミナからなる鉛系ガラス、あるいは、酸化亜
鉛、二酸化珪素、酸化ホウ素からなる亜鉛系ガラスであ
ることを特徴とする請求項１記載のガラス被覆半導体装
置。 - 【請求項３】 前記ガラス還元膜の厚さが、１ナノメー
トル〜３マイクロメートルであることを特徴とする請求
項１または２記載のガラス被覆半導体装置。 - 【請求項４】 一対の主表面を有する半導体基板の一方
の主表面から基板と反対導電型の不純物を拡散してｐｎ
接合が形成され、この一方の主表面から所定の領域にｐ
ｎ接合が露出するようメサ型に溝が設けられ、このメサ
部に金属酸化物を含むガラス被膜が形成されるガラス被
覆半導体装置の製造方法において、前記ガラス被膜を形
成した後に、ガラス被膜内の金属酸化物を還元し金属酸
化物の金属をガラス外に排出したガラス還元膜を形成す
る工程を含むことを特徴とするガラス被覆半導体装置の
製造方法。 - 【請求項５】 一対の主表面を有する半導体基板の一方
の主表面から基板と反対導電型の不純物を拡散してｐｎ
接合が形成され、この一方の主表面から所定の領域にｐ
ｎ接合が露出するようメサ型に溝が設けられ、このメサ
部に金属酸化物を含むガラス被膜が形成されるガラス被
覆半導体装置の製造方法において、前記ガラス被膜を形
成した後に、ガラス被膜内の金属酸化物を還元し金属酸
化物の金属をガラス外に排出したガラス還元膜を形成す
る工程と、前記ガラス被膜で被覆されていない半導体表
面を清浄化する工程と、前記ガラス被膜で被覆されてい
ない半導体表面を触媒化する工程と、半導体基板全体を
めっき液中に浸漬して無電解ニッケルめっきを施す工程
とを含むことを特徴とするガラス被覆半導体装置の製造
方法。 - 【請求項６】 前記半導体表面を清浄化する工程は、フ
ッ化水素酸と硝酸との混合液に半導体基板を浸漬して行
われ、半導体表面を触媒化する工程は、希釈フッ化水素
酸と塩化パラジウムとの水溶液に半導体基板を浸漬して
行われることを特徴とする請求項５記載のガラス被覆半
導体装置の製造方法。 - 【請求項７】 前記ガラス還元膜を形成する工程は、ガ
ラス被膜を水素または水素を含むガス中でアニールする
工程であることを特徴とする請求項４、５または６記載
のガラス被覆半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27094196A JP3339549B2 (ja) | 1996-10-14 | 1996-10-14 | ガラス被覆半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27094196A JP3339549B2 (ja) | 1996-10-14 | 1996-10-14 | ガラス被覆半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116828A true JPH10116828A (ja) | 1998-05-06 |
| JP3339549B2 JP3339549B2 (ja) | 2002-10-28 |
Family
ID=17493147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27094196A Expired - Fee Related JP3339549B2 (ja) | 1996-10-14 | 1996-10-14 | ガラス被覆半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339549B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294772A (ja) * | 2004-04-06 | 2005-10-20 | Renesas Technology Corp | 半導体装置 |
| WO2013168236A1 (ja) | 2012-05-08 | 2013-11-14 | 新電元工業株式会社 | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
| US20140312472A1 (en) * | 2011-05-26 | 2014-10-23 | Shindengen Electric Manufacturing Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
| JP2017103404A (ja) * | 2015-12-04 | 2017-06-08 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US9698069B2 (en) | 2012-05-08 | 2017-07-04 | Shindengen Electric Manufacturing Co., Ltd. | Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device |
| DE112012003178B4 (de) | 2012-05-08 | 2022-12-08 | Shindengen Electric Manufacturing Co., Ltd. | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung |
-
1996
- 1996-10-14 JP JP27094196A patent/JP3339549B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294772A (ja) * | 2004-04-06 | 2005-10-20 | Renesas Technology Corp | 半導体装置 |
| US20140312472A1 (en) * | 2011-05-26 | 2014-10-23 | Shindengen Electric Manufacturing Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
| US9941112B2 (en) | 2011-05-26 | 2018-04-10 | Shindengen Electric Manufacturing Co., Ltd | Method of manufacturing semiconductor device and semiconductor device |
| US9455231B2 (en) * | 2012-05-08 | 2016-09-27 | Shindengen Electric Manufacturing Co., Ltd. | Resin-sealed semiconductor device and method of manufacturing the same |
| US20140361416A1 (en) * | 2012-05-08 | 2014-12-11 | Shindengen Electric Manufacturing Co., Ltd. | Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device |
| US20140361446A1 (en) * | 2012-05-08 | 2014-12-11 | Shindengeen Manufacturing Co., Ltd | Resin-sealed semiconductor device and method of manufacturing the same |
| CN104025267A (zh) * | 2012-05-08 | 2014-09-03 | 新电元工业株式会社 | 树脂封装型半导体装置以及树脂封装型半导体装置的制造方法 |
| US9570408B2 (en) * | 2012-05-08 | 2017-02-14 | Shindengen Electric Manufacturing Co., Ltd. | Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device |
| CN104025267B (zh) * | 2012-05-08 | 2017-02-15 | 新电元工业株式会社 | 树脂封装型半导体装置以及树脂封装型半导体装置的制造方法 |
| US9698069B2 (en) | 2012-05-08 | 2017-07-04 | Shindengen Electric Manufacturing Co., Ltd. | Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device |
| WO2013168236A1 (ja) | 2012-05-08 | 2013-11-14 | 新電元工業株式会社 | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
| DE112012003178B4 (de) | 2012-05-08 | 2022-12-08 | Shindengen Electric Manufacturing Co., Ltd. | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung |
| DE112013002390B4 (de) | 2012-05-08 | 2023-11-09 | Shindengen Electric Manufacturing Co., Ltd. | Harzgekapselte Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| JP2017103404A (ja) * | 2015-12-04 | 2017-06-08 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN107017289A (zh) * | 2015-12-04 | 2017-08-04 | 夏普株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3339549B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751191A (en) | Method of fabricating solar cells with silicon nitride coating | |
| US5877069A (en) | Method for electrochemical local oxidation of silicon | |
| JP3339549B2 (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JP5165906B2 (ja) | 光電変換素子の製造方法 | |
| JP3340633B2 (ja) | ガラス被覆半導体装置の電極形成方法 | |
| US4476621A (en) | Process for making transistors with doped oxide densification | |
| US4650695A (en) | Method of fabricating solar cells | |
| JP3340648B2 (ja) | 半導体装置の電極形成方法 | |
| JP3361717B2 (ja) | 半導体装置の電極形成方法 | |
| JPH1012897A (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JP4241650B2 (ja) | ゲート酸化膜形成法 | |
| JP3793605B2 (ja) | ダイオード | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| JPS6123363A (ja) | 半導体装置およびその製造方法 | |
| KR20030075783A (ko) | 고효율 태양전지 및 그 제조방법 | |
| JPH06196674A (ja) | 半導体基板の製造方法 | |
| KR850000037B1 (ko) | 셀프얼라인 금속전극 복합 mos의 제조방법 | |
| JPS6081833A (ja) | 半導体装置 | |
| KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
| JP2579629B2 (ja) | 半導体電極形成方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS62247534A (ja) | 半導体装置の製造方法 | |
| JPS5847851B2 (ja) | チタン層を有する半導体素子の製造方法 | |
| JP2006093185A (ja) | メサ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |