DE112013002390B4 - Harzgekapselte Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Harzgekapselte Halbleitervorrichtung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE112013002390B4
DE112013002390B4 DE112013002390.3T DE112013002390T DE112013002390B4 DE 112013002390 B4 DE112013002390 B4 DE 112013002390B4 DE 112013002390 T DE112013002390 T DE 112013002390T DE 112013002390 B4 DE112013002390 B4 DE 112013002390B4
Authority
DE
Germany
Prior art keywords
mol
semiconductor device
resin
glass
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013002390.3T
Other languages
English (en)
Other versions
DE112013002390T5 (de
Inventor
Atsushi Ogasawara
Koji Ito
Kazuhiko Ito
Koya Muyari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of DE112013002390T5 publication Critical patent/DE112013002390T5/de
Application granted granted Critical
Publication of DE112013002390B4 publication Critical patent/DE112013002390B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2207/00—Compositions specially applicable for the manufacture of vitreous enamels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Harzgekapselte Halbleitervorrichtung, die Folgendes umfasst:ein Mesa-Halbleiterelement, das eine Mesa-Halbleiterbasis mit einem freiliegenden Abschnitt eines pn-Übergangs in einem äußeren abgeschrägten Randbereich umfasst, der der einen Mesa-Bereich umgibt, und eine Glasschicht, die zumindest den äußeren abgeschrägten Randbereich umgibt; undein Gussharz, das das Mesa-Halbleiterelement kapselt, wobeidie Glasschicht aus einer Schicht ausgebildet ist, die aus einer Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so dass die Schicht den äußeren abgeschrägten Randbereich bedeckt, und nachfolgend ausgehärtet ist, wobei die Glaszusammensetzung zum Schutz eines Halbleiterübergangs aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen sind, das durch Schmelzen eines Rohmaterials erhalten ist, das zumindest SiO2, Al2O3, B2O3, ZnO,NiO und mindestens zwei Oxide von Erdalkali-Metallen aufweist, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, und kein Pb, As, Sb, Li, Na und K und keine der Komponenten des Rohmaterials als Füllmaterial aufweist, wobei der Gehalt der entsprechenden Komponenten wie folgt festgelegt ist:der Gehalt von SiO2: 49,5 Mol-% bis 64,3 Mol-%;der Gehalt von Al2O3: 3,7 Mol-% bis 14,8 Mol-%;der Gehalt von B2O3: 8,4 Mol-% bis 17,9 Mol-%;der Gehalt von ZnO: 3,9 Mol-% bis 14,2 Mol-%; undder Gehalt von Oxiden von Erdalkali-Metallen: 7,4 Mol-% bis 12,9 Mol-%.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine harzgekapselte Halbleitervorrichtung und ein Verfahren zur Herstellung der harzgekapselten Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Es ist ein Mesa-Halbleiterelement bekannt, das eine Struktur aufweist, bei der ein pn-Übergang auf einem äußeren abgeschrägten Randbereich freigelegt ist, der einen Mesa-Bereich umgibt (siehe beispielsweise Patentliteratur 1 und 2). 18 ist eine Ansicht, die vorgesehen ist, um ein herkömmliches Mesa-Halbleiterelement 900 zu beschreiben.
  • Das herkömmliche Mesa-Halbleiterelement 900 umfasst, wie in 18 gezeigt ist, eine Mesa-Halbleiterbasis 908, die einen freiliegenden Abschnitt eines pn-Übergangs C in einem äußeren abgeschrägten Randbereich B umfasst, der einen Mesa-Bereich A umgibt, und eine Glasschicht 924, die zumindest den äußeren abgeschrägten Randbereich B bedeckt. Die Glasschicht 924 ist eine Glasschicht zur Passivierung, die aus „einem Glasmaterial, das Bleisilikat als Hauptkomponente aufweist“, hergestellt ist. In 18 bezeichnet das Bezugszeichen 910 eine n--Halbleiterschicht, das Bezugszeichen 912 eine p--Halbleiterschicht, das Bezugszeichen 914 eine n+-Halbleiterschicht, das Bezugszeichen 916a einen Siliziumoxid-Film, das Bezugszeichen 934 eine Anodenschicht und das Bezugszeichen 936 eine Kathodenschicht.
  • LITERATUR DES STANDS DER TECHNIK
  • Der für die Erfindung relevante Stand der Technik ist durch JP H10- 116 828 A, JP H10- 294 473 A, US 2009/0109654 A1 und US 5 047 369 A gegeben. Insbesondere zeigen die Druckschriften, einen Randbereich eines aufeinander angeordneten pn-Übergangs freizulegen und dort eine Isolationsstruktur aus Glas vorzusehen. Ferner werden verschiedene Zusammensetzungen für die Isolationsstrukturen erwähnt.
  • PATENTLITERATUR
    • Patentliteratur 1: JP H10- 116 828 A
    • Patentliteratur 2: JP 2004 - 087 955 A
  • ABRISS DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Es wurde jedoch durch Untersuchungen, die von den Erfindern der vorliegenden Erfindung gemacht wurden, herausgefunden, dass das herkömmliche Mesa-Halbleiterelement 900 den Nachteil hat, dass in einer harzgekapselter Halbleitervorrichtung, die hergestellt wird, indem das Mesa-Halbleiterelement 900 mit einem Harz vergossen wird (eine herkömmliche harzgekapselte Halbleitervorrichtung), der Widerstand gegenüber einer Sperrvorspannung bei einer hohen Temperatur, die das Mesa-Halbleiterelement 900 hat, gesenkt wird.
  • Die vorliegende Erfindung wurde gemacht, um die oben erwähnten Nachteile zu beheben, und es ist ein Ziel der vorliegenden Erfindung, eine harzgekapselte Halbleitervorrichtung bereitzustellen, die hergestellt wird, indem ein Mesa-Halbleiterelement mit einem Harz vergossen wird und einen höheren Widerstand gegenüber einer Sperrvorspannung bei einer hohen Temperatur aufweist als eine herkömmliche harzgekapselte Halbleitervorrichtung.
  • Es ist ein weiteres Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung bereitzustellen, durch das eine solche harzgekapselte Halbleitervorrichtung hergestellt werden kann.
  • LÖSUNG DES PROBLEMS
  • Die Erfinder der vorliegenden Erfindung haben den Grund ausführlich untersucht, warum der Widerstand gegenüber Sperrvorspannung bei einer hohen Temperatur gesenkt wird, wenn eine harzgekapselte Halbleitervorrichtung hergestellt wird, indem ein herkömmliches Mesa-Halbleiterelement mit einem Harz vergossen wird. Als Ergebnis der Untersuchungen haben die Erfinder das folgende Untersuchungsergebnis als Grund der Senkung des Widerstands gegenüber einer Sperrvorspannung bei einer hohen Temperatur erhalten. Insbesondere hat ein Blei enthaltendes Glas, das eine Glasschicht bildet, eine hohe Dielektrizitätskonstante, und daher wird eine hohe Polarisierung in der Glasschicht erzeugt (siehe 3B, die später beschrieben wird). Im Ergebnis werden während der Ausführung eines Sperrvorspannungs-Tests bei hoher Temperatur hochkonzentrierte Ionen auf einer Oberfläche zwischen einem gegossenen Harz und der Glasschicht sowie auf einer Grenzfläche zwischen der Glasschicht und der Halbleiterschicht induziert. Ein Kanal, der aus einer invertierten Schicht gebildet ist, wird auf der Grenzfläche zwischen der Glasschicht und der Halbleiterschicht gebildet, indem er von den induzierten Ionen beeinflusst wird, und somit wird der Leckstrom erhöht.
  • Im Hinblick auf das Obige und gestützt auf solche Untersuchungsergebnisse sind die Erfinder der vorliegenden Erfindung auf die Idee gekommen, dass mit der Verwendung einer Glasschicht, die aus bleifreiem Glas hergestellt ist (Glas, das kein Oxid von Pb enthält), das eine niedrigere Dielektrizitätskonstante als bleihaltiges Glas als Glasschicht aufweist, bei der Ausführung eines Sperrvorspannungs-Tests bei hoher Temperatur hochkonzentrierte Ionen kaum auf einer Grenzfläche zwischen einem gegossenen Harz und einer Glasschicht sowie auf einer Grenzfläche zwischen der Glasschicht und einer Halbleiterschicht induziert werden und daher im Ergebnis ein Leckstrom, der während des Sperrvorspannungs-Tests bei hoher Temperatur erhöht wird, verglichen mit dem Stand der Technik gesenkt werden kann, was zu der vorliegenden Erfindung führt.
    1. [1] Gemäß einem Aspekt der vorliegenden Erfindung ist eine harzgekapselte Halbleitervorrichtung vorgesehen, die Folgendes umfasst:
      • ein Mesa-Halbleiterelement, das eine Mesa-Halbleiterbasis umfasst, die einen freiliegenden Abschnitt eines pn-Übergangs in einem äußeren abgeschrägten Randbereich aufweist, der einen Mesa-Bereich umgibt, und eine Glasschicht, die zumindest den äußeren abgeschrägten Randbereich bedeckt; und
      • ein Gussharz, das das Mesa-Halbleiterelement kapselt, wobei
      • die Glasschicht ausgebildet wird, indem eine Schicht ausgebildet wird, die aus einer Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so dass die Schicht den äußeren abgeschrägten Randbereich bedeckt, und nachfolgend, indem die Schicht, die aus einer Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, ausgehärtet wird, wobei
      • die Glaszusammensetzung zum Schutz eines Halbleiterübergangs aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie unten beschrieben festgelegt ist, und im Wesentlichen kein Pb, As, Sb, Li, Na und K umfasst und keine der Komponenten des Rohmaterials als Füllmaterial umfasst.
        • der Gehalt von SiO2: 49,5 Mol-% bis 64,3 Mol-%
        • der Gehalt von Al2O3: 3,7 Mol-% bis 14,8 Mol-%
        • der Gehalt von B2O3: 8,4 Mol-% bis 17,9 Mol-%
        • der Gehalt von ZnO: 3,9 Mol-% bis 14,2 Mol-%
        • der Gehalt von Oxiden von Erdalkali-Metallen: 7,4 Mol-% bis 12,9 Mol-%
    2. [2] Bei der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist, bei der ein durchschnittlicher linearer Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C der Glaszusammensetzung zum Schutz eines Halbleiterübergangs in einen Bereich von 3,33*10-6 bis 4,13*10-6 fällt.
    3. [3] Bei der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist, bei der der Gesamtgehalt des Gehalts von SiO2 und des Gehalts von B2O3 in einen Bereich von 65 Mol- % bis 75 Mol-% fällt.
    4. [4] Bei der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass das Rohmaterial im Wesentlichen kein P enthält.
    5. [5] Bei der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass das Rohmaterial im Wesentlichen kein Bi enthält.
    6. [6] Bei der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass die Glasschicht ausgebildet wird, indem eine Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, bei einer Temperatur von 900°C oder weniger ausgehärtet wird.
    7. [7] Bei der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass der äußere abgeschrägte Randbereich durch die Glasschicht direkt bedeckt ist.
    8. [8] Bei der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass der äußere abgeschrägte Randbereich durch die Glasschicht bedeckt ist, wobei eine Isolierschicht zwischen dem äußeren abgeschrägten Randbereich und der Glasschicht angeordnet ist.
    9. [9] Bei der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist, die im Wesentlichen kein multivalentes Element als Entschäumungsmittel enthält.
    10. [10] Bei der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass das multivalente Element V, Mn, Sn, Ce, Nb und Ta enthält.
    11. [11] Gemäß einem anderen Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung vorgesehen, wobei das Verfahren, in der folgenden Reihenfolge, die folgenden Schritte umfasst:
      • Anfertigen eines Halbleitersubstrats, das mit einem pn-Übergang parallel zu einer Hauptfläche vorgesehen ist;
      • Ausbilden eines Grabens von einer Oberfläche des Halbleitersubstrats mit einer Tiefe, die den pn-Übergang übersteigt;
      • Ausbilden einer Glasschicht, indem eine Glasschicht ausgebildet wird, die aus einer Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so dass die Schicht zumindest eine Innenfläche des Grabens bedeckt, und nachfolgend, indem die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, ausgehärtet wird;
      • Anfertigen von Mesa-Halbleiterelementen, indem das Halbleitersubstrat entlang des Grabens geschnitten wird; und
      • Kapseln des Mesa-Halbleiterelements mit einem Gussharz, wobei
      • die Glaszusammensetzung zum Schutz eines Halbleiterübergangs aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie unten beschrieben festgelegt ist, und im Wesentlichen kein Pb, As, Sb, Li, Na und K umfasst und keine der Komponenten des Rohmaterials als Füllmaterial umfasst.
        • der Gehalt von SiO2: 49,5 Mol-% bis 64,3 Mol-%
        • der Gehalt von Al2O3: 3,7 Mol-% bis 14,8 Mol-%
        • der Gehalt von B2O3: 8,4 Mol-% bis 17,9 Mol-%
        • der Gehalt von ZnO: 3,9 Mol-% bis 14,2 Mol-%
        • der Gehalt von Oxiden von Erdalkali-Metallen 7,4 Mol-% bis 12,9 Mol-%
  • Es ist vorzuziehen, dass das Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung die folgenden technischen Merkmale [12] bis [20] in der gleichen Weise aufweist wie die harzgekapselte Halbleitervorrichtung gemäß der vorliegenden Erfindung.
    1. [12] Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist, bei der ein durchschnittlicher linearer Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C der Glaszusammensetzung zum Schutz eines Halbleiterübergangs in einen Bereich von 3,33*10-6 bis 4,13*10-6 fällt.
    2. [13] Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist, bei der der Gesamtgehalt des Gehalts von SiO2 und des Gehalts von B2O3 in einen Bereich von 65 Mol-% bis 75 Mol-% fällt.
    3. [14] Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass das Rohmaterial im Wesentlichen kein P enthält.
    4. [15] Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass das Rohmaterial im Wesentlichen kein Bi enthält.
    5. [16] Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass die Glasschicht ausgebildet wird, indem eine Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, bei einer Temperatur von 900°C oder weniger ausgehärtet wird.
    6. [17] Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass der äußere abgeschrägte Randbereich direkt durch die Glasschicht bedeckt wird.
    7. [18] Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass der äußere abgeschrägte Randbereich durch die Glasschicht bedeckt wird, wobei eine Isolierschicht zwischen dem äußeren abgeschrägten Randbereich und der Glasschicht angeordnet ist.
    8. [19] Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist, die im Wesentlichen kein multivalentes Element als Entschäumungsmittel enthält.
    9. [20] Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es vorzuziehen, dass das multivalente Element V, Mn, Sn, Ce, Nb und Ta enthält.
  • In der vorliegenden Erfindung beinhaltet „enthält mindestens manche speziellen Komponenten (SiO2, Al2O3, B2O3 und Ähnliches)“ nicht nur den Fall, in dem die Glaszusammensetzung nur diese speziellen Komponenten enthält, sondern auch den Fall, in dem die Glaszusammensetzung auch andere Komponenten enthält, die normalerweise in der Glaszusammensetzung neben solchen speziellen Komponenten enthalten sein können.
  • In der vorliegenden Erfindung bedeutet „enthält im Wesentlichen kein spezielles Element (Pb, As, Sb oder Ähnliches)“, dass die Glaszusammensetzung kein derartiges spezielles Element als die Komponente enthält, und schließt diejenigen Glaszusammensetzungen nicht aus, bei denen das oben erwähnte spezielle Element als Unreinheit in den Rohmaterialien beigemischt ist, die entsprechende Komponenten von Glas bilden.
  • In der vorliegenden Erfindung bedeutet „enthält im Wesentlichen kein spezielles Element (Pb, As, Sb oder Ähnliches)“, dass die Glaszusammensetzung kein Oxid des speziellen Elements, kein Nitrid des speziellen Elements oder Ähnliches enthält.
  • In der vorliegenden Erfindung bedeutet „enthält keine der speziellen Komponenten in dem Rohmaterial als Füllmaterial“, dass wenn die Komponente beispielsweise SiO2 ist, die Glaszusammensetzung kein SiO2 in Form eines eingebetteten Materials, eines gekapselten Materials, eines Füllmaterials, eines Zusatzes oder Ähnlichem, das aus feinen SiO2-Partikeln hergestellt ist, enthält.
  • VORTEILE DER ERFINDUNG
  • Gemäß der harzgekapselten Halbleitervorrichtung der vorliegenden Erfindung umfasst das Mesa-Halbleiterelement als ihre Glasschicht eine Glasschicht, die aus bleifreiem Glas (Glas, das kein Pb enthält) mit einer niedrigeren Dielektrizitätskonstante hergestellt ist als bleihaltiges Glas, und daher werden bei der Ausführung eines Sperrvorspannungs-Tests bei hoher Temperatur hochkonzentrierte Ionen kaum auf einer Grenzfläche zwischen einem gegossenen Harz und einer Glasschicht sowie auf einer Grenzfläche zwischen der Glasschicht und einer Halbleiterschicht induziert (siehe 3, die später beschrieben ist). Im Ergebnis kann ein Leckstrom, der während des Sperrvorspannungs-Tests bei hoher Temperatur erhöht wird, verglichen mit dem Stand der Technik gesenkt werden. Somit kann die harzgekapselte Halbleitervorrichtung der vorliegenden Erfindung einen höheren Widerstand gegenüber einer Sperrvorspannung bei einer hohen Temperatur erhalten als eine herkömmliche harzgekapselte Halbleitervorrichtung, die hergestellt wird, indem eine Halbleitervorrichtung gegossen wird, indem „ein Glasmaterial, das Bleisilikat als Hauptkomponente enthält“, mit einem Harz verwendet wird.
  • Im Ergebnis können die harzgekapselte Halbleitervorrichtung der vorliegenden Erfindung und die harzgekapselte Halbleitervorrichtung, die durch das Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der vorliegenden Erfindung hergestellt ist, einen höheren Widerstand gegenüber Sperrvorspannung bei hoher Temperatur erhalten als eine herkömmliche harzgekapselte Halbleitervorrichtung, obwohl die harzgekapselte Halbleitervorrichtung der vorliegenden Erfindung und die harzgekapselte Halbleitervorrichtung, die durch das Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der vorliegenden Erfindung hergestellt ist, eine Struktur haben, bei der das Mesa-Halbleiterelement mit einem Harz in der gleichen Weise gegossen wird wie bei der herkömmlichen harzgekapselten Halbleitervorrichtung. Das heißt, dass die harzgekapselte Halbleitervorrichtung der vorliegenden Erfindung eine solche harzgekapselte Halbleitervorrichtung ist, die einen höheren Widerstand gegenüber einer Sperrvorspannung bei hoher Temperatur hat als die herkömmliche harzgekapselte Halbleitervorrichtung, während sie eine harzgekapselte Halbleitervorrichtung ist, die hergestellt wird, indem das Mesa-Halbleiterelement mit einem Harz gegossen wird.
  • Um den Widerstand gegenüber Sperrvorspannung bei hoher Temperatur der harzgekapselten Halbleitervorrichtung zu erhöhen, wird auch erwogen, (1) ein Verfahren zum Ausbilden eines Grabens mit einer großen Breite (Mesa-Graben) in einem Schritt der Herstellung eines Mesa-Halbleiterelements, (2) ein Verfahren zum Ausbilden eines tiefen Grabens (Mesa-Graben) mittels eines Diffusionswafers in einem Schritt der Herstellung eines Mesa-Halbleiterelements, (3) ein Verfahren zur Verwendung eines Wafers mit niedrigem spezifischen Widerstand und (4) ein Verfahren zum Ausbilden einer Glasschicht mit großer Dicke anzunehmen. Das oben erwähnte Verfahren (1) hat jedoch den Nachteil, dass die Herstellungskosten eines Produkts aufgrund der Erhöhung der Fläche eines Chips nach oben getrieben werden. Das oben erwähnte Verfahren (2) hat den Nachteil, dass die Kosten eines Wafers durch die Verwendung eines Diffusionswafers nach oben getrieben werden, und den Nachteil, dass die Herstellungskosten eines Produkts aufgrund des schwierigen Schritts des Ausbildens eines tiefen Grabens nach oben getrieben werden. Das oben erwähnte Verfahren (3) hat den Nachteil, dass es schwierig ist, eine umgekehrte Stehspannung sicherzustellen. Das oben erwähnte Verfahren (4) hat den Nachteil, dass Verkrümmung oder Risse in einem Wafer während eines Schritts auftreten. Die harzgekapselte Halbleitervorrichtung der vorliegenden Erfindung kann die oben erwähnten Nachteile vermeiden und kann den Widerstand gegenüber einer Sperrvorspannung bei hoher Temperatur erhöhen.
  • Gemäß der harzgekapselten Halbleitervorrichtung und dem Verfahren zur Herstellung der harzgekapselten Halbleitervorrichtung der vorliegenden Erfindung wird die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie unten beschrieben festgelegt ist. Somit ist es möglich, wie klar aus einem Beispiel (Evaluationsaspekt 4) ersehen werden kann, das später beschrieben ist, einen durchschnittlichen linearen Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C auf einen linearen Expansionskoeffizient festzulegen (beispielsweise 3,33*10-6 bis 4,13*10-6), der in der Nähe des linearen Expansionskoeffizienten von Silizium liegt. Daher kann die Verkrümmung eines Wafers in einem Schritt extrem klein gehalten werden und somit kann ein harzgekapselte Halbleitervorrichtung mit einer exzellenten Durchschlagspannungs-Charakteristik in Vorwärtsrichtung mittels eines dünnen Wafers hergestellt werden und zugleich kann eine harzgekapselte Halbleitervorrichtung mit einer exzellenten Durchschlagspannungs-Charakteristik in Sperrrichtung hergestellt werden, indem die Dicke der Glasschicht vergrößert wird.
  • Gemäß der harzgekapselten Halbleitervorrichtung und dem Verfahren zur Herstellung der harzgekapselten Halbleitervorrichtung der vorliegenden Erfindung wird die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie unten beschrieben festgelegt ist. Somit kann, wie klar aus einem Beispiel (Evaluationsaspekt 4) ersehen werden kann, das später beschrieben ist, die Glasschicht bei einer relativ niedrigen Temperatur ausgehärtet werden und somit wird im Schritt des Aushärtens der Glasschicht kaum Kristallisierung erzeugt. Zudem kann, aufgrund dieses vorteilhaften Effekts, eine harzgekapselte Halbleitervorrichtung mit niedrigem Sperrableitstrom und schließlich hohem Widerstand gegenüber Sperrvorspannung bei hoher Temperatur in einer stabilen Weise hergestellt werden.
  • Wenn die Glaszusammensetzung zum Schutz eines Halbleiterübergangs, die ein Füllmaterial enthält, als die Glaszusammensetzung zum Schutz eines Halbleiterübergangs in einem Schritt der Herstellung einer harzgekapselten Halbleitervorrichtung verwendet wird, kann ein Fall eintreten, in dem es schwierig ist, die gleichmäßige Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, zum Zeitpunkt des Ausbildens der Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so auszubilden, dass die Schicht eine Innenfläche des Grabens bedeckt. Das heißt, dass wenn die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, durch ein Elektrophoreseverfahren ausgebildet wird, es schwierig ist, die gleichmäßige Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, aufgrund der Nicht-Gleichförmigkeit der Elektrophorese auszubilden. Wenn auf der anderen Seite die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, durch ein Rotationsbeschichtungsverfahren, ein Siebdruckverfahren oder ein Rakel-Verfahren ausgebildet wird, kann der Fall eintreten, in dem es schwierig ist, die gleichmäßige Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, aufgrund der Unterschiede in der Partikelgröße oder der relativen Dichte auszubilden.
  • Im Gegenteil wird, gemäß der harzgekapselten Halbleitervorrichtung und dem Verfahren zur Herstellung der harzgekapselten Halbleitervorrichtung der vorliegenden Erfindung, als Glaszusammensetzung zum Schutz eines Halbleiterübergangs die Schicht verwendet, bei der die Schicht aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die keine der Komponenten des Rohmaterials als Füllmaterial enthält. Somit kann die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, gleichmäßig zum Zeitpunkt des Ausbildens der die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so ausgebildet werden, dass die Schicht die Innenfläche des Grabens bedeckt.
  • Weiter wird, gemäß der harzgekapselten Halbleitervorrichtung und dem Verfahren zur Herstellung der harzgekapselten Halbleitervorrichtung der vorliegenden Erfindung, die Glaszusammensetzung verwendet, die im Wesentlichen weder Li, Na noch K enthält. Somit besteht, wie klar aus einem Beispiel (Evaluationsaspekt 9) ersehen werden kann, das später beschrieben ist, selbst wenn B (Bor) in der Glaszusammensetzung enthalten ist, beispielsweise keine Möglichkeit, dass B (Bor) von der Glasschicht in das Silizium während des Aushärtens der Glaszusammensetzung diffundiert und somit kann eine sehr zuverlässige harzgekapselte Halbleitervorrichtung hergestellt werden.
  • Gemäß dem Verfahren zur Herstellung der harzgekapselten Halbleitervorrichtung der vorliegenden Erfindung kann eine exzellente harzgekapselte Halbleitervorrichtung mit hohem Widerstand gegenüber einer Sperrvorspannung bei hoher Temperatur, wie sie oben beschrieben ist, hergestellt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1A bis 1C sind Ansichten zur Beschreibung einer harzgekapselten Halbleitervorrichtung einer Ausführungsform 1.
    • 2 ist eine Ansicht zur Beschreibung eines Mesa-Halbleiterelements der Ausführungsform 1.
    • 3A und 3B sind Ansichten zur Beschreibung eines vorteilhaften Effekts der harzgekapselten Halbleitervorrichtung der Ausführungsform 1.
    • 4A bis 4D sind Ansichten zur Beschreibung eines Verfahrens zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 1.
    • 5A bis 5D sind Ansichten zur Beschreibung des Verfahrens zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 1.
    • 6 ist eine Ansicht zur Beschreibung eines Mesa-Halbleiterelements einer Ausführungsform 2.
    • 7A bis 7D sind Ansichten zur Beschreibung eines Verfahrens zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 2.
    • 8A bis 8D sind Ansichten zur Beschreibung eines Verfahrens zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 2.
    • 9 ist eine Tabelle, die Bedingungen und Ergebnisse von Beispielen zeigt.
    • 10A und 10B sind Graphen, die ein Beispiel des Messergebnisses eines durchschnittlichen linearen Expansionskoeffizienten zeigen.
    • 11A und 11B sind Ansichten zur Beschreibung von Blasen, die im Inneren einer Glasschicht in einer vorläufigen Evaluation erzeugt werden.
    • 12A und 12B sind Photographien zur Beschreibung von Blasen, die im Inneren einer Glasschicht in einer nachfolgenden Evaluation erzeugt werden.
    • 13A und 13B sind Graphen, die Sperrströme in den Beispielen zeigen.
    • 14 ist ein Graph, der das Ergebnis eines Sperrvorspannungs-Tests bei hoher Temperatur zeigt.
    • 15 ist ein Graph, der Unreinheitskonzentration entlang der Richtung der Tiefe von einer Oberfläche eines Siliziumsubstrats zeigt.
    • 16 ist eine Tabelle, die die Zusammensetzungen und Ergebnisse von Experimenten mit Bezug auf 18 Ebenen zeigt.
    • 17 ist eine Ansicht zur Beschreibung eines Mesa-Halbleiterelements gemäß einer Modifikation.
    • 18 ist eine Ansicht zur Beschreibung eines herkömmlichen Mesa-Halbleiterelements.
  • ART, DIE ERFINDUNG AUSZUFÜHREN
  • Im Folgenden sind eine harzgekapselte Halbleitervorrichtung und ein Verfahren zur Herstellung der harzgekapselten Halbleitervorrichtung gemäß der vorliegenden Erfindung zusammen Ausführungsformen beschrieben, die in den Zeichnungen gezeigt sind.
  • [Ausführungsform 1]
  • 1. Harzgekapselte Halbleitervorrichtung
  • 1A bis 1C sind Ansichten zur Beschreibung einer harzgekapselten Halbleitervorrichtung 10 einer Ausführungsform 1. 1A ist eine Perspektivansicht der harzgekapselten Halbleitervorrichtung 10, 1B ist eine Draufsicht der harzgekapselten Halbleitervorrichtung 10 in einem Zustand, in dem ein Harz von der harzgekapselten Halbleitervorrichtung 10 entfernt wurde, und 1C ist eine Seitenansicht der harzgekapselten Halbleitervorrichtung 10 in einem Zustand, in dem ein Harz von der harzgekapselten Halbleitervorrichtung 10 entfernt wurde.
  • 2 ist eine Ansicht zur Beschreibung eines Mesa-Halbleiterelements 100 der Ausführungsform 1.
  • Die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1 umfasst, wie in 1 gezeigt ist, das Mesa-Halbleiterelement 100 und ein Gussharz 40, das das Mesa-Halbleiterelement 100 kapselt. Das Mesa-Halbleiterelement 100 ist auf einer Grundplatte 23 eines IC-Trägers 20 befestigt, der aus einem Anschlussdraht 21, einem Anschlussdraht 22 und der Grundplatte 23 besteht. Eine Elektrode des Mesa-Halbleiterelements 100 ist mit dem Anschlussdraht 21 über die Grundplatte 23 verbunden und die andere Elektrode des Mesa-Halbleiterelements 100 ist mit dem Anschlussdraht 22 über einen Al-Draht 30 verbunden.
  • Wie in 2 gezeigt ist, umfasst das Mesa-Halbleiterelement 100 eine Mesa-Halbleiterbasis 108 mit einem freiliegenden Abschnitt eines pn-Übergangs C in einem äußeren abgeschrägten Randbereich B, der einen Mesa-Bereich A umgibt, und eine Glasschicht 124, die zumindest den äußeren abgeschrägten Randbereich B bedeckt. Der äußere abgeschrägte Randbereich B ist direkt von der Glasschicht 124 bedeckt.
  • Die Mesa-Halbleiterbasis 108 umfasst eine n--Halbleiterschicht 110, eine p+-Halbleiterschicht 112, die durch Diffusion einer p-Unreinheit von einer Oberfläche der n--Halbleiterschicht 110 ausgebildet ist, und eine n+-Halbleiterschicht 114, die durch Diffusion einer n-Unreinheit von der anderen Oberfläche der n--Halbleiterschicht 110 ausgebildet ist. Das Mesa-Halbleiterelement 100 ist eine pn-Diode. In 2 bezeichnet das Bezugszeichen 134 eine Anodenschicht und das Bezugszeichen 136 eine Kathodenschicht.
  • Die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1 ist dadurch gekennzeichnet, dass das Mesa-Halbleiterelement 100 eine Glasschicht als Glasschicht 124 umfasst, die im Wesentlichen kein Pb enthält. Als eine solche Glasschicht wird vorzugsweise eine Glasschicht verwendet, die ausgebildet wird, indem eine Schicht, die aus einer Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so ausgebildet wird, dass die Schicht den äußeren abgeschrägten Randbereich bedeckt wird, und nachfolgend, indem die Schicht, die aus einer Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, ausgehärtet wird.
  • Die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1, als solche Glaszusammensetzung zum Schutz eines Halbleiterübergangs, verwendet eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie unten beschrieben festgelegt ist, und im Wesentlichen kein Pb, As, Sb, Li, Na und K umfasst und keine der Komponenten des Rohmaterials als Füllmaterial umfasst.
    • der Gehalt von SiO2: 49,5 Mol-% bis 64,3 Mol-%
    • der Gehalt von Al2O3: 3,7 Mol-% bis 14,8 Mol-%
    • der Gehalt von B2O3: 8,4 Mol-% bis 17,9 Mol-%
    • der Gehalt von ZnO: 3,9 Mol-% bis 14,2 Mol-%
    • der Gehalt von Oxiden von Erdalkali-Metallen 7,4 Mol-% bis 12,9 Mol-%
  • Als eine solche Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist es vorzuziehen, eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs zu verwenden, bei der ein durchschnittlicher linearer Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C der Glaszusammensetzung zum Schutz eines Halbleiterübergangs in einen Bereich von 3,33*10-6 bis 4,13*10-6 fällt, und es ist weiter vorzuziehen, eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs zu verwenden, bei der ein durchschnittlicher linearer Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C der Glaszusammensetzung zum Schutz eines Halbleiterübergangs in einen Bereich von 3,38*10-6 bis 4,08*10-6 fällt.
  • Als eine solche Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist es vorzuziehen, eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs zu verwenden, bei der der Gesamtgehalt des Gehalts von SiO2 und des Gehalts von B2O3 in einen Bereich von 65 Mol-% bis 75 Mol-% fällt.
  • Es ist vorzuziehen, dass das Rohmaterial im Wesentlichen kein P enthält.
  • Es ist weiter vorzuziehen, dass das Rohmaterial im Wesentlichen kein Bi enthält.
  • Es ist vorzuziehen, dass die Glasschicht eine Glasschicht ist, die ausgebildet wird, indem eine Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, bei einer Temperatur von 900°C oder weniger ausgehärtet wird.
  • In dem zweiten Fall ist es als die Glaszusammensetzung zum Schutz eines Halbleiterübergangs vorzuziehen, eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs zu verwenden, die im Wesentlichen kein multivalentes Element (beispielsweise V, Mn, Sn, Ce, Nb oder Ta) als Entschäumungsmittel enthält.
  • Wenn die Glaszusammensetzung zum Schutz eines Halbleiterübergangs sowohl CaO, BaO als auch MgO als Oxide von Erdalkali-Metallen enthält, ist es vorzuziehen, dass der Gehalt von CaO auf einen Wert gesetzt wird, der in den Bereich von 2,0 Mol-% bis 5,3 Mol- % fällt, der Gehalt von BaO auf einen Wert gesetzt wird, der in den Bereich von 2,6 Mol-% bis 5,3 Mol-% fällt, und der Gehalt von MgO auf einen Wert gesetzt wird, der in den Bereich von 1,0 Mol-% bis 2,3 Mol-% fällt.
  • Wenn die Glaszusammensetzung zum Schutz eines Halbleiterübergangs nur CaO und BaO als Oxide von Erdalkali-Metallen aus CaO, BaO und MgO enthält, ist es vorzuziehen, dass der Gehalt von CaO auf einen Wert gesetzt wird, der in den Bereich von 2,0 Mol-% bis 7,6 Mol-% fällt, und der Gehalt von BaO auf einen Wert gesetzt wird, der in den Bereich von 3,7 Mol-% bis 5,9 Mol-% fällt.
  • Als die Glaszusammensetzung zum Schutz eines Halbleiterübergangs kann eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs verwendet werden, die weiter mindestens ein Metalloxid enthält, das aus einer Menge ausgewählt ist, die aus Nickeloxid, Kupferoxid, Manganoxid und Zirkoniumoxid besteht.
  • In diesem Fall ist es vorzuziehen, dass der Gehalt von mindestens einem Metalloxid, das aus einer Menge ausgewählt ist, die aus Nickeloxid, Kupferoxid, Manganoxid und Zirkoniumoxid besteht, auf einen Wert gesetzt wird, der in den Bereich von 0,01 Mol-% bis 2,0 Mol-% fällt.
  • 2. Vorteilhafte Effekte der harzgekapselten Halbleitervorrichtung
  • 3A und 3B sind Ansichten zur Beschreibung eines vorteilhaften Effekts der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1. 3A ist eine Ansicht, die einen Zustand zeigt, bei dem eine Sperrspannung an eine harzgekapselte Halbleitervorrichtung der Ausführungsform 1 angelegt wird, und 3B ist eine Ansicht, die einen Zustand zeigt, bei dem eine Sperrspannung an eine harzgekapselte Halbleitervorrichtung eines Vergleichsbeispiels angelegt wird. In 3A und 3B bezeichnet eine gestrichelte Linie einen distalen Endabschnitt einer Verarmungsschicht. Die harzgekapselte Halbleitervorrichtung des Vergleichsbeispiels ist eine harzgekapselte Halbleitervorrichtung, die ausgebildet wird, indem ein herkömmliches Mesa-Halbleiterelement 900 mit einem Harz gegossen wird. In 3B bedeutet „Nach BT-Test“ „nach einem Sperrvorspannungs-Test bei hoher Temperatur“.
  • Gemäß der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1 umfasst das Mesa-Halbleiterelement 100 eine Glasschicht als Glasschicht 124, die aus bleifreiem Glas (Glas, das kein Pb enthält) hergestellt ist und eine niedrigere Dielektrizitätskonstante hat als bleihaltiges Glas, und somit werden kaum hochkonzentrierte Ionen auf einer Oberfläche zwischen einem gegossenen Harz und der Glasschicht sowie auf einer Grenzfläche zwischen der Glasschicht und der Halbleiterschicht während der Ausführung eines Sperrvorspannungs-Tests bei hoher Temperatur induziert (siehe 3A), was sich von dem Fall der harzgekapselten Halbleitervorrichtung des Vergleichsbeispiels (siehe 3B) unterscheidet. Im Ergebnis kann ein Maß an Leckstrom, das während des Sperrvorspannungs-Tests bei hoher Temperatur erhöht wird, verringert werden, verglichen mit dem Stand der Technik. Somit kann die harzgekapselte Halbleitervorrichtung dieser Ausführungsform einen höheren Widerstand gegenüber einer Sperrvorspannung bei hoher Temperatur erhalten als die herkömmliche harzgekapselte Halbleitervorrichtung, die hergestellt wird, indem eine Halbleitervorrichtung gegossen wird, die angefertigt wird, indem „ein Glasmaterial, das Bleisilikat als Hauptkomponente enthält“, mit einem Harz verwendet wird.
  • Im Ergebnis kann die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1 einen höheren Widerstand gegenüber Sperrvorspannung bei hoher Temperatur erhalten als die herkömmliche harzgekapselte Halbleitervorrichtung, obwohl die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1 die Struktur aufweist, bei der das Mesa-Halbleiterelement mit einem Harz in der gleichen Weise gegossen wird wie die herkömmliche harzgekapselte Halbleitervorrichtung. Das heißt, dass die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1 diejenige harzgekapselte Halbleitervorrichtung ist, die einen höheren Widerstand gegenüber Sperrvorspannung bei hoher Temperatur aufweist als die herkömmliche harzgekapselte Halbleitervorrichtung, während sie die harzgekapselte Halbleitervorrichtung ist, die hergestellt wird, indem das Mesa-Halbleiterelement mit einem Harz gegossen wird.
  • Gemäß der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1 wird die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie oben beschrieben festgelegt ist. Somit ist es möglich, wie klar aus einem Beispiel (Evaluationsaspekt 4) ersehen werden kann, das später beschrieben ist, einen durchschnittlichen linearen Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C auf einen linearen Expansionskoeffizient festzulegen (beispielsweise 3,33*10-6 bis 4,13*10-6), der in der Nähe des linearen Expansionskoeffizienten von Silizium liegt. Daher kann die Verkrümmung eines Wafers in einem Schritt extrem klein gehalten werden und somit kann ein harzgekapselte Halbleitervorrichtung mit einer exzellenten Durchschlagspannungs-Charakteristik in Vorwärtsrichtung mittels eines dünnen Wafers hergestellt werden und zugleich kann eine harzgekapselte Halbleitervorrichtung mit einer exzellenten Durchschlagspannungs-Charakteristik in Sperrrichtung hergestellt werden, indem die Dicke der Glasschicht vergrößert wird.
  • Gemäß der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1 wird die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie oben beschrieben festgelegt ist. Somit kann, wie klar aus einem Beispiel (Evaluationsaspekt 2) ersehen werden kann, das später beschrieben ist, die Glasschicht bei einer relativ niedrigen Temperatur ausgehärtet werden und daher wird im Schritt des Aushärtens der Glasschicht kaum Kristallisierung der Glasschicht erzeugt. Zudem kann aufgrund eines solchen vorteilhaften Effekts eine harzgekapselte Halbleitervorrichtung mit einer niedrigen Sperrvorspannung und schließlich mit einem hohen Widerstand gegenüber einer Sperrvorspannung bei hoher Temperatur in einer stabilen Weise hergestellt werden.
  • Gemäß der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1 wird die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die keine der Komponenten des Rohmaterials als Füllmaterial enthält. Somit kann die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, gleichmäßig zu dem Zeitpunkt ausgebildet werden, an dem die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, ausgebildet wird, so dass die Schicht eine Innenfläche des Grabens bedeckt.
  • Gemäß der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1 wird die Glaszusammensetzung verwendet, die im Wesentlichen weder Li, Na noch K enthält. Somit besteht, wie klar aus einem Beispiel (Evaluationsaspekt 9) ersehen werden kann, das später beschrieben ist, selbst wenn B (Bor) in der Glaszusammensetzung enthalten ist, beispielsweise keine Möglichkeit, dass B (Bor) von der Glasschicht in das Silizium während des Aushärtens der Glaszusammensetzung diffundiert, und daher kann eine sehr zuverlässige harzgekapselte Halbleitervorrichtung hergestellt werden.
  • 3. Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung
  • Die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1 kann durch das folgende Verfahren hergestellt werden (Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausfuhrungsform 1).
  • 4A bis 4D und 5A bis 5D sind Ansichten zum Beschreiben des Verfahrens zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 1. 4A bis 4D und 5A bis 5D sind Ansichten, die entsprechende Schritte des Verfahrens zur Herstellung einer harzgekapselten Halbleitervorrichtung zeigen.
  • Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 1 werden, wie in den 4A bis 4D und 5A bis 5D gezeigt ist, ein „Halbleitersubstrat-Anfertigungsschritt“, ein „Graben-Ausbildungsschritt“, ein „Glasschicht-Ausbildungsschritt“, ein „Photoresist-Ausbildungsschritt“, ein „Oxidfilm-Entfernungsschritt“, ein „Ausbildungsschritt eines Bereichs mit aufgerauter Oberfläche“, ein „Elektroden-Ausbildungsschritt“, ein „Halbleitersubstrat-Schneideschritt“ und ein „Harz-Kapselungsschritt“ in dieser Reihenfolge ausgeführt. Im Folgenden wird das Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 1 in der Reihenfolge dieser Schritte beschrieben.
  • (a) Halbleitersubstrat-Anfertigungsschritt
  • Zuerst wird eine p+-Halbleiterschicht 112 ausgebildet, indem eine p-Unreinheit von einer Oberfläche eines n--Halbleitersubstrats (n--Siliziumsubstrat) 110 diffundiert wird, und eine n+-Halbleiterschicht 114 wird ausgebildet, indem eine n-Unreinheit von der anderen Oberfläche des n--Halbleitersubstrats 110 diffundiert wird, wodurch ein Halbleitersubstrat ausgebildet wird, bei dem ein pn-Übergang, der parallel zu einer Hauptfläche des Halbleitersubstrats angeordnet ist, ausgebildet wird. Nachfolgend werden Oxidfilme 116, 118 durch thermische Oxidation auf einer Oberfläche der p+-Halbleiterschicht 112 bzw. einer Oberfläche der n+-Halbleiterschicht 114 ausgebildet (siehe 4A).
  • (b) Graben-Ausbildungsschritt
  • Als nächstes werden vorbestimmte Öffnungsabschnitte auf dem Oxidfilm 116 an vorbestimmten Positionen durch Photoätzen ausgebildet. Nach dem Ätzen des Oxidfilms wird nachfolgend das Halbleitersubstrat geätzt, wodurch Gräben 120 ausgebildet werden, die eine Tiefe haben, die den pn-Übergang von einer Oberfläche des Halbleitersubstrats übersteigt (siehe 4B).
  • (c) Glasschicht-Ausbildungsschritt
  • Als nächstes wird eine Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, auf Innenflächen der Gräben 120 und einer Oberfläche des Halbleitersubstrats in der Nähe der Gräben 120 durch ein Elektrophoreseverfahren ausgebildet und die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, wird ausgehärtet, so dass die Glasschicht 124 zur Passivierung auf den Innenflächen der Gräben 120 und der Oberfläche des Halbleitersubstrats in der Nähe der Gräben 120 ausgebildet wird (siehe 4C). Somit wird der freiliegende Abschnitt des pn-Übergangs in dem Inneren des Grabens 120 in einen Zustand versetzt, in dem der freiliegende Abschnitt des pn-Übergangs direkt durch die Glasschicht 124 bedeckt ist. Als die Glaszusammensetzung zum Schutz eines Halbleiterübergangs wird eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs verwendet, die im Wesentlichen kein Pb enthält.
  • Als solche Glaszusammensetzung zum Schutz eines Halbleiterübergangs wird eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs verwendet, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie unten beschrieben festgelegt ist, und im Wesentlichen kein Pb, As, Sb, Li, Na und K umfasst und keine der Komponenten des Rohmaterials als Füllmaterial umfasst.
    • der Gehalt von SiO2: 49,5 Mol-% bis 64,3 Mol-%
    • der Gehalt von Al2O3: 3,7 Mol-% bis 14,8 Mol-%
    • der Gehalt von B2O3: 8,4 Mol-% bis 17,9 Mol-%
    • der Gehalt von ZnO: 3,9 Mol-% bis 14,2 Mol-%
    • der Gehalt von Oxiden von Erdalkali-Metallen 7,4 Mol-% bis 12,9 Mol-%
  • (d) Photoresist-Ausbildungsschritt
  • Als nächstes wird ein Photoresist 126 so ausgebildet, dass das Photoresist 126 eine Oberfläche der Glasschicht 124 bedeckt (siehe 4D).
  • (e) Oxidfilm-Entfernungsschritt
  • Als nächstes wird der Oxidfilm 116 mittels des Photoresist 126 als Maske geätzt, so dass der Oxidfilm 116 an einer Position 130, an der ein Ni-Plattier-Elektrodenfilm ausgebildet werden soll, entfernt wird (siehe 5A).
  • (f) Ausbildungsschritt eines Bereichs mit aufgerauter Oberfläche
  • Als nächstes wird eine Oberfläche des Halbleitersubstrats an der Position 130, an der ein Ni-Plattier-Elektrodenfilm ausgebildet werden soll, einer Behandlung zum Aufrauen der Oberfläche ausgesetzt, wodurch ein Bereich mit aufgerauter Oberfläche 132 zur Verbesserung der Haftung zwischen einer Ni-Plattier-Elektrode und dem Halbleitersubstrat ausgebildet wird (siehe 5B).
  • (g) Elektroden-Ausbildungsschritt
  • Als nächstes wird eine Ni-Plattierung auf das Halbleitersubstrat angewendet, wodurch eine Anodenschicht 134 auf dem Bereich mit aufgerauter Oberfläche 132 ausgebildet wird und eine Kathodenschicht 136 auf der anderen Oberfläche des Halbleitersubstrats ausgebildet wird (siehe 5C).
  • (h) Halbleitersubstrat-Schneideschritt
  • Als nächstes wird das Halbleitersubstrat geschnitten, indem es an einem zentralen Abschnitt der Glasschicht 124 vereinzelt wird oder Ähnliches, wodurch das Halbleitersubstrat in Chips geteilt wird, wobei Mesa-Halbleiterelemente (pn-Dioden) 100 hergestellt werden (siehe 5D).
  • (i) Harz-Kapselungsschritt
  • Als nächstes wird das Mesa-Halbleiterelement 100 auf einer Grundplatte 23 eines IC-Trägers befestigt, der nicht in der Zeichnung gezeigt ist (siehe 1). Eine Elektrode des Mesa-Halbleiterelements 100 und ein Anschlussdraht 21 werden mit einander verbunden, während die andere Elektrode des Mesa-Halbleiterelements 100 und ein Anschlussdraht 22 mit einander durch einen Al-Draht 30 verbunden werden. Dann werden diese Elemente in einem Harz-Kapselungs-Die angeordnet, der nicht in der Zeichnung gezeigt ist, und daraufhin wird ein Formharz in das Innere des Dies eingespritzt und ausgehärtet, wodurch eine harzgekapselte Halbleitervorrichtung hergestellt wird. Die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1 kann erhalten werden, indem die harzgekapselte Halbleitervorrichtung dem Die entnommen wird.
  • Durch die oben erwähnten Schritte kann die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1 hergestellt werden.
  • [Ausführungsform 2]
  • 6 ist eine Ansicht zur Beschreibung eines Mesa-Halbleiterelements 102 einer Ausführungsform 2.
  • Eine harzgekapselte Halbleitervorrichtung 12 der Ausführungsform 2 (nicht in der Zeichnung gezeigt) hat im Wesentlichen die gleiche Struktur wie die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1. Die harzgekapselte Halbleitervorrichtung 12 der Ausführungsform 2 unterscheidet sich jedoch von der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1 mit Bezug auf die Struktur des Mesa-Halbleiterelements. Das heißt, dass in dem Mesa-Halbleiterelement 102 der Ausführungsform 2, wie in 6 gezeigt ist, ein äußerer abgeschrägter Randbereich B durch eine Glasschicht 124 bedeckt ist, wobei eine Isolierschicht 121 dazwischen angeordnet ist.
  • Wie oben beschrieben ist, unterscheidet sich die harzgekapselte Halbleitervorrichtung 12 der Ausführungsform 2 von der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1 mit Bezug auf die Struktur des Mesa-Halbleiterelements. Das Mesa-Halbleiterelement 102 hat jedoch, wie die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1, eine Glasschicht, die aus bleifreiem Glas (Glas, das kein Pb enthält) hergestellt ist mit einer niedrigeren Dielektrizitätskonstante als bleihaltiges Glas als Glasschicht 124 und daher werden kaum hochkonzentrierte Ionen auf einer Grenzfläche zwischen einem gegossenen Harz und der Glasschicht sowie auf einer Grenzfläche zwischen der Glasschicht und der Halbleiterschicht während der Ausführung eines Sperrvorspannungs-Tests bei hoher Temperatur induziert, wodurch im Ergebnis ein Leckstrom, der während des Sperrvorspannungs-Tests bei hoher Temperatur erhöht wird, verringert werden kann, verglichen mit dem Stand der Technik.
  • Im Ergebnis kann die harzgekapselte Halbleitervorrichtung 12 der Ausführungsform 2 einen höheren Widerstand gegenüber Sperrvorspannung bei hoher Temperatur erhalten als eine herkömmliche harzgekapselte Halbleitervorrichtung, obwohl die harzgekapselte Halbleitervorrichtung 12 der Ausführungsform 2 die Struktur aufweist, bei der das Mesa-Halbleiterelement mit einem Harz in der gleichen Weise gegossen wird wie die herkömmliche harzgekapselte Halbleitervorrichtung. Das heißt, dass die harzgekapselte Halbleitervorrichtung 12 der Ausführungsform 2 diejenige harzgekapselte Halbleitervorrichtung ist, die einen höheren Widerstand gegenüber Sperrvorspannung bei hoher Temperatur aufweist als die herkömmliche harzgekapselte Halbleitervorrichtung, während sie die harzgekapselte Halbleitervorrichtung ist, die hergestellt wird, indem das Mesa-Halbleiterelement mit einem Harz gegossen wird.
  • Gemäß der harzgekapselten Halbleitervorrichtung 12 der Ausführungsform 2 wird die Glasschicht ausgebildet, indem eine Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie oben beschrieben festgelegt ist. Somit ist es möglich, in der gleichen Weise wie bei der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1, einen durchschnittlichen linearen Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C auf einen linearen Expansionskoeffizient festzulegen (beispielsweise 3,33*10-6 bis 4,13*10-6), der in der Nähe des linearen Expansionskoeffizienten von Silizium liegt. Daher kann die Verkrümmung eines Wafers in einem Schritt extrem klein gehalten werden und somit kann eine harzgekapselte Halbleitervorrichtung mit einer exzellenten Durchschlagspannungs-Charakteristik in Vorwärtsrichtung mittels eines dünnen Wafers hergestellt werden und zugleich kann eine harzgekapselte Halbleitervorrichtung mit einer exzellenten Durchschlagspannungs-Charakteristik in Sperrrichtung hergestellt werden, indem die Dicke der Glasschicht vergrößert wird.
  • Gemäß der harzgekapselten Halbleitervorrichtung 12 der Ausführungsform 2 wird die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie oben beschrieben festgelegt ist. Somit kann, in der gleichen Weise wie bei der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1, die Glasschicht bei einer relativ niedrigen Temperatur ausgehärtet werden und somit wird im Schritt des Aushärtens der Glasschicht kaum Kristallisierung erzeugt. Zudem kann, aufgrund dieses vorteilhaften Effekts, eine harzgekapselte Halbleitervorrichtung mit niedrigem Sperrableitstrom und schließlich hohem Widerstand gegenüber Sperrvorspannung bei hoher Temperatur in einer stabilen Weise hergestellt werden.
  • Weiter wird, gemäß der harzgekapselten Halbleitervorrichtung 12 der Ausführungsform 2, die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die keine der Komponenten des Rohmaterials als Füllmaterial enthält. Somit kann, in der gleichen Weise wie bei der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1, die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, gleichmäßig zum Zeitpunkt des Ausbildens der die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so ausgebildet werden, dass die Schicht die Innenflächen des Grabens bedeckt.
  • Weiter wird, gemäß der harzgekapselten Halbleitervorrichtung 12 der Ausführungsform 2, die Glaszusammensetzung verwendet, die im Wesentlichen weder Li, Na noch K enthält. Somit besteht, wie klar aus einem Beispiel erkannt werden kann (Evaluationsaspekt 9), das später beschrieben ist, selbst wenn B (Bor) in der Glaszusammensetzung enthalten ist, beispielsweise keine Möglichkeit, dass B (Bor) von der Glasschicht in das Silizium während des Aushärtens der Glaszusammensetzung diffundiert, und somit kann eine sehr zuverlässige harzgekapselte Halbleitervorrichtung hergestellt werden.
  • Gemäß der harzgekapselten Halbleitervorrichtung 12 der Ausführungsform 2 ist der äußere abgeschrägte Randbereich B durch die Glasschicht 124 bedeckt, wobei die Isolierschicht 121 dazwischen angeordnet ist. Somit ist es auch möglich, den vorteilhaften Effekt zu erhalten, dass Blasen kaum in einem Sinterschritt erzeugt werden, und den vorteilhaften Effekt, dass eine Sperrvorspannung in der harzgekapselten Halbleitervorrichtung weiter verringert werden kann.
  • Die harzgekapselte Halbleitervorrichtung 12 der Ausführungsform 2 kann durch das folgende Verfahren hergestellt werden (Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 2).
  • 7A bis 7D und 8A bis 8D sind Ansichten zur Beschreibung des Verfahrens zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 2. 7A bis 7D und 8A bis 8D sind Ansichten, die entsprechende Schritte des Verfahrens zur Herstellung einer harzgekapselten Halbleitervorrichtung zeigen.
  • Bei dem Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 2 werden, wie in den 7A bis 7D und 8A bis 8D gezeigt ist, ein „Halbleitersubstrat-Anfertigungsschritt“, ein „Graben-Ausbildungsschritt“, ein „Isolierschicht-Ausbildungsschritt“, ein „Glasschicht-Ausbildungsschritt“, ein „Photoresist-Ausbildungsschritt“, ein „Oxidfilm-Entfernungsschritt“, ein „Ausbildungsschritt eines Bereichs mit aufgerauter Oberfläche“, ein „Elektroden-Ausbildungsschritt“, ein „Halbleitersubstrat-Schneideschritt“ und ein „Harz-Kapselungsschritt“ in dieser Reihenfolge ausgeführt. Im Folgenden wird das Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 2 in der Reihenfolge dieser Schritte beschrieben.
  • (a) Halbleitersubstrat-Anfertigungsschritt
  • Zuerst wird eine p+-Halbleiterschicht 112 ausgebildet, indem eine p-Unreinheit von einer Oberfläche eines n--Halbleitersubstrats (n--Siliziumsubstrat) 110 diffundiert wird, und eine n+-Halbleiterschicht 114 wird ausgebildet, indem eine n-Unreinheit von der anderen Oberfläche des n--Halbleitersubstrats 110 diffundiert wird, wodurch ein Halbleitersubstrat ausgebildet wird, bei dem ein pn-Übergang, der parallel zu einer Hauptfläche des Halbleitersubstrats angeordnet ist, ausgebildet wird. Nachfolgend werden Oxidfilme 116, 118 durch thermische Oxidation auf einer Oberfläche der p+-Halbleiterschicht 112 bzw. einer Oberfläche der n+-Halbleiterschicht 114 ausgebildet.
  • (b) Graben-Ausbildungsschritt
  • Als nächstes werden vorbestimmte Öffnungsabschnitte auf dem Oxidfilm 116 an vorbestimmten Positionen durch Photoätzen ausgebildet. Nach dem Ätzen des Oxidfilms wird nachfolgend das Halbleitersubstrat geätzt, wodurch Gräben 120 ausgebildet werden, die eine Tiefe haben, die den pn-Übergang von einer Oberfläche des Halbleitersubstrats übersteigt (siehe 7A).
  • Isolierschicht-Ausbildungsschritt
  • Als nächstes wird eine Isolierschicht 121, die aus einem Siliziumoxidfilm ausgebildet ist, auf Innenflächen des Grabens 120 durch ein thermisches Oxidationsverfahren mittels trockenem Sauerstoff (DryO2) ausgebildet (siehe 7B). Die Dicke der Isolierschicht 121 wird auf einen Wert gesetzt, der in den Bereich von 5nm bis 60nm (beispielsweise 20nm) fällt. Die Isolierschicht wird so ausgebildet, dass eine Halbleiterbasis in einen Diffusionsofen eingebracht wird und dann eine thermische Oxidationsbehandlung bei einer Temperatur von 900°C für 10 Minuten ausgeführt wird, während ein Sauerstoffgas in den Diffusionsofen eingeführt wird. Wenn die Dicke der Isolierschicht 121 kleiner als 5nm ist, kann ein Fall eintreten, bei dem der Effekt der Verringerung der Sperrvorspannung nicht erreicht werden kann. Auf der anderen Seite kann, wenn die Dicke der Isolierschicht 121 60nm übersteigt, ein Fall eintreten, bei dem eine Schicht, die aus einer Glaszusammensetzung hergestellt ist, im nächsten Glasschicht-Ausbildungsschritt nicht durch ein Elektrophoreseverfahren ausgebildet werden kann.
  • (d) Glasschicht-Ausbildungsschritt
  • Als nächstes wird eine Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, auf Innenflächen der Gräben 120 und einer Oberfläche des Halbleitersubstrats in der Nähe der Gräben 120 durch ein Elektrophoreseverfahren ausgebildet und die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, wird ausgehärtet, so dass die Glasschicht 124 zur Passivierung auf den Innenflächen der Gräben 120 und der Oberfläche des Halbleitersubstrats in der Nähe der Gräben 120 ausgebildet wird (siehe 7C). Somit wird als die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs verwendet, die im Wesentlichen der Glaszusammensetzung zum Schutz eines Halbleiterübergangs der ersten Ausführungsform 1 gleicht.
  • Beim Ausbilden der Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, auf den Innenflächen der Gräben 120 wird die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so ausgebildet, dass die Schicht die Innenfläche des Grabens 120 bedeckt, wobei die Isolierschicht 121 dazwischen angeordnet ist. Somit wird der freiliegende Abschnitt des pn-Übergangs in dem Graben 120 in einen Zustand versetzt, bei dem der freiliegende Abschnitt des pn-Übergangs durch eine Glasschicht 124 bedeckt ist, wobei die Isolierschicht 121 dazwischen angeordnet ist.
  • (e) Photoresist-Ausbildungsschritt
  • Als nächstes wird ein Photoresist 126 so ausgebildet, dass das Photoresist 126 eine Oberfläche der Glasschicht 124 bedeckt (siehe 7D).
  • (f) Oxidfilm-Entfernungsschritt
  • Als nächstes wird der Oxidfilm 116 mittels des Photoresist 126 als Maske geätzt, so dass der Oxidfilm 116 an einer Position 130, an der ein Ni-Plattier-Elektrodenfilm ausgebildet werden soll, entfernt wird (siehe 8A).
  • (g) Ausbildungsschritt eines Bereichs mit aufgerauter Oberfläche
  • Als nächstes wird eine Oberfläche des Halbleitersubstrats an der Position 130, an der ein Ni-Plattier-Elektrodenfilm ausgebildet werden soll, einer Behandlung zum Aufrauen der Oberfläche ausgesetzt, wodurch ein Bereich mit aufgerauter Oberfläche 132 zur Verbesserung der Haftung zwischen einer Ni-Plattier-Elektrode und dem Halbleitersubstrat ausgebildet wird (siehe 8B).
  • (h) Elektroden-Ausbildungsschritt
  • Als nächstes wird eine Ni-Plattierung auf das Halbleitersubstrat angewendet, wodurch eine Anodenschicht 134 auf dem Bereich mit aufgerauter Oberfläche 132 ausgebildet wird und eine Kathodenschicht 136 auf der anderen Oberfläche des Halbleitersubstrats ausgebildet wird (siehe 8C).
  • (i) Halbleitersubstrat-Schneideschritt
  • Als nächstes wird das Halbleitersubstrat geschnitten, indem es an einem zentralen Abschnitt der Glasschicht 124 vereinzelt wird oder Ähnliches, wodurch das Halbleitersubstrat in Chips geteilt wird, wodurch Mesa-Halbleiterelemente (pn-Dioden) 102 hergestellt werden (siehe 8D).
  • (j) Harz-Kapselungsschritt
  • Als nächstes wird das Mesa-Halbleiterelement 100 auf einer Grundplatte 23 eines IC-Trägers befestigt, der nicht in der Zeichnung gezeigt ist (siehe 1). Eine Elektrode des Mesa-Halbleiterelements 100 und ein Anschlussdraht 21 werden mit einander verbunden, während die andere Elektrode des Mesa-Halbleiterelements 100 und ein Anschlussdraht 22 mit einander durch einen Al-Draht 30 verbunden werden. Dann werden diese Elemente in einem Harz-Kapselungs-Die angeordnet, der nicht in der Zeichnung gezeigt ist, und daraufhin wird ein Formharz in das Innere des Dies eingespritzt und ausgehärtet, wodurch eine harzgekapselte Halbleitervorrichtung hergestellt wird. Die harzgekapselte Halbleitervorrichtung 12 der Ausführungsform 2 kann erhalten werden, indem die harzgekapselte Halbleitervorrichtung dem Die entnommen wird.
  • Durch die oben erwähnten Schritte kann die harzgekapselte Halbleitervorrichtung 12 der Ausführungsform 2 hergestellt werden.
  • [Beispiele]
  • 1. Anfertigung von Proben
  • 9 ist eine Tabelle, die Bedingungen und Ergebnisse von Beispielen zeigt. Rohmaterialien werden mit Zusammensetzungsanteilen bereitet, die in den Beispielen 1 bis 8 und den Vergleichsbeispielen 1 bis 4 angegeben sind (siehe 9). Die Rohmaterialien werden durch einen Mischer ausreichend gemischt und zusammen gerührt und dann wird das gemischte Rohmaterial in einen Platintiegel eingebracht und in einem elektrischen Ofen geschmolzen, indem die Temperatur auf eine vorbestimmte Temperatur erhöht wird (1350°C bis 1550°C) und die Temperatur für zwei Stunden gehalten wird. Dann wird das Material in geschmolzenem Zustand veranlasst, aus dem Tiegel zu fließen, und wird in wassergekühlte Rollen gefüllt, so dass Glasflocken in Flockenform erhalten werden. Daraufhin werden die Glasflocken durch eine Kugelmühle oder Ähnliches pulverisiert, bis die Glasflocken eine durchschnittliche Partikelgröße von 5 µm annehmen, wodurch eine pulverförmige Glaszusammensetzung hergestellt wird.
  • Die Rohmaterialien, die in den Beispielen verwendet werden, sind SiO2, Al2O3, H3BO3, ZnO, CaCO3, BaCO3, MgO, NiO (Nickeloxid), ZrO2, PbO, K2CO3 und Na2CO3.
  • 2. Evaluation
  • Die entsprechenden Glaszusammensetzungen, die durch die oben erwähnten Verfahren erhalten werden, werden in Übereinstimmung mit den folgenden Evaluationsaspekten evaluiert. Von den entsprechenden Evaluationsaspekten 1 bis 9 wird, mit Bezug auf die Evaluationsaspekte 5, 7, 8 eine Glasschicht auf einer Halbleiterbasis ausgebildet, wobei eine Isolierschicht in den Beispielen 1 bis 6 dazwischen angeordnet ist, während die Glasschicht in den Beispielen 7 bis 8 und den Vergleichsbeispielen 1 bis 4 direkt auf einer Halbleiterbasis ausgebildet wird. Das Aushärten der Glasschicht wird bei einer Temperatur von 800°C bis 900°C ausgeführt und die Aushärtezeit wird auf 15 Minuten gesetzt. Die Glaszusammensetzung des Vergleichsbeispiels 1 ist eine herkömmliche „Glaszusammensetzung, die Bleisilikat als Hauptkomponente enthält“. Die Glaszusammensetzung des Vergleichsbeispiels 2 ist eine herkömmliche „bleifreie Glaszusammensetzung (im Handel erhältliches bleifreies Glas zur Passivierung)“. Die Glaszusammensetzung des Vergleichsbeispiels 3 ist identisch mit der Glaszusammensetzung des Beispiels 3. Die Glaszusammensetzung des Vergleichsbeispiels 4 ist eine Glaszusammensetzung (eine SiO2-B2O3-K2O-Na2O-Systemglaszusammensetzung), die sowohl B als auch Erdalkali-Metall enthält.
  • (1) Evaluationsaspekt 1 (Umweltbelastung)
  • Vom Gesichtspunkt der Umweltbelastung wird das Ergebnis „gut“ vergeben, wenn die Glaszusammensetzung keine Bleikomponente enthält, und das Ergebnis „schlecht“, wenn die Glaszusammensetzung eine Bleikomponente enthält.
  • (2) Evaluationsaspekt 2 (Aushärtetemperatur)
  • Wenn die Aushärtetemperatur zu hoch ist, beeinflusst die Aushärtetemperatur eine Halbleitervorrichtung in einem Herstellungsverfahren stark. Somit wird das Ergebnis „gut“ vergeben, wenn die Aushärtung bei einer Temperatur von 900°C oder weniger ausgeführt werden kann, und das Ergebnis „schlecht“, wenn die Aushärtung nicht bei einer Temperatur von 900°C oder weniger ausgeführt werden kann.
  • (3) Evaluationsaspekt 3 (Widerstand gegenüber Chemikalien)
  • Das Ergebnis „gut“ wird vergeben, wenn die Glaszusammensetzung Unlöslichkeit sowohl mit Bezug auf Königswasser als auch auf Plattierflüssigkeit zeigt, und das Ergebnis „schlecht“ wird vergeben, wenn die Glaszusammensetzung Löslichkeit gegenüber Königswasser und/oder Plattierflüssigkeit zeigt.
  • (4) Evaluationsaspekt 4 (durchschnittlicher linearer Expansionskoeffizient)
  • Glasplatten in Flockenform werden aus einem Material in einem geschmolzenen Zustand angefertigt, die in dem oben erwähnten Schritt „1. Vorbereitung der Proben“ erhalten werden, und ein durchschnittlicher linearer Expansionskoeffizient der Glaszusammensetzung bei einer Temperatur von 50°C bis 550°C wird gemessen, indem die Glasplatten in Flockenform verwendet werden. Der durchschnittliche lineare Expansionskoeffizient wird durch ein Gesamtexpansions-Messverfahren (Temperatur-Anstiegsgeschwindigkeit: 10°C/Min.) mittels thermomechanischer Analysatoren TMA-60, die von Shimadzu Corp. hergestellt werden, wobei ein Silizium-Einkristall mit einer Länge von 20mm als Standardprobe verwendet wird.
  • 10A und 10B sind Graphen, die ein Beispiel des Ergebnisses der Messung des durchschnittlichen linearen Expansionskoeffizienten zeigen. 10A ist ein Graph, der das Messergebnis mit Bezug auf die Glaszusammensetzung zum Schutz eines Halbleiterübergangs des Beispiels 3 zeigt, und 10B ist ein Graph, der das Messergebnis mit Bezug auf die Glaszusammensetzung zum Schutz eines Halbleiterübergangs des Vergleichsbeispiels 1 zeigt. Das Ergebnis „gut“ wird vergeben, wenn die Differenz zwischen dem durchschnittliche lineare Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C und dem linearen Expansionskoeffizienten von Silizium (3,73*10-6) in einem Temperaturbereich von 50°C und 550°C kleiner oder gleich 0,4*10-6 ist, und das Ergebnis „schlecht“ wird vergeben, wenn diese Differenz 0,4*10-6 übersteigt. In der Spalte des Evaluationsaspekts 4 in 9 zeigen Zahlen in Klammern Werte an, die erhalten werden, indem durchschnittliche lineare Expansionskoeffizienten der Glaszusammensetzungen in einem Temperaturbereich von 50°C bis 550°C mit 10+6 multipliziert werden.
  • (5) Evaluationsaspekt 5 (Vorhandensein oder Nicht-Vorhandensein von Kristallisation)
  • Eine Halbleitervorrichtung (pn-Diode) wird durch ein Verfahren hergestellt, das im Wesentlichen dem Verfahren zur Herstellung einer Halbleitervorrichtung der Ausführungsform 1 gleicht. Im Ergebnis wird das Ergebnis „gut“ vergeben, wenn eine Vitrifizierung ausgeführt werden kann, ohne dass Kristallisation der Glaszusammensetzung in einem Herstellungsschritt hervorgerufen wird, und das Ergebnis „schlecht“ wird vergeben, wenn Vitrifizierung aufgrund von Kristallisation nicht ausgeführt werden kann.
  • (6) Evaluationsaspekt 7 (Vorhandensein oder Nicht-Vorhandensein der Erzeugung von Blasen)
  • Eine Halbleitervorrichtung (pn-Diode) wird durch ein Verfahren hergestellt, das im Wesentlichen dem Verfahren zur Herstellung einer Halbleitervorrichtung der Ausführungsform 1 (Beispiele 7, 8 und Vergleichsbeispiele 1 bis 4) oder der Ausführungsform 2 (Beispiele 1 bis 6) gleicht, und es wird die Beobachtung gemacht, ob Blasen im Inneren der Glasschicht 124 (insbesondere in der Nähe einer Grenzfläche zwischen der Halbleiterbasis und der Glasschicht 124) erzeugt werden oder nicht (vorläufige Evaluation). Dann werden Schichten, die aus Glaszusammensetzungen hergestellt werden, indem die Glaszusammensetzungen der Beispiele 1 bis 8 und der Vergleichsbeispiele 1 bis 4 auf Halbleiterbasen angewendet werden, die eine Größe von 10mm × 10mm haben, und Glasschichten werden ausgebildet, indem die Schichten, die aus den Glaszusammensetzungen hergestellt sind, ausgehärtet werden. Dann wird die Beobachtung gemacht, ob Blasen im Inneren der Glasschichten (insbesondere in der Nähe einer Grenzfläche zwischen der Halbleiterbasis und der Glasschicht) erzeugt werden oder nicht (nachfolgende Evaluation).
  • 11A und 11B sind Ansichten zur Beschreibung von Blasen b, die im Inneren der Glasschicht 124 in der vorläufigen Evaluation erzeugt werden. 11A ist eine Schnittansicht einer Halbleitervorrichtung, wenn keine Blasen b erzeugt werden, während 11B eine Schnittansicht einer Halbleitervorrichtung ist, wenn Blasen b erzeugt werden. 12A und 12B sind Photographien zur Beschreibung von Blasen b, die in der nachfolgenden Evaluation im Inneren der Glasschicht 124 erzeugt werden. 12A ist eine Photographie in vergrößerter Form, die eine Grenzfläche zwischen der Halbleiterbasis und der Glasschicht zeigt, wenn keine Blasen b erzeugt werden, und 12B ist eine Photographie in vergrößerter Form, die eine Grenzfläche zwischen der Halbleiterbasis und der Glasschicht zeigt, wenn Blasen b erzeugt werden. Als Ergebnis des Experiments wurde herausgefunden, dass es eine ausreichende Korrelation zwischen dem Ergebnis der vorläufigen Evaluation und dem Ergebnis der Evaluation der vorliegenden Erfindung gibt. In der nachfolgenden Evaluation wird das Ergebnis „gut“ vergeben, wenn keine Blasen mit einem Durchmesser von 50µm oder mehr im Inneren der Glasschicht erzeugt werden, das Ergebnis „durchschnittlich“ (dt. „ausreichend“) wird vergeben, wenn eine bis zwanzig Blasen mit einem Durchmesser von 50µm oder mehr im Inneren der Glasschicht erzeugt werden, und ein Ergebnis „schlecht“ wird vergeben, wenn 21 oder mehr Blasen mit einem Durchmesser von 50µm oder mehr im Inneren der Glasschicht erzeugt werden.
  • (7) Evaluationsaspekt 7 (Sperrableitstrom)
  • Eine Halbleitervorrichtung (pn-Diode) wird durch ein Verfahren hergestellt, das im Wesentlichen dem Verfahren zur Herstellung einer Halbleitervorrichtung der Ausführungsform 1 (Beispiele 7, 8 und Vergleichsbeispiele 1 bis 4) oder der Ausführungsform 2 (Beispiele 1 bis 6) gleicht, und ein Sperrableitstrom der angefertigten Halbleitervorrichtung wird gemessen. 13A und 13B sind Ansichten, die Sperrableitströme in den Beispielen zeigen. Bei diesen Zeichnungen ist 13A eine Ansicht, die einen Sperrableitstrom in dem Beispiel 3 zeigt, und 13B ist eine Ansicht, die einen Sperrableitstrom in dem Beispiel 8 zeigt. Im Ergebnis liegt, in der harzgekapselten Halbleitervorrichtung des Beispiels 3, bei dem die Glasschicht auf dem Halbleitersubstrat ausgebildet ist, wobei die Isolierschicht dazwischen angeordnet ist, wie in 13A gezeigt ist, ein Sperrableitstrom, wenn eine Sperrvorspannung VR von 600V an die harzgekapselte Halbleitervorrichtung angelegt wird, bei 1 µA oder weniger. Bei der harzgekapselten Halbleitervorrichtung des Beispiels 8, bei dem die Glasschicht direkt auf dem Halbleitersubstrat ausgebildet ist, wie in 13B gezeigt ist, liegt ein Sperrableitstrom, wenn eine Sperrvorspannung VR von 600V an die harzgekapselte Halbleitervorrichtung angelegt wird, bei 10 µA oder weniger. In dem Fall, in dem eine Sperrvorspannung VR von 600V an die harzgekapselte Halbleitervorrichtung angelegt wird, wird das Ergebnis „gut“ vergeben, wenn der Sperrableitstrom 10 µA oder weniger beträgt, und das Ergebnis „schlecht“, wenn der Sperrableitstrom 10 µA übersteigt.
  • (8) Evaluationsaspekt 8 (Widerstand gegenüber Sperrvorspannung bei hoher Temperatur)
  • Eine Halbleitervorrichtung, die durch ein Verfahren hergestellt wird, das im Wesentlichen dem Verfahren zur Herstellung einer Halbleitervorrichtung der Ausführungsform 1 (Beispiele 7, 8 und Vergleichsbeispiele 1 bis 4) oder der Ausführungsform 2 (Beispiele 1 bis 6) gleicht, wird mit einem Harz gegossen, wodurch eine harzgekapselte Halbleitervorrichtung ausgebildet wird, ein Sperrvorspannungs-Test bei hoher Temperatur wird auf die harzgekapselte Halbleitervorrichtung angewendet und ein Widerstand gegenüber einer Sperrvorspannung bei hoher Temperatur wird gemessen. Der Sperrvorspannungs-Test bei hoher Temperatur wird ausgeführt, indem ein Sperrableitstrom für 20 Stunden alle 5 Minuten in einem Zustand gemessen wird, bei dem eine Probe in ein thermostatisches Tauch-Vorspannungsprüfgerät bei hoher Temperatur platziert wird, wobei die Temperaturumgebung auf 175°C festgelegt wird und ein Potential von 600V zwischen der Anode und der Kathode angelegt wird.
  • 14 ist ein Graph, der das Ergebnis des Sperrvorspannungs-Tests bei hoher Temperatur zeigt. In 14 zeigt eine durchgehende Linie eine Sperrvorspannung mit Bezug auf eine Probe an, die mittels der Glaszusammensetzung des Beispiels 4 angefertigt wurde, und eine gestrichelte Linie zeigt eine Sperrvorspannung mit Bezug auf eine Probe an, die mittels der Glaszusammensetzung des Vergleichsbeispiels 1 angefertigt wurde. Wie in 14 gezeigt ist, wird, mit Bezug auf die Probe, die mittels der Glaszusammensetzung des Vergleichsbeispiels 1 angefertigt wurde, der Sperrableitstrom, selbst nachdem der Sperrableitstrom zusammen mit der Temperaturerhöhung erhöht wurde, unmittelbar nachdem der Sperrvorspannungs-Test bei hoher Temperatur gestartet wurde, im Verlauf der Zeit erhöht und der Sperrableitstrom erreicht einen vorbestimmten Sperrableitstrom, nachdem drei Stunden vom Zeitpunkt aus vergangen sind, bei dem der Sperrvorspannungs-Test bei hoher Temperatur gestartet wurde, und somit wird der Sperrvorspannungs-Test bei hoher Temperatur beendet. Im Gegensatz dazu wurde, mit Bezug auf die Probe, die mittels der Glaszusammensetzung des Beispiels 4 angefertigt wurde, herausgefunden, dass der Sperrableitstrom kaum erhöht wird, nachdem der Sperrableitstrom, unmittelbar nachdem der Sperrvorspannungs-Test bei hoher Temperatur gestartet wurde, zusammen mit der Temperaturerhöhung erhöht wurde. Im Ergebnis wird das Ergebnis „gut“ vergeben, wenn der Sperrableitstrom, nachdem der Sperrableitstrom zusammen mit der Temperaturerhöhung erhöht wurde, unmittelbar nachdem der Sperrvorspannungs-Test bei hoher Temperatur gestartet wurde, kaum erhöht wird, wie oben beschrieben ist, und das Ergebnis „schlecht“ wird vergeben, wenn der Sperrableitstrom, selbst nachdem der Sperrableitstrom zusammen mit der Temperaturerhöhung erhöht wurde, unmittelbar nachdem der Sperrvorspannungs-Test bei hoher Temperatur gestartet wurde, mit der Zeit erhöht wird.
  • Evaluationsaspekt 9 (Vorhandensein oder Nicht-Vorhandensein von Diffusion von B aus der Glasschicht)
  • Eine Schicht aus einer Glaszusammensetzung wird auf einer Oberfläche eines n-Halbleitersubstrats (Unreinheitskonzentration: 2,0*1014cm-3) durch ein Elektrophoreseverfahren ausgebildet und danach wird die Schicht aus einer Glaszusammensetzung in einer Nass-Sauerstoff-Atmosphäre bei einer Temperatur von 800°C ausgehärtet, wodurch eine Glasschicht ausgebildet wird. Als Glaszusammensetzungen werden die Glaszusammensetzung des Beispiels 1 und die Glaszusammensetzung des Beispiels 4 verwendet. Dann wird die Glasschicht entfernt, indem Flusssäure verwendet wird, um die Oberfläche des n-Siliziumsubstrats freizulegen. Nachfolgend wird die SRP-Verteilung (engl. „spreading resistance profiler“, Profil des Ausbreitungswiderstands) in der Richtung der Tiefe von der Oberfläche des n-Siliziumsubstrats mittels einer Messvorrichtung des Ausbreitungswiderstands (SSM2000, hergestellt von Semilab Japan K.K.) gemessen und eine Unreinheitskonzentration wird berechnet, gestützt auf den erhaltenen Ausbreitungswiderstand.
  • 15 ist ein Graph, der die Verteilung der Unreinheitskonzentration entlang der Richtung der Tiefe von einer Oberfläche des Siliziumsubstrats zeigt. In 15 zeigt eine durchgehende Linie die Verteilung der Unreinheitskonzentration mit Bezug auf eine Probe an, die mittels der Glaszusammensetzung des Beispiels 1 angefertigt wurde, und eine gestrichelte Linie zeigt die Verteilung der Unreinheitskonzentration mit Bezug auf eine Probe an, die mittels der Glaszusammensetzung des Vergleichsbeispiels 4 angefertigt wurde. Wie in 15 gezeigt ist, wurde herausgefunden, dass in der Probe, die mittels der Glaszusammensetzung des Vergleichsbeispiels 4 angefertigt wurde, eine p-Unreinheitsschicht in der Oberfläche des Siliziumsubstrats bis zu einer Tiefe von 10 nm ausgebildet wird. Das heißt, dass bei der Glaszusammensetzung, die sowohl B (Bor) als auch Erdalkali-Metall enthält, B (Bor) in das Siliziumsubstrat von der Glasschicht während des Aushärtens der Glaszusammensetzung diffundiert. Im Gegensatz dazu wurde herausgefunden, dass bei der Probe, die mittels der Glaszusammensetzung von Beispiel 1 angefertigt wurde, keine p-Unreinheitsschicht in der Oberfläche des Siliziumsubstrats ausgebildet wird. Das heißt, dass bei der Glaszusammensetzung, die kein Erdalkali-Metall enthält, selbst wenn die Glaszusammensetzung B (Bor) enthält, B (Bor) nicht von der Glasschicht in das Siliziumsubstrat während des Aushärtens der Glaszusammensetzung diffundiert. Somit wird das Ergebnis „gut“ vergeben, wenn die Glaszusammensetzung eine Glaszusammensetzung ist, bei der keine Möglichkeit besteht, dass B (Bor) von der Glasschicht in das Siliziumsubstrat während des Aushärtens der Glaszusammensetzung diffundiert, während sie die Glaszusammensetzung ist, die B (Bor) enthält, und das Ergebnis „schlecht“ wird vergeben, wenn die Glaszusammensetzung eine Glaszusammensetzung ist, bei der B (Bor) von der Glasschicht in das Siliziumsubstrat während des Aushärtens der Glaszusammensetzung diffundiert.
  • (10) Zusammenfassende Evaluation
  • Das Ergebnis „gut“ wird vergeben, wenn die Ergebnisse „durchschnittlich“ oder „schlecht“ nicht mit Bezug auf die oben erwähnten Evaluationsaspekte 1 bis 9 vorkommen, und das Ergebnis „schlecht“ wird vergeben, wenn das Ergebnis „durchschnittlich“ oder „schlecht“ mit Bezug auf mindestens einen der entsprechenden Evaluationsaspekte vergeben wurde.
  • 3. Evaluationsergebnis
  • Wie man aus 9 ersehen kann, wurde in allen Vergleichsbeispielen 1 bis 4 das Ergebnis „schlecht“ mit Bezug auf mindestens einen der Evaluationsaspekte vergeben, so dass das Ergebnis „schlecht“ mit Bezug auf die zusammenfassende Evaluation vergeben wurde. Das heißt, dass in dem Vergleichsbeispiel 1 das Ergebnis „schlecht“ mit Bezug auf die Evaluationsaspekte 1, 4, 8 vergeben wurde. In dem Vergleichsbeispiel 2 wurde das Ergebnis „schlecht“ mit Bezug auf die Evaluationsaspekte 3, 4 vergeben. In dem Vergleichsbeispiel 3 wurde das Ergebnis „schlecht“ mit Bezug auf den Evaluationsaspekt 6 vergeben. In dem Vergleichsbeispiel 4 wurde das Ergebnis „schlecht“ mit Bezug auf die Evaluationsaspekte 4, 7, 9 vergeben.
  • Im Gegensatz dazu wurden in allen Glaszusammensetzungen gemäß den Beispielen 1 bis 8 das Ergebnis „gut“ mit Bezug auf alle Evaluationsaspekte (Evaluationsaspekte 1 bis 9) vergeben. Im Ergebnis wurde herausgefunden, dass mit Bezug auf alle Glaszusammensetzungen gemäß den Beispielen 1 bis 8 es möglich ist, eine harzgekapselte Halbleitervorrichtung herzustellen, die einen höheren Widerstand gegenüber Sperrvorspannung bei hoher Temperatur als die herkömmliche harzgekapselte Halbleitervorrichtung aufweist. Es wurde herausgefunden, dass es möglich ist, eine harzgekapselte Halbleitervorrichtung herzustellen, die alle folgenden Bedingungen (a) bis (g) erfüllt, das heißt, die Bedingung (a), dass die Glaszusammensetzung bei einer geeigneten Temperatur (beispielsweise 900°C oder weniger) ausgehärtet werden kann, die Bedingung (b), dass die Glaszusammensetzung Chemikalien widersteht (sowohl Königswasser als auch Plattierflüssigkeit), die Bedingung (c), dass die Glaszusammensetzung einen linearen Expansionskoeffizienten hat, der nahe an dem linearen Expansionskoeffizienten von Silizium liegt (insbesondere einen durchschnittlichen linearen Expansionskoeffizienten in einem Temperaturbereich von 50°C bis 550°C, der nahe bei einem linearen Expansionskoeffizienten von Silizium liegt), die Bedingung (d), dass die Glaszusammensetzung im Vorgang der Vitrifizierung nicht kristallisiert, die Bedingung (e), dass die Glaszusammensetzung die Erzeugung von Blasen unterdrücken kann, die von einer Grenzfläche zwischen der Glaszusammensetzung und der Halbleiterbasis während des Aushärtens der Schicht, die aus der Glaszusammensetzung hergestellt ist, auftreten können, und die Verschlechterung der Durchschlagspannungs-Charakteristik in Sperrrichtung der Halbleitervorrichtung unterdrücken kann, die Bedingung (f), dass im Ergebnis eine zusätzliche Menge von NiO (Nickeloxid) auf 2,0 Mol-% oder weniger gedrückt wird, die Bedingung (g), dass der Sperrableitstrom niedrig ist, und die Bedingung (h), dass B (Bor) nicht in von der Glasschicht in das Siliziumsubstrat während des Aushärtens der Glaszusammensetzung zum Schutz eines Halbleiterübergangs diffundiert, während die Glaszusammensetzung zum Schutz eines Halbleiterübergangs verwendet wird, die B (Bor) enthält.
  • Es wurde aus einem anderen Experimenten herausgefunden, dass wenn harzgekapselte Halbleitervorrichtungen durch das Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 2 mittels der Glaszusammensetzungen der Beispiele 1 bis 6 angefertigt werden, es möglich ist, harzgekapselte Halbleitervorrichtungen mit einer niedrigeren Sperrvorspannung herzustellen als die harzgekapselten Halbleitervorrichtungen, die durch das Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung der Ausführungsform 1 mittels der Glaszusammensetzungen der Beispiele 7 und 8 unter breiten Aushärtebedingungen hergestellt werden.
  • Es wurde auch aus einem anderen Experimenten herausgefunden, dass die Glaszusammensetzungen gemäß den Beispielen 1 bis 6 Glaszusammensetzungen sind, bei denen kaum Blasen an einer Grenzfläche zwischen einem Siliziumsubstrat und einer Glasschicht in dem Schritt des Ausbildens der Glasschicht erzeugt werden, indem eine Schicht, die aus Glaszusammensetzung hergestellt ist, ausgehärtet wird, verglichen mit den Glaszusammensetzungen der Beispiele 7 und 8.
  • [Vorläufiges Experiment]
  • Beim Ermitteln der Glaszusammensetzungen der oben erwähnten Beispiele 1 bis 8 wird ein vorläufiges Experiment in 18 Stufen ausgeführt und das Ermitteln wird ausgeführt, gestützt auf die Ergebnisse dieses Experiments. 16 ist eine Tabelle, die die Zusammensetzungen und die Ergebnisse des Experiments in 18 Stufen zeigt. Die folgenden Befunde (1) bis (4) wurden aus 16 herausgefunden.
  • (1) Vom Gesichtspunkt der Schwierigkeiten mit der Kristallisation im Vorgang der Vitrifizierung wurde herausgefunden, dass es die folgenden Tendenzen gibt, das heißt, die Tendenz, dass je kleiner ein Gesamtgehalt des SiO2-Gehalts und des B2O3-Gehalts ist, desto schwieriger die Kristallisation wird, die Tendenz, dass je größer der Al2O3-Gehalt ist, desto schwieriger die Kristallisation wird, die Tendenz, dass je kleiner der ZnO-Gehalt ist, desto schwieriger die Kristallisation wird und die Tendenz, dass je größer der Gehalt an Oxiden von Erdalkali-Metallen ist, desto schwieriger die Kristallisation wird.
  • (2) Von dem Gesichtspunkt eines durchschnittlichen linearen Expansionskoeffizienten α in einem Temperaturbereich von 50°C bis 550°C wird erwogen, dass eine Tendenz besteht, dass je größer ein Gesamtgehalt des SiO2-Gehalts und den B2O3-Gehalts ist, desto kleiner der durchschnittliche lineare Expansionskoeffizient α wird, und eine Tendenz, dass je größer der Al2O3-Gehalts ist, desto kleiner der durchschnittliche lineare Expansionskoeffizient α wird. Hier wurde, mit Bezug auf den ZnO-Gehalt, herausgefunden, dass je größer der ZnO-Gehalt ist, desto kleiner der durchschnittliche lineare Expansionskoeffizient α wird. Dies liegt jedoch daran, dass der durchschnittliche lineare Expansionskoeffizient α aufgrund der Kristallisation klein wird, und daher wird erwogen, dass je kleiner der ZnO-Gehalt ist, desto mehr die Vitrifizierung verbessert wird.
  • (3) Vom Gesichtspunkt einer Glas-Übergangstemperatur Tg wurde herausgefunden, dass es die folgenden Tendenzen gibt, das heißt, die Tendenz, dass je kleiner der Gesamtgehalt des SiO2-Gehalts und den B2O3-Gehalts ist, desto kleiner die Glas-Übergangstemperatur Tg wird, die Tendenz, dass je größer das Gehaltsverhältnis des B2O3-Gehalts zu dem SiO2-Gehalt ist, desto niedriger die Glas-Übergangstemperatur Tg wird, die Tendenz, dass je kleiner der Al2O3-Gehalt ist, desto niedriger die Glas-Übergangstemperatur Tg wird, und die Tendenz, dass je größer der ZnO-Gehalt ist, desto niedriger die Glas-Übergangstemperatur Tg wird.
  • Vom Gesichtspunkt der Fließgrenze (Erweichungstemperatur) Ts wurde herausgefunden, dass es die folgenden Tendenzen gibt, das heißt, die Tendenz, dass je kleiner der Gesamtgehalt des SiO2-Gehalts und des B2O3-Gehalts ist, desto niedriger die Fließgrenze Ts wird, die Tendenz, dass je größer das Gehaltsverhältnis des B2O3-Gehalts zu dem SiO2-Gehalt ist, desto niedriger die Fließgrenze Ts wird, und die Tendenz, dass je größer der BaO-Gehalt ist, desto niedriger die Fließgrenze Ts wird.
  • Die folgenden Modifikationen sind beispielsweise vorstellbar.
  • (1) In den oben erwähnten Ausführungsformen 1 und 2 wird das Mesa-Halbleiterelement verwendet, das aus einer Diode (pn-Diode) besteht. Es kann beispielsweise ein Mesa-Halbleiterelement verwendet werden, das aus einem Thyristor besteht. Weiter ist, neben dem Mesa-Halbleiterelement, das aus einem Thyristor besteht, die vorliegende Erfindung auch auf Halbleitervorrichtungen im Allgemeinen anwendbar, bei denen ein pn-Übergang freiliegt (beispielsweise ein Power-MOSFET, ein IGBT und Ähnliches).
  • 17 ist eine Ansicht zur Beschreibung eines Mesa-Halbleiterelements 200 einer Modifikation.
  • Eine harzgekapselte Halbleitervorrichtung 14 der Modifikation (in den Zeichnungen nicht gezeigt) hat grundsätzlich die gleiche Struktur wie die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1. Die harzgekapselte Halbleitervorrichtung 14 der Modifikation unterscheidet sich jedoch von der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1 mit Bezug auf den Punkt, dass die harzgekapselte Halbleitervorrichtung 14 ein Mesa-Halbleiterelement verwendet, das aus einem Thyristor besteht.
  • Das heißt, dass die harzgekapselte Halbleitervorrichtung 14 der Modifikation Folgendes umfasst: ein Mesa-Halbleiterelement 200, das eine Mesa-Halbleiterbasis umfasst, die einen freiliegenden Abschnitt eines pn-Übergangs in einem äußeren abgeschrägten Randbereich aufweist, der einen Mesa-Bereich umgibt, und eine Glasschicht 224, die zumindest den äußeren abgeschrägten Randbereich bedeckt; und ein Gussharz, das das Mesa-Halbleiterelement 200 kapselt, wobei das Mesa-Halbleiterelement 200 eine Glasschicht als die Glasschicht 224 umfasst, die im Wesentlichen kein Pb enthält.
  • Das Mesa-Halbleiterelement 200 der Modifikation ist aus einem Thyristor ausgebildet. Wie in 17 gezeigt ist, umfasst das Mesa-Halbleiterelement 200 Folgendes: eine n--Halbleiterschicht 210; eine erste p+-Halbleiterschicht 212, die in einem Zustand angeordnet ist, bei dem die erste p+-Halbleiterschicht 212 in Kontakt mit der n--Halbleiterschicht 210 gebracht ist; eine zweite p+-Halbleiterschicht 214, die in einem Zustand angeordnet ist, bei dem die zweite p+-Halbleiterschicht 214 in Kontakt mit der n--Halbleiterschicht 210 gebracht ist; einen n+-Halbleiterbereich 216, der auf einer Oberfläche der zweiten p+-Halbleiterschicht 214 ausgebildet ist; eine Anode 234, die mit der ersten p+-Halbleiterschicht 212 verbunden ist; eine Kathode 236, die mit dem n+-Halbleiterbereich 216 verbunden ist, und eine Gate-Elektrode 238, die mit der zweiten p+-Halbleiterschicht 214 verbunden ist.
  • Wie oben beschrieben ist, unterscheidet sich die harzgekapselte Halbleitervorrichtung 14 der Modifikation von der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1 mit Bezug auf den Punkt, dass die harzgekapselte Halbleitervorrichtung 14 das Mesa-Halbleiterelement verwendet, das aus einem Thyristor gebildet wird. Auf die gleiche Weise wie die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1 umfasst das Mesa-Halbleiterelement jedoch eine Glasschicht, die aus bleifreiem Glas (Glas, das kein Pb enthält) mit einer niedrigeren Dielektrizitätskonstante hergestellt ist als bleihaltiges Glas als Glasschicht. Somit kann die harzgekapselte Halbleitervorrichtung der Modifikation einen höheren Widerstand gegenüber einer Sperrvorspannung bei hoher Temperatur erhalten als die herkömmliche harzgekapselte Halbleitervorrichtung, genau wie die harzgekapselte Halbleitervorrichtung 10 der Ausführungsform 1, obwohl die harzgekapselte Halbleitervorrichtung der Modifikation diejenige Struktur aufweist, bei der das Mesa-Halbleiterelement in der gleichen Weise wie die herkömmliche harzgekapselte Halbleitervorrichtung mit einem Harz gegossen wird. Das heißt, dass die harzgekapselte Halbleitervorrichtung 14 der Modifikation diejenige harzgekapselte Halbleitervorrichtung ist, die einen höheren Widerstand gegenüber einer Sperrvorspannung bei hoher Temperatur aufweist als die herkömmliche harzgekapselte Halbleitervorrichtung, während sie diejenige harzgekapselte Halbleitervorrichtung ist, die hergestellt wird, indem das Mesa-Halbleiterelement mit einem Harz gegossen wird.
  • Gemäß der harzgekapselten Halbleitervorrichtung 14 der Modifikation wird die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie oben beschrieben festgelegt ist. Somit ist es möglich, auf die gleiche Weise wie bei der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1, einen durchschnittlichen linearen Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C auf einen linearen Expansionskoeffizient festzulegen (beispielsweise 3,33*10-6 bis 4,13* 10-6), der in der Nähe des linearen Expansionskoeffizienten von Silizium liegt. Daher kann die Verkrümmung eines Wafers in einem Schritt extrem klein gehalten werden und somit kann eine harzgekapselte Halbleitervorrichtung mit einer exzellenten Durchschlagspannungs-Charakteristik in Vorwärtsrichtung mittels eines dünnen Wafers hergestellt werden und zugleich kann eine harzgekapselte Halbleitervorrichtung mit einer exzellenten Durchschlagspannungs-Charakteristik in Sperrrichtung hergestellt werden, indem die Dicke der Glasschicht vergrößert wird.
  • Gemäß der harzgekapselten Halbleitervorrichtung 14 der Modifikation wird die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, wobei der Gehalt der entsprechenden Komponenten wie oben beschrieben festgelegt ist. Somit kann, auf die gleiche Weise wie bei der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1, die Glasschicht bei einer relativ niedrigen Temperatur ausgehärtet werden und somit wird im Schritt des Aushärtens der Glasschicht kaum Kristallisierung erzeugt. Zudem kann, aufgrund dieses vorteilhaften Effekts, eine harzgekapselte Halbleitervorrichtung mit niedrigem Sperrableitstrom und schließlich hohem Widerstand gegenüber Sperrvorspannung bei hoher Temperatur in einer stabilen Weise hergestellt werden.
  • Gemäß der harzgekapselten Halbleitervorrichtung 14 der Modifikation wird die Glasschicht ausgebildet, indem die Schicht ausgehärtet wird, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, die keine der Komponenten des Rohmaterials als Füllmaterial enthält. Somit kann, in der gleichen Weise wie bei der harzgekapselten Halbleitervorrichtung 10 der Ausführungsform 1, die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, gleichmäßig zum Zeitpunkt des Ausbildens der die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so ausgebildet werden, dass die Schicht die Innenflächen des Grabens bedeckt.
  • (2) In der oben erwähnten Ausführungsform 2 wird eine Isolierschicht durch ein thermisches Oxidationsverfahren mittels trockenem Sauerstoff (DryO2) ausgebildet. Die vorliegende Erfindung ist jedoch nicht auf eine solche Isolierschicht eingeschränkt. Eine Isolierschicht kann beispielsweise durch ein thermisches Oxidationsverfahren mittels trockenem Sauerstoff und Stickstoff (DryO2 + N2) ausgebildet werden, eine Isolierschicht kann durch ein thermisches Oxidationsverfahren mittels nassem Sauerstoff (WetO2) ausgebildet werden oder eine Isolierschicht kann durch ein thermisches Oxidationsverfahren mittels nassem Sauerstoff und Stickstoff (WetO2 + N2) ausgebildet werden. Weiter kann eine Isolierschicht, die aus einem Siliziumoxid-Film ausgebildet ist, durch CVD ausgebildet werden. Darüber hinaus kann eine Isolierschicht, die aus einem Film ausgebildet ist, der sich von einem Siliziumoxid-Film unterscheidet (beispielsweise eine Isolierschicht, die aus einem Siliziumnitrid-Film ausgebildet ist), ausgebildet werden.
  • (3) In den oben erwähnten entsprechenden Ausführungsformen wird eine Photomaske als Maske beim Ätzen des Oxidfilms 116b verwendet. Die vorliegende Erfindung ist jedoch nicht auf eine Photomaske beschränkt. Es kann beispielsweise ein pechbasierter Glas-Schutzfilm verwendet werden.
  • (4) In den oben erwähnten Ausführungsformen wird die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, durch ein Elektrophoreseverfahren ausgebildet. Die vorliegende Erfindung ist jedoch nicht auf ein solches Verfahren beschränkt. Die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, kann beispielsweise durch ein Rotationsbeschichtungsverfahren, ein Siebdruckverfahren, ein Rakel-Verfahren oder andere Verfahren zum Ausbilden einer Glasschicht ausgebildet werden. In diesem Fall ist es, als Glaszusammensetzung zum Schutz eines Halbleiterübergangs, vorzuziehen, eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs zu verwenden, die erhalten wird, indem ein organisches Bindemittel zu der Glaszusammensetzung zum Schutz eines Halbleiterübergangs, die in der Ausführungsform 1 verwendet wird, hinzugefügt wird.
  • (5) Bei der Halbleitervorrichtung und dem Verfahren zur Herstellung der Halbleitervorrichtung der vorliegenden Erfindung ist es vorzuziehen, die Glaszusammensetzung zu verwenden, die im Vorgang des Aushärtens der Schicht aus Glaszusammensetzung kaum kristallisiert. Durch die Verwendung einer solchen Glaszusammensetzung ist es möglich, eine Halbleitervorrichtung mit einem niedrigen Sperrableitstrom in einer stabilen Weise herzustellen. In dieser Hinsicht unterscheidet sich die vorliegende Erfindung von der Technik, die in JP S63- 117 929 A offenbart ist, wo die Glaszusammensetzung in einen Glas-Keramik-Körper umgewandelt wird, der ein hohes Maß an Kristallinität beim Vorgang des Aushärtens einer Glasschicht aufweist.
  • (6) Bei der Halbleitervorrichtung und dem Verfahren zur Herstellung der Halbleitervorrichtung der vorliegenden Erfindung ist es vorzuziehen, ein Rohmaterial zu verwenden, das im Wesentlichen kein Bi enthält. Durch die Verwendung eines solchen Rohmaterials wird die Glasschicht im Vorgang des Aushärtens der Glasschicht kaum kristallisiert, so dass eine Halbleitervorrichtung mit einem niedrigen Sperrableitstrom in einer stabilen Weise hergestellt werden kann. In dieser Hinsicht unterscheidet sich die vorliegende Erfindung von der Technik, die in JP 2005 - 525 287 A offenbart ist, wo ein Rohmaterial, das Bi enthält, verwendet wird.
  • (7) Bei der Halbleitervorrichtung und dem Verfahren zur Herstellung der Halbleitervorrichtung der vorliegenden Erfindung ist es vorzuziehen, ein Rohmaterial zu verwenden, das im Wesentlichen kein Cu enthält. Durch die Verwendung eines solchen Rohmaterials wird die Glasschicht im Vorgang des Aushärtens der Schicht aus Glaszusammensetzung kaum kristallisiert. Zudem ist es möglich, durch die Verwendung eines solchen Rohmaterials eine Halbleitervorrichtung mit einem niedrigen Sperrableitstrom in einer stabilen Weise herzustellen. In dieser Hinsicht unterscheidet sich die vorliegende Erfindung von der Technik, die in JP 2001 - 287 984 A offenbart ist, wo ein Rohmaterial, das Cu enthält, verwendet wird.
  • (8) Bei der Halbleitervorrichtung und dem Verfahren zur Herstellung der Halbleitervorrichtung der vorliegenden Erfindung ist es vorzuziehen, ein Rohmaterial zu verwenden, das im Wesentlichen weder Li noch Pb enthält. In dieser Hinsicht unterscheidet sich die vorliegende Erfindung von der Technik, die in JP 2002 - 016 272 A offenbart ist, wo ein Rohmaterial, das Li und Pb enthält, verwendet wird.
  • Patentliteratur JP S53- 36463 A offenbart eine Technik, bei der zinkbasiertes Glas (Glas, das den höchsten Zinkoxidgehalt unter Gläsern zeigt, die Zinkoxid enthalten) als die Glasschicht zur Passivierung verwendet wird. Zinkbasiertes Glas hat jedoch einen niedrigen Widerstand gegenüber Chemikalien (siehe Vergleichsbeispiel 2 einer Ausführungsform der oben erwähnten Patentliteratur JP S53- 36 463 A ) und daher kann nicht einfach zinkbasiertes Glas in der vorliegenden Erfindung verwendet werden.
  • (10) Bei der Halbleitervorrichtung und dem Verfahren zur Herstellung der Halbleitervorrichtung der vorliegenden Erfindung ist es vorzuziehen, ein Rohmaterial zu verwenden, das im Wesentlichen kein P enthält. Durch die Verwendung eines solchen Rohmaterials ist es möglich, die Diffusion von P (Phosphor) von der Glasschicht in die Halbleiterbasis im Vorgang des Aushärtens der Schicht aus Glaszusammensetzung zu verhindern, und somit kann eine sehr zuverlässige Halbleitervorrichtung hergestellt werden.
  • [Erklärung der Bezugszeichen]
    • 10
    Harzgekapselte Halbleitervorrichtung
    20
    IC-Träger
    21, 22
    Anschlussdraht
    23
    Grundplatte
    30
    Al-Draht
    40
    Harz
    100, 102, 200
    Mesa-Halbleiterelement
    110, 910
    n--Halbleiterschicht
    112, 912
    p+-Halbleiterschicht
    114, 914
    n+-Diffusionsschicht
    116, 118, 916, 918
    Oxidfilm
    120, 920
    Graben
    121
    Isolierfilm
    124, 924
    Glasschicht
    126, 926
    Photoresist
    130, 930
    Position, an der ein Ni-Plattier-Elektrodenfilm ausgebildet werden soll
    132, 932
    Bereich mit aufgerauter Oberfläche
    134, 234, 934
    Anodenschicht
    136, 236, 936
    Kathodenschicht
    210
    n--Halbleiterschicht
    212
    erste p+-Halbleiterschicht
    214
    zweite p+-Halbleiterschicht
    216
    n+-Halbleiterbereich
    238
    Gate-Elektrodenschicht

Claims (11)

  1. Harzgekapselte Halbleitervorrichtung, die Folgendes umfasst: ein Mesa-Halbleiterelement, das eine Mesa-Halbleiterbasis mit einem freiliegenden Abschnitt eines pn-Übergangs in einem äußeren abgeschrägten Randbereich umfasst, der der einen Mesa-Bereich umgibt, und eine Glasschicht, die zumindest den äußeren abgeschrägten Randbereich umgibt; und ein Gussharz, das das Mesa-Halbleiterelement kapselt, wobei die Glasschicht aus einer Schicht ausgebildet ist, die aus einer Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so dass die Schicht den äußeren abgeschrägten Randbereich bedeckt, und nachfolgend ausgehärtet ist, wobei die Glaszusammensetzung zum Schutz eines Halbleiterübergangs aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen sind, das durch Schmelzen eines Rohmaterials erhalten ist, das zumindest SiO2, Al2O3, B2O3, ZnO, NiO und mindestens zwei Oxide von Erdalkali-Metallen aufweist, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, und kein Pb, As, Sb, Li, Na und K und keine der Komponenten des Rohmaterials als Füllmaterial aufweist, wobei der Gehalt der entsprechenden Komponenten wie folgt festgelegt ist: der Gehalt von SiO2: 49,5 Mol-% bis 64,3 Mol-%; der Gehalt von Al2O3: 3,7 Mol-% bis 14,8 Mol-%; der Gehalt von B2O3: 8,4 Mol-% bis 17,9 Mol-%; der Gehalt von ZnO: 3,9 Mol-% bis 14,2 Mol-%; und der Gehalt von Oxiden von Erdalkali-Metallen: 7,4 Mol-% bis 12,9 Mol-%.
  2. Harzgekapselte Halbleitervorrichtung nach Anspruch 1, wobei die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist, bei der ein durchschnittlicher linearer Expansionskoeffizient in einem Temperaturbereich von 50°C bis 550°C der Glaszusammensetzung zum Schutz eines Halbleiterübergangs in einen Bereich von 3,33*10-6 bis 4,13*10-6 fällt.
  3. Harzgekapselte Halbleitervorrichtung nach Anspruch 2, wobei die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist, bei der der Gesamtgehalt des SiO2-Gehalts und des B2O3-Gehalts in einen Bereich von 65 Mol-% bis 75 Mol-% fällt.
  4. Harzgekapselte Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Rohmaterial kein P enthält.
  5. Harzgekapselte Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei das Rohmaterial kein Bi enthält.
  6. Harzgekapselte Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Glasschicht ausgebildet wird, indem eine Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, bei einer Temperatur von 900°C oder weniger ausgehärtet wird.
  7. Harzgekapselte Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der äußere abgeschrägte Randbereich direkt durch die Glasschicht bedeckt ist.
  8. Harzgekapselte Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der äußere abgeschrägte Randbereich durch die Glasschicht bedeckt ist, wobei eine Isolierschicht zwischen dem äußeren abgeschrägten Randbereich und der Glasschicht angeordnet ist.
  9. Harzgekapselte Halbleitervorrichtung nach Anspruch 8, wobei die Glaszusammensetzung zum Schutz eines Halbleiterübergangs eine Glaszusammensetzung zum Schutz eines Halbleiterübergangs ist, die kein multivalentes Element als Entschäumungsmittel enthält.
  10. Harzgekapselte Halbleitervorrichtung nach Anspruch 9, wobei das multivalente Element V, Mn, Sn, Ce, Nb und Ta enthält.
  11. Verfahren zur Herstellung einer harzgekapselten Halbleitervorrichtung, wobei das Verfahren, in der folgenden Reihenfolge, die folgenden Schritte umfasst: Anfertigen eines Halbleitersubstrats, das mit einem pn-Übergang parallel zu einer Hauptfläche vorgesehen ist; Ausbilden eines Grabens von einer Oberfläche des Halbleitersubstrats mit einer Tiefe, die den pn-Übergang übersteigt; Ausbilden einer Glasschicht, indem eine Glasschicht ausgebildet wird, die aus einer Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, so dass die Schicht zumindest eine Innenfläche des Grabens bedeckt, und nachfolgend, indem die Schicht, die aus der Glaszusammensetzung zum Schutz eines Halbleiterübergangs hergestellt ist, ausgehärtet wird; Anfertigen eines Mesa-Halbleiterelements, indem das Halbleitersubstrat entlang des Grabens geschnitten wird; und Kapseln des Mesa-Halbleiterelements mit einem Gussharz, wobei die Glaszusammensetzung zum Schutz eines Halbleiterübergangs aus feinen Glaspartikeln hergestellt ist, die aus einem Material in einem geschmolzenen Zustand gewonnen werden, das erhalten wird, indem ein Rohmaterial geschmolzen wird, das zumindest SiO2, Al2O3, B2O3, ZnO, NiO und mindestens zwei Oxide von Erdalkali-Metallen umfasst, die aus einer Gruppe ausgewählt sind, die aus CaO, BaO und MgO besteht, und kein Pb, As, Sb, Li, Na und K umfasst und keine der Komponenten des Rohmaterials als Füllmaterial umfasst, wobei der Gehalt der entsprechenden Komponenten wie folgt festgelegt ist: der Gehalt von SiO2: 49,5 Mol-% bis 64,3 Mol-%; der Gehalt von Al2O3: 3,7 Mol-% bis 14,8 Mol-%; der Gehalt von B2O3: 8,4 Mol-% bis 17,9 Mol-%; der Gehalt von ZnO: 3,9 Mol-% bis 14,2 Mol-%; und der Gehalt von Oxiden von Erdalkali-Metallen: 7,4 Mol-% to 12,9 Mol-%.
DE112013002390.3T 2012-05-08 2013-04-16 Harzgekapselte Halbleitervorrichtung und Verfahren zu ihrer Herstellung Active DE112013002390B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2012/061776 WO2013168236A1 (ja) 2012-05-08 2012-05-08 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP2012-061776 2012-05-08
PCT/JP2013/061332 WO2013168521A1 (ja) 2012-05-08 2013-04-16 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE112013002390T5 DE112013002390T5 (de) 2015-01-22
DE112013002390B4 true DE112013002390B4 (de) 2023-11-09

Family

ID=49550321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013002390.3T Active DE112013002390B4 (de) 2012-05-08 2013-04-16 Harzgekapselte Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Country Status (6)

Country Link
US (2) US9570408B2 (de)
EP (1) EP2858098B1 (de)
JP (1) JP5827397B2 (de)
CN (2) CN104025267B (de)
DE (1) DE112013002390B4 (de)
WO (2) WO2013168236A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4927237B1 (ja) 2011-05-26 2012-05-09 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2013168238A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5827398B2 (ja) * 2012-05-08 2015-12-02 新電元工業株式会社 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
JP7218531B2 (ja) * 2018-10-04 2023-02-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7185181B2 (ja) * 2018-10-04 2022-12-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7216323B2 (ja) * 2019-01-29 2023-02-01 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JPWO2021149633A1 (de) * 2020-01-21 2021-07-29
CN113921588A (zh) * 2021-09-01 2022-01-11 格力电器（合肥）有限公司 半导体器件及其制备方法
WO2024004711A1 (ja) * 2022-06-29 2024-01-04 日本電気硝子株式会社 半導体素子被覆用ガラス、半導体素子被覆用材料、及び半導体素子被覆用焼結体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047369A (en) 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
JPH10116828A (ja) 1996-10-14 1998-05-06 Hitachi Ltd ガラス被覆半導体装置及びその製造方法
JPH10294473A (ja) 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法
US20090109654A1 (en) 2006-05-16 2009-04-30 Joerg Hinrich Fechner Backlight system with ir absorption properties

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3355291A (en) * 1963-10-08 1967-11-28 Texas Instruments Inc Application of glass to semiconductor devices
US3392312A (en) * 1963-11-06 1968-07-09 Carman Lab Inc Glass encapsulated electronic devices
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
US4199364A (en) * 1978-11-06 1980-04-22 Ppg Industries, Inc. Glass composition
JPS5571646A (en) * 1978-11-24 1980-05-29 Hitachi Ltd Glass composition
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPS5855345A (ja) * 1981-09-30 1983-04-01 Hitachi Ltd 半導体装置用ガラス組成物
US5298330A (en) 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
JPH01186629A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd メサ型半導体素子の製造方法
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US6171987B1 (en) * 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
JP2002190553A (ja) * 2000-12-21 2002-07-05 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法
JP2003267750A (ja) * 2002-03-15 2003-09-25 Nihon Yamamura Glass Co Ltd 抵抗体被覆用ガラス組成物
US7740899B2 (en) 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
US7544970B2 (en) * 2003-08-22 2009-06-09 The Kansai Electric Power Co., Inc. Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device
JP4736342B2 (ja) 2004-04-09 2011-07-27 株式会社村田製作所 ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
DE102005031658B4 (de) * 2005-07-05 2011-12-08 Schott Ag Bleifreies Glas für elektronische Bauelemente
US20070154713A1 (en) * 2005-12-30 2007-07-05 3M Innovative Properties Company Ceramic cutting tools and cutting tool inserts, and methods of making the same
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
US20120132282A1 (en) * 2010-11-30 2012-05-31 Bruce Gardiner Aitken Alkali-free high strain point glass
JP5526656B2 (ja) 2009-08-25 2014-06-18 株式会社Ｉｈｉ 防護装置及び燃焼試験設備
JP2011060857A (ja) * 2009-09-07 2011-03-24 Hitachi Maxell Ltd 集光型光発電モジュール及び集光型光発電モジュールの製造方法
JP5565747B2 (ja) * 2010-01-28 2014-08-06 日本電気硝子株式会社 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料
TW201143152A (en) * 2010-03-31 2011-12-01 Asahi Glass Co Ltd Substrate for light-emitting element and light-emitting device employing it
JP5855345B2 (ja) 2011-03-22 2016-02-09 エア・ウォーター株式会社 タンパク質の低分子化方法
JP5655140B2 (ja) * 2011-05-23 2015-01-14 新電元工業株式会社 半導体装置の製造方法及び半導体装置
WO2012160962A1 (ja) 2011-05-23 2012-11-29 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP4927237B1 (ja) * 2011-05-26 2012-05-09 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
CN103748667B (zh) * 2011-08-29 2016-09-14 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
JP5571646B2 (ja) 2011-11-16 2014-08-13 日機装株式会社 半導体パッケージ用基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047369A (en) 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
JPH10116828A (ja) 1996-10-14 1998-05-06 Hitachi Ltd ガラス被覆半導体装置及びその製造方法
JPH10294473A (ja) 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法
US20090109654A1 (en) 2006-05-16 2009-04-30 Joerg Hinrich Fechner Backlight system with ir absorption properties

Also Published As

Publication number Publication date
DE112013002390T5 (de) 2015-01-22
WO2013168236A1 (ja) 2013-11-14
US20140361416A1 (en) 2014-12-11
JPWO2013168236A1 (ja) 2015-12-24
EP2858098B1 (de) 2020-12-02
US9455231B2 (en) 2016-09-27
JP5827397B2 (ja) 2015-12-02
CN104025267A (zh) 2014-09-03
EP2858098A4 (de) 2016-01-27
CN104025267B (zh) 2017-02-15
CN103890935B (zh) 2016-10-26
US20140361446A1 (en) 2014-12-11
EP2858098A1 (de) 2015-04-08
US9570408B2 (en) 2017-02-14
CN103890935A (zh) 2014-06-25
WO2013168521A1 (ja) 2013-11-14

Similar Documents

Publication Publication Date Title
DE112013002390B4 (de) Harzgekapselte Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012003178B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102013203528B4 (de) Siliziumcarbid-Halbleiter-Herstellungsverfahren
DE102007026365B4 (de) Halbleitervorrichtungen und Modul und Verfahren zur Herstellung derselben
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9698069B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
DE102014005735B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112014005031B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Vorrichtung zur Herstellung einer Glasschicht
DE19605633A1 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
US20130154064A1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
DE112012002603T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013007745B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102018105462A1 (de) Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält
US9099483B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
DE1764180A1 (de) Verfahren zur oertlichen Steuerung der Ladungstraeger-Lebensdauer in Halbleiterbauelementen und integrierten Schaltungen mit PN-UEbergaengen
US10707302B2 (en) Semiconductor device manufacturing method and semiconductor device
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE19709764B4 (de) Halbleitervorrichtung mit Elektrode aus Aluminium und feinkörnigem Silizium und ihr Herstellungsverfahren
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0224373B2 (de)
DE2211170A1 (de) Elektronische Schaltvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division