DE19605633A1 - Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik - Google Patents
Verfahren zur Herstellung von Dioden mit verbesserter DurchbruchspannungscharakteristikInfo
- Publication number
- DE19605633A1 DE19605633A1 DE19605633A DE19605633A DE19605633A1 DE 19605633 A1 DE19605633 A1 DE 19605633A1 DE 19605633 A DE19605633 A DE 19605633A DE 19605633 A DE19605633 A DE 19605633A DE 19605633 A1 DE19605633 A1 DE 19605633A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide
- substrate
- impurities
- low
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 32
- 238000005530 etching Methods 0.000 title claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 57
- 230000015556 catabolic process Effects 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 239000011521 glass Substances 0.000 claims abstract description 3
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 claims abstract 17
- 238000002513 implantation Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000009987 spinning Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 2
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 18
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000007654 immersion Methods 0.000 abstract 1
- 230000007704 transition Effects 0.000 description 18
- 230000005684 electric field Effects 0.000 description 15
- 238000009826 distribution Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Description
Die vorliegende Erfindung betrifft das Gebiet der Verfah
ren zur Herstellung von Dioden und insbesondere ein
Diodenherstellungsverfahren, das dazu führt, daß in den
damit hergestellten Dioden das maximale elektrische Feld
reduziert wird, wodurch die Durchbruchspannungscharakte
ristik verbessert wird.
Im allgemeinen ist eine Halbleiterdiode, die gewöhnlich
eine durch einen P-N-Übergang gebildete Sperr
schichtstruktur aufweist, ein Element, durch das nur in
einer einzigen, konstanten Richtung ein durch eine diese
Diode enthaltende elektrische Schaltung fließender elek
trischer Strom ohne Hemmung fließen kann. Diese P-N-Sperrschichtstruktur
umfaßt einen P-Halbleiter und einen
N-Halbleiter, zwischen denen ein Oberflächenkontakt
vorhanden ist. Dem durchschnittlichen Fachmann ist weit
gehend bekannt, daß eine Diode der obenbeschriebenen Art
eine Durchlaß- und eine Sperrspannungscharakteristik
besitzt. Wenn in der Sperrspannungscharakteristik eine an
die Diode angelegte Sperrspannung allmählich erhöht wird,
ist der Strom durch die Diode bis zu einer physikalisch
vorgegebenen Spannung sehr gering. In diesem Fall er
reicht die Sperrspannung eine kritische Spannung, ober
halb derer der Strom plötzlich ansteigt. Die Spannung zu
diesem Zeitpunkt wird Durchbruchspannung genannt. Die
Durchbruchspannung zerstört das Bauelement grundsätzlich
nicht, es sind jedoch im Stand der Technik immer wieder
Untersuchungen hinsichtlich der Begrenzung des maximal
durch die Sperrschicht fließenden Stroms angestellt
worden, um zu verhindern, daß im Fall eines Überschrei
tens der Durchbruchspannung im Bauelement eine Überhit
zung auftritt.
Typischerweise hat in einer planaren Diffusionsprozedur
ein durch Diffundieren von Störstellen durch ein Oxidfen
ster gebildeter zylindrischer Übergang ein höheres elek
trisches Feld als in einem idealen planaren Übergang zur
Folge, weil das elektrische Feld eingeschnürt wird.
Dadurch entsteht der Nachteil, daß die Durchbruchspannung
des zylindrischen Übergangs im Vergleich zu einem idealen
planaren Übergang niedriger ist.
Ein herkömmliches Verfahren zur Übergangsbereichserweite
rung (im folgenden "ÜBE" genannt) ist bereits als Verfah
ren zur Reduzierung eines in der Sperrschicht hervorgeru
fenen Einschnürphänomens des elektrischen Feldes vorge
schlagen worden. Die ÜBE besitzt eine Struktur, bei der
in einem Ende eines Hauptübergangs eine laterale niedrige
Dosis verteilt ist. Diese verbesserte ÜBE-Struktur ermög
licht eine Reduzierung des in diesem Übergangsbereich
erzeugten maximalen elektrischen Feldes, da die ÜBE-Struktur
einen Verarmungsbereich selbst im Bereich mit
niedriger Dosis erweitert, so daß der Verarmungsbereich
in zwei Richtungen des Übergangs vergrößert wird. Um
jedoch die herkömmliche ÜBE-Struktur herzustellen, ist
eine zusätzliche Maskierungsprozedur erforderlich, um den
Bereich geringer Dosis zu erweitern. Daher besteht das
Problem, daß die Maske hergestellt werden muß und die
Herstellungskosten des Bauelement s aufgrund der kompli
zierten Herstellungsprozedur erhöht werden. Außerdem
besteht der Nachteil, daß die Nutzung begrenzt ist, weil
die Übergangsstruktur nicht ideal ist und daher nicht in
technischen Gebieten anwendbar ist, die eine verhältnis
mäßig hohe Durchbruchspannung erfordern.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein
Verfahren zur Herstellung von Dioden zu schaffen, mit
denen die obenerwähnten Probleme herkömmlicher Diodenher
stellungsverfahren beseitigt werden können und mit dem
folglich ein Bereich geringer Dotierung in seitlicher
Richtung ohne zusätzliche Maskierungsprozedur erweitert
werden kann.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
ein Verfahren zur Herstellung von Dioden zu schaffen, so
daß die Dioden eine bessere Sperrspannungscharakteristik
besitzen, indem durch Implantation ein Bereich mit nied
riger Dotierung gebildet wird.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
eine Diode mit einer verhältnismäßig hohen Durchbruch
spannung zu schaffen, indem an dieser Diode, die unter
Verwendung einer Doppeldiffusion in einer Schrägätzung
hergestellt ist, ein Feldplattenübergang vorgesehen wird.
Diese Aufgaben werden erfindungsgemäß gelöst durch die in
den unabhängigen Ansprüchen angegebenen Merkmale.
Das erfindungsgemäße Verfahren zur Herstellung von Dioden
enthält die folgenden Schritte: Ablagern und Härten eines
Isolators mit hoher Ätzrate auf einer Oberseite eines auf
einem N-Substrat ausgebildeten Oxids, anschließend
Schrägätzen des Oxids; Implantieren von Störstellen mit
einer gegenüber dem Substrat entgegengesetzten Leitfähig
keit im schräggeätzten Oxid, wodurch in einem Teil des
Substrats ein Diffusionsbereich mit niedriger Dosis
ausgebildet wird; und Vorbelegen einer hohen Dosis auf
dem ausgebildeten Diffusionsbereich mit niedriger Dosis,
wodurch sich in der Diode eine Struktur mit der Reihen
folge P⁺-P⁻-N in Abwärtsrichtung, beginnend an der Unter
seite des Oxids, ergibt.
Weitere Merkmale und Vorteile der Erfindung werden deut
lich beim Lesen der folgenden Beschreibung bevorzugter
Ausführungsformen, die auf die beigefügten Zeichnungen
Bezug nimmt; es zeigen:
Fig. 1 Ansichten zur Erläuterung des erfindungsgemäßen
Prozeßablaufs für den selbstausrichtenden Doppel
diffusions-P-N-Übergang;
Fig. 2 eine Ansicht zur Erläuterung der Erweiterungslän
ge eines lateralen Bereichs mit niedriger Dotie
rung in Abhängigkeit von der Implantationsenergie
und des Atzungswinkels des schräggeätzten Oxids
gemäß der vorliegenden Erfindung;
Fig. 3 Ansichten zur Erläuterung eines simulierten
zweidimensionalen Bor-Störstellenprofils gemäß
der vorliegenden Erfindung;
Fig. 4 Ansichten zur Erläuterung eines simulierten
eindimensionalen Bor-Störstellenprofils gemäß der
vorliegenden Erfindung;
Fig. 5 eine Darstellung zur Erläuterung der Durchbruch
spannung der P⁺-P⁻-N-Diode ohne Feldplatte in Ab
hängigkeit von der Implantationsdosis, wenn eine
in einem Winkel von 5° abgeschrägte SiO₂-Maske
gemäß der vorliegenden Erfindung verwendet wird;
und
Fig. 6 eine Ansicht zur Erläuterung der Durchbruchspan
nung der P⁺-P⁻-N-Diode mit einer Feldplatte in
Abhängigkeit von der Feldplattenlänge und einer
Oxiddicke für die verschiedenen Implantationsdo
sen bei einem Winkel von 5° der SiO₂-Maske.
In der folgenden Beschreibung werden mehrere spezifische
Elemente wie etwa Konfigurationstypen konkreter Elemente
lediglich zum Verständnis der vorliegenden Erfindung
angegeben. Daher ist offensichtlich, daß der durch
schnittliche Fachmann die vorliegende Erfindung auch ohne
diese spezifischen Elemente ausführen kann. In der fol
genden Beschreibung wird auf Einzelheiten, die die Dar
stellung überladen könnten, verzichtet, damit der wesent
liche Gegenstand der vorliegenden Erfindung nicht unklar
wird. Andererseits wird eine konkrete Ausführungsform der
vorliegenden Erfindung genauer beschrieben, wobei jedoch
innerhalb des Umfangs der vorliegenden Erfindung ver
schiedene Abwandlungen vorgenommen werden können. Insbe
sondere wird in der dargestellten Ausführungsform der
vorliegenden Erfindung eine Diode mit einem Schrägät
zungswinkel von 5° beschrieben, sie ist jedoch auf glei
che oder äquivalente Felder und Elemente in der gleichen
Weise anwendbar. Der Umfang der vorliegenden Erfindung
ist nicht auf die beschriebene Ausführungsform einge
schränkt, sondern lediglich durch die Ansprüche und deren
Äquivalente festgelegt.
In Fig. 1 sind Ansichten zur Erläuterung des erfindungs
gemäßen Prozeßablaufs zur Herstellung des selbstausrich
tenden Doppeldiffusions-P-N-Übergangs gezeigt.
Die Fig. 1A, 1B, 1C, 1D und 1E zeigen nacheinander Her
stellungsprozeduren der Diode gemäß der Erfindung, in
denen ein Bereich mit niedriger Dotierung in einem Oxid
erweitert wird, indem eine Schrägätzung verwendet wird.
Zunächst sind in den Fig. 1A und 1B die Schritte des
Ausführens der Schrägätzung folgendermaßen in zwei
Schritte unterteilt. Zu Beginn wird ein Schritt zum
Ausbilden den Oxids 2 auf einem Substrat 3 mit einer
Dicke von 1 bis 2 um ausgeführt, indem das Substrat für
ungefähr 10 Stunden in einer H₂O-Atmosphäre
(Feuchtatmosphäre) in einen Wärmeofen gegeben wird.
Anschließend wird ein zweiter Schritt ausgeführt, in dem
ein Aufschleuderglas (im folgenden mit "ASG" bezeichnet)
aufgedampft wird, dessen Ätzrate höher als jene des auf
der Oberseite des Substrats 3 thermisch aufgewachsenen
Oxids 2 ist, anschließend wird das bedampfte Oxid 2 für
20 bis 30 Sekunden mit 2500 min-1 geschleudert. In einem
dritten Schritt wird das geschleuderte Oxid 2 bei hoher
Temperatur bald nach dem Schleudern wärmebehandelt,
wodurch das geschleuderte Oxid 2 gehärtet wird. In einem
vierten Schritt wird das Oxid 2 mit dem darauf befindli
chen Isolator 1 und dem Substrat 3 wie in Fig. 1A gezeigt
in ein Ätzmittel getaucht, wodurch das Oxid 2 über eine
Strecke a wie in Fig. 1B gezeigt schräggeätzt wird. Im
Ergebnis ist das daraus entstandene Oxid um einen Winkel
θ in bezug auf die horizontale Richtung innerhalb eines
Abschnitts der Länge a schräggeätzt, indem die Eigen
schaft des Isolators 1 ausgenutzt wird. In Fig. 1B wird
nach Abschluß der Schrägätzung die Implantation von
Störstellen, deren Leitfähigkeit gegenüber derjenigen des
Substrats 3 entgegengesetzt ist, in das Substrat 3 durch
eine Öffnung oder ein Fenster des Oxids 2 ausgeführt, so
daß ein Bereich mit niedriger Dotierung gebildet wird.
Dies dient der Reduzierung der Einschnürung eines elek
trischen Feldes, wodurch eine verbesserte Durchbruchspan
nungscharakteristik erhalten wird. In der Ausführungsform
der vorliegenden Erfindung werden in die Oberseite des
Substrats 3 Störstellen mit mehreren Konzentrationen
implantiert, die 5 · 10¹¹, 1 · 10¹² bzw. 1 · 10¹⁵ cm-2
betragen, wodurch eine optimale Störstellenkonzentration
für eine Erhöhung der Durchbruchspannung erhalten wird.
Wenn die Implantationsenergie 180 keV beträgt, hat eine
Störstellenkonzentration von 1 · 10¹² cm-2 eine optimale
Durchbruchspannung zur Folge, wie in Fig. 5 gezeigt ist.
Fig. 1C ist eine Ansicht zur Erläuterung eines Prozesses
zum Ausbilden eines hochdotierten Bereichs 6 auf der
Oberseite des niedrigdotierten Bereichs 5. Der hochdo
tierte Bereich 6 wird durch einen thermischen Vorbele
gungsprozeß auf der Oberseite des niedrigdotierten Be
reichs 5 gebildet. Hierbei ist die Festkörperquelle
BN1100, wobei der Vorbelegungsprozeß für 40 Minuten bei
der Temperatur von 1050°C ausgeführt wird.
Die Fig. 1D und 1E sind Ansichten zur Erläuterung einer
Feldplattenstruktur in einer vierten Prozedur zum Ausbil
den einer Aluminiumschicht (M3) an der Außenseite der
Oxidschicht 2. Um die optimale Durchbruchspannung zu
erhalten, werden für sämtliche Durchbruchspannungswerte
mit Ausnahme der niedrigsten und höchsten Werte ein
Mittelwert und eine Streuung erhalten, indem die erwei
terten Längen des Metalls (M3) von 0,20 bis 30 µm verän
dert werden. Im Ergebnis wird die optimale Durchbruch
spannung bei der erweiterten Länge von 30 µm des Metalls
erhalten, wie in Fig. 6 gezeigt ist. Im folgenden werden
die Wirkungen beschrieben, die sich aus den jeweiligen
Prozeduren gemäß der vorliegenden Erfindung ergeben.
Fig. 2 ist eine Ansicht zur Erläuterung der Erweiterungs
länge eines seitlichen, niedrigdotierten Bereichs in
Abhängigkeit von der Implantationsenergie und dem
Schrägätzungswinkel des Oxids gemäß der vorliegenden
Erfindung.
Falls die Störstellen in das schräggeätzte Oxid in der
gleichen Weise wie in Fig. 1 gezeigt implantiert werden,
kann die Dicke des Oxids, in die die Störstellen implan
tiert werden, erhöht werden, wenn die Implantationsener
gie erhöht wird. In Fig. 2 ergibt sich für das Oxid 202,
das in einem Winkel von 4,1° schräggeätzt wird, daß die
Diffusionslänge der Störstellen im Verhältnis zu einem
steigenden Betrag der Implantationsenergie im Vergleich
zu dem Oxid 201, das in dem Winkel von 5,7° schräggeätzt
wird, zunimmt. Außerdem zeigt sich für das Oxid 201, das
im Winkel von 5,7° schräggeätzt wird, daß die Diffusions
länge der Störstellen im Verhältnis zum ansteigenden
Betrag der Implantationsenergie im Vergleich zu dem Oxid
200, das in einem Winkel von 9° schräggeätzt wird, an
steigt. In einer numerischen Interpretation der obigen
Beschreibung ergibt sich unter der Annahme, daß der
Schrägätzungswinkel des Oxids durch θ gegeben ist, daß
die durchschnittliche Tiefe, in der die Störstellen bei
der Implantationsenergie verteilt werden, durch Rp gege
ben ist und eine Streuung ΔRp besitzen, so daß die Im
plantationsdicke des Oxids durch ΔRp + ARp gegeben ist.
Daher ist die seitliche Niedrigdotierungslänge L, in die
die Störstellen eindringen, folgendermaßen gegeben:
L = (Rp + ΔRp) · arctan θ.
Wie aus der obigen Formel hervorgeht, sollten der
Schrägätzungswinkel θ des Oxids klein und Rp + ΔRp groß
sein, um die seitliche Niedrigdotierungslänge zu erhöhen.
Die Größe von Rp + ΔRp wird durch den Betrag der Implan
tationsenergie bestimmt.
Selbstverständlich erfordert jedoch die Struktur einer P-N-Sperrschichtdiode
einen hochdotierten Übergang. Der
Grund hierfür besteht darin, daß ein ohmscher Kontakt
nicht hergestellt wird, falls die Störstellenkonzentra
tion des P-Bereichs nicht groß genug ist, und daß ein
Kriechstrom stark ansteigt, wenn die Sperrspannung an das
Element angelegt wird. Die seitliche Länge des niedrigdo
tierten Bereichs sollte jedoch länger sein, um die Wir
kung der Absenkung des elektrischen Feldes im Element mit
P-N-Übergangsstruktur zu erhöhen, so daß im Ergebnis die
seitliche Diffusionslänge des hochdotierten Bereichs
kürzer sein sollte. Da jedoch ein Diffusionskoeffizient
der P-Störstellen im Vergleich zu jenem des Substrats
sehr klein ist, wird die seitliche Diffusionslänge der
hochdotierten P-Störstellen kürzer als die seitliche
Länge, in die die Störstellen in das Substrat durch
Implantation bei thermischer Diffusion der P-Störstellen
eindringen können.
Fig. 3 ist eine Ansicht zur Erläuterung eines simulierten
zweidimensionalen Bor-Störstellenprofils gemäß der vor
liegenden Erfindung.
In der zweiten Prozedur von Fig. 1 ist die Konzentra
tionsverteilung der Störstellen zum Zeitpunkt der Implan
tation hauptsächlich unter Verwendung eines Pearson-Verteilungsmodells
simuliert worden. In dem Fall, daß die
Implantations- und Diffusionsprozesse durch ein Fenster
des schräggeätzten Oxids erfolgen, konnte jedoch die
Verteilung der Störstellen nicht exakt simuliert werden.
Daher wird die Konzentrationsverteilung der Störstellen
gemäß der vorliegenden Erfindung unter Verwendung eines
allgemein verwendeten Gaußschen Verteilungsmodells simu
liert.
Im folgenden wird der Ablauf beschrieben, in dem der
durch Doppeldiffusion der Störstellen durch das Fenster
des schräggeätzten Oxids erhaltene Übergang durch die
Simulationsprozedur nachgeahmt wird. Zunächst wird das
Oxid, das eine Dicke von 2 µm besitzt, die ausreicht, um
ein Eindringen der mit der Energie von 500 keV implan
tierten Störstellen in dem Bereich unterhalb des Oxids zu
verhindern, in einem Winkel von 5° schräggeätzt. An
schließend werden die niedrigdotierten Störstellen (Bor)
in das als Maske dienende schräggeätzte Oxid implantiert,
so daß die Störstellen den Übergang in Form der Gaußschen
Verteilung bilden. Der Punkt maximaler Störstellenkonzen
tration ist um Rp von einer Grenzfläche des Substrats des
Oxids entfernt. Die meisten implantierten Störstellen
dringen in das Substrat am Anfangspunkt der schrägen
Fläche ein. Da jedoch das Oxid mit zunehmender Entfernung
vom Anfangspunkt der Schrägung allmählich dicker wird,
werden die implantierten Störstellen im Oxid verteilt.
Daher können ein Bereich, in dem die Störstellen in das
Substrat eindringen können, und ein Bereich, in dem die
Störstellen nur im Oxid bleiben, ohne in das Substrat
einzudringen, am Ende des niedrigdotierten Bereichs
unterschieden werden. Falls die Dicke des Oxids eine
kritische Dicke annimmt, können die Störstellen nicht in
das Substrat eindringen.
Fig. 4 ist eine Ansicht zur Erläuterung eines simulierten
eindimensionalen Bor-Störstellenprofils gemäß der vorlie
genden Erfindung. Genauer sind die Fig. 4A, 4B und 4C
Ansichten zur Erläuterung eines Störstellenprofils an der
Grenzfläche zwischen dem Substrat und dem Oxid. Wie in
Fig. 4A gezeigt, ist die Linie maximaler Konzentration
nach der Implantation oval. Fig. 4B ist eine Ansicht zur
Erläuterung des Störstellenprofils nach der thermischen
Vorbelegung der P-Störstellen bei der Temperatur von
1050°c unter Verwendung der Festkörperquelle, um einen
Hauptübergang zu bilden, nachdem die Implantation mit
niedriger Dosis abgeschlossen worden ist. Zu diesem
Zeitpunkt beträgt die Löslichkeit der Festkörperquelle
2 · 10²⁰ cm-3. Die maximale Störstellenkonzentration in
einer Substratoberfläche, die durch die Vorbelegung der
Festkörperquelle verursacht wird, ist in Form einer
monoton fallenden Funktion bei 2 · 10²⁰ cm-3 verteilt.
Die Form der monoton fallenden Funktion ergibt sich aus
der Tatsache, daß der hochdotierte Störstellenbereich auf
den vorher implantierten niedrigdotierten Störstellenbe
reich geschichtet wird. Die hochdotierten Störstellen,
die durch die Festkörperquelle thermisch vorbelegt worden
sind, sind in Form eines Kreises verteilt, der sich an
der Stelle befindet, an dem die Schrägätzung des Oxids
beginnt. Fig. 4C ist eine Ansicht zur Erläuterung des
Störstellenkonzentrationsprofils nach dem Glühen, das den
Zweck hat, die vorher eingedrungenen Störstellen an ihrer
Position zu fixieren. Das Glühen wird bei einer hohen
Temperatur von ungefähr 1050°C ausgeführt, um dadurch
die Tiefe des Übergangs zu erweitern und die Verteilung
der Störstellen umzuordnen. Die Fig. 4D, 4E und 4F sind
Ansichten zur Erläuterung des Störstellenprofils längs
der durch den P-N-Übergang verlaufenden vertikalen Linie.
Fig. 5 ist eine Ansicht zur Erläuterung der Durchbruch
spannung der Diode ohne Feldplatte in Abhängigkeit von
der Implantierungsdosis, wenn die in einem Winkel von 5°
schräggeätzte Oxidmaske verwendet wird.
Der Schrägätzungswinkel von 5° des Oxids wird durch ein
Abtast-Elektronenmikroskop gemessen, wobei sich die
Sperrschichttiefe der Diode aus dem Meßergebnis zu unge
fähr 1 um im Substrat mit der Konzentration von ungefähr
2 · 10¹⁴ cm-3 ergibt. Die Durchbruchspannung der kreis
förmigen Sperrschicht mit der Sperrschichttiefe von 1 µm
im Substrat beträgt theoretisch 110 V. Die Durchbruch
spannung der Diode, die durch Implantation der hochdo
tierten Störstellen mit 10¹⁵ cm-2 in die schräggeätzte
Oxidmaske erhalten wird, stimmt mit jener der zylindri
schen Sperrschicht nahezu überein. Der mit hoher Dosis
implantierte Bereich ist jedoch nicht verarmt, so daß die
Einschnürung des elektrischen Feldes nicht reduziert
wird. Im Gegensatz dazu ist die Durchbruchspannung der
Diode, die durch das Doppeldiffusionsverfahren erhalten
wird, indem die niedrige Dosis in das Substrat implan
tiert wird, auf über 250 V erhöht, so daß die Durchbruch
spannung im Vergleich zu jener der zylindrischen Sperr
schicht um mehr als das Doppelte verbessert wird.
Fig. 6 ist eine Ansicht zur Erläuterung der Durchbruch
spannung der Diode mit Feldplatte in Abhängigkeit von der
Feldplattenlänge und der Oxiddicke für verschiedene
Dosen, die durch die im Winkel von 5° schräggeätzte SiO₂Maske
implantiert werden.
Es besteht der Vorteil, daß die Durchbruchspannungscha
rakteristik verbessert wird, falls die Sperrschichtstruk
tur mit der schräggeätzten Oxidmaske in der Feldplatte
verwendet wird. In dem Element mit Feldplattenstruktur
wird die Durchbruchspannung allgemein erhöht, wenn die
Oxiddicke und die Feldplattenlänge erhöht werden. Im
Ergebnis ist die Durchbruchspannung gesättigt, falls die
Oxiddicke und die Feldplattenlänge einen kritischen Wert
annehmen. Eine große Dicke des Oxids hat eine Abnahme des
elektrischen Feldes am Ende der Feldplatte zur Folge,
wodurch eine interne Spannung erhöht wird. Eine lange
Feldplatte hat eine wirksame Unterdrückung einer durch
die P-N-Sperrschicht hervorgerufene Krümmungswirkung zur
Folge, wodurch die Durchbruchspannung erhöht wird. Falls
jedoch eine vorgegebene Dicke des Oxids gleich der Dicke
der Feldplatte ist, ist die Durchbruchspannung gesättigt.
Der Grund hierfür besteht darin, daß die Einschnürung des
elektrischen Feldes im Übergang nicht länger reduziert
wird. Dieses Einschnürphänomen ist in Fig. 6 dargestellt.
In Fig. 6 sind mehrere verschiedene Durchbruchspannungen
für die Fälle gezeigt, in denen das Element 50, das eine
allgemeine Oxidstruktur besitzt, das Element 100, das die
schräge Oxidstruktur besitzt, bzw. die Elemente 150 und
200, die eine Doppeldiffusionsstruktur auf dem schrägen
Oxid besitzen, mit einer Feldplatte versehen sind. Die
allgemeine Feldplattenstruktur 50 besitzt die geringste
Durchbruchspannung, während die schräge Oxidstruktur 100
und die Doppeldiffusionsstrukturen 150 und 200 die größ
ten Durchbruchspannungen besitzen. Im Element 50 ohne
Schrägoxidstruktur ist die Einschnürung des elektrischen
Feldes in der Sperrschicht stark verdichtet, so daß die
Durchbruchspannung auf einen kleinen Wert begrenzt ist.
Im Gegensatz dazu ist in den Elementen 100, 150 und 200
mit Schrägoxid die Dicke des Oxids am Ort der Sperr
schicht gering und am Ende der Feldplatte groß, so daß
die Einschnürung des elektrischen Feldes in der gekrümm
ten Sperrschicht reduziert ist. Ferner ist in den Elemen
ten 150 und 200, in denen die Störstellen im schräggeätz
ten Oxid doppelt diffundiert sind, die Durchbruchspannung
noch weiter erhöht. Das Ergebnis besteht darin, daß die
Doppeldiffusionsstrukturen 150 und 200 die Einschnürung
des elektrischen Feldes in der Sperrschicht im Vergleich
zu den Strukturen 50 und 100, die ohne Verwendung der
Doppeldiffusion hergestellt worden sind, wirksam unter
drücken. In der Doppeldiffusionsstruktur mit schrägem
Oxid, in der sich die Dicke des Oxids um 1 µm bis 2 µm
verändert, ist die Durchbruchspannung, die in dem Oxid
mit der Dicke von 2 µm geschaffen wird, nicht gesättigt,
sondern steigt an, wenn die Länge der Feldplatte zunimmt.
Dieses Ergebnis wird durch Reduzieren des elektrischen
Feldes in der Sperrschicht erhalten. Aus dem obigen
Ergebnis geht hervor, daß in der Struktur 200 mit der
Sperrschicht mit Doppeldiffusion und dickem schräggeätz
ten Oxid das elektrische Feld in der Sperrschicht am
wirksamsten unterdrückt wird und die Durchbruchspannung
in der Feldplattenstruktur am wirksamsten erhöht wird.
Wie oben beschrieben, besitzt das Verfahren zum Herstel
len von Dioden gemäß der vorliegenden Erfindung den
Vorteil, daß in der Struktur, die den seitlichen nied
rigdotierten Bereich bildet, durch Implantieren der
Störstellen in dies P-N-Diode mit der Sperrschichtlänge
von 1 µm mit der Energie von 180 keV die Möglichkeit
geschaffen wird, die Durchbruchspannung der Struktur auf
über 130 V zu erhöhen, was gegenüber der Durchbruchspan
nung der zylindrischen Sperrschicht ein stark verbesser
ter Wert ist, und daß die Feldplatte auf die Sperr
schichtstruktur angewendet wird, die durch Implantieren
der niedrigen Dosis durch das schräggeätzte Oxid erhalten
wird, wodurch die Durchbruchspannung auf über 250 V
erhöht wird, was gegenüber einer herkömmlichen Feldplat
tenstruktur ebenfalls eine starke Verbesserung darstellt.
Die Doppelsperrschichtstruktur, die durch Ausführen der
Implantation und der Diffusion durch die schräggeätzte
Oxidmaske hergestellt wird, besitzt den Vorteil, daß
selbst bei einer dünnen Sperrschicht eine hohe Durch
bruchspannung von mehr als 150 V erhalten wird.
Claims (7)
1. Verfahren zur Herstellung von P-N-Sperrschicht
dioden mit verbesserter Sperrspannungscharakteristik,
gekennzeichnet durch
Ablagern und Härten eines Isolators (1), dessen Ätzrate höher als jene eines auf einem N-Substrat (3) ausgebildeten Oxids (2) ist, auf diesem Oxid (2), an schließend Schrägätzen des Oxids (2) durch Eintauchen des Oxids (2) mit dem darauf abgelagerten Isolator (1) in ein Ätzmittel,
Implantieren von Störstellen mit einer Leitfähig keit, die zu jener des Substrats (3) entgegengesetzt ist, durch ein durch die Schrägätzung gebildetes Fenster in das Substrat (3), wodurch die Störstellen in seitlicher Richtung in das Substrat (3) diffundieren, um einen niedrigdotierten Diffusionsbereich (5) im Substrat (3) zu bilden,
Vorbelegen von hochdotierten Störstellen mit der gleichen Leitfähigkeit wie die bereits implantierten Störstellen auf dem niedrigdotierten Diffusionsbereich (5) und Glühen des niedrigdotierten Diffusionsbereichs (5) zusammen mit dem sich ergebenden Vorbelegungsbereich (6), um zwischen dem niedrigdotierten Diffusionsbereich (5) und dem vorbelegten Bereich (6) einen ohmschen Kon takt auszubilden, und
Bilden von Metallplatten (M2, M3) unter dem Substrat (3) bzw. auf dem vorbelegten Bereich (6)
Ablagern und Härten eines Isolators (1), dessen Ätzrate höher als jene eines auf einem N-Substrat (3) ausgebildeten Oxids (2) ist, auf diesem Oxid (2), an schließend Schrägätzen des Oxids (2) durch Eintauchen des Oxids (2) mit dem darauf abgelagerten Isolator (1) in ein Ätzmittel,
Implantieren von Störstellen mit einer Leitfähig keit, die zu jener des Substrats (3) entgegengesetzt ist, durch ein durch die Schrägätzung gebildetes Fenster in das Substrat (3), wodurch die Störstellen in seitlicher Richtung in das Substrat (3) diffundieren, um einen niedrigdotierten Diffusionsbereich (5) im Substrat (3) zu bilden,
Vorbelegen von hochdotierten Störstellen mit der gleichen Leitfähigkeit wie die bereits implantierten Störstellen auf dem niedrigdotierten Diffusionsbereich (5) und Glühen des niedrigdotierten Diffusionsbereichs (5) zusammen mit dem sich ergebenden Vorbelegungsbereich (6), um zwischen dem niedrigdotierten Diffusionsbereich (5) und dem vorbelegten Bereich (6) einen ohmschen Kon takt auszubilden, und
Bilden von Metallplatten (M2, M3) unter dem Substrat (3) bzw. auf dem vorbelegten Bereich (6)
2. Verfahren nach Anspruch 1, dadurch gekennzeich
net, daß die Ablagerung und die Schrägätzung die folgen
den Schritte enthalten:
Ausbilden des Oxids (2) mit einer Dicke von 1 bis 2 um auf dem Substrat (3) mit einem spezifischen elektri schen Widerstand von 10 bis 20 Ωcm,
Aufdampfen eines Aufschleuderglases (1) als Isolator mit einer hohen Ätzrate auf dem ausgebildeten Oxid (2), Härten des bedampften Oxids (2) durch Schleu dern des bedampften Oxids (2) während 25 Sekunden mit ungefähr 2500 min-1 und weiteres Härten des bereits gehärteten Oxids (2) bei hoher Temperatur,
Eintauchen des weiter gehärteten Oxids (2) in ein Ätzmittel, um das weiter gehärtete Oxid (2) schräg zu ätzen.
Ausbilden des Oxids (2) mit einer Dicke von 1 bis 2 um auf dem Substrat (3) mit einem spezifischen elektri schen Widerstand von 10 bis 20 Ωcm,
Aufdampfen eines Aufschleuderglases (1) als Isolator mit einer hohen Ätzrate auf dem ausgebildeten Oxid (2), Härten des bedampften Oxids (2) durch Schleu dern des bedampften Oxids (2) während 25 Sekunden mit ungefähr 2500 min-1 und weiteres Härten des bereits gehärteten Oxids (2) bei hoher Temperatur,
Eintauchen des weiter gehärteten Oxids (2) in ein Ätzmittel, um das weiter gehärtete Oxid (2) schräg zu ätzen.
3. Verfahren nach Anspruch 1, dadurch gekennzeich
net, daß
die Implantationsenergie der Störstellen ungefähr
180 keV beträgt und die Störstellenkonzentration ungefähr
1 · 10¹² cm-2 beträgt, so daß die durchschnittliche Tiefe
der Implantation 0,5 µm beträgt.
4. Verfahren nach Anspruch 1, dadurch gekennzeich
net, daß
das Glühen während 40 Minuten bei einer Tempera
tur von ungefähr 1050°C in einer Feuchtatmosphäre ausge
führt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeich
net, daß
die auf dem vorbelegten Bereich (6) ausgebildete
Metallplatte (M3) eine Feldplattenstruktur besitzt, die
sich bis zu einer Außenseite des Oxids (2) erstreckt.
6. Verfahren nach Anspruch 1 oder 5, dadurch gekenn
zeichnet, daß
die Metallplatte (M3) eine Länge von ungefähr
30 µm besitzt und Aluminium enthält.
7. Verfahren zur Herstellung von Dioden mit verbes
serter Durchbruchspannungscharakteristik,
gekennzeichnet durch die folgenden Schritte:
Ablagern und Härten eines Isolators (1) mit hoher Ätzrate auf der Oberseite eines auf einem N-Substrat (3) ausgebildeten Oxids (2), anschließend Schrägätzen des Oxids (2),
Implantieren von P-Störstellen in das schrägge ätzte Oxid (2), um im Substrat (3) einen niedrigdotierten Diffusionsbereich (5) auszubilden, und
Vorbelegen von hochdotierten Störstellen (6) auf dem ausgebildeten niedrigdotierten Diffusionsbereich (5), um dadurch eine Diodenstruktur zu bilden, die beginnend an der Unterseite des Oxids (2) in Abwärtsrichtung die Reihenfolge P⁺-P⁻-N besitzt.
Ablagern und Härten eines Isolators (1) mit hoher Ätzrate auf der Oberseite eines auf einem N-Substrat (3) ausgebildeten Oxids (2), anschließend Schrägätzen des Oxids (2),
Implantieren von P-Störstellen in das schrägge ätzte Oxid (2), um im Substrat (3) einen niedrigdotierten Diffusionsbereich (5) auszubilden, und
Vorbelegen von hochdotierten Störstellen (6) auf dem ausgebildeten niedrigdotierten Diffusionsbereich (5), um dadurch eine Diodenstruktur zu bilden, die beginnend an der Unterseite des Oxids (2) in Abwärtsrichtung die Reihenfolge P⁺-P⁻-N besitzt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR15210/95 | 1995-06-09 | ||
KR1019950015210A KR0154702B1 (ko) | 1995-06-09 | 1995-06-09 | 항복전압을 향상시킨 다이오드 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19605633A1 true DE19605633A1 (de) | 1996-12-12 |
DE19605633B4 DE19605633B4 (de) | 2006-09-07 |
Family
ID=19416757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19605633A Expired - Fee Related DE19605633B4 (de) | 1995-06-09 | 1996-02-15 | Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik |
Country Status (5)
Country | Link |
---|---|
US (1) | US5907181A (de) |
JP (1) | JPH098050A (de) |
KR (1) | KR0154702B1 (de) |
DE (1) | DE19605633B4 (de) |
TW (1) | TW286432B (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0956597A1 (de) * | 1997-01-23 | 1999-11-17 | Luminous Intent, Inc. | Halbleiterdioden mit niedrigem spannungsabfall in durchlassrichtung und mit niedrigem rückwartsleckstrom |
US6426540B1 (en) * | 1997-11-24 | 2002-07-30 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Optimized border of semiconductor components |
US6433370B1 (en) | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
US6958275B2 (en) | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2334633B (en) * | 1998-02-21 | 2002-09-25 | Mitel Corp | Low leakage electrostatic discharge protection system |
JP2000294771A (ja) * | 1999-04-02 | 2000-10-20 | Fuji Electric Co Ltd | プレーナ型半導体装置 |
US6420757B1 (en) | 1999-09-14 | 2002-07-16 | Vram Technologies, Llc | Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability |
DE10031461B4 (de) * | 2000-06-28 | 2006-06-29 | Infineon Technologies Ag | Hochvolt-Diode |
US6794719B2 (en) * | 2001-06-28 | 2004-09-21 | Koninklijke Philips Electronics N.V. | HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness |
CN100388441C (zh) * | 2001-12-03 | 2008-05-14 | 旺宏电子股份有限公司 | 制作双扩散漏极的方法 |
JP2004281949A (ja) * | 2003-03-19 | 2004-10-07 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
US7776727B2 (en) * | 2007-08-31 | 2010-08-17 | Applied Materials, Inc. | Methods of emitter formation in solar cells |
US8106487B2 (en) | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
US20100304527A1 (en) * | 2009-03-03 | 2010-12-02 | Peter Borden | Methods of thermal processing a solar cell |
JP5671867B2 (ja) * | 2010-08-04 | 2015-02-18 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US8299547B2 (en) | 2011-01-03 | 2012-10-30 | International Business Machines Corporation | Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered dielectric plates |
US8901676B2 (en) | 2011-01-03 | 2014-12-02 | International Business Machines Corporation | Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) having a high drain-to-body breakdown voltage (Vb), a method of forming an LEDMOSFET, and a silicon-controlled rectifier (SCR) incorporating a complementary pair of LEDMOSFETs |
CN103460386B (zh) | 2011-04-05 | 2016-06-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
US8871557B2 (en) * | 2011-09-02 | 2014-10-28 | Electronics And Telecommunications Research Institute | Photomultiplier and manufacturing method thereof |
CN102569044B (zh) * | 2011-12-24 | 2014-07-30 | 常州星海电子有限公司 | 二极管sf芯片的制造方法 |
DE112012007206B4 (de) * | 2012-12-07 | 2021-07-01 | Mitsubishi Electric Corporation | Verfahren zum Herstellen einer Halbleitervorrichtung |
US9245960B2 (en) | 2013-02-08 | 2016-01-26 | Globalfoundries Inc. | Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered airgap field plates |
JP6649198B2 (ja) * | 2016-07-14 | 2020-02-19 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
US10276669B2 (en) | 2017-01-19 | 2019-04-30 | Infineon Technologies Austria Ag | Sloped field plate and contact structures for semiconductor devices and methods of manufacturing thereof |
CN108091568A (zh) * | 2017-12-25 | 2018-05-29 | 深圳市晶特智造科技有限公司 | 高频三极管及其制作方法 |
CN108598180A (zh) * | 2018-04-11 | 2018-09-28 | 浙江世菱电力电子有限公司 | 一种整流二极管及其制备方法 |
CN112038412B (zh) * | 2020-07-22 | 2021-11-19 | 西安电子科技大学 | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1439739B2 (de) * | 1964-11-06 | 1973-11-08 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Verfahren zum Herstellen einer Halbleiteranordnung |
JPS505024A (de) * | 1973-03-22 | 1975-01-20 | ||
US4030952A (en) * | 1974-04-18 | 1977-06-21 | Fairchild Camera And Instrument Corporation | Method of MOS circuit fabrication |
DE3686721D1 (de) * | 1986-10-08 | 1992-10-15 | Ibm | Verfahren zur herstellung einer kontaktoeffnung mit gewuenschter schraege in einer zusammengesetzten schicht, die mit photoresist maskiert ist. |
JPH0214516A (ja) * | 1988-06-30 | 1990-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0316123A (ja) * | 1989-03-29 | 1991-01-24 | Mitsubishi Electric Corp | イオン注入方法およびそれにより製造される半導体装置 |
US5424571A (en) * | 1992-03-30 | 1995-06-13 | Sgs-Thomson Microelectronics, Inc. | Sloped spacer for mos field effect devices |
US5364800A (en) * | 1993-06-24 | 1994-11-15 | Texas Instruments Incorporated | Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate |
JPH0745551A (ja) * | 1993-07-27 | 1995-02-14 | Matsushita Electron Corp | コンタクトホールの形成方法 |
-
1995
- 1995-06-09 KR KR1019950015210A patent/KR0154702B1/ko not_active IP Right Cessation
-
1996
- 1996-01-23 TW TW085100789A patent/TW286432B/zh not_active IP Right Cessation
- 1996-02-15 DE DE19605633A patent/DE19605633B4/de not_active Expired - Fee Related
- 1996-06-06 US US08/659,495 patent/US5907181A/en not_active Expired - Lifetime
- 1996-06-10 JP JP8147269A patent/JPH098050A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0956597A1 (de) * | 1997-01-23 | 1999-11-17 | Luminous Intent, Inc. | Halbleiterdioden mit niedrigem spannungsabfall in durchlassrichtung und mit niedrigem rückwartsleckstrom |
EP0956597A4 (de) * | 1997-01-23 | 2000-08-16 | Luminous Intent Inc | Halbleiterdioden mit niedrigem spannungsabfall in durchlassrichtung und mit niedrigem rückwartsleckstrom |
US6426540B1 (en) * | 1997-11-24 | 2002-07-30 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Optimized border of semiconductor components |
US6956249B2 (en) | 1997-11-24 | 2005-10-18 | Fraunhoffer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Termination of semiconductor components |
US6433370B1 (en) | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
US6855614B2 (en) | 2000-11-13 | 2005-02-15 | Integrated Discrete Devices, Llc | Sidewalls as semiconductor etch stop and diffusion barrier |
US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
US6958275B2 (en) | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
Also Published As
Publication number | Publication date |
---|---|
JPH098050A (ja) | 1997-01-10 |
US5907181A (en) | 1999-05-25 |
TW286432B (en) | 1996-09-21 |
DE19605633B4 (de) | 2006-09-07 |
KR0154702B1 (ko) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19605633A1 (de) | Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik | |
DE2745857C2 (de) | ||
DE4213244C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
EP0025854B1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
DE2707693C3 (de) | Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation | |
DE2160427C3 (de) | ||
DE3202608C2 (de) | ||
DE3037316C2 (de) | Verfahren zur Herstellung von Leistungsthyristoren | |
DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2429705B2 (de) | Schottky-Diode und Verfahren zu ihrer Herstellung | |
DE2641752B2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE4420052A1 (de) | Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung | |
DE2926334C2 (de) | ||
DE1950069A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
DE3109074C2 (de) | ||
DE2645014C3 (de) | Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat | |
DE2448478A1 (de) | Verfahren zum herstellen von pn-halbleiteruebergaengen | |
DE3038571A1 (de) | Zenerdiode | |
DE2162219A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
DE10203820A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
DE2751667A1 (de) | Halbleiterbauelement | |
EP1050076B1 (de) | Verfahren zur herstellung von dioden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: FAIRCHILD KOREA SEMICONDUCTOR LTD., PUCHON, KYONOG |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |