CN112038412B - 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 - Google Patents
具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 Download PDFInfo
- Publication number
- CN112038412B CN112038412B CN202010713459.1A CN202010713459A CN112038412B CN 112038412 B CN112038412 B CN 112038412B CN 202010713459 A CN202010713459 A CN 202010713459A CN 112038412 B CN112038412 B CN 112038412B
- Authority
- CN
- China
- Prior art keywords
- region
- base region
- sio
- passivation layer
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 57
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 30
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 30
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 30
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- -1 nitrogen ions Chemical class 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Abstract
本发明公开了一种具有P型变掺杂基区的碳化硅基DSRD器件及其制备方法，所述器件包括衬底、N+缓冲区、P‑基区、P+缓冲区、P+区、SiO2钝化层、阴极和阳极，其中，衬底、N+缓冲区、P‑基区、P+缓冲区和P+区自下而上依次设置；SiO2钝化层覆盖在P‑基区、P+缓冲区和P+区的外周，且SiO2钝化层的上端覆盖P‑基区上表面的一部分，SiO2钝化层的下端覆盖N+缓冲区上表面未被P‑基区覆盖的区域；阴极设置在衬底的下表面；阳极设置在P+区的上表面未被SiO2钝化层覆盖的区域，且阳极与SiO2钝化层接触。该器件能够缩短碳化硅基DSRD的脉冲前沿，降低器件功耗，降低工艺复杂度，提升器件可靠性。
Description
技术领域
本发明属于DSRD器件技术领域，具体涉及一种具有P型变掺杂基区的碳化硅基DSRD器件及其制备方法。
背景技术
DSRD(Drift Step Recovery Diodes，漂移阶跃快恢复二极管)是一种半导体断路开关二极管，具有高效率、高可靠性、连续工作时间长和体积小等特点，通常作为关键器件应用于UWB(Ultra Wide Band，超宽带)脉冲信号源。
由于硅材料的理论极限，硅基DSRD已无法满足多数几千伏甚至是几十千伏的脉冲系统的要求。碳化硅材料具有比硅材料高的禁带宽度、饱和漂移速度、热导率、临界击穿电场和抗辐照能力，使得碳化硅基DSRD器件的性能优于硅基DSRD。在同等电压等级要求的脉冲系统中，碳化硅基DSRD的串联数量远小于硅基DSRD，极大地节省了系统的体积；同时漂移区厚度的降低和饱和漂移速度的提升能够降低器件的电压上升时间，使得碳化硅基DSRD可以工作在高频、高速条件下。
然而，由于目前碳化硅材料的载流子寿命和迁移率较低和杂质不完全离化效应的影响，使得常规碳化硅基DSRD在脉冲放电的反向泵浦阶段局部偏离电中性，影响载流子抽取速度，从而导致电压脉冲前沿时间长、电压脉冲峰值低、器件功耗大，难以充分发挥碳化硅材料的优势，限制了DSRD器件的性能。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种具有P型变掺杂基区的碳化硅基DSRD器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个方面提供了一种具有P型变掺杂基区的碳化硅基DSRD器件，包括衬底、N+缓冲区、P-基区、P+缓冲区、P+区、SiO2钝化层、阴极和阳极，其中，
所述衬底、所述N+缓冲区、所述P-基区、所述P+缓冲区和所述P+区自下而上依次设置；
所述SiO2钝化层覆盖在所述P-基区、所述P+缓冲区和所述P+区的外周，且所述SiO2钝化层的上端覆盖所述P-基区上表面的一部分，所述SiO2钝化层的下端覆盖所述N+缓冲区上表面未被所述P-基区覆盖的区域；
所述阴极设置在所述衬底的下表面；
所述阳极设置在所述P+区的上表面未被所述SiO2钝化层覆盖的区域，且所述阳极与所述SiO2钝化层接触。
在本发明的一个实施例中，所述N+缓冲区为N型SiC材料，掺杂浓度为1×1018cm-3，掺杂离子为氮离子。
在本发明的一个实施例中，所述P-基区为P型SiC材料，掺杂浓度为1×1015cm-3至2×1016cm-3且由上向下递增，掺杂离子为铝离子。
在本发明的一个实施例中，所述P+缓冲区为P型SiC材料，掺杂浓度为1×1017cm-3，掺杂离子为铝离子。
在本发明的一个实施例中，所述P+区为P型SiC材料，掺杂浓度为1×1019cm-3，掺杂离子为铝离子。
在本发明的一个实施例中，所述阴极与所述衬底的界面为欧姆接触，所述阳极与所述P+区的界面为欧姆接触。
本发明的另一方面提供了一种具有P型变掺杂基区的碳化硅基DSRD器件的制备方法，用于制备上述实施例中任一项所述的碳化硅基DSRD器件，所述方法包括：
在衬底上依次形成N+缓冲区、P-基区、P+缓冲区和P+区；
将所述P-基区、所述P+缓冲区和所述P+区的边缘刻蚀掉以形成位于所述N+缓冲区上表面的台阶；
在所述台阶上形成SiO2钝化层，且所述SiO2钝化层的上端覆盖所述P-基区上表面；
在位于所述P-基区上表面的SiO2钝化层上刻蚀得到欧姆接触窗口；
在所述衬底的下表面淀积Ni金属，形成阴极；
在所述欧姆接触窗口处淀积Ni/Ti/Al金属层，形成阳极。
在本发明的一个实施例中，，在衬底上依次形成N+缓冲区、P-基区、P+缓冲区和P+区，包括：
选取厚度为350μm，掺杂浓度为5×1018cm-3的SiC进行RCA标准清洗，作为衬底；
在所述衬底上依次外延生长N+缓冲区、P-基区、P+缓冲区和P+区，其中，所述N+缓冲区的厚度为1μm，掺杂浓度为1×1018cm-3；所述P-基区的厚度为6μm，掺杂浓度由下往上递减，为2×1016cm-3至1×1015cm-3；所述P+缓冲区的厚度为2μm，掺杂浓度为1×1017cm-3；所述P+区的厚度为1μm，掺杂浓度为1×1019cm-3。
在本发明的一个实施例中，在所述欧姆接触窗口处淀积Ni/Ti/Al金属层，形成阳极，包括：
在所述SiO2钝化层的表面及所述欧姆接触窗口中裸露的所述P+区的表面淀积Ni/Ti/Al金属层；
腐蚀掉所述SiO2钝化层表面的Ni/Ti/Al金属层，保留所述欧姆接触窗口中的Ni/Ti/Al金属层，形成阳极；
退火以在所述P+区与所述阳极之间形成P型欧姆接触。
与现有技术相比，本发明的有益效果在于：
1、本发明的具有P型变掺杂基区的碳化硅基DSRD器件通过优化结构参数，形成P型变掺杂基区，能够提高抽取过程中载流子的漂移速度，从而缩短碳化硅基DSRD的脉冲前沿，降低器件功耗，提升器件可靠性，另外加入P+缓冲区，能够降低器件的局部电场峰值，从而降低工艺难度，提升器件可靠性。
2、本发明碳化硅基DSRD器件的制备方法简化了工艺流程，降低了工艺难度，不需要使用额外的终端技术，降低了对刻蚀终端角度的要求，有效地降低了芯片面积，节省了成本。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种具有P型变掺杂基区的碳化硅基DSRD器件的结构示意图；
图2是本发明实施例提供的一种具有P型变掺杂基区的碳化硅基DSRD器件的制备方法流程图；
图3a至图3f是本发明实施例提供的一种具有P型变掺杂基区的碳化硅基DSRD器件的制备工艺过程示意图。
附图标记说明：
1-衬底；2-N+缓冲区；3-P-基区；4-P+缓冲区；5-P+区；6-SiO2钝化层；7-阴极；8-阳极；9-台阶。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种具有P型变掺杂基区的碳化硅基DSRD器件及其制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
请参见图1，图1是本发明实施例提供的一种具有P型变掺杂基区的碳化硅基DSRD器件的结构示意图。该碳化硅基DSRD器件包括衬底1、N+缓冲区2、P-基区3、P+缓冲区4、P+区5、SiO2钝化层6、阴极7和阳极8。衬底1、N+缓冲区2、P-基区3、P+缓冲区4和P+区5自下而上依次设置。
优选地，衬底1是厚度为350μm，掺杂浓度为5×1018cm-3的SiC材料。
优选地，N+缓冲区2为N型SiC材料，掺杂浓度为1×1018cm-3，掺杂离子为氮离子。
优选地，P-基区3为P型SiC材料，掺杂浓度为1×1015cm-3至2×1016cm-3且由上向下递增，掺杂离子为铝离子。
优选地，P+缓冲区4为P型SiC材料，掺杂浓度为1×1017cm-3，掺杂离子为铝离子。
优选地，P+区5为P型SiC材料，掺杂浓度为1×1019cm-3，掺杂离子为铝离子。
进一步地，SiO2钝化层6覆盖在P-基区3、P+缓冲区4和P+区5的外周，且SiO2钝化层6的上端覆盖P-基区3上表面的一部分，SiO2钝化层6的下端覆盖N+缓冲区2上表面未被P-基区3覆盖的区域。
具体地，在制备过程中，首先刻蚀掉P-基区3、P+缓冲区4和P+区5的外周边缘，以在N+缓冲区2的上表面边缘形成一个台阶，随后，在所述台阶上生长SiO2钝化层6，从而使得SiO2钝化层6覆盖在P-基区3、P+缓冲区4和P+区5的外周，且SiO2钝化层6的上端覆盖P-基区3上表面的一部分，SiO2钝化层6的下端覆盖N+缓冲区2上表面未被P-基区3覆盖的区域。
进一步地，阴极7设置在衬底1的下表面。优选地，阴极7为Ni材料。
进一步地，阳极8设置在P+区5的上表面未被SiO2钝化层6覆盖的区域，且阳极8与SiO2钝化层6接触。优选地，阳极8为Ni/Ti/Al材料，即Ni/Ti/Al三种材料依次叠加。
此外，阴极7与衬底1的界面为欧姆接触，阳极8与P+区5的界面为欧姆接触。
本实施例具有P型变掺杂基区的碳化硅基DSRD器件通过优化结构参数，形成P型变掺杂基区，能够提高抽取过程中载流子的漂移速度，降低器件的局部电场峰值，从而缩短碳化硅基DSRD的脉冲前沿，降低器件功耗，降低工艺复杂度，提升器件可靠性。
实施例二
在实施例一的基础上，本实施例提供了一种具有P型变掺杂基区的碳化硅基DSRD器件的制备方法，用于制备实施例一所述的碳化硅基DSRD器件。请参见图2，图2是本发明实施例提供的一种具有P型变掺杂基区的碳化硅基DSRD器件的制备方法流程图。该制备方法包括：
S1：在衬底上依次形成N+缓冲区、P-基区、P+缓冲区和P+区；
请参见图3a至图3f，图3a至图3f是本发明实施例提供的一种具有P型变掺杂基区的碳化硅基DSRD器件的制备工艺过程示意图。步骤S1具体包括：选取厚度为350μm，掺杂浓度为5×1018cm-3的SiC进行RCA标准清洗，作为衬底1；在衬底1上依次外延生长N+缓冲区2、P-基区3、P+缓冲区4和P+区5，其中，N+缓冲区2的厚度为1μm，掺杂浓度为1×1018cm-3；P-基区3的厚度为6μm，掺杂浓度由下往上递减，为2×1016cm-3至1×1015cm-3；P+缓冲区4的厚度为2μm，掺杂浓度为1×1017cm-3；P+区5的厚度为1μm，掺杂浓度为1×1019cm-3，如图3a所示。
在本实施例中，生长得到的N+缓冲区2、P-基区3、P+缓冲区4和P+区5的面积与衬底1均相同。
S2：将所述P-基区、所述P+缓冲区和所述P+区的边缘刻蚀掉以形成位于所述N+缓冲区上表面的台阶；
如上所述，生长得到的N+缓冲区2、P-基区3、P+缓冲区4和P+区5的面积与衬底1均相同。在此步骤中，首先刻蚀掉P-基区3、P+缓冲区4和P+区5的外周边缘，以在N+缓冲区2的边缘形成一个环形的台阶9，如图3b所示。
需要说明的是，区别于传统碳化硅基P+/P/N-/N+型DSRD器件，由于本实施例的DSRD器件是P+/P-/N+型结构，电场峰值位于P-/N+结处，在刻蚀台面时电场峰值处为正角，对刻蚀角度变化容忍度很高，并不要求非常小的刻蚀角度，可以有效节省芯片面积，同时P+缓冲层的加入消除了P+/P-结处的电场集中，不需要额外的离子注入或是多步刻蚀工艺来形成终端区域，因此简化了制备工艺。
S3：在所述台阶上形成SiO2钝化层，且所述SiO2钝化层的上端覆盖所述P-基区上表面；
具体地，在N+缓冲区2、P-基区3、P+缓冲区4和P+区5的裸露表面生长牺牲氧化层，随后去除牺牲层，以改善刻蚀表面材料质量；接着在N+缓冲区2、P-基区3、P+缓冲区4和P+区5的裸露表面淀积厚度为1mm的SiO2，形成钝化层6，如图3c所示。
S4：在位于所述P-基区上表面的SiO2钝化层上刻蚀得到欧姆接触窗口10；
在本实施例中，所述欧姆接触窗口10位于所述P-基区上表面的中心位置，如图3d所示。
S5：在所述衬底的下表面淀积Ni金属，形成阴极；
具体地，在衬底1的下表面淀积Ni金属形成阴极7，随后退火使得衬底1与阴极7的接触界面形成N型欧姆接触，如图3e所示。
S6：在所述欧姆接触窗口处淀积Ni/Ti/Al金属层，形成阳极。
具体地，在所述SiO2钝化层6的表面及欧姆接触窗口10中裸露的P+区5的表面依次淀积Ni、Ti、Al三种金属，形成Ni/Ti/Al金属层；随后，腐蚀掉SiO2钝化层6表面的Ni/Ti/Al金属层，保留欧姆接触窗口10中的Ni/Ti/Al金属层，形成阳极8；
退火以在P+区5与阳极8之间形成P型欧姆接触，如图3f所示。
本发明碳化硅基DSRD器件的制备方法简化了工艺流程，降低了工艺难度，降低了对刻蚀终端角度的要求，不需要使用额外的终端技术，有效地降低了芯片面积，节省了成本。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (7)
1.一种具有P型变掺杂基区的碳化硅基DSRD器件，其特征在于，包括衬底(1)、N+缓冲区(2)、P-基区(3)、P+缓冲区(4)、P+区(5)、SiO2钝化层(6)、阴极(7)和阳极(8)，其中，
所述衬底(1)、所述N+缓冲区(2)、所述P-基区(3)、所述P+缓冲区(4)和所述P+区(5)自下而上依次设置；
所述SiO2钝化层(6)覆盖在所述P-基区(3)、所述P+缓冲区(4)和所述P+区(5)的外周，且所述SiO2钝化层(6)的上端覆盖所述P-基区(3)上表面的一部分，所述SiO2钝化层(6)的下端覆盖所述N+缓冲区(2)上表面未被所述P-基区(3)覆盖的区域；
所述阴极(7)设置在所述衬底(1)的下表面；
所述阳极(8)设置在所述P+区(5)的上表面未被所述SiO2钝化层(6)覆盖的区域，且所述阳极(8)与所述SiO2钝化层(6)接触；
所述N+缓冲区(2)为N型SiC材料，掺杂浓度为1×1018cm-3，掺杂离子为氮离子；
所述P-基区(3)为P型SiC材料，掺杂浓度为1×1015cm-3至2×1016cm-3且由上向下递增，掺杂离子为铝离子。
2.根据权利要求1所述的具有P型变掺杂基区的碳化硅基DSRD器件，其特征在于，所述P+缓冲区(4)为P型SiC材料，掺杂浓度为1×1017cm-3，掺杂离子为铝离子。
3.根据权利要求1所述的具有P型变掺杂基区的碳化硅基DSRD器件，其特征在于，所述P+区(5)为P型SiC材料，掺杂浓度为1×1019cm-3，掺杂离子为铝离子。
4.根据权利要求1所述的具有P型变掺杂基区的碳化硅基DSRD器件，其特征在于，所述阴极(7)与所述衬底(1)的界面为欧姆接触，所述阳极(8)与所述P+区(5)的界面为欧姆接触。
5.一种具有P型变掺杂基区的碳化硅基DSRD器件的制备方法，其特征在于，用于制备权利要求1至4中任一项所述的碳化硅基DSRD器件，所述方法包括：
在衬底上依次形成N+缓冲区、P-基区、P+缓冲区和P+区；
将所述P-基区、所述P+缓冲区和所述P+区的边缘刻蚀掉以形成位于所述N+缓冲区上表面的台阶；
在所述台阶上形成SiO2钝化层，且所述SiO2钝化层的上端覆盖所述P-基区上表面；
在位于所述P-基区上表面的SiO2钝化层上刻蚀得到欧姆接触窗口；
在所述衬底的下表面淀积Ni金属，形成阴极；
在所述欧姆接触窗口处淀积Ni/Ti/Al金属层，形成阳极。
6.根据权利要求5所述的具有P型变掺杂基区的碳化硅基DSRD器件的制备方法，其特征在于，在衬底上依次形成N+缓冲区、P-基区、P+缓冲区和P+区，包括：
选取厚度为350μm，掺杂浓度为5×1018cm-3的SiC进行RCA标准清洗，作为衬底；
在所述衬底上依次外延生长N+缓冲区、P-基区、P+缓冲区和P+区，其中，所述N+缓冲区的厚度为1μm，掺杂浓度为1×1018cm-3；所述P-基区的厚度为6μm，掺杂浓度由下往上递减，为2×1016cm-3至1×1015cm-3；所述P+缓冲区的厚度为2μm，掺杂浓度为1×1017cm-3；所述P+区的厚度为1μm，掺杂浓度为1×1019cm-3。
7.根据权利要求5或6所述的具有P型变掺杂基区的碳化硅基DSRD器件的制备方法，其特征在于，在所述欧姆接触窗口处淀积Ni/Ti/Al金属层，形成阳极，包括：
在所述SiO2钝化层的表面及所述欧姆接触窗口中裸露的所述P+区的表面淀积Ni/Ti/Al金属层；
腐蚀掉所述SiO2钝化层表面的Ni/Ti/Al金属层，保留所述欧姆接触窗口中的Ni/Ti/Al金属层，形成阳极；
退火以在所述P+区与所述阳极之间形成P型欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010713459.1A CN112038412B (zh) | 2020-07-22 | 2020-07-22 | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010713459.1A CN112038412B (zh) | 2020-07-22 | 2020-07-22 | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038412A CN112038412A (zh) | 2020-12-04 |
| CN112038412B true CN112038412B (zh) | 2021-11-19 |
Family
ID=73582932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010713459.1A Active CN112038412B (zh) | 2020-07-22 | 2020-07-22 | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038412B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380875A (zh) * | 2021-05-26 | 2021-09-10 | 西安交通大学 | 一种高压碳化硅漂移阶跃恢复二极管 |
| CN113745315B (zh) * | 2021-07-28 | 2023-11-14 | 西安电子科技大学 | P型基区碳化硅das器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907181A (en) * | 1995-06-09 | 1999-05-25 | Samsung Electronics Co., Ltd. | Tapered dielectric microelectronic structures and associated methods |
| CN109545859A (zh) * | 2017-09-21 | 2019-03-29 | 英飞凌科技奥地利有限公司 | 功率二极管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9425265B2 (en) * | 2013-08-16 | 2016-08-23 | Cree, Inc. | Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure |
-
2020
- 2020-07-22 CN CN202010713459.1A patent/CN112038412B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907181A (en) * | 1995-06-09 | 1999-05-25 | Samsung Electronics Co., Ltd. | Tapered dielectric microelectronic structures and associated methods |
| CN109545859A (zh) * | 2017-09-21 | 2019-03-29 | 英飞凌科技奥地利有限公司 | 功率二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112038412A (zh) | 2020-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5011069B2 (ja) | 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法 | |
| CN103515451B (zh) | 双凹沟槽式肖特基势垒元件 | |
| US20130140584A1 (en) | Semiconductor device | |
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| US7091572B2 (en) | Fast recovery diode with a single large area p/n junction | |
| JP2004529506A (ja) | トレンチショットキー整流器 | |
| US8956963B2 (en) | Schottky barrier diode and fabricating method thereof | |
| CN112038412B (zh) | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 | |
| US6562706B1 (en) | Structure and manufacturing method of SiC dual metal trench Schottky diode | |
| CN105895708A (zh) | 一种GaN基功率二极管及其制备方法 | |
| CN102779858B (zh) | 一种功率二极管器件及其制备方法 | |
| CN108206220B (zh) | 金刚石肖特基二极管的制备方法 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2003504855A (ja) | 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 | |
| CN103441152A (zh) | 沟槽型mos势垒肖特基二极管及制作方法 | |
| KR20180044110A (ko) | 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 | |
| CN110416318A (zh) | 一种氮化镓基二极管结构及其制备方法 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN209766432U (zh) | Mps二极管器件 | |
| CN209766431U (zh) | Mps二极管器件 | |
| CN111799337A (zh) | 一种SiC JBS二极管器件及其制备方法 | |
| CN112531007A (zh) | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 | |
| CN220138323U (zh) | 一种增加结深的肖特基二极管 | |
| CN202758895U (zh) | 一种功率二极管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |