DE2162219A1 - Verfahren zum Herstellen eines Feldeffekttransistors - Google Patents

Verfahren zum Herstellen eines Feldeffekttransistors

Info

Publication number
DE2162219A1
DE2162219A1 DE19712162219 DE2162219A DE2162219A1 DE 2162219 A1 DE2162219 A1 DE 2162219A1 DE 19712162219 DE19712162219 DE 19712162219 DE 2162219 A DE2162219 A DE 2162219A DE 2162219 A1 DE2162219 A1 DE 2162219A1
Authority
DE
Germany
Prior art keywords
layer
silicon
silicon dioxide
approx
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712162219
Other languages
English (en)
Inventor
Richard Charles George North Palm Beach; Penton Jack Irwin W. Palm Beach; Fla. Swann (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE2162219A1 publication Critical patent/DE2162219A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. B.
Verfahren zum Herstellen eines Feldeffekttransistors
Die Prioricät der Anmeldung Nr. IO5 291 in der Vereinigten Staaten von Amerika vom 11. 1. 1971 wird beansprucht.
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Feldeffekttransistors mit einer isolierten Silicium-Gattelektrode, d.h. eines Feldeffekttransistors (im folgenden als MIS-FET bezeichnet), der durch eine Emitterzone, eine Kollektorzone, einem Kanalbereich sowie durch eine über dem Kanalbereich ausgebildete Gattelektrode aus Silicium auf einer isolierenden Oberflächenschicht eines Halbleiterkörper charakterisiert ist.
Ei-. //urde festgestellt, daß bei der Herstellung von MIS-FETs f-.- integrierte Schaltungen unter Benutzung der Silicium-Gatt-Tecnnik, d.h. bei Ersatz des vorher benutzten Aluminiums durch polykristallines Silicium auf dem Gatt-Isolator, eine starke Verringerung der Schwellenspannung (die zum Einschalten des Bauelements erforderliche Gatt-Spannung) im Vergleich mit herkömmlichen Bauelementen eintritt, welche eine Aluminium-Elektrode auf dem Gatt-Isolator verwenden. Bei den Bauelementen
209832/1014
ORIGINAL
-2-
R.C.G. Swann et al 17-6 Pl 695
mit einem Silicium-Gatt überlappen Jedoch der Gatt-Isolator und das polykristalline Silicium die pn-Übergänge, welche die Emitter- und Kollektorzonen begrenzen, Zonen die nach den üblichen Diffusionsprozessen hergestellt werden. Diese Überlappung beruht auf der Ausbreitung der Verunreinigungskonzentrationen im Halbleiterkörper unter dem Silicium-Gattisolator während der Ausbildung der Emitter- und Kollektorzone. Auf Grund dieser Überlappung resultiert eine Rückkoppelungskapazität zwischen dem Gatt und der"Kollektorzone, und dem Gatt und der Emitter-" zone, wodurch das Hochfrequenzverhalten des Bauelementes be·^ ! einträchtigt ist. ·;ΐΐ;ο;
Es wurde ferner festgestellt·, daß bei der Herstellung von ' MIS-PETs für Pestkörperschaltungen unter Anwendung der Ionenimplantationstechnik zum Herstellen der Emitter- und Kollektorzonen , das Hochfrequenzverhalten der Bauelemente sich verbessern läßt, da sich die pn-Ubergänge der Emitter- und Kollektorzonen in dem Körper senkrecht unter den öffnungen der Oxidschichten erstrecken und sich nicht unter die Gatt-Oxidschicht ausbreiten. Diese Verbesserung des Hochfrequenzverhaltens ist unmittelbar der Reduktion der Rückkoppelungskapazität des Gatt gegenüber |. der entsprechenden Emitter- und Kollektorzonen zuzuschreiben, einer Kapazität, die der Miller-Kapazität in einer Elektronenröhre entspricht. Es wurde jedoch andererseits festgestellt, daß keine merkliche Reduktion der Gatt-Schwellenspannung eintritt wenn man die Ionenimplantationstechnik benutzt. Die Ionenimplantation ist eine Technik zum Dotieren von Silioiumplatten und zur Ausbildung von Emitter- und Kollektorzonen. Dabei werden dotierende Verunreinigungen wie Phosphor oder .·a bei hoher Energie - 40 000 bis 300 000 Elektronenvolt - beschleunigt und damit die Siliciumplatte als Ziel beschossen, bis die dotierenden Ionen in die gewünschte Tiefe eingedrungen sind. Um Ionen abzufangen werden dabei Gebiete, in denen eine Ionenimplantation nicht erwünscht ist auf geeignete Weise mittels einer Aluminium-
2ßk. imt'f* «
jeändea 209832/T014 eingegangen am ^l&JZ^mm ->
R.C.G. Swann et al I7-6 " Pl
ο oder einer Oxidmaske von einer Stärke von 12 000 A maskiert.
Der Erfindung liegt die Aufgabe zugrunde, einen MIS-FET für Festkörperschaltungen zu erhalten, der sowohl zugleich ein verbessertes Frequenzverhalten als auch einen verbesserten Kennwert der Gatt-Schwellenspannung aufweist. Ferner soll durch die Erfindung die Silicium-Gatt-Technik mit der Ionenimplantationstechnik kombiniert werden, um sowohl den Gatt-Schwellenspannungskennwert als auch das Frequenzverhalten von MIS-FET-Bauelementen für Festkörperschaltungen zu verbessern.-Die Erfindung betrifft ein Verfahren zum Herstellen eines Feldeffekttransistors mit einer Emitterzone, einer Kollektorzone und einem über dem Kanalbereich auf einer isolierenden Oberflächenschicht eines' Halbleitersubstrats des einen Leitungstyps angeordneten Silicium- Gatt. Die vorstehend genannte Aufgabe wird erfindungsgemäß dadurch gelöst, daß selektiv über dem Kanalbereich polykristallines Silicium auf der isolierenden Oberflächenschicht gebildet wird, daß in der isolierenden Oberflächenschicht angrenzend an das so gebildete Silicium-Gatt eine erste und eine zweite Aussparung gebildet werden und daß das Halbleitersubstrat einer Ionenimplantation von dotierenden Verunreinigungen des anderen Leitungstyps durch die Aussparungen unter Bildung einer Emitterzone und einer Kollektorzone unterzogen wird.
Die Erfindung wird im Folgenden anhand der Zeichnung näher erläutert, in der
die Fig. la
bis It die verschiedenen Verfahrensschritte eines Ausführungsbeispiels nach der Erfindung zum Herstellen eines Bauelementes veranschaulichen
209832/1014
R.C.G. Swarm et al 17-1 ' Fl 695
die Fig. 2 ein weiteres Ausführungsbeispiel der Erfindung
betrifft, bei dem das Substrat auf einen Saphir-' grundkörper ausgebildet ist und
die Fig. 3 eine weitere Ausführungsform der Erfindung als Abwandlung der anhand der Fig. 2 erläuterten betrifft.
Bei einem ersten Ausführungsbeispiel nach der Erfindung unter Verwendung von charakteristischen Größen wird gemäß der Fig. la von einem η-leitenden Siliciumsubstrat, mit einem spezifischen Widerstand von 4fi-cm ausgegangen. Es kann durch eine Platte mit einer Dicke von 0,25 -0,5 mm» einem Durchmesser von etwa 50 mm und einer 111-Kristallorientierung verkörpert sein.
Als nächster Schritt wird auf dem Substrat eine Schichtenstruktur gebildet, wie Fig. Ib zeigt. Die Schicht 2 kann eine Silicium dioxidschicht sein, die in einer DampfatmoSphäre bei ca. 11000C auf der Oberfläche des Grundkörpers 1 thermisch aufgewachsen
ο
wird, bis sie eine Dicke von ca. 2000 A erreicht.. Schicht 5 kann eine Siliciumnitridschicht sein, die auf der Schicht 2 unter Anwendung der herkömmlichen elektrodenlosenGlimmentladungstechnik
ο °
bei ca. 400 C abgeschieden wurde, bis eine Schicht von 5OOO A ausgebildet ist. Schicht 4 ist eine abgeschiedene Siliciumdioxidschicht. (SiIOx)1 die in bekannter Weise aus Siliciumwasserstoff
Bf ο
" bei ca 400
und Sauerstoff bei 4550C hergestellt und über der Nitridschicht <=
ο bis zu einer Schichtdicke von ca. 10 000 A abgelagert wird.
Als nächstes muß eine Durchbruch in die isolierende Schichtenstruktur geschnitten werden. Dazu benutzt man die bekannte Technik der Fotolithografie unter Verwendung von Fotolacken wie z.B. einen KTFR-Fotolack. In bekannter Weise wird über der Oxidschicht 4 eine entwickelte und gehärtete Fotolackschicht 5 ausgebildet, wie Fig. Ic zeigt. Der Teil der Lackschablone, die nicht entwickelt
209832/1014 "5-.
R.C.G. Swann et al 17-6 Pl 695
und somit entfernt wurde, gibt den Teil 6 der Oxidschicht 4 frei, wie Pig. lc zeigt. Durch den freiliegenden Teil 6 wird nun in der Oxidschicht 4 ein Loch gebildet, in dem eine Standardätzlösung z.B. I^ zu 1 verdünnte· und gepufferte Flußsäure, verwendet wird, um einen Teil 7 der Nitridschicht 3 freizulegen, wie Pig. ld zeigt. Unter Verwendung einer der üblichen Lösungen wird die gehärtete KTPR-Schablone 5 entfernt., wie Pig. ld zeigt. Nun wird, unter Benutzung der verbliebenen Oxidschicht 4 als Maske für die darunterliegenden Teile der Siliciumnitridschicht;5, ein Durchbruch in den freiliegenden Teil der Nitridschicht 5 ausgebildet, um die Schicht 2 freizulegen. Eine spezielle Technik zur Herstellung eines solchen Durchbruchs besteht in der Standardtauchätzung der freiliegenden Siliciumnitridschicht J5 in konzentrierter heißer Phosphorsäure bei l80°C . Die restlichen Teile der Oxidschicht 4 und Nitridschicht,J bilden nun eine Maske für den freiliegenden Teil der Oxidschicht 2 . Der freiliegende Teil der Oxidschicht 2 kann dann unter Benutzung der oben beschriebenen Ätztechnik unter Verwendung 10 zu 1 gepufferter Flußsäure entfernt werden bis der Teil 8 auf der Oberfläche des Siliciumkörpers 1 zu Tage tritt, wie Pig. Ie zeigt. Zur Ausbildung der Oberflächenschicht 9 läßt man eine Schicht trockenes Siliciumdioxid thermisch in eine*» wasserfreien Sauerstoff atmosphäre in dem freiliegenden Bereich des Siliciumkörpers aufwachsen, wie Pig. If zeigt. Man läßt diese Schicht bei 1 15O0C entstehen, bis sie eine Stärke von angenähert 1000 Ä erreicht.
Als nächstes wird pyrolythisch über den Schichten 9 und 4 eine Schicht polykristallines Silicium bis zu einer Stärke von 7OOO bis 8000 S bei einer Temperatur von ca. 6800C aus einer Atmosphäre abgeschieden, die aus 2 $> Siliciumwasserstoff in Stickstoff und einem Trägergas, wie z.B. Wasserstoff,besteht (Pig.lg)· Dabei kann die abgelagerte polykristalline Siliciumschicht 10 mit einem Dotiermaterial vom P-Typ wie z.B. Bor, unter Verwendung der üblichen Diffusiontechnik In einem Diffusionsofen . dotiert werden» Für P-Kanal-Peldeffekttransistor-Bauelemente
209832/10U -6-
ORlGiNAL INSPECTED
■ - 6 - ' ■
R.C.G. Swann et al 17-6 " Fl
jedoch, wie sie hier beschrieben werden, kann auf diese Dotierung und den Diffusionsschritt verzichtet werden.
Im nächsten Schritt wird gemäß der Fig. lh eine Siliciumdioxidschicht 11 über der zuvor gebildeten polykristallinen Siliciumschicht 10 bis zu einer Schichtdicke von ca. JOOO bis 5OOO A* abgelagert. Die Abscheidung des Siliciumdioxides. kann unter den gleichen Bedingungen stattfinden, wie sie für die Siliciumdioxidschicht 4 bereits beschrieben wurden.
- Daraufhin wird unter Benutzung der Standard-Fotolithografietechnik die entwickelte KTFR-Fotolaekschablone 12 zentral auf dem Teil der Oxidschicht 11 ausgebildet, der im Bereich der geätzten Aussparung 120 liegt, wie Fig. Ii zeigt. Nun wird erneut der freiliegende Teil der Siliciumdioxidschicht 11 entfernt. Dies geschieht mittels der gleichen Ätztechnik für Siliciumdioxid, wie zuvor schon beschrieben wurde, d.h. unter Verwendung von 13 zu 1 verdünnter und gepufferter Flußsäure als Ätzlösung für das Siliciumdioxid, bis die darunterliegenden Teile der polykristallinen Schicht 10 freigelegt sind. Nun wird das freigelegte, polykristalline Silicium entfernt. Dies geschieht durch Behandlung des polykristallinen Siliciums mit einer Ätzlösung aus 20 Volumteilen Wasser, 50 Volumteilen Salpetersäure und 3 Volumteilen Flußsäure. Während des Ätzens des polykristallinen Siliciums wird die entwickelte KTFR-Fotolackschicht 12 abgelöst, so daß der darunterliegende Teil der Siliciumdioxidschicht 11 zu Tage tritt. Das Ätzen des polykristallinen Siliciums wird natürlich solange fortgesetzt, bis die dünne oxidische Oberflächenschicht und diejenigen Teile der Siliciumdioxidschicht 4 erreicht sind, wie sie in Fig. Ij abgebildet sind. Nun werden die freiliegenden Teile 9a und 9b der aus trockenem Oxid bestehenden Oberf lachenschicht 9 entfernt. Das Entfernen kann durch Benutzung der vorher erwähnten Standardtechniken und einer Ätzlösung aus' 10 zu gepufferter Flußsäure geschehen. Dieser Prozess wird solange fortgesetzt, bis alle freiliegende Teile 9a und 9b der Dioxid-
209832/1014 -7-
R.C.G. Swann et al 17-6 · Pl 695
schicht 9 entfernt sind, so daß die Oberflächenteile la und Ib des Substrats 1 hervortreten. Dieser letzte Ätzschritt wird solange durchgeführt, bis alle Reste der darüberliegenden Siliciumdioxidschicht 11, natürlich unter Verringerung der Stärke der verbliebenen Teile der Siliciumdioxidschicht k, entfernt sind. Die Ergebnisse des letzten Schrittes sind in Fig. Ik abgebildet.
Nun werden bei Verwendung eines Ionenimplantationsgerätes, wie Modell LS 5 von High Voltage Engineering, die Platten auf einem Auffängersockel innerhalb des Gerätes angeordnet. Bei Verwendung von Bortrichlorid als Dotierquelle liefert das Gerät Borionen, welche die freigelegten Oberflächenteile la und Ib und die Oberflächenteile der polykristallinen Schicht 10 beschießen. Bor ist eine Verunreinigung vom P-Typ und dringt in den Grundkörper 1 unter Bildung einer Emitterzone 13 und einer Kollektorzone k vom P-Leitfähigkeitstyp an entsprechenden pn-Übergängen I5 und l6 ein, die nicht unter der restlichen Dioxidschicht 2 und 9 liegen, wie Fig. Il zeigt. Typische Bedingungen für die Beschießung während der Ionenimplantation sind folgende: Energieniveau I50 keV, Strahlstromdosierung 400 uA-sec . Während der Beschießung wird der Auffänger in flüssigen Stickstoff auf -19O0C gekühlt und der Auftreffwinkel wird auf 0° eingestellt, um senkrecht verlaufende Übergänge zu bekommen, die gemäß der erwähnten Forderung nicht unter den Dioxidschichten 9 und 2 zu liegen kommen. Die Einstrahlfläche bei dieser Beschießung betrug ca. 25 cm . Während dieses Verfahrensschrittes werden die Borionen nicht nur in das Substrat 1 implantiert, wie oben beschrieben, sondern sie drangen auch in die polykristalline Siliciumschicht. 10 ein. Dadurch wird sichergestellt, daß die Schicht 10 zum P-Leitfähigkeitstyp gehört.
Anschließend wird das Bauelement einer Temperung unterworfen,, um das implantierte Bor zu aktivieren und um einen möglichst geringen Flächenwiderstand in der Umgebung des implantierten
209832/1014
R.C.G. Swann et al 17-6 Pl 695
Bors zu erzielen. Die Temperung bei diesem Ausführungsbeispiel wurde in Stickstoff bei 535°C über eine Zeitdauer von 30 Minuten durchgeführt. Man kann natürlich die Temperatur auf ca. 820 bis 85O0C erhöhen, ohne daß man besorgt sein muß, daß das implantierte Bor gegebenenfalls in das Substrat 1 weiter hineindiffundiert. Mit der Beendigung dieses letzten Verfahrensschrittes erhält man eine Struktur, wie sie Fig. Il "zeigt. Die polykristalline Siliciumschicht 10 kann nun als Gatt des gebildeten MIS-FET betrachtet werden. In bekannter Weise können dann ohms die. Kontakte an die Emitter- und Kollektorzone und das Silicium-Gatt angebracht werden.
Obgleich die Beschreibung zur Herstellung des Bauelementes nach Fig.l nur die Herstellung eines "Feldeffekttransistors betrifft, können in Wirklichkeit viele solche Bauelemente gleichzeitig auf einer Platte hergestellt werden. Dabei werden in Übereinstimmung mit den Erfordernissen der topologischen Auslegung entweder diskrete Bauelemente oder eine Anzahl miteinander zu verbindende Bauelemente von Festkörperschaltungen gebildet, die voneinander gemäß der üblichen Technik zum Trennen einer Platte in Plättchen getrennt würden.
Bei einem anderen Ausführungsbeispiel nach der Erfindung kann die zuvor beschriebene Technik zur Herstellung von Bauelementen auf einem Saphirgrundkörper 20 benutzt werden, wie Fig. 2 zeigt. Der Hauptunterschied bei diesen Beispiel liegt darin, daß von einem Saphirgrundkörper ausgegangen wird und das Substrat als Siliciumschicht 21 auf dieser Saphirunterlage nach der üblichen hinlänglich bekannten epitaxialen Aufwachstechnik abgeschieden wird, bis diese Schicht eine Stärke von z.B. 1 bis 5 Mikron erreicht hat. Da im allgemeinen epitaxial gewachsenes Silicium einen hohen spezifischen Widerstand besitzt, wäre es wünschenswert, in die Schicht 21 eine Verunreinigung vom N-Typ, z.B. Phosphor, eindiffundieren zu lassen, um die gewünschte Leitfähigkeit und den
209832/ 1OU "9"
R.C.G. Swann et al 17-6 Pl
gewünschten Flächenwiderstand zu erhalten. Danach entspricht die Herstellung der Schichten 22, 2j5 und 24 genau der Schichten 2, 3 und 4 in den Pig. Ib bis Ie. . Die Verfahrensschritte, die zur Bildung der Schichten 29 und 30 erforderlich sind, sind grundsätzlich identisch mit denen, die gemäß Fig. lh bis Ik zur. Bildung der Schichten 9 und 10 führen. Die Schritte, die zur Bildung der entsprechenden Emitter- und Kollektorzonen 33 und y\ an deren entsprechenden Übergängen 35 und 36 notwendig sind, sind mit"jenen Verfahrensschritten identisch, welche die Herstellung der Emitter- und Koliketorzonen I3 und 14 an ihren entsprechenden übergängen 15 und l6 gemäß der Fig. 1 &■ betreffen. Hauptunterschied bezüglich der Zonen 33 un4 3^ gegenüber den Zonen I3 und 14 gemäß der Fig. 1-C besteht darin, daß die übergänge an den Zonen 33 und 3^ wie auch die Zonen 33 und 3^ selbst sich senkrecht über die gesamte Stärke der Siliciumschicht 21 erstrecken. Teile der Oxidschicht 37 dienen der geeigneten Maskierung zum Herstellen von ohmis dien Kontakten 38, 39 und 40 an den entsprechenden Emitter- und Kollektorzonen und dem Silicium-Gatt 33,' 30 und 34 . Diese ohmischen Kontakte werden natürlich in der üblichen Weise hergestellt und bestehen im allgemeinen aus Aluminium oder einem anderen geeigneten, leitenden Material.
Obgleich die Ausführungsbeispiele gemäß den Fig. 1 und 2 für P-Kanal-Bauelemente gelten, können N-Kanal-Bauelemente genauso hergestellt werden, wie in Fig. 3 gezeigt wird. In diesem Fall besteht der Siliciumkörper 21 aus einem Material vom P-Typ. Emitter- und Kollektorzone 33 und J>K werden durch Beschüß mit Ionen eines verunreinigenden Materials vom N-Typ, wie Phosphor, hergestellt. Die einzigen Unterschiede in den Verfahrensschritten zur Herstellung von N-Kanal-Feldeffekttransistoren, wie er in Fig» 3 gezeigt wird, sind folgende: Während der Bildung der polykristallinen Siliciumschicht 30 ist es notwendig, diese Schicht mit einem Dotierungsmittel vom P-Typ unter Anwendung
209832/10U "10-
- IO -
R.C.G. Swann et al I7-6 Fl 695
der üblichen Diffusionstechnik zu dotieren, wie zuvor als möglicher Verfahrensschritt zur Bildung von P-Kanal-Bauelementen beschrieben wurde. Vor Beginn des Ionenbeschusses durch N-Typ-Material ist es ferner notwendig, einen gegen das Ionenbombardement wirksamen Schutz über der polykristallinen Schicht 30 anzubringen. In unserem Beispiel kann dieser Schutz aus einer Schicht Aluminium 39a bestehen, das gleichzeitig als Gattelektrode für das Bauelement dienen kann. Alle anderen Verfahrensschritte, die sich auf die Herstellung dieses Bauelementes beziehen, sind die gleichen, wie sie für die Bauelemente nach Fig. 1 und 2 gelten. Als Alternative zur Verwendung der Aluminiumschicht 39a kann eine Schicht aus Siliciumdioxid oder Siliciumnitrid über der Schicht 30 ausgebildet werden. Sofern Siliciumdioxid aber verwendet wird, sollte die Schichtdicke zumindestens 12000 8 betragen, um einen entsprechenden Schutz gegen die Ionenimplantation zu bewirken.
209832/1014

Claims (14)

R.C.G. Swarm et al 17-6 . · .Pl 695 PATENTANSPRÜCHE
1. ) Verfahren zum Herstellen eines Feldeffekttransistors mit einer Emitterzone, einer Kollektorzone und einem über den Kanalbereich auf einer isolierenden Oberflächenschicht eines Halbleitersubstrats des einen Leitungstyps angeordneten Silicium-Gatt dadurch gekennzeichnet, daß selektiv über dem Kanalbereich polykristallines Silicium auf der isolierenden Oberflächenschicht gebildet wird, daß in der isolierenden Oberflächenschicht (9) angrenzend an das so gebildete Silicium-Gatt (10) eine erste und eine zweite Aussparung (la,Ib) gebildet werden und daß das Halbleitersubstrat (1,21) einer Ionenimplantation von dotierenden Verunreinigungen des anderen Leitungstyps durch die Aussparungen (la,Ib) unter Bildung einer Emitterzone (13*35) und einer Kollektorzone (14,34) unterzogen wird.
-2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Emitterzone und die Kollektorzone in einem Substrat gebildet werden, welches epitaxial auf einem Grundkörper aus Saphir abgeschieden worden ist.
3« Verfahren nach Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die gebildeten Emitter- und Kollektorzonen in Stickstoff bei etwa 53°° C über etwa 3° Minuten getempert werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß nach der Temperung ohmsche Kontakte an Emitterzone, Kollektorzone und ■Silicium-Gatt angebracht werden.
5· Verfahren nach Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß eine isolierende Oberflächenschicht aus einem Oxid auf dem Halbleitersubstrat in einem Durchbruch aus einer Schlohtenstruktur hergestellt wird, welche aus einer ersten Silioium-
209832/10U
- 12 R.C.G. Swann et al 17-6 A '6^5 ^ '
dioxidschicht auf der Oberfläche des Halbleitersubstrats, einer Siliciumnitridschicht auf dieser ersten Siliciumdioxidschicht und einer auf der Siliciumnitridschicht angeordneten zweiten Siliciumdioxidschicht besteht.
6. Verfahren nach Anspruch 5» dadurch gekennzeichnet, daß die erste Siliciumdioxidschicht thermisch in einer Dampfatmosphäre erzeugt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die erste Siliciumdioxidschicht thermisch be einer Dicke von ca. 2000 fi erzeugt wird.
erste Siliciumdioxidschicht thermisch bei ca. 11000C bis zu
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Siliciumnitridschicht durch elektrodenlose Glimmentladung bei ca. 400°C bis zu einer Schichtdicke von ca. JOOO A erzeugt wird.
9· Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Siliciumdioxidschicht bei ca. 455° C bis zu einer Schichtdicke von ca. 10 000 A aus einer Atmosphäre abgeschieden wird, welche Silan und Sauerstoff enthält.
10. Verfahren nach Anspruch 5* dadurch gekennzeichnet, daß eine isolierende Oberflächenschicht aus Siliciumdioxid thermisch in einer wasserfreien Sauerstoffatmosphäre erzeugt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die
isolierende Oberflächenschicht aus Siliciumdioxid bei ca.
ο °
II50 C bis zu einer Schichtdicke von ca. 1000 A erzeugt wird.
12. Verfahren nach Ansprüchen 1 bis 11, dadurch gekennzeichnet, daß die Ionenimplantation bei einem Energieniveau von I50 keV
• -13-
209832/1OU
ORiQINAL INSPECTED
R.C.G. Swann et al 17-6 Fl
und einem Strahlstrom mit 400 μΑ-sec durchgeführt wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das Halbleitersubstrat während der Ionenimplantation im flüssigen Stickstoff bei ca. -1900C gekühlt wird.
14. Verfahren nach Anspruch 12 oder IJ, dadurch gekennzeichnet, daß der Ionenstrahl senkrecht auf die Oberfläche des Halbleitersubstrats auftrifft. " . i
20 9 8 327 1OU
DE19712162219 1971-01-11 1971-12-15 Verfahren zum Herstellen eines Feldeffekttransistors Pending DE2162219A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10529171A 1971-01-11 1971-01-11

Publications (1)

Publication Number Publication Date
DE2162219A1 true DE2162219A1 (de) 1972-08-03

Family

ID=22305027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712162219 Pending DE2162219A1 (de) 1971-01-11 1971-12-15 Verfahren zum Herstellen eines Feldeffekttransistors

Country Status (5)

Country Link
US (1) US3749610A (de)
AU (1) AU464039B2 (de)
DE (1) DE2162219A1 (de)
FR (1) FR2121725A1 (de)
GB (1) GB1308888A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2341311A1 (de) * 1973-08-16 1975-03-20 Licentia Gmbh Verfahren zum einstellen der lebensdauer von ladungstraegern in halbleiterkoerpern

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
JPS5633864B2 (de) * 1972-12-06 1981-08-06
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
US3852120A (en) * 1973-05-29 1974-12-03 Ibm Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices
US3883372A (en) * 1973-07-11 1975-05-13 Westinghouse Electric Corp Method of making a planar graded channel MOS transistor
US4057824A (en) * 1976-04-30 1977-11-08 Rca Corporation P+ Silicon integrated circuit interconnection lines
KR0170312B1 (ko) * 1995-06-23 1999-02-01 김광호 고집적 dram 셀 및 그 제조방법
US5943576A (en) * 1998-09-01 1999-08-24 National Semiconductor Corporation Angled implant to build MOS transistors in contact holes
US6074919A (en) * 1999-01-20 2000-06-13 Advanced Micro Devices, Inc. Method of forming an ultrathin gate dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2341311A1 (de) * 1973-08-16 1975-03-20 Licentia Gmbh Verfahren zum einstellen der lebensdauer von ladungstraegern in halbleiterkoerpern

Also Published As

Publication number Publication date
AU3774072A (en) 1973-07-12
US3749610A (en) 1973-07-31
FR2121725A1 (de) 1972-08-25
AU464039B2 (en) 1975-08-14
GB1308888A (en) 1973-03-07

Similar Documents

Publication Publication Date Title
DE3019850C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2056124B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3150222A1 (de) &#34;verfahren zum herstellen einer halbleitervorrichtung&#34;
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
EP0029900A2 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE2103468B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung