CN108598180A - 一种整流二极管及其制备方法 - Google Patents

一种整流二极管及其制备方法 Download PDF

Info

Publication number
CN108598180A
CN108598180A CN201810319841.7A CN201810319841A CN108598180A CN 108598180 A CN108598180 A CN 108598180A CN 201810319841 A CN201810319841 A CN 201810319841A CN 108598180 A CN108598180 A CN 108598180A
Authority
CN
China
Prior art keywords
aluminium
rectifier diode
temperature
chip
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810319841.7A
Other languages
English (en)
Inventor
宗瑞
曹剑龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHEJIANG SHILING POWER ELECTRONICS Co Ltd
Original Assignee
ZHEJIANG SHILING POWER ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHEJIANG SHILING POWER ELECTRONICS Co Ltd filed Critical ZHEJIANG SHILING POWER ELECTRONICS Co Ltd
Priority to CN201810319841.7A priority Critical patent/CN108598180A/zh
Publication of CN108598180A publication Critical patent/CN108598180A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种整流二极管及其制备方法。本发明通过磷扩散、正面减薄、铝注入、硼扩散、光刻槽、台面腐蚀、淀积SIPOS、钝化、淀积LTO、光刻引线、蒸铝、铝反刻、铝合金、背金和背金反刻工艺制备得到整流二极管,该整流二极管包括阳极与阴极两个电极,以及整流二极管芯片,所述芯片包括与阳极形成欧姆接触的P型区,位于P型区下方的N漂移区,与阴极形成欧姆接触的N+阴极区,位于表面的SiO2钝化层,和位于芯片两侧的沟槽。本发明的整流二极管具有较小的接触电阻和正向导通压降,缺陷少,击穿电压高的优点,其制备工艺流程简单,生产效率高。

Description

一种整流二极管及其制备方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种整流二极管及其制备方法。
背景技术
整流二极管(简称整流管)是一种能够将交流电转换为直流电的器件,被广泛用在工业、民生、军事等领域,其依靠体内PN结的单向导电特性制成,结构形式与一般二极管相似,但由于通过的是大电流,在工艺和结构上采用了专门措施,使之满足整流要求,且具有正向导通电阻小,反向阻断电阻大的特点。
现有技术通常在N型衬底上制作整流二极管,器件的P型区掺杂杂质为硼或铝。例如:中国专利申请CN201610963220.3公开了一种半导体整流二极管,P型区掺杂杂质为硼;中国专利申请CN201621197366.3公开的高压整流管,其P区为铝掺杂扩散所形成的P型层。上述两个专利申请的P型区都只包含一种杂质,而单独使用硼进行掺杂的时候,由于硼存在扩散时间长的问题,要达到期望的结深需要较长的扩散时间,严重影响生产效率,并且过长的热过程会引起各种缺陷,对漏电产生不利的影响,单独使用铝进行掺杂的时候,由于铝在硅中扩散速度快,结深不易控制,同时存在均匀性不易控制的问题。
此外,为了减小整流二极管的正向导通压降,需要进行一次浓磷扩散与阴极形成欧姆接触,传统工艺采用正面保护后进行背面磷扩散的方法,例如,中国专利申请CN201710157318.4其在单晶硅的背面通过高浓度磷扩散的方式形成N+重掺杂衬底阴极区。然而上述制作方法存在工艺流程长,硅片返工率高等问题。
综上,基于现有技术中存在的问题和缺陷,本发明开发出一种整流二极管及其制备方法,通过同时掺杂铝和硼两种杂质,并调整扩磷工艺为两面同时扩磷然后再正面减薄,大大简化了整流二极管的工艺流程,提高了生产效率和产品良率。
发明内容
本发明的目的在于提供一种整流二极管及其制备方法。本发明的整流二极管具有较小的接触电阻和正向导通压降,缺陷少,击穿电压高的优点,其制备工艺流程简单,生产效率高。
为了达到上述目的,本发明采取如下技术方案:
一种整流二极管,所述整流二极管包括阳极与阴极两个电极,以及整流二极管芯片,所述芯片包括与阳极形成欧姆接触的P型区,位于P型区下方的N-漂移区,与阴极形成欧姆接触的N+阴极区,位于表面的SiO2钝化层,和位于芯片两侧的沟槽。
优选的,所述P型区包括与阳极形成欧姆接触的P+区,和位于N-漂移区上方的P-区。
优选的,所述芯片的N+区为磷扩散所形成的N+型层,N-区为N型硅单晶片的N型层,P型区为铝注入以及涂硼扩散形成的P型层。
本发明还提供一种整流二极管的制备方法,该方法包括如下步骤:磷扩散、正面减薄、铝注入、硼扩散、光刻槽、台面腐蚀、淀积SIPOS、钝化、淀积LTO、光刻引线、蒸铝、铝反刻、铝合金、背金和背金反刻。
进一步地,所述制备方法的具体工艺如下:
(1)磷扩散:在衬底材料两面先预淀积磷,然后升高温度进行磷扩散;预扩温度1100-1180℃,时间120-360min,Rs=0.2-0.5Ω;再扩温度1200-1270℃,时间5-15h,Xj=20-50μm;
(2)正面减薄:对衬底材料的正面进行减薄,减薄后衬底材料的厚度为300-330μm;
(3)铝注入:在衬底材料的正面注入杂质铝,注入剂量为5e14-5e15cm-2,注入能量100-120keV;
(4)硼扩散:在衬底材料的正面预淀积杂质硼,所述预淀积温度1100-1150℃,时间120-300min,Rs=3-6Ω;然后进行硼扩散,扩散温度1250-1270℃,时间5-20h,Xj=70-90μm;
(5)光刻槽:P型扩散面采用槽版进行槽光刻;
(6)台面腐蚀:对整流二极管结部分进行台面腐蚀,台面腐蚀的槽深为120-150μm;
(7)SIPOS(半绝缘多晶硅)钝化:采用SIPOS工艺对步骤(6)得到的材料进行钝化,淀积厚度为采用SIPOS钝化PN结,PN结表面不会形成电场集中,避免了表面击穿,提高了反向耐压;
(8)二氧化硅钝化:在沟槽内填充玻璃粉形成二氧化硅钝化涂层;
(9)淀积LTO(低温二氧化硅):衬底两面进一步淀积LTO,淀积温度400-500℃,淀积时间30-90min;
(10)光刻引线:衬底两面采用引线版光刻引线孔,引出电极;
(11)蒸铝:衬底两面进一步蒸铝,铝层厚度δ=5-8μm;
(12)铝反刻:采用金属反刻版反刻铝电极;
(13)铝合金:合金温度400-500℃,时间20-60min,使铝和硅形成良好的欧姆接触;
(14)背金:在材料两面利用蒸发工艺进行金属淀积,淀积金属层为Ti-Ni-Ag,Ti-Ni-Ag总厚度δ=1-2μm;
(15)背金反刻:采用金属反刻版进行Ti-Ni-Ag反刻。
优选的,所述衬底材料为区熔法制备得到的N型硅单晶片,其电阻率ρ为60~90Ω·cm,硅单晶片厚度为450~500μm。
本发明具有如下特点:
(1)本发明的P型区中包含铝和硼两种杂质,首先进行铝注入,然后进行硼扩散,最后一起推结;铝注入能够提高扩散均匀性,缩短推结时间,降低硅片制造过程中的热预算,提高生产效率的同时减少缺陷;硼扩散可以有效提高P型区的表面浓度,使P型区和金属电极形成良好的欧姆接触,减小接触电阻和正向导通压降。本发明推结后形成的P型区包括两部分,一部分是与金属电极形成欧姆接触的P+区,一部分是位于N-漂移区上方的P-区,P-区和N-漂移区形成的PN结可以保证击穿电压达到1800V以上。
(2)本发明调整扩磷工艺为两面同时扩磷然后再正面减薄,大大简化了整流二极管的工艺流程,提高了生产效率。
附图说明
图1为本发明整流二极管的结构示意图。
具体实施方式
以下具体实施例是对本发明提供的方法与技术方案的进一步说明,但不应理解成对本发明的限制。
图1是本发明整流二极管的结构示意图。本发明的整流二极管包括阳极与阴极两个电极,以及整流二极管芯片,所述芯片包括与阳极形成欧姆接触的P型区,位于P型区下方的N-漂移区,与阴极形成欧姆接触的N+阴极区,位于表面的SiO2钝化层,和位于芯片两侧的沟槽。P型区进一步包括与阳极形成欧姆接触的P+区,和位于N-漂移区上方的P-区。其中,芯片的N+区为磷扩散所形成的N+型层,N-区为N型硅单晶片的N型层,P型区为铝注入以及涂硼扩散形成的P型层。
本发明的整流二极管通过如下方法制备得到:
一、衬底材料的准备
采用区熔法制备的N型硅单晶片作为衬底材料,其电阻率ρ为60~90Ω·cm,硅单晶片厚度为450~500μm。
二、制作工艺:
(1)磷扩散:采用三氯氧磷作为掺杂源,先在硅单晶片两面预淀积磷,然后升高温度进行磷再扩散推进;预扩温度1100-1180℃,时间120-360min,Rs=0.2-0.5Ω;再扩温度1200-1270℃,时间5-15h,Xj=20-50μm;
(2)正面减薄:采用减薄机对衬底材料的正面进行减薄,减薄后衬底材料的厚度为300-330μm;
(3)铝注入:采用铝离子注入机在衬底材料的正面注入杂质铝,注入剂量为5e14-5e15cm-2,注入能量100-120keV;
(4)硼扩散:采用硼乳胶源扩散方法,在衬底材料的正面预淀积杂质硼,所述预淀积温度1100-1150℃,时间120-300min,Rs=3-6Ω;然后进行硼再扩散推进,扩散温度1250-1270℃,时间5-20h,Xj=70-90μm;
(5)光刻槽:采用300cps粘度的光刻胶,经过匀胶、曝光、显影、坚膜、腐蚀几步,利用槽版在P型扩散面光刻出沟槽腐蚀图形,同时在N型扩散面用光刻胶保护;
(6)台面腐蚀:利用硅腐蚀液对整流二极管沟槽图形部分进行台面腐蚀,腐蚀液配比为:硝酸:氢氟酸:冰乙酸=8:3:2,台面腐蚀的槽深为120-150μm;
(7)SIPOS(半绝缘多晶硅)钝化:利用LPCVD工艺对步骤(6)得到的材料进行钝化,SIPOS沉积压力为250-300毫托,温度600-650℃,淀积厚度为采用SIPOS钝化PN结,PN结表面不会形成电场集中,避免了表面击穿,提高了反向耐压;
(8)二氧化硅钝化:在沟槽内填充玻璃粉经过高温烧结后在沟槽内形成二氧化硅钝化涂层;
(9)淀积LTO(低温二氧化硅):衬底两面进一步淀积LTO,淀积温度400-500℃,淀积时间30-90min;
(10)光刻引线:采用300cps粘度的光刻胶,经过P型面匀胶、曝光、显影、坚膜、腐蚀几步,利用引线版光刻引线孔,引出电极;
(11)蒸铝:采用电子束蒸发工艺在衬底两面蒸发一层铝,铝层厚度δ=5-8μm;
(12)铝反刻:采用300cps粘度的光刻胶,经过两面匀胶、曝光、显影、坚膜、铝腐蚀几步,采用金属反刻版反刻铝电极,去除沟槽内的金属铝;
(13)铝合金:合金温度400-500℃,时间20-60min,使铝和硅形成良好的欧姆接触;
(14)背金:在材料背面利用蒸发工艺进行金属淀积,淀积金属层依次为Ti-Ni-Ag,Ti层厚度Ni层厚度Ag层厚度
(15)背金反刻:采用金属反刻版进行Ti-Ni-Ag反刻。
经过上述工艺,得到本发明的整流二极管。本发明的P型区中包含铝和硼两种杂质;铝注入能够提高扩散均匀性,缩短推结时间,降低硅片制造过程中的热预算,提高生产效率的同时减少缺陷;硼扩散可以有效提高P型区的表面浓度,使P型区和金属电极形成良好的欧姆接触,减小接触电阻和正向导通压降。本发明形成的PN结可以保证击穿电压达到1800V以上。此外,本发明调整扩磷工艺为两面同时扩磷然后再正面减薄,大大简化了整流二极管的工艺流程,提高了生产效率。
以上实施例的说明只是用于帮助理解本发明方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求保护范围内。

Claims (6)

1.一种整流二极管,所述整流二极管包括阳极与阴极,以及整流二极管芯片,其特征在于,所述芯片包括与阳极形成欧姆接触的P型区,位于P型区下方的N-漂移区,与阴极形成欧姆接触的N+阴极区,位于表面的SiO2钝化层,和位于芯片两侧的沟槽。
2.根据权利要求1所述的整流二极管,其特征在于,所述P型区包括与阳极形成欧姆接触的P+区,和位于N-漂移区上方的P-区。
3.根据权利要求1所述的整流二极管,其特征在于,所述芯片的N+区为磷扩散所形成的N+型层,N-区为N型硅单晶片的N型层,P型区为铝注入以及涂硼扩散形成的P型层。
4.一种整流二极管的制备方法,其特征在于,所述方法包括如下步骤:磷扩散、正面减薄、铝注入、硼扩散、光刻槽、台面腐蚀、淀积SIPOS、钝化、淀积LTO、光刻引线、蒸铝、铝反刻、铝合金、背金和背金反刻。
5.根据权利要求4所述的制备方法,其特征在于,所述制备方法的具体工艺如下:
(1)磷扩散:在衬底材料两面先预淀积磷,然后升高温度进行磷扩散;预扩温度1100-1180℃,时间120-360min,Rs=0.2-0.5Ω;再扩温度1200-1270℃,时间5-15h,Xj=20-50μm;
(2)正面减薄:对衬底材料的正面进行减薄,减薄后衬底材料的厚度为300-330μm;
(3)铝注入:在衬底材料的正面注入杂质铝,注入剂量为5e14-5e15cm-2,注入能量100-120keV;
(4)硼扩散:在衬底材料的正面预淀积杂质硼,所述预淀积温度1100-1150℃,时间120-300min,Rs=3-6Ω;然后进行硼扩散,扩散温度1250-1270℃,时间5-20h,Xj=70-90μm;
(5)光刻槽:在硅片的P型掺杂面刻槽,采用槽版进行槽光刻;
(6)台面腐蚀:对整流二极管结部分进行台面腐蚀,台面腐蚀的槽深为120-150μm;
(7)SIPOS(半绝缘多晶硅)钝化:采用SIPOS工艺对步骤(6)得到的材料进行钝化,淀积厚度为
(8)二氧化硅钝化:在沟槽内填充玻璃粉形成二氧化硅钝化涂层;
(9)淀积LTO(低温二氧化硅):衬底两面进一步淀积LTO,淀积温度400-500℃,淀积时间30-90min;
(10)光刻引线:衬底两面采用引线版光刻引线孔,引出电极;
(11)蒸铝:衬底两面进一步蒸铝,铝层厚度δ=5-8μm;
(12)铝反刻:采用金属反刻版反刻铝电极;
(13)铝合金:合金温度400-500℃,时间20-60min,使铝和硅形成良好的欧姆接触;
(14)背金:在材料两面利用蒸发工艺进行金属淀积,淀积金属层为Ti-Ni-Ag,Ti-Ni-Ag总厚度δ=1-2μm;
(15)背金反刻:采用金属反刻版进行Ti-Ni-Ag反刻。
6.根据权利要求5所述的制备方法,其特征在于,所述衬底材料为区熔法制备得到的N型硅单晶片,其电阻率ρ为60~90Ω·cm,硅单晶片厚度为450~500μm。
CN201810319841.7A 2018-04-11 2018-04-11 一种整流二极管及其制备方法 Pending CN108598180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810319841.7A CN108598180A (zh) 2018-04-11 2018-04-11 一种整流二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810319841.7A CN108598180A (zh) 2018-04-11 2018-04-11 一种整流二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN108598180A true CN108598180A (zh) 2018-09-28

Family

ID=63621646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810319841.7A Pending CN108598180A (zh) 2018-04-11 2018-04-11 一种整流二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN108598180A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638083A (zh) * 2018-12-29 2019-04-16 捷捷半导体有限公司 一种快恢复二极管及其制备方法
CN109671772A (zh) * 2018-12-17 2019-04-23 成都森未科技有限公司 一种功率半导体器件及其集电区的制造方法
CN109742160A (zh) * 2019-03-13 2019-05-10 捷捷半导体有限公司 浅沟槽高压gpp芯片及其制备方法
CN110061052A (zh) * 2019-04-30 2019-07-26 江苏捷捷微电子股份有限公司 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法
CN110060934A (zh) * 2019-04-30 2019-07-26 苏州固锝电子股份有限公司 一种四颗二极管集成芯片的制造工艺
CN111540714A (zh) * 2020-03-19 2020-08-14 常州星海电子股份有限公司 一种低成本1n4148w二极管及其制造方法
CN112271219A (zh) * 2020-10-28 2021-01-26 浙江正邦电子股份有限公司 一种功率二极管芯片台面造型方法
CN115547856A (zh) * 2022-10-20 2022-12-30 安徽钜芯半导体科技有限公司 一种高性能半导体整流芯片及其制备工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907181A (en) * 1995-06-09 1999-05-25 Samsung Electronics Co., Ltd. Tapered dielectric microelectronic structures and associated methods
CN101777587A (zh) * 2009-12-31 2010-07-14 中国电子科技集团公司第十三研究所 漂移阶跃恢复二极管及其制备方法
CN204130549U (zh) * 2014-09-29 2015-01-28 西安卫光科技有限公司 一种大电流二极管钝化台面结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907181A (en) * 1995-06-09 1999-05-25 Samsung Electronics Co., Ltd. Tapered dielectric microelectronic structures and associated methods
CN101777587A (zh) * 2009-12-31 2010-07-14 中国电子科技集团公司第十三研究所 漂移阶跃恢复二极管及其制备方法
CN204130549U (zh) * 2014-09-29 2015-01-28 西安卫光科技有限公司 一种大电流二极管钝化台面结构

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671772A (zh) * 2018-12-17 2019-04-23 成都森未科技有限公司 一种功率半导体器件及其集电区的制造方法
CN109638083A (zh) * 2018-12-29 2019-04-16 捷捷半导体有限公司 一种快恢复二极管及其制备方法
CN109638083B (zh) * 2018-12-29 2024-04-05 捷捷半导体有限公司 一种快恢复二极管及其制备方法
CN109742160B (zh) * 2019-03-13 2023-03-28 捷捷半导体有限公司 浅沟槽高压gpp芯片及其制备方法
CN109742160A (zh) * 2019-03-13 2019-05-10 捷捷半导体有限公司 浅沟槽高压gpp芯片及其制备方法
CN110061052A (zh) * 2019-04-30 2019-07-26 江苏捷捷微电子股份有限公司 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法
CN110061052B (zh) * 2019-04-30 2024-02-02 江苏捷捷微电子股份有限公司 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法
CN110060934B (zh) * 2019-04-30 2024-02-09 苏州固锝电子股份有限公司 一种四颗二极管集成芯片的制造工艺
CN110060934A (zh) * 2019-04-30 2019-07-26 苏州固锝电子股份有限公司 一种四颗二极管集成芯片的制造工艺
CN111540714B (zh) * 2020-03-19 2022-03-01 常州星海电子股份有限公司 一种1n4148w二极管的制造方法
CN111540714A (zh) * 2020-03-19 2020-08-14 常州星海电子股份有限公司 一种低成本1n4148w二极管及其制造方法
CN112271219A (zh) * 2020-10-28 2021-01-26 浙江正邦电子股份有限公司 一种功率二极管芯片台面造型方法
CN115547856A (zh) * 2022-10-20 2022-12-30 安徽钜芯半导体科技有限公司 一种高性能半导体整流芯片及其制备工艺

Similar Documents

Publication Publication Date Title
CN108598180A (zh) 一种整流二极管及其制备方法
US10109512B2 (en) Photovoltaic cell with porous semiconductor regions for anchoring contact terminals, electrolitic and etching modules, and related production line
CN107331616A (zh) 一种沟槽结势垒肖特基二极管及其制作方法
CN106098839B (zh) 一种高效晶硅perc电池的制备方法
CN108364870A (zh) 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
CN105405895B (zh) 一种低存储电荷快恢复二极管芯片
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
CN107180858B (zh) 一种采用异质结结构的可控硅及其制造方法
CN109509813A (zh) 一种无掩膜的p型全背电极接触晶硅太阳电池的制备方法
CN109713065A (zh) 一种印刷金属电极的钝化太阳能电池及其制备方法
CN103022154B (zh) 一种快速恢复二极管及制造方法
CN102916042B (zh) 逆导igbt器件结构及制造方法
CN108346688A (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN108831921A (zh) 一种镓硼同步扩散工艺台面结构晶闸管芯片及其制作工艺
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN106783984A (zh) 一种双面终端结构、逆导型半导体器件及其制备方法
CN105590965B (zh) 一种开启电压可调的平面型金属氧化物半导体二极管
WO2020220666A1 (zh) 一种浅沟槽的电极同侧二极管芯片的制造工艺
CN102522335A (zh) 一种功率器件终端环的制造方法及其结构
CN105226104B (zh) 一种碳化硅肖特基二极管及其制备方法
CN107293598A (zh) 一种低反向恢复电荷平面快恢复二极管芯片
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN105762198B (zh) 沟槽式快恢复二极管及其制备方法
CN208478345U (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180928