CN110060934A - 一种四颗二极管集成芯片的制造工艺 - Google Patents

一种四颗二极管集成芯片的制造工艺 Download PDF

Info

Publication number
CN110060934A
CN110060934A CN201910358275.5A CN201910358275A CN110060934A CN 110060934 A CN110060934 A CN 110060934A CN 201910358275 A CN201910358275 A CN 201910358275A CN 110060934 A CN110060934 A CN 110060934A
Authority
CN
China
Prior art keywords
area
silicon chip
chip substrate
layer
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910358275.5A
Other languages
English (en)
Other versions
CN110060934B (zh
Inventor
吴念博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Good Ark Electronics Co Ltd
Original Assignee
Suzhou Good Ark Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Good Ark Electronics Co Ltd filed Critical Suzhou Good Ark Electronics Co Ltd
Priority to CN201910358275.5A priority Critical patent/CN110060934B/zh
Publication of CN110060934A publication Critical patent/CN110060934A/zh
Priority to PCT/CN2019/121778 priority patent/WO2020220665A1/zh
Application granted granted Critical
Publication of CN110060934B publication Critical patent/CN110060934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种四颗二极管集成芯片的制造工艺；步骤包括：在硅片衬底上、下表面均形成第一二氧化硅薄膜层；刻蚀并去除上、下表面第一二氧化硅薄膜层的隔离带区域；对隔离带区域进行第一掺杂形成第一P+区，在上下方向贯通形成隔离墙，在硅片衬底中隔离出四间隔块；形成第二二氧化硅薄膜层；刻蚀并去除第二二氧化硅薄膜层上的四周边区域；对四周边区域进行第二掺杂形成N+区；形成第三二氧化硅薄膜层；刻蚀并去除第三二氧化硅薄膜层上的四第二间隔区域；对第二间隔区域进行第一掺杂形成第二P+区；在第二P+区的边缘区域开沟槽；形成多晶硅钝化复合薄膜层；在沟槽中形成玻璃钝化层；裸露出N+区以及第二P+区；在N+区及第二P+区的表面沉积金属层形成金属电极。

Description

一种四颗二极管集成芯片的制造工艺
技术领域
本发明涉及一种二极管制造工艺，具体涉及一种四颗二极管集成芯片的制造工艺。
背景技术
二极管广泛应用在各种电路中，可以说凡有电路处皆有二级管，利用其单向导通的特性把交流电转化为直流电，使电路的终端部件可以获得稳定的直流电输入。现有整流二极管的制造方法是以N 型〈111〉晶向单晶硅片为基本材料，在该硅片的上表面进行一次硼掺杂形成平的P 区，然后在下表面进行一次磷扩散形成平的N 区，然后再进行光刻、金属化、合金等工序，最终形成二极管的PN 结构和电极金属，制成整流二极管。
现有技术的不足包括：
一、当需要组成桥式整流电路时，通常需要四个独立的二极管进行电连接，不利于产品的小型化，且工艺流程复杂，制造成本较高；
二、现有二极管结构存在侧壁的漏电流，器件可靠性低；
三、上述现有二极管在工作的过程中，反向截止，正向导通，在正向电流导通过程中由于其自身的正向压降存在，二极管会不断发热，P=U*I（这里U 是正向压降，I 是代表正常工作的电流）。二极管发热的这部分功耗不但由于持续的发热而影响器件的可靠性和使用寿命，而且消耗大量无谓的能量，这和目前绿色节能的环保要求显得格格不入。
因此，如何解决上述现有技术存在的不足，便成为本发明所要研究解决的课题。
发明内容
本发明的目的是提供一种四颗二极管集成芯片的制造工艺。
为达到上述目的，本发明采用的技术方案是：
一种四颗二极管集成芯片的制造工艺；选择硅片衬底，然后按以下步骤进行操作：
第一步，在所述硅片衬底上表面和下表面均形成一层第一二氧化硅薄膜层；
第二步，通过光刻胶分别掩膜硅片衬底上表面及下表面的所述第一二氧化硅薄膜层上的四第一间隔区域，并以此光刻胶作为掩膜层，分别刻蚀并去除硅片衬底上表面及下表面裸露的所述第一二氧化硅薄膜层除去四第一间隔区域之外的隔离带区域；
第三步，第一次第一杂质掺杂，在所述硅片衬底上表面及下表面对所述隔离带区域进行第一掺杂，从而在硅片衬底上表面及下表面的所述隔离带区域中均形成第一P+区或第一N+区；上表面的所述第一P+区与下表面的所述第一P+区连接，构成第一P+区在上下方向贯通所述硅片衬底形成隔离墙，或者，上表面的所述第一N+区与下表面的所述第一N+区连接，构成第一N+区在上下方向贯通所述硅片衬底形成隔离墙；通过所述隔离墙在硅片衬底中隔离出四个水平间隔布置的间隔块，为后续形成四颗二极管做好前期准备；
第四步，将所述第一二氧化硅薄膜层去除，并对所述硅片衬底上表面和下表面进行清洗，然后分别形成一层第二二氧化硅薄膜层；
第五步，通过光刻胶掩膜硅片衬底上表面的所述第二二氧化硅薄膜层上的四第二间隔区域以及所述隔离带区域；所述第二间隔区域与所述第一间隔区域一一对应，各第二间隔区域的面积小于各第一间隔区域；并以所述光刻胶作为掩膜层，刻蚀并去除裸露的所述第二二氧化硅薄膜层上除去四所述第二间隔区域之外的且位于四所述第一间隔区域中的周边区域；
第六步，第二杂质掺杂，在所述硅片衬底上表面对四所述周边区域进行第二杂质掺杂，从而在所述周边区域中形成N+区或P+区，该N+区表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm，P+区表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm；
第七步，将所述第二二氧化硅薄膜层去除，并对所述硅片衬底上表面和下表面进行清洗，然后分别形成一层第三二氧化硅薄膜层；
第八步，通过光刻胶掩膜所述周边区域以及所述隔离带区域，并以此光刻胶作为掩膜层，刻蚀并去除裸露的所述第三二氧化硅薄膜层上的四所述第二间隔区域，且第二间隔区域与所述周边区域间隔设置；
第九步，第二次第一杂质掺杂，在所述硅片衬底上表面对各所述第二间隔区域进行第一掺杂，从而在第二间隔区域中形成第二P+区或第二N+区，该第二P+区表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm，第二N+区表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm；
第十步，在各所述第二P+区或所述第二N+区的边缘区域开沟槽，沟槽的深度为20~40um；
第十一步，将所述第三二氧化硅薄膜层去除，并对所述硅片衬底上表面以及所述沟槽进行清洗，然后形成一层多晶硅钝化复合薄膜层；
第十二步，在所述沟槽中的多晶硅钝化复合薄膜层表面形成一层玻璃钝化层；
第十三步，将所述周边区域以及所述第二间隔区域表面的多晶硅钝化复合薄膜层去除，并裸露出所述N+区或所述P+区，以及所述第二P+区或所述第二N+区；
第十四步，在所述N+区或所述P+区以及所述第二P+区或所述第二N+区的表面均沉积金属层，形成金属电极。
上述技术方案中的有关内容解释如下：
1．上述方案中，所述硅片衬底为N 型〈111〉晶向，所述第一杂质掺杂为硼杂质掺杂或镓杂质掺杂，所述第二杂质掺杂为磷杂质掺杂或砷杂质掺杂；
所述第一次第一杂质掺杂在硅片衬底上表面及下表面的所述隔离带区域中均形成第一P+区；所述第二杂质掺杂在所述硅片衬底上表面的四所述周边区域中形成N+区；所述第二次第一杂质掺杂在所述硅片衬底上表面的各所述第二间隔区域中形成第二P+区；
所述沟槽开设于所述第二P+区的边缘区域。
2．上述方案中，所述硅片衬底为P型〈111〉晶向，所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂，所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂；
所述第一次第一杂质掺杂在硅片衬底上表面及下表面的所述隔离带区域中均形成第一N+区；所述第二杂质掺杂在所述硅片衬底上表面的四所述周边区域中形成P+区；所述第二次第一杂质掺杂在所述硅片衬底上表面的各所述第二间隔区域中形成第二N+区；
所述沟槽开设于所述第二N+区的边缘区域。
3．上述方案中，所述第二间隔区域与所述周边区域之间的距离为200~300um。
4．上述方案中，所述第一二氧化硅薄膜层、所述第二二氧化硅薄膜层以及所述第三二氧化硅薄膜层形成的工艺条件为：1150±0.5℃炉管内，先经过30±5分钟的氧气气氛，再经过480±10分钟的水汽气氛，最后再经过30±5分钟的氧气气氛。
5．上述方案中，所述硅片衬底为N 型〈111〉晶向，所述磷杂质掺杂的工艺条件为：首先在1100℃±0.5℃炉管内，时间为2±0.05小时，气氛为三氯氧磷；出炉后泡氢氟酸30±5分钟，接着，在1250±0.5℃炉管内，时间为4±0.05小时，气氛为N2的条件下进行，从而通过磷原子扩散形成所述N+区。
6．上述方案中，所述硅片衬底为N 型〈111〉晶向，所述第二次硼杂质掺杂的工艺条件为：首先在第二间隔区域的表面涂覆液态硼源，在1150±0.5℃炉管内，时间为2±0.05小时，气氛为氮气；出炉后泡氢氟酸30±5分钟，接着，在1250±0.5℃炉管内，时间为18±0.05小时，气氛为氮气的条件下进行，从而通过硼原子扩散形成所述第二P+区。
7．上述方案中，在步骤十一中，所述多晶硅钝化复合薄膜层采用CVD工艺沉积形成，其工艺条件为：首先，在650±1℃的温度条件下通入硅烷气体和一氧化二氮气体，时间为25±1分钟，其中所述硅烷气体的流速为每分钟130±5ml，所述一氧化二氮气体的流速为每分钟30±2ml；然后，在780±1℃的温度条件下继续通入硅烷气体和一氧化二氮气体，时间为15±0.5分钟，且两种气体的流速分别为SiH4每分钟25±5ml和N2O每分钟80±5ml；最终形成一层含氧多晶硅钝化膜和二氧化硅薄膜的所述多晶硅钝化复合薄膜层。
8．上述方案中，在步骤十二中，在所述沟槽中形成所述玻璃钝化层的工艺条件为：在沟槽内填充玻璃胶，厚度为25~35μm，然后通过高温烧结形成致密的所述玻璃钝化层，温度为830±10℃，时间为30±5分钟。
9．上述方案中，所述硅片衬底为N 型〈111〉晶向，所述第一P+区呈十字形，将所述硅片衬底在水平方向隔离成呈田字形布置的四所述间隔块；
或者，所述硅片衬底为P 型〈111〉晶向，所述第一N+区呈十字形，将所述硅片衬底在水平方向隔离成呈田字形布置的四所述间隔块。
为达到上述目的，本发明采用的另一技术方案是：
一种四颗二极管集成芯片，包括一硅片衬底，所述硅片衬底中通过第一次第一杂质掺杂形成有第一P+区或第一N+区，该第一P+区或第一N+区在上下方向贯通所述硅片衬底形成隔离墙，在硅片衬底中隔离出四个水平间隔布置的间隔块；
各所述间隔块的上表面通过第二杂质掺杂形成有N+区或P+区，并通过第二次第一杂质掺杂形成有第二P+区或第二N+区，且N+区与第一P+区、第二P+区均间隔设置，或者P+区与第一N+区、第二N+区均间隔设置；
其中，所述第二P+区或所述第二N+区的边缘区域开有沟槽；
所述硅片衬底上表面于所述N+区或P+区的周边区域、所述第二P+区或所述第二N+区的周边区域以及所述沟槽的表面覆盖有一层多晶硅钝化复合薄膜层；所述沟槽中还填充有玻璃胶，并通过高温烧结形成玻璃钝化层；
所述N+区或P+区以及所述第二P+区或所述第二N+区的表面均沉积有金属层，形成金属电极。
上述技术方案中的有关内容解释如下：
1．上述方案中，所述硅片衬底为N 型〈111〉晶向，所述N+区将所述第二P+区包围，或者，所述N+区与所述第二P+区水平并列。所述第一P+区呈十字形，将所述硅片衬底在水平方向隔离成呈田字形布置的四所述间隔块。所述N+区与所述第二P+区的距离为200~300um。所述第二P+区的边缘区域开有所述沟槽。
2．上述方案中，所述硅片衬底为P 型〈111〉晶向，所述P+区将所述第二N+区包围，或者，所述P+区与所述第二N+区水平并列。所述第一N+区呈十字形，将所述硅片衬底在水平方向隔离成呈田字形布置的四所述间隔块。所述P+区与所述第二N+区的距离为200~300um。所述第二N+区的边缘区域开有所述沟槽。
3．上述方案中，所述沟槽的深度为20~40um。
4．上述方案中，所述玻璃胶的厚度为25~35μm。
5．上述方案中，所述多晶硅钝化复合薄膜层采用CVD工艺沉积形成，其工艺条件为：首先，在650±1℃的温度条件下通入硅烷气体和一氧化二氮气体，时间为25±1分钟，其中所述硅烷气体的流速为每分钟130±5ml，所述一氧化二氮气体的流速为每分钟30±2ml；然后，在780±1℃的温度条件下继续通入硅烷气体和一氧化二氮气体，时间为15±0.5分钟，且两种气体的流速分别为SiH4每分钟25±5ml和N2O每分钟80±5ml；最终形成一层含氧多晶硅钝化膜和二氧化硅薄膜的所述多晶硅钝化复合薄膜层。
本发明的工作原理及优点如下：
本发明一种四颗二极管集成芯片的制造工艺；步骤包括：一、在硅片衬底上、下表面均形成第一二氧化硅薄膜层；二、刻蚀并去除上、下表面第一二氧化硅薄膜层的隔离带区域；三、对隔离带区域进行第一掺杂形成第一P+区或第一N+区，在上下方向贯通形成隔离墙，在硅片衬底中隔离出四间隔块；四、将第一二氧化硅薄膜层去除，清洗并形成第二二氧化硅薄膜层；五、刻蚀并去除第二二氧化硅薄膜层上的四周边区域；六、对四周边区域进行第二掺杂形成N+区或P+区；七、将第二二氧化硅薄膜层去除，清洗并形成第三二氧化硅薄膜层；八、刻蚀并去除第三二氧化硅薄膜层上的四第二间隔区域；九、对第二间隔区域进行第一掺杂形成第二P+区或第二N+区；十、在第二P+区或第二N+区的边缘区域开沟槽；十一、将第三二氧化硅薄膜层去除，清洗并形成多晶硅钝化复合薄膜层；十二、在沟槽中形成玻璃钝化层；十三、将周边区域及第二间隔区域表面的多晶硅钝化复合薄膜层去除，裸露出N+区或P+区以及第二P+区或第二N+区；十四、在N+区或P+区以及第二P+区或第二N+区的表面沉积金属层形成金属电极。
相比现有技术而言，本发明的优点包括：
一、通过选择性扩散形成U形的PN结，增加了PN结的有效面积，显著降低了二极管在电路中应用时的功耗；
二、采用化学汽相淀积钝化和玻璃钝化结合的方法，减少侧壁的漏电流，提高了器件的可靠性；
三、工艺流程简单，化学品耗用少，正向功耗低，实现了低制造成本高品质的效果；
四、采用20~40um的浅沟槽，加玻璃的二极管PN结钝化设计，通过将四颗二极管都集成在同一硅片衬底中，且各二极管的电极均设计在芯片的同一侧，提高了集成度，器件的体积可大幅减小。
另外，本发明一方面不同于常规平面工艺，常规平面工艺一般只能做到600V，如果需要达到800或1000V以上则需要复杂的工艺，即通过多个分压环来实现，需要更大的芯片面积和复杂的工艺过程，加工成本至少需要加倍才能完成；另一方面也不同于100~140um常规的沟槽工艺，常规的沟槽工艺需要3倍以上的化学品腐蚀深的沟槽，采用大面积的玻璃钝化方法增加了杂质沾污的机会，导致漏电流偏高，同时深的沟槽还会导致硅片翘曲增加过程破片率等问题。
本发明可应用的产品包括普通的整流二极管、快恢复二极管、TVS保护二极管以及稳压管等。
相较传统二极管芯片结构而言，本发明能够做到大幅简化封装，从而能够降低材料费、人工费，有利于降低大批量二极管半导体器件的加工成本，实现最多可降低30%的加工成本，并能够提升单位时间的生产效率。还能减少客户端的使用能耗，更有利于减少资源的浪费（免去对树脂、焊锡、铜引线等材料的消耗），对环保作出贡献。
附图说明
附图1为本发明实施例第一步的原理示意图；
附图2为本发明实施例第二步的俯视示意图；
附图3为本发明实施例第二步的原理示意图；
附图4为本发明实施例第三步的原理示意图；
附图5为本发明实施例第四步的原理示意图；
附图6为本发明实施例第五步的原理示意图；
附图7为本发明实施例第六步的原理示意图；
附图8为本发明实施例第七步的原理示意图；
附图9为本发明实施例第八步的原理示意图；
附图10为本发明实施例第九步的原理示意图；
附图11为本发明实施例第十步的原理示意图；
附图12为本发明实施例第十一步的原理示意图；
附图13为本发明实施例第十二步的原理示意图；
附图14为本发明实施例第十三步的原理示意图；
附图15为本发明实施例第十四步的原理示意图；
附图16为本发明实施例的结构示意图（俯视视角）。
以上附图中：1．硅片衬底；2．第一二氧化硅薄膜层；3．第一间隔区域；4．隔离带区域；5．第一P+区；6．间隔块；7．第二二氧化硅薄膜层；8．第二间隔区域；9．周边区域；10．N+区；11．第三二氧化硅薄膜层；12．第二P+区；13．沟槽；14．多晶硅钝化复合薄膜层；15．玻璃钝化层；16．金属层；d．距离。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：参见附图1~16所示，一种四颗二极管集成芯片的制造工艺；选择N 型〈111〉晶向或者P型〈111〉晶向的硅片衬底1，本实施例以N型〈111〉晶向为例进行说明，然后按以下步骤进行操作：
如图1所示，第一步，在所述硅片衬底1上表面和下表面均形成一层第一二氧化硅薄膜层2；
如图2、3所示，第二步，通过光刻胶分别掩膜硅片衬底上表面及下表面的所述第一二氧化硅薄膜层2上的四第一间隔区域3，并以此光刻胶作为掩膜层，分别刻蚀并去除硅片衬底1上表面及下表面裸露的所述第一二氧化硅薄膜层2除去四第一间隔区域3之外的隔离带区域4；
如图4所示，第三步，第一次第一杂质掺杂，在所述硅片衬底1上表面及下表面对所述隔离带区域4进行第一掺杂，该第一杂质掺杂为硼杂质掺杂（也可为镓杂质掺杂），掺杂浓度为1~9*1019atm/cm3，从而在硅片衬底1上表面及下表面的所述隔离带区域4中均形成第一P+区5，且上表面的所述第一P+区5与下表面的所述第一P+区5连接，构成第一P+区5在上下方向贯通所述硅片衬底1形成隔离墙，在硅片衬底1中隔离出四个水平间隔布置的间隔块6，为后续形成四颗二极管做好前期准备；
如图5所示，第四步，将所述第一二氧化硅薄膜层2去除，并对所述硅片衬底1上表面和下表面进行清洗，然后分别形成一层第二二氧化硅薄膜层7；
如图6所示，第五步，通过光刻胶掩膜硅片衬底1上表面的所述第二二氧化硅薄膜层7上的四第二间隔区域8以及所述隔离带区域4；所述第二间隔区域8与所述第一间隔区域3一一对应，各第二间隔区域8的面积小于各第一间隔区域3且各第二间隔区域8位于各第一间隔区域3的中部；并以所述光刻胶作为掩膜层，刻蚀并去除裸露的所述第二二氧化硅薄膜层7上除去四所述第二间隔区域8之外的且位于四所述第一间隔区域3中的周边区域9；
如图7所示，第六步，第二杂质掺杂，在所述硅片衬底1上表面对四所述周边区域9进行第二杂质掺杂，该第二杂质掺杂为磷杂质掺杂（也可为砷杂质掺杂），从而在所述周边区域9中形成N+区10，该N+区10表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm；
磷杂质掺杂的工艺条件为：首先在1100℃±0.5℃炉管内，时间为2±0.05小时，气氛为三氯氧磷（POCl3）；出炉后泡氢氟酸（HF）30±5分钟，接着，在1250±0.5℃炉管内，时间为4±0.05小时，气氛为N2的条件下进行，从而在所述周边区域9通过磷原子扩散形成所述N+区10。
如图8所示，第七步，将所述第二二氧化硅薄膜层7去除，并对所述硅片衬底1上表面和下表面进行清洗，然后分别形成一层第三二氧化硅薄膜层11；
如图9所示，第八步，通过光刻胶掩膜所述周边区域9以及所述隔离带区域4，并以此光刻胶作为掩膜层，刻蚀并去除裸露的所述第三二氧化硅薄膜层11上的四所述第二间隔区域8，且第二间隔区域8与所述周边区域9间隔设置；
如图10所示，第九步，第二次硼杂质掺杂（也可为镓杂质掺杂），在所述硅片衬底1上表面对各所述第二间隔区域8进行硼掺杂，从而在第二间隔区域8中形成第二P+区12，该第二P+区12表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm；
第二次硼杂质掺杂的工艺条件为：首先在与所述第二间隔区域8的表面涂覆液态硼源，在1150±0.5℃炉管内，时间为2±0.05小时，气氛为氮气（N2）；出炉后泡氢氟酸（HF）30±5分钟，接着，在1250±0.5℃炉管内，时间为18±0.05小时，气氛为氮气（N2）的条件下进行，从而在所述第二间隔区域8通过硼原子扩散形成所述第二P+区12。
如图11所示，第十步，在各所述第二P+区12的边缘区域开沟槽13，从而在所述硅片衬底1上表面暴露PN 结，形成二极管器件区，沟槽13的深度为20~40um；
通过沟槽13的开设，一方面可去除所述硅片衬底1表面的损伤层，减少器件的漏电流，另一方面使暴露在硅片表面的PN 结向下凹陷，在多晶硅钝化复合薄膜层14的保护下，减小器件表面的漏电流以提升可靠性。
如图12所示，第十一步，将所述第三二氧化硅薄膜层11去除，并对所述硅片衬底1上表面以及所述沟槽13进行清洗，然后形成一层多晶硅钝化复合薄膜层14；
所述多晶硅钝化复合薄膜层14采用CVD工艺（化学气相淀积工艺）沉积形成，其工艺条件为：首先，在650±1℃的温度条件下通入硅烷（SiH4）气体和一氧化二氮（N2O）气体，时间为25±1分钟，其中所述硅烷（SiH4）气体的流速为每分钟130±5ml，所述一氧化二氮（N2O）气体的流速为每分钟30±2ml；然后，在780±1℃的温度条件下继续通入硅烷（SiH4）气体和一氧化二氮（N2O）气体，时间为15±0.5分钟，且两种气体的流速分别为SiH4每分钟25±5ml和N2O每分钟80±5ml；最终形成一层含氧多晶硅钝化膜和二氧化硅薄膜的所述多晶硅钝化复合薄膜层14。通过上述各项工艺条件，达到符合要求的多晶硅钝化复合薄膜层14的膜厚、成分、晶胞大小、折射率等物理参数。
如图13所示，第十二步，在所述沟槽13中的多晶硅钝化复合薄膜层14表面形成一层玻璃钝化层15；
在所述沟槽13中形成所述玻璃钝化层15的工艺条件为：在沟槽13内填充玻璃胶，厚度为25~35μm，然后通过高温烧结形成致密的所述玻璃钝化层15，温度为830±10℃，时间为30±5分钟。
如图14所示，第十三步，将所述周边区域9以及所述第二间隔区域8表面的多晶硅钝化复合薄膜层14去除，并裸露出所述N+区10以及所述第二P+区12；
如图15、16所示，第十四步，在所述N+区10以及所述第二P+区12的表面均沉积金属层16，形成金属电极。
其中，所述第二间隔区域8与所述周边区域9之间的距离d为200~300um。之所以选择该距离参数，是因为第二P+区12和N+区10的距离设计必须保证一定的范围，当外加电场时，二极管PN结的空间电荷区会外扩展，第二P+区12和N+区10的距离太近则导致空间电荷区的展宽不够，二极管会提前击穿而达不到设计的电压要求，如果太宽则导致尺寸的增加和材料的浪费。
其中，所述第一二氧化硅薄膜层2、所述第二二氧化硅薄膜层7以及所述第三二氧化硅薄膜层11形成的工艺条件为：1150±0.5℃炉管内，先经过30±5分钟的氧气气氛，再经过480±10分钟的水汽气氛，最后再经过30±5分钟的氧气气氛。
综上工艺步骤所述，本案于产品层面可按以下方案实施，该方案仅为举例说明之用，不应以此为限：
如图16所示，一种四颗二极管集成芯片，包括一硅片衬底1，该硅片衬底1为N 型〈111〉晶向；所述硅片衬底1中通过第一次硼杂质掺杂形成有第一P+区5，该第一P+区5在上下方向贯通所述硅片衬底1形成隔离墙，在硅片衬底1中隔离出四个水平间隔布置的间隔块6；所述第一P+区5呈十字形，将所述硅片衬底1在水平方向隔离出呈田字形布置的四所述间隔块6。
各所述间隔块6的上表面通过磷杂质掺杂形成有N+区10，并通过第二次硼杂质掺杂形成有第二P+区12，且N+区10与第一P+区5、第二P+区12均间隔设置；所述N+区10将所述第二P+区12包围，或者，所述N+区10与所述第二P+区12水平并列。所述N+区10与所述第二P+区12的距离d为200~300um。
所述N+区10表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm；所述第二P+区12表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm。
其中，所述第二P+区12的边缘区域开有沟槽13；所述沟槽13的深度为20~40um。
所述硅片衬底1上表面于所述N+区10的周边区域、所述第二P+区12的周边区域以及所述沟槽13的表面覆盖有一层多晶硅钝化复合薄膜层14；所述沟槽13中还填充有玻璃胶，所述玻璃胶的厚度为25~35μm，并通过高温烧结形成玻璃钝化层15。
所述N+区10以及所述第二P+区12的表面均沉积有金属层16，形成金属电极。
其中，所述多晶硅钝化复合薄膜层14采用CVD工艺（化学气相淀积工艺）沉积形成，其工艺条件为：首先，在650±1℃的温度条件下通入硅烷气体和一氧化二氮气体，时间为25±1分钟，其中所述硅烷气体的流速为每分钟130±5ml，所述一氧化二氮气体的流速为每分钟30±2ml；然后，在780±1℃的温度条件下继续通入硅烷气体和一氧化二氮气体，时间为15±0.5分钟，且两种气体的流速分别为SiH4每分钟25±5ml和N2O每分钟80±5ml；最终形成一层含氧多晶硅钝化膜和二氧化硅薄膜的所述多晶硅钝化复合薄膜层14。
其中，在后期封装过程中，可通过将不同二极管颗粒（间隔块6）上的所述N+区10及所述第二P+区12对应的金属电极通过引脚连接，使之成为全桥整流的产品，或者成为一个半桥和两个二极管的产品。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种四颗二极管集成芯片的制造工艺；其特征在于：选择硅片衬底，然后按以下步骤进行操作：
第一步，在所述硅片衬底上表面和下表面均形成一层第一二氧化硅薄膜层；
第二步，通过光刻胶分别掩膜硅片衬底上表面及下表面的所述第一二氧化硅薄膜层上的四第一间隔区域，并以此光刻胶作为掩膜层，分别刻蚀并去除硅片衬底上表面及下表面裸露的所述第一二氧化硅薄膜层除去四第一间隔区域之外的隔离带区域；
第三步，第一次第一杂质掺杂，在所述硅片衬底上表面及下表面对所述隔离带区域进行第一掺杂，从而在硅片衬底上表面及下表面的所述隔离带区域中均形成第一P+区或第一N+区；上表面的所述第一P+区与下表面的所述第一P+区连接，构成第一P+区在上下方向贯通所述硅片衬底形成隔离墙，或者，上表面的所述第一N+区与下表面的所述第一N+区连接，构成第一N+区在上下方向贯通所述硅片衬底形成隔离墙；通过所述隔离墙在硅片衬底中隔离出四个水平间隔布置的间隔块，为后续形成四颗二极管做好前期准备；
第四步，将所述第一二氧化硅薄膜层去除，并对所述硅片衬底上表面和下表面进行清洗，然后分别形成一层第二二氧化硅薄膜层；
第五步，通过光刻胶掩膜硅片衬底上表面的所述第二二氧化硅薄膜层上的四第二间隔区域以及所述隔离带区域；所述第二间隔区域与所述第一间隔区域一一对应，各第二间隔区域的面积小于各第一间隔区域；并以所述光刻胶作为掩膜层，刻蚀并去除裸露的所述第二二氧化硅薄膜层上除去四所述第二间隔区域之外的且位于四所述第一间隔区域中的周边区域；
第六步，第二杂质掺杂，在所述硅片衬底上表面对四所述周边区域进行第二杂质掺杂，从而在所述周边区域中形成N+区或P+区，该N+区表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm，P+区表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm；
第七步，将所述第二二氧化硅薄膜层去除，并对所述硅片衬底上表面和下表面进行清洗，然后分别形成一层第三二氧化硅薄膜层；
第八步，通过光刻胶掩膜所述周边区域以及所述隔离带区域，并以此光刻胶作为掩膜层，刻蚀并去除裸露的所述第三二氧化硅薄膜层上的四所述第二间隔区域，且第二间隔区域与所述周边区域间隔设置；
第九步，第二次第一杂质掺杂，在所述硅片衬底上表面对各所述第二间隔区域进行第一掺杂，从而在第二间隔区域中形成第二P+区或第二N+区，该第二P+区表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm，第二N+区表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm；
第十步，在各所述第二P+区或所述第二N+区的边缘区域开沟槽，沟槽的深度为20~40um；
第十一步，将所述第三二氧化硅薄膜层去除，并对所述硅片衬底上表面以及所述沟槽进行清洗，然后形成一层多晶硅钝化复合薄膜层；
第十二步，在所述沟槽中的多晶硅钝化复合薄膜层表面形成一层玻璃钝化层；
第十三步，将所述周边区域以及所述第二间隔区域表面的多晶硅钝化复合薄膜层去除，并裸露出所述N+区或所述P+区，以及所述第二P+区或所述第二N+区；
第十四步，在所述N+区或所述P+区以及所述第二P+区或所述第二N+区的表面均沉积金属层，形成金属电极。
2.根据权利要求1所述的工艺，其特征在于：所述硅片衬底为N 型〈111〉晶向，所述第一杂质掺杂为硼杂质掺杂或镓杂质掺杂，所述第二杂质掺杂为磷杂质掺杂或砷杂质掺杂；
所述第一次第一杂质掺杂在硅片衬底上表面及下表面的所述隔离带区域中均形成第一P+区；所述第二杂质掺杂在所述硅片衬底上表面的四所述周边区域中形成N+区；所述第二次第一杂质掺杂在所述硅片衬底上表面的各所述第二间隔区域中形成第二P+区；
所述沟槽开设于所述第二P+区的边缘区域。
3.根据权利要求1所述的工艺，其特征在于：所述硅片衬底为P型〈111〉晶向，所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂，所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂；
所述第一次第一杂质掺杂在硅片衬底上表面及下表面的所述隔离带区域中均形成第一N+区；所述第二杂质掺杂在所述硅片衬底上表面的四所述周边区域中形成P+区；所述第二次第一杂质掺杂在所述硅片衬底上表面的各所述第二间隔区域中形成第二N+区；
所述沟槽开设于所述第二N+区的边缘区域。
4.根据权利要求1所述的工艺，其特征在于：所述第一二氧化硅薄膜层、所述第二二氧化硅薄膜层以及所述第三二氧化硅薄膜层形成的工艺条件为：1150±0.5℃炉管内，先经过30±5分钟的氧气气氛，再经过480±10分钟的水汽气氛，最后再经过30±5分钟的氧气气氛。
5.根据权利要求2所述的工艺，其特征在于：所述磷杂质掺杂的工艺条件为：首先在1100℃±0.5℃炉管内，时间为2±0.05小时，气氛为三氯氧磷；出炉后泡氢氟酸30±5分钟，接着，在1250±0.5℃炉管内，时间为4±0.05小时，气氛为N2的条件下进行，从而通过磷原子扩散形成所述N+区。
6.根据权利要求2所述的工艺，其特征在于：所述第二次硼杂质掺杂的工艺条件为：首先在第二间隔区域的表面涂覆液态硼源，在1150±0.5℃炉管内，时间为2±0.05小时，气氛为氮气；出炉后泡氢氟酸30±5分钟，接着，在1250±0.5℃炉管内，时间为18±0.05小时，气氛为氮气的条件下进行，从而通过硼原子扩散形成所述第二P+区。
7.根据权利要求1所述的工艺，其特征在于：在步骤十一中，所述多晶硅钝化复合薄膜层采用CVD工艺沉积形成，其工艺条件为：首先，在650±1℃的温度条件下通入硅烷气体和一氧化二氮气体，时间为25±1分钟，其中所述硅烷气体的流速为每分钟130±5ml，所述一氧化二氮气体的流速为每分钟30±2ml；然后，在780±1℃的温度条件下继续通入硅烷气体和一氧化二氮气体，时间为15±0.5分钟，且两种气体的流速分别为SiH4每分钟25±5ml和N2O每分钟80±5ml；最终形成一层含氧多晶硅钝化膜和二氧化硅薄膜的所述多晶硅钝化复合薄膜层。
8.根据权利要求1所述的工艺，其特征在于：在步骤十二中，在所述沟槽中形成所述玻璃钝化层的工艺条件为：在沟槽内填充玻璃胶，厚度为25~35μm，然后通过高温烧结形成致密的所述玻璃钝化层，温度为830±10℃，时间为30±5分钟。
9.一种四颗二极管集成芯片，其特征在于：包括一硅片衬底，所述硅片衬底中通过第一次第一杂质掺杂形成有第一P+区或第一N+区，该第一P+区或第一N+区在上下方向贯通所述硅片衬底形成隔离墙，在硅片衬底中隔离出四个水平间隔布置的间隔块；
各所述间隔块的上表面通过第二杂质掺杂形成有N+区或P+区，并通过第二次第一杂质掺杂形成有第二P+区或第二N+区，且N+区与第一P+区、第二P+区均间隔设置，或者P+区与第一N+区、第二N+区均间隔设置；
其中，所述第二P+区或所述第二N+区的边缘区域开有沟槽；
所述硅片衬底上表面于所述N+区或P+区的周边区域、所述第二P+区或所述第二N+区的周边区域以及所述沟槽的表面覆盖有一层多晶硅钝化复合薄膜层；所述沟槽中还填充有玻璃胶，并通过高温烧结形成玻璃钝化层；
所述N+区或P+区以及所述第二P+区或所述第二N+区的表面均沉积有金属层，形成金属电极。
10.根据权利要求8所述的芯片，其特征在于：所述第一P+区或所述第一N+区呈十字形，将所述硅片衬底在水平方向隔离成呈田字形布置的四所述间隔块。
CN201910358275.5A 2019-04-30 2019-04-30 一种四颗二极管集成芯片的制造工艺 Active CN110060934B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910358275.5A CN110060934B (zh) 2019-04-30 2019-04-30 一种四颗二极管集成芯片的制造工艺
PCT/CN2019/121778 WO2020220665A1 (zh) 2019-04-30 2019-11-28 一种四颗二极管集成芯片的制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910358275.5A CN110060934B (zh) 2019-04-30 2019-04-30 一种四颗二极管集成芯片的制造工艺

Publications (2)

Publication Number Publication Date
CN110060934A true CN110060934A (zh) 2019-07-26
CN110060934B CN110060934B (zh) 2024-02-09

Family

ID=67321663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910358275.5A Active CN110060934B (zh) 2019-04-30 2019-04-30 一种四颗二极管集成芯片的制造工艺

Country Status (2)

Country Link
CN (1) CN110060934B (zh)
WO (1) WO2020220665A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244037A (zh) * 2020-03-11 2020-06-05 天水天光半导体有限责任公司 反向电压40v或60v桥式整流电路的集成制作方法
WO2020220665A1 (zh) * 2019-04-30 2020-11-05 苏州固锝电子股份有限公司 一种四颗二极管集成芯片的制造工艺
CN114156373A (zh) * 2021-11-19 2022-03-08 深圳市光科全息技术有限公司 发光二极管的制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
US5098854A (en) * 1984-07-09 1992-03-24 National Semiconductor Corporation Process for forming self-aligned silicide base contact for bipolar transistor
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
CN1731582A (zh) * 2005-05-30 2006-02-08 黑龙江八达通用微电子有限公司 具有横向达通二极管的电阻(r)－电容(c)－二极管(d)网络薄膜集成电路结构与制造
US20070085117A1 (en) * 2005-10-11 2007-04-19 Icemos Technology Corporation Photodetector array using isolation diffusions as crosstalk inhibitors between adjacent photodiodes
CN102169833A (zh) * 2011-03-17 2011-08-31 苏州固锝电子股份有限公司 一种低功耗二极管制造工艺
CN104362182A (zh) * 2014-11-19 2015-02-18 桑德斯微电子器件（南京）有限公司 一种平面双结型稳压二极管芯片及其生产工艺
CN106783605A (zh) * 2017-03-16 2017-05-31 江阴新顺微电子有限公司 一种平面整流二极管芯片的制造方法
WO2018040563A1 (zh) * 2016-08-31 2018-03-08 佛山芯光半导体有限公司 一种新型多晶硅薄膜齐纳二极管及制作方法
CN108598180A (zh) * 2018-04-11 2018-09-28 浙江世菱电力电子有限公司 一种整流二极管及其制备方法
CN210182359U (zh) * 2019-04-30 2020-03-24 苏州固锝电子股份有限公司 一种四颗二极管集成芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626390A (en) * 1969-11-13 1971-12-07 Ibm Minimemory cell with epitaxial layer resistors and diode isolation
CN101546760B (zh) * 2009-05-15 2011-09-07 南通久旺电子有限公司 一种反并联双二极管
CN201466028U (zh) * 2009-09-04 2010-05-12 上海华虹Nec电子有限公司 网格阵列二极管
US20160141317A1 (en) * 2014-11-17 2016-05-19 Semiconductor Components Industries, Llc Pixel isolation regions formed with doped epitaxial layer
CN104538417B (zh) * 2015-01-08 2017-11-03 电子科技大学 基于二极管链的led开路保护集成芯片及其制造方法
CN109427763A (zh) * 2017-08-22 2019-03-05 奇景光电股份有限公司 静电保护电路
CN109599332A (zh) * 2018-12-27 2019-04-09 朝阳无线电元件有限责任公司 一种低伏电压调整二极管制造方法
CN110060934B (zh) * 2019-04-30 2024-02-09 苏州固锝电子股份有限公司 一种四颗二极管集成芯片的制造工艺

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
US5098854A (en) * 1984-07-09 1992-03-24 National Semiconductor Corporation Process for forming self-aligned silicide base contact for bipolar transistor
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
CN1731582A (zh) * 2005-05-30 2006-02-08 黑龙江八达通用微电子有限公司 具有横向达通二极管的电阻(r)－电容(c)－二极管(d)网络薄膜集成电路结构与制造
US20070085117A1 (en) * 2005-10-11 2007-04-19 Icemos Technology Corporation Photodetector array using isolation diffusions as crosstalk inhibitors between adjacent photodiodes
CN102169833A (zh) * 2011-03-17 2011-08-31 苏州固锝电子股份有限公司 一种低功耗二极管制造工艺
CN104362182A (zh) * 2014-11-19 2015-02-18 桑德斯微电子器件（南京）有限公司 一种平面双结型稳压二极管芯片及其生产工艺
WO2018040563A1 (zh) * 2016-08-31 2018-03-08 佛山芯光半导体有限公司 一种新型多晶硅薄膜齐纳二极管及制作方法
CN106783605A (zh) * 2017-03-16 2017-05-31 江阴新顺微电子有限公司 一种平面整流二极管芯片的制造方法
CN108598180A (zh) * 2018-04-11 2018-09-28 浙江世菱电力电子有限公司 一种整流二极管及其制备方法
CN210182359U (zh) * 2019-04-30 2020-03-24 苏州固锝电子股份有限公司 一种四颗二极管集成芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
汤玉生, 蒋建飞: "一种亚微米垂直硅墙的刻蚀方法", 半导体学报, no. 02 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020220665A1 (zh) * 2019-04-30 2020-11-05 苏州固锝电子股份有限公司 一种四颗二极管集成芯片的制造工艺
CN111244037A (zh) * 2020-03-11 2020-06-05 天水天光半导体有限责任公司 反向电压40v或60v桥式整流电路的集成制作方法
CN111244037B (zh) * 2020-03-11 2023-06-02 天水天光半导体有限责任公司 反向电压40v或60v桥式整流电路的集成制作方法
CN114156373A (zh) * 2021-11-19 2022-03-08 深圳市光科全息技术有限公司 发光二极管的制备方法
CN114156373B (zh) * 2021-11-19 2024-04-05 深圳市光科全息技术有限公司 发光二极管的制备方法

Also Published As

Publication number Publication date
WO2020220665A1 (zh) 2020-11-05
CN110060934B (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
CN106062975B (zh) 太阳能电池的制造方法以及太阳能电池
CN110060934A (zh) 一种四颗二极管集成芯片的制造工艺
CN103904164B (zh) 一种n型背结太阳能电池的制备方法
CN105576083A (zh) 一种基于apcvd技术的n型双面太阳能电池及其制备方法
CN110061066A (zh) 一种浅沟槽的电极同侧二极管芯片的制造工艺
CN103811572B (zh) 光电装置及其制造方法
CN110112130A (zh) 一种新型四颗二极管集成芯片的制造工艺
CN103560170A (zh) Se太阳能电池及其制作方法
CN110112230A (zh) 一种mwt太阳能电池的制备方法
CN102169833B (zh) 一种低功耗二极管制造工艺
CN102789970A (zh) 一种快恢复二极管芯片的制备方法
CN107293598A (zh) 一种低反向恢复电荷平面快恢复二极管芯片
CN103681971A (zh) 一种n型背结太阳能电池的制备方法
CN110061067A (zh) 一种可并联组合的整流二极管芯片的制造工艺
CN106133922A (zh) 太阳能电池的制造方法以及太阳能电池
CN210182359U (zh) 一种四颗二极管集成芯片
CN210182384U (zh) 一种新型四颗二极管集成芯片
CN210182393U (zh) 一种可并联组合的整流二极管芯片
CN109461783A (zh) 一种双面晶硅太阳能电池及其制作方法
CN205231072U (zh) 一种中低压台面二极管芯片
CN210182392U (zh) 一种浅沟槽的电极同侧二极管芯片
CN208889670U (zh) 一种具有隔离区域的指状交叉背接触太阳电池
CN106653937A (zh) 一种n型晶体硅电池的制备方法及其电池、组件和系统
CN109950354A (zh) 一种同质-异质结太阳能电池及其制备方法
CN108987503A (zh) 一种具有隔离区域的指状交叉背接触太阳电池及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant