CN107293598A - 一种低反向恢复电荷平面快恢复二极管芯片 - Google Patents
一种低反向恢复电荷平面快恢复二极管芯片 Download PDFInfo
- Publication number
- CN107293598A CN107293598A CN201611049951.3A CN201611049951A CN107293598A CN 107293598 A CN107293598 A CN 107293598A CN 201611049951 A CN201611049951 A CN 201611049951A CN 107293598 A CN107293598 A CN 107293598A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- silicon
- source region
- types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 118
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 70
- 239000010703 silicon Substances 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 46
- 238000002161 passivation Methods 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000000407 epitaxy Methods 0.000 claims description 4
- 230000002441 reversible effect Effects 0.000 abstract description 17
- 150000002500 ions Chemical class 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 120
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 38
- 238000000034 method Methods 0.000 description 22
- 229910052697 platinum Inorganic materials 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 230000008020 evaporation Effects 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 239000002253 acid Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 235000011114 ammonium hydroxide Nutrition 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910003310 Ni-Al Inorganic materials 0.000 description 2
- 229910019213 POCl3 Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910001651 emery Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000717 platinum sputter deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 230000005619 thermoelectricity Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Photovoltaic Devices (AREA)
Abstract
一种低反向恢复电荷平面快恢复二极管芯片，在N+型硅单晶衬底上生长有P‑型外延层，在P‑型外延层上表面内设置有P+型主结有源区；在P‑外延层和P+型主结有源区上依据需求设置有二氧化硅层、正面欧姆接触金属、钝化保护层；在N+型硅单晶衬底背面设置有背面欧姆接触金属。发明创新在于在P+型主结有源区的外侧的芯片边缘设置有N+型截至环或通过开设沟槽，通过沟槽进行N+离子扩散形成N+截至环。本发明的600V二极管芯片，相比较传统快恢复600V二极管芯片，反向恢复时间和反向电荷均低，其反向恢复时间和反向电荷接近于300V反向快恢复二极管性能，且成本低。
Description
技术领域
本发明涉及半导体功率器件领域，尤其是指可应用于开关条件苛刻的功率因素校正（PFC）电路的快恢复二极管。
背景技术
功率半导体器件是进行电能(功率)处理的半导体产品，是弱电控制与强电运行间的桥梁。无论是水电、核电、火电还是风电，大部分均无法直接使用，75%以上的电能应用需由功率半导体器件进行包括变频、变压、变流、功率放大和功率管理等功率变换以后，才能供设备使用。
正是由于功率半导体器件的研究和发展，才使得电力电子技术朝大容量、高频化、高效节能、高可靠性和低成本的方向发展。由于高频转换技术的发展和高效节能的需要，要求快恢复二极管具有高压阻断能力强、开关速度快等优点。
欧盟和美国2013年开始推进CoC V5和DoE VI六级能效标准，美国将于2016年开始对外置电源强制执行VI级能效要求，目前出口到美国的适配器必须符合六级能效标准。以开关电源功率因素校正(PFC)为例，为了进一步降低能耗，电路设计者希望采用更高的转换频率。在开关电源功率大于250W时，连续导电模式(CCM )是首选方案，但此方案必须解决二极管反向恢复问题。
在功率因数校正（PFC）电路中，600V升压二极管是关键元件，特别是工作在连续模式和苛刻开关条件下的PFC更是这样。在每一个开关周期，二极管的恢复电流流经MOS晶体管，这导致开关中高的“开关通导”功率损耗。对于这种应用，需要反向恢复速度最快的600V二极管。但是反向恢复速度最快的600V二极管其反向恢复时间和反向恢复电荷也稍高，且成本也高。
在专利“一种低反向恢复电荷快恢复二极管芯片”（专利号CN201510951716.4）中提出了采用P型漂移区制造超快恢复二极管芯片的方法，该方法的核心是采用P型漂移区结构，使正向偏置时注入到P型漂移区内的少数载流子为电子，利用电子迁移率更高的特点，实现反向偏置转换时，漂移区的电子迅速迁移回N型区，实现恢复速度的提升和反向恢复电荷Qrr值的降低。该专利提出采用P+/P-/N+ 结构的台面玻璃钝化二极管结构和N+/P-/P+结构的NP结的平面芯片结构。
上述方法的缺点：为了实现非常快的恢复速度，需要提高二极管掺杂铂金或黄金的浓度，随着掺杂浓度的提高，采用台面玻璃钝化工艺时对漏电流的控制则变的非常困难。上述方法在制造600V特快恢复二极管时，二极管P-漂移区宽度至少需要40um，反向恢复时间Trr和反向恢复电荷Qrr值主要受P-漂移区宽度影响，在采用掺杂铂金工艺浓度受限的情况下，进一步降低反向恢复时间Trr和反向恢复电荷Qrr值变的困难。
发明内容
本发明所要解决的技术问题是提供一种低反向恢复电荷平面快恢复二极管芯片，其和目前现有的600V反向快恢复二极管相比较，反向恢复时间和反向恢复电荷显著降低。
为解决上述技术问题，本发明提供的一种技术方案为一种低反向恢复电荷平面快恢复二极管芯片，其特征在于在N+型硅单晶衬底上生长有P-型外延层，在所述P-型外延层上表面内设置有P+型主结有源区；在所述N+型硅单晶衬底、所述P-型外延层和所述P+型主结有源区形成的硅片上形成有少子复合中心；在所述P+型主结有源区的外侧的芯片边缘设置有N+型截至环；所述N+型截至环穿透所述P-型外延层并部分深入N+型硅单晶衬底层内，在部分P+型主结有源区上表面、部分N+型截至环上表面、及P+型主结有源区与N+型截至环之间的所述P-型外延层上表面上设置有氧化硅层；在部分所述N+型截至环区上和位于所述N+型截至环一侧的部分所述二氧化硅层上设置有连接金属层、在所述P+型主结有源区上表面和位于所述P+主结有源区两侧的部分所述二氧化硅层上面设置正面欧姆接触金属层；在所述部分N+截至环上、所述连接金属层上、所述正面欧姆接触层上面外侧部分及连接金属与正面欧姆接触金属之间的二氧化硅层上设置有钝化保护层；在所述N+型硅单晶衬底层背面设置有背面欧姆接触金属。
本发明提供的另一种技术方式是低反向恢复电荷平面快恢复二极管芯片，其特征在于在N+型硅单晶衬底上生长有P-型外延层，在所述P-型外延层上表面内设置有P+型主结有源区；在所述N+型硅单晶衬底、所述P-型外延层和所述P+型主结有源区形成的硅片上形成有少子复合中心；在所述P+型主结有源区上表面两侧部分上及位于P+主结有源区外侧的P-型外延层上表面上设置有二氧化硅层；在所述二氧化硅层上开设有沟槽，所述沟槽向下穿过所述P-型外延层并深入所述N+硅单晶衬底层；在位于N+硅单晶衬底层和P-外延层处的所述沟槽的侧壁外侧形成有N+型截至环；所述沟槽内填充N型掺杂形式的多晶硅或二氧化硅；在所述沟槽上面及位于沟槽两侧的部分所述二氧化硅层上设置有多晶硅层或二氧化硅层；在所述P+型主结有源区上表面及与之相邻的部分所述二氧化硅层上面设置有正面欧姆接触金属；在沟槽上方的多晶硅层或二氧化硅层上、在沟槽上方的多晶硅层或二氧化硅层外侧的部分二氧化硅层上及在沟槽上方的多晶硅层或二氧化硅层外内侧的二氧化硅层上、及位于二氧化硅层一侧的部分正面欧姆接触金属层上设置有钝化保护层；在所述N+型硅单晶衬底层背面设置有背面欧姆接触金属。
所述N+型硅单晶衬底电阻率为0.01~0.002Ω.cm之间；所述硅单晶晶向为<100>或<111>。优选硅单晶晶向为<100>。
所述P-型外延层电阻率范围为1~100Ω.cm，所述P-型外延层厚度控制在20~35um之间。
所述P+主结有源区结深4~10 um。
所述正面欧姆接触金属为多层金属。
所述N+截至环深入所述N+单晶硅衬底的深度≥10微米。
所述沟槽宽度0.5~1.5um。
所述N+截至环的宽度为2~5微米。
本发明的二极管芯片实现的功能相当于两颗300V二极管芯片串联实现的功能。单颗300V二极管芯片采用 P型漂移区、平面外延工艺技术、少子寿命控制技术、电场耗尽层阻断技术等，实现反向恢复时间和Qrr值显著降低。采用P型漂移区结构，使正向偏置时注入到P型漂移区内的少数载流子为电子，利用电子迁移率更高的特点，实现反向偏置转换时，漂移区的电子迅速迁移回N型区，实现恢复速度的提升和反向恢复电荷Qrr值的降低。本发明的600V二极管芯片，反向恢复时间Trr和反向恢复电荷Qrr近似等于单只300V二极管，其性能比市面上最新型的600V二极管性能优越的多。
所述低反向恢复电荷平面快恢复二极管芯片，采用N+型硅单晶重掺杂衬底，在衬底上生产P-型外延，在P-型外延上制造P+结，便于形成良好的欧姆接触。其PN结结构为P+/P-/N+结构。
为提高二极管反向恢复速度，在PN结区掺铂金、黄金等缺陷杂质，形成复合中心，提高载流子复合速度。优先选用掺铂金工艺，掺铂金的方法可以采用成熟的氯亚铂酸氨溶液、铂酸氨溶液、铂蒸发、铂溅射等方法实现铂原子依附于硅片上，然后采用高温使铂元素扩散至硅片内部，并激活为有效的少子复合中心。
一般在PN结重金属掺杂浓度很高时，金属缺陷会向SiO2和Si界面出迁移，导致SiO2和Si界面电荷密度增加，反向漏电难以控制，本发明在芯片外围设置与P-型外延导电类型相反的N+型截至环，作为PN结反向耗尽的截至层。本发明的创新在于，芯片外围的N+截至环穿过P+结区和P-外延层，和N+衬底层相连，这种结构使P-外延层反向耗尽时的电场局限于N+截至环内。
在芯片正面顶部的P+结区和底部的N+型硅单晶衬底，制造多层金属系统，形成良好的欧姆接触。
与现有技术相比，本发明具有如下优点：
本发明的8A 600V快恢复二极管，与最快速度的8A 600V FRD相比，降低了Qrr值，能够最大限度降低开关损耗，能效优势高于标准超高速二极管。开关频率越高，本发明二极管性能越优越。本发明二极管芯片性能可与碳化硅JBS二极管相媲美，但其成本比碳化硅二极管低至少50%。其目标应用也包括电源、太阳能逆变器和电动交通工具充电桩。
附图说明
图1，本发明二极管芯片剖面结构示意图。
图2，本发明采用沟槽形式的二极管芯片剖面结构示意图。
具体实施方式
针对上述技术方案，结合具体图示举例具体说明。
实施例1
参看图1，低反向恢复电荷平面快恢复二极管芯片，其具体结构为在N+型硅单晶衬底1上生长有P-型外延层2，在P-型外延层上表面内设置有P+型主结有源区3；在N+型硅单晶衬底、P-型外延层和P+型主结有源区形成的硅片上形成有少子复合中心；在P+型主结有源区的外侧的芯片边缘设置有N+型截至环4； N+型截至环穿透P-型外延层2并深入N+型硅单晶衬底层内；在部分P+型主结有源区上表面、部分N+型截至环上表面、及P+型主结有源区与N+型截至环之间的P-型外延层上表面上设置有二氧化硅层5；在部分N+型截至环区上和位于N+型截至环一侧的部分所述二氧化硅层上设置有连接金属层9、在P+型主结有源区上表面和位于P+主结有源区两侧的部分二氧化硅层上面设置正面欧姆接触金属层6；在部分N+截至环上、连接金属层上、正面欧姆接触层上面外侧部分及连接金属与正面欧姆接触金属之间的二氧化硅层上设置有钝化保护层7；在N+型硅单晶衬底层背面设置有背面欧姆接触金属8。
该二极管芯片为P+/P-/N+结构的PN结，其制作工艺如下。
1）在N+型硅单晶衬底1上外延生长P-型外延层2，该外延层为异性外延，生长P-型外延层后，在N+型硅单晶衬底1和P-型外延层2之间形成了P-N+结。N+型硅单晶衬底1可采用As、Ph等作为掺杂杂质，衬底电阻率范围在0.01~0.002Ω.cm之间，优先选As为掺杂元素。硅单晶衬底的晶向可为<100>或<111>，优选<100>晶向。P-型外延层2采用气相外延工艺生长，掺杂元素可为B等P型元素，P-型外延层电阻率依据耐压设定，范围为1~100Ω.cm，根据耐压要求进行外延层电阻率和厚度的选择。P-型外延层厚度可为20~35um。
2）在P-型外延层2上通过高温氧化生长初始的二氧化硅层5，氧化温度可选择在900~1050℃，更低的氧化温度对于控制P-型外延层和N+型硅单晶衬底层间的过渡区较有利，但也会导致氧化时间很长，需要折中考虑。
3）在上述初始的氧化硅层5上面光刻、腐蚀形成截至环区（即芯片外围截至环）。在芯片外围截至环区通过离子注入Ph杂质，注入的能量为40~150keV，剂量为1e15~1e16cm-2，之后放入扩散炉中进行高温推进，形成N+型截至环4，特别要求N+截至环4的深度必须穿通P-外延层2深入N+硅单晶衬底层，即N+型截至环4必须与N+硅单晶衬底层1连接。N+型截至环深入N+型硅单晶衬底层的深度≥10微米。当然，也可以采用磷扩散的方式对N+截至环区进行掺杂，磷扩散可选择纸源、POCl3气源等。
4）光刻刻蚀的方式，将主结有源区腐蚀开，在主结有源区采用离子注入B杂质，注入的能量为40~150keV，剂量为1e14~1e16cm-2，之后放入扩散炉中进行高温推进，形成P+主结有源区3，推进的温度1000~1200℃之间，主结有源区深度主要取决于版图和器件结构设计，一般主结有源区深度控制在4~10 um。
5）铂扩散：将氯亚铂酸氨溶液或铂酸氨溶液作为铂扩散源、采用铂蒸发或铂溅射等工艺方法实现铂原子依附于硅片正面或者背面上，把清洗后的硅片放入温度900~1000℃的铂扩散炉中进行金属铂的替位掺杂，形成少子复合中心。
6）正面阴极金属制作：在P+型主结有源区3上面的正面欧姆接触窗口，通过蒸发或者溅射的方式淀积铝层作为正面欧姆接触金属层，通过光刻、腐蚀方式形成正面欧姆接触金属6和截至环区的连接金属9。正面欧姆接触金属层位于P+主结有源区上面及与P+型主结有源区相邻的部分二氧化硅层上。连接金属9位于与二氧化硅层相邻的部分N+截至环上面及与N+截至环相邻的部分二氧化硅层上面。根据使用的要求，也可以采用Ag作为正面引出金属，主要取决于封装工艺方式。金属类型可以是Ti-Ni-Al、Ti-TiW-Al等多层金属系统。正面金属是二极管阳极引出金属。
最后在正面金属上制作铝钝化保护层7。在与连接金属相邻的部分N+型截至环上、连接金属上、与连接金属相邻的二氧化硅层上、部分正面欧姆接触金属上面设置钝化保护层7。
可以选择SiN、聚酰亚胺等制作钝化保护层。
7）减薄、背面金属化：将上述钝化完毕的硅片，背面采用砂轮、化学腐蚀等方法，将硅片减薄到需要的厚度。采用蒸发或者溅射等工艺方法实现背面欧姆接触金属8的淀积，从而引出背面阴极金属。
实施例2
实施例1中，制作N+截至环4时，要求结深达到20um以上，通过扩散形成N+截至环区时，扩散时间很长，并且在N+截至环区扩散过程中，硅单晶衬底层1和P-型外延层2之间形成的N+/P-结也会随着反扩散。为了降低N+截至环扩散难度，在实施例2中采用在N+区位置处开设沟槽形成N+型截至环，在沟槽内扩散Ph杂质，沟槽两侧侧外形成N+型截至环，该N+型截至环的扩散结深仅需要2~5um即可，可大大降低扩散时间。开设沟槽形成N+截至环的二极管芯片具体结构是：
参看图2，在N+型硅单晶衬底1上生长有P-型外延层2，在P-型外延层上表面内设置有P+型主结有源区3；在N+型硅单晶衬底、P-型外延层和P+型主结有源区形成的硅片上形成有少子复合中心；在P+型主结有源区上表面两侧部分上及位于P+主结有源区外侧的P-型外延层上表面上设置有二氧化硅层5；在N+截至环区开设有沟槽10，沟槽10穿过二氧化硅层、向下穿过P-型外延层深入N+硅单晶衬底层；在位于N+硅单晶衬底层和P-外延层处的沟槽的侧壁外侧形成有N+型截至环11；沟槽内填充多晶硅12或二氧化硅；在沟槽上面及位于沟槽两侧的部分二氧化硅层上设置有多晶硅层或二氧化硅层；在P+型主结有源区上表面及与之相邻的部分所述二氧化硅层上面设置有正面欧姆接触金属6；在沟槽上方的多晶硅层或二氧化硅层上、在沟槽上方的多晶硅层或二氧化硅层外侧的部分二氧化硅层上及在沟槽上方的多晶硅层或二氧化硅层外内侧的二氧化硅层上、及位于二氧化硅层一侧的部分正面欧姆接触金属层上设置有钝化保护层7；在N+型硅单晶衬底层背面设置有背面欧姆接触金属8。
沟槽宽度为0.5~1.5um；在沟槽内进行N+掺杂，在沟槽侧壁两侧形成N+截至环，N+截至环宽度2~5um，并在沟槽内进行多晶硅或二氧化硅填充。采用沟槽工艺形成N+截至环的二极管芯片，其制作工艺如下。
1）在N+型硅单晶衬底1上外延生长P-型外延层2，该外延层为异性外延，生长P-型外延层后，在N+型硅单晶衬底1和P-型外延层2之间形成了P-N+结。N+型硅单晶衬底1可采用As、Ph等作为掺杂杂质，衬底电阻率范围在0.01~0.002Ω.cm之间，优先选As为掺杂元素。硅单晶衬底的晶向可为<100>或<111>，优选<100>晶向。P-型外延层2采用气相外延工艺生长，掺杂元素可为B等P型元素，P-型外延层电阻率依据耐压设定，范围为1~100Ω.cm，根据耐压要求进行外延层电阻率和厚度的选择。P-型外延层厚度可为20~35um。
2）在P-型外延层2上通过高温氧化生长初始的二氧化硅层5，氧化温度可选择在900~1050℃，更低的氧化温度对于控制P-型外延层和N+型硅单晶衬底层间的过渡区较有利，但也会导致氧化时间很长，需要折中考虑。
3）在上述初始的二氧化硅层5上面光刻、腐蚀形成沟槽刻蚀区，然后通过RIE刻蚀（或ICP刻蚀）等干法刻蚀工艺形成沟槽10，沟槽宽度0.5~1.5um。沟槽深度需要穿透P-外延层厚度并进入N+单晶硅衬底层，槽底部跟N+单晶硅衬底层1连接。然后沟槽10内通过磷扩散的方式掺杂n型杂质，在沟槽侧壁形成N+截至环11，N+截至环11宽度控制在2~5微米之间，N+型截至环深入N+型硅单晶衬底层的深度≥10微米。磷扩散优选POCl3气源扩散等。
4）沟槽填充：在磷扩散之后的硅片上通过LPCVD方式淀积多晶硅，多晶硅层厚度在0.6~1.2um，将沟槽内使用多晶硅12填充，多晶硅采用n型掺杂方式。最后光刻刻蚀方式，去除沟槽上方其他区域的多晶硅，形成多晶硅12。沟槽也可以用二氧化硅填充。
5）光刻刻蚀的方式，将主结有源区的二氧化硅腐蚀开，在主结有源区区采用离子注入B杂质，注入的能量为40~150keV，剂量为1e14~1e16cm-2，之后放入扩散炉中进行高温推进，形成P+主结有源区3，推进的温度1000~1200℃之间，结深主要取决于版图和器件结构设计，一般结深范围控制在4~10 um。
5）铂扩散：将氯亚铂酸氨溶液或铂酸氨溶液作为铂扩散源、采用铂蒸发或铂溅射等工艺方法实现铂原子依附于硅片正面或者背面上，把清洗后的硅片放入温度900~1000℃的铂扩散炉中进行金属铂的替位掺杂，形成少子复合中心。
6）正面阴极金属制作：在P+主结有源区3上面的正面欧姆接触窗口，通过蒸发或者溅射的方式淀积铝层作为正面欧姆接触金属层，通过光刻、腐蚀方式形成正面欧姆接触金属6。根据使用的要求，也可以采用Ag作为正面引出金属，主要取决于封装工艺方式。金属类型可以是Ti-Ni-Al、Ti-TiW-Al等多层金属系统。正面金属是二极管阳极引出金属。
7）最后制作钝化保护层7，可以选择SiN、聚酰亚胺等。
8）减薄、背面金属化：将上述钝化完毕的硅片，背面采用砂轮、化学腐蚀等方法，将硅片减薄到需要的厚度。采用蒸发或者溅射等工艺方法实现背面欧姆接触金属8的淀积，从而引出背面阴极金属。
Claims (9)
1.一种低反向恢复电荷平面快恢复二极管芯片，其特征在于在N+型硅单晶衬底上生长有P-型外延层，在所述P-型外延层上表面内设置有P+型主结有源区；在所述N+型硅单晶衬底、所述P-型外延层和所述P+型主结有源区形成的硅片上形成有少子复合中心；在所述P+型主结有源区的外侧的芯片边缘设置有N+型截至环；所述N+型截至环穿透所述P-型外延层并深入N+型硅单晶衬底层内，在部分P+型主结有源区上表面、部分N+型截至环上表面、及P+型主结有源区与N+型截至环之间的所述P-型外延层上表面上设置有二氧化硅层；在部分所述N+型截至环区上和位于所述N+型截至环一侧的部分所述二氧化硅层上设置有连接金属层、在所述P+型主结有源区上表面和位于所述P+主结有源区两侧的部分所述二氧化硅层上面设置正面欧姆接触金属层；在所述部分N+截至环上、所述连接金属层上、所述正面欧姆接触层上面外侧部分及连接金属与正面欧姆接触金属之间的二氧化硅层上设置有钝化保护层；在所述N+型硅单晶衬底层背面设置有背面欧姆接触金属。
2.一种低反向恢复电荷平面快恢复二极管芯片，其特征在于在N+型硅单晶衬底上生长有P-型外延层，在所述P-型外延层上表面内设置有P+型主结有源区；在所述N+型硅单晶衬底、所述P-型外延层和所述P+型主结有源区形成的硅片上形成有少子复合中心；在所述P+型主结有源区上表面两侧部分上及位于P+主结有源区外侧的P-型外延层上表面上设置有二氧化硅层；在所述二氧化硅层上开设有沟槽，所述沟槽向下穿过所述P-型外延层并深入所述N+硅单晶衬底层；在位于N+硅单晶衬底层和P-外延层处的所述沟槽的侧壁外侧形成有N+型截至环；所述沟槽内填充N型掺杂形式的多晶硅或二氧化硅；在所述沟槽上面及位于沟槽两侧的部分所述二氧化硅层上设置有多晶硅层或二氧化硅层；在所述P+型主结有源区上表面及与之相邻的部分所述二氧化硅层上面设置有正面欧姆接触金属；在沟槽上方的多晶硅层或二氧化硅层上、在沟槽上方的多晶硅层或二氧化硅层外侧的部分二氧化硅层上及在沟槽上方的多晶硅层或二氧化硅层外内侧的二氧化硅层上、及位于二氧化硅层一侧的部分正面欧姆接触金属层上设置有钝化保护层；在所述N+型硅单晶衬底层背面设置有背面欧姆接触金属。
3.根据权利要求1或2所述的低反向恢复电荷平面快恢复二极管芯片，其特征在于所述N+型硅单晶衬底电阻率为0.01~0.002Ω.cm之间；所述硅单晶晶向为<100>或<111>。
4.根据权利要求1或2所述的低反向恢复电荷平面快恢复二极管芯片，其特征在于所述P-型外延层电阻率范围为1~100Ω.cm，所述P-型外延层厚度控制在20~35um之间。
5.根据权利要求1或2所述的低反向恢复电荷平面快恢复二极管芯片，其特征在于所述P+主结有源区结深4~10 um。
6.根据权利要求1或2所述的低反向恢复电荷平面快恢复二极管芯片，其特征在于所述正面欧姆接触金属为多层金属。
7.根据权利要求1或2所述的低反向恢复电荷平面快恢复二极管芯片，其特征在于所述N+截至环深入所述N+单晶硅衬底的深度≥10微米。
8.根据权利要求2所述的低反向恢复电荷平面快恢复二极管芯片，其特征在于所述沟槽宽度0.5~1.5um。
9.根据权利要求2所述的低反向恢复电荷平面快恢复二极管芯片，其特征在于所述N+截至环的宽度为2~5微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611049951.3A CN107293598A (zh) | 2016-11-25 | 2016-11-25 | 一种低反向恢复电荷平面快恢复二极管芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611049951.3A CN107293598A (zh) | 2016-11-25 | 2016-11-25 | 一种低反向恢复电荷平面快恢复二极管芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107293598A true CN107293598A (zh) | 2017-10-24 |
Family
ID=60093805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611049951.3A Pending CN107293598A (zh) | 2016-11-25 | 2016-11-25 | 一种低反向恢复电荷平面快恢复二极管芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107293598A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326591A (zh) * | 2018-10-08 | 2019-02-12 | 深圳市南硕明泰科技有限公司 | 一种功率器件防护芯片及其制造方法 |
| CN109638083A (zh) * | 2018-12-29 | 2019-04-16 | 捷捷半导体有限公司 | 一种快恢复二极管及其制备方法 |
| CN110942989A (zh) * | 2019-12-13 | 2020-03-31 | 扬州国宇电子有限公司 | 一种用于硅基快恢复二极管芯片的铂金掺杂方法 |
| CN112652534A (zh) * | 2020-12-22 | 2021-04-13 | 深圳市美浦森半导体有限公司 | 一种低压快恢复二极管的制备方法及二极管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140175612A1 (en) * | 2012-12-20 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN204257659U (zh) * | 2014-12-19 | 2015-04-08 | 扬州国宇电子有限公司 | 一种半导体晶体管的终端隔离结构 |
| CN105405895A (zh) * | 2015-12-17 | 2016-03-16 | 扬州国宇电子有限公司 | 一种低存储电荷快恢复二极管芯片 |
| CN105551969A (zh) * | 2016-02-05 | 2016-05-04 | 杭州士兰集成电路有限公司 | 一种恒流二极管结构及其形成方法 |
-
2016
- 2016-11-25 CN CN201611049951.3A patent/CN107293598A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140175612A1 (en) * | 2012-12-20 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN204257659U (zh) * | 2014-12-19 | 2015-04-08 | 扬州国宇电子有限公司 | 一种半导体晶体管的终端隔离结构 |
| CN105405895A (zh) * | 2015-12-17 | 2016-03-16 | 扬州国宇电子有限公司 | 一种低存储电荷快恢复二极管芯片 |
| CN105551969A (zh) * | 2016-02-05 | 2016-05-04 | 杭州士兰集成电路有限公司 | 一种恒流二极管结构及其形成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326591A (zh) * | 2018-10-08 | 2019-02-12 | 深圳市南硕明泰科技有限公司 | 一种功率器件防护芯片及其制造方法 |
| CN109326591B (zh) * | 2018-10-08 | 2020-09-22 | 上海芯龙半导体技术股份有限公司 | 一种功率器件防护芯片及其制造方法 |
| CN109638083A (zh) * | 2018-12-29 | 2019-04-16 | 捷捷半导体有限公司 | 一种快恢复二极管及其制备方法 |
| CN109638083B (zh) * | 2018-12-29 | 2024-04-05 | 捷捷半导体有限公司 | 一种快恢复二极管及其制备方法 |
| CN110942989A (zh) * | 2019-12-13 | 2020-03-31 | 扬州国宇电子有限公司 | 一种用于硅基快恢复二极管芯片的铂金掺杂方法 |
| CN112652534A (zh) * | 2020-12-22 | 2021-04-13 | 深圳市美浦森半导体有限公司 | 一种低压快恢复二极管的制备方法及二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105405895B (zh) | 一种低存储电荷快恢复二极管芯片 | |
| CN102903633B (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN107293598A (zh) | 一种低反向恢复电荷平面快恢复二极管芯片 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN107799587A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN110350035A (zh) | SiC MOSFET功率器件及其制备方法 | |
| CN100361281C (zh) | 半导体平台工艺 | |
| CN106898638A (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN107275406A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN107425068A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN103681315B (zh) | 埋层的形成方法 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN107768435A (zh) | 一种双向igbt及其制造方法 | |
| CN102522335A (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN103474458B (zh) | Igbt器件及其制备方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN111081758A (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN109065637A (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| CN106611798A (zh) | 一种n型碳化硅半导体肖特基二极管结构 | |
| WO2020220664A1 (zh) | 一种可并联组合的整流二极管芯片的制造工艺 | |
| CN105576045B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171024 |