CN110061052A - 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法 - Google Patents
高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法 Download PDFInfo
- Publication number
- CN110061052A CN110061052A CN201910360828.0A CN201910360828A CN110061052A CN 110061052 A CN110061052 A CN 110061052A CN 201910360828 A CN201910360828 A CN 201910360828A CN 110061052 A CN110061052 A CN 110061052A
- Authority
- CN
- China
- Prior art keywords
- type
- base area
- diffusion
- back side
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 38
- 239000010703 silicon Substances 0.000 title claims abstract description 38
- 230000000903 blocking effect Effects 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- 230000009849 deactivation Effects 0.000 claims abstract description 26
- 239000004411 aluminium Substances 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 13
- 239000011574 phosphorus Substances 0.000 claims abstract description 13
- 241001673391 Entandrophragma candollei Species 0.000 claims abstract description 7
- 238000001704 evaporation Methods 0.000 claims abstract description 7
- 230000008020 evaporation Effects 0.000 claims abstract description 7
- 239000000956 alloy Substances 0.000 claims abstract description 4
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 4
- 238000002161 passivation Methods 0.000 claims abstract description 4
- 239000002585 base Substances 0.000 claims description 56
- 238000002347 injection Methods 0.000 claims description 24
- 239000007924 injection Substances 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000007788 liquid Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 235000012431 wafers Nutrition 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- 239000003513 alkali Substances 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000000243 solution Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000004857 zone melting Methods 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 abstract 1
- 238000001459 lithography Methods 0.000 abstract 1
- 230000005611 electricity Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种高正向阻断电压门极灵敏触发单向可控硅芯片，包括阳极电极A、背面P型短基区、P型对通隔离环、门极电极G、N‑型长基区、正面P型短基区、N+型发射区、阴极电极K、隔离钝化槽和设置在正面的氧化膜。制造方法：生长氧化层、光刻对通隔离环、离子注入铝、对通隔离环扩散、双面P型短基区扩散、正面光刻发射区、N+发射区磷扩散、光刻隔离钝化槽及腐蚀、Sipos+Gpp钝化保护、光刻引线、双面蒸发电极、双面光刻反刻、真空合金、芯片测试、划片分离。本发明满足VDRM＞2200V，实现极高的正向阻断电压。
Description
技术领域
本发明涉及半导体芯片技术领域，尤其涉及一种高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法。
背景技术
目前市场上的门极灵敏触发型单向晶闸管芯片，门极电极在隔离钝化槽的内侧，由P型杂质组成。阳极电极在芯片的背面，阴极电极在芯片正面，由N+杂质构成。这种芯片结构的正向阻断电压是由图示1的N-P结承受的，由于结的终端与沟槽形成负角，一般VDRM在600-1100V之间。在某些特殊行业应用时，需要VDRM＞2200V，这种结构就无法实现。目前已知的全球各大晶闸管产品供应商，无法提供此类产品。
发明内容
为解决上述缺陷，本发明提供一种高正向阻断电压门极灵敏触发型单向芯片和制造方法。
本发明的技术方案是：一种高正向阻断电压门极灵敏触发单向可控硅芯片，包括阳极电极A、背面P型短基区、P型对通隔离环、门极电极G、N-型长基区、正面P型短基区、N+型发射区、阴极电极K、隔离钝化槽和设置在正面的氧化膜，所述正面P型短基区设置在N-型长基区正面，且和N+型发射区连接成一体，所述N-型长基区与正面P型短基区之间形成正向电压PN结，所述门极电极G设置在正面P型短基区顶面，所述阴极电极K设置在N+型发射区顶面；所述背面P型短基区设置在N-型长基区背面，所述N-型长基区与背面P型短基区之间形成反向电压PN结，所述背面P型短基区顶面设有阳极电极A；所述正面P型短基区通过P型对通隔离环与背面P型短基区相连，所述背面P型短基区四周设有环状的隔离钝化槽。
进一步地，所述隔离钝化槽的厚度为115-125um。
高正向阻断电压门极灵敏触发单向可控硅芯片的制造方法，包括以下步骤：
（1）生长氧化层：取厚度315±5um、电阻率为50-60Ω的区熔单晶双磨硅片，进行酸腐、碱腐后，化学清洗，甩干后在1150℃--1200℃的温度下氧化3-5h，氧化膜的厚度控制在10000-13000A之间；
（2）光刻对通隔离环：在硅片两面分别涂覆光刻胶、曝光、显影、坚膜，利用BOE腐蚀液将显影后裸露出来的对通隔离环窗口的氧化膜腐蚀掉，去残胶、清洗、甩干；
（3）离子注入铝：离子注入机铝源通过高压加速后，注入硅片表面；
（4）对通隔离环扩散：扩散温度1250℃--1280℃，扩散时间为60-80h，通入氮气和氧气进行保护，氮气流量5.8-6.2L/min，氧气流量0.4-0.6L/min；升温速率为3-5℃/min，降温速率为1-3℃/min；
（5）双面P型短基区扩散：双面注入硼；双面注入铝；然后在LPCVD炉生长Poly保护膜，进行铝再扩散；铝再扩的温度为1260-1270℃，扩散时间为11-13h，通入氮气和氧气保护，流量同隔离环扩散；降温至1180℃时，进行湿氧氧化，湿氧的气体流量为2.3-2.7L/min，湿氧时间为3.5-4.5h，然后降温（降温速率为1-3℃/min）至650℃出炉；
（6）正面光刻发射区：在硅片两面涂覆光刻胶，正面采用发射版对准曝光、显影、坚膜，利用BOE腐蚀液将显影后裸露出来的N+型发射区窗口的氧化膜腐蚀掉，背面则曝光，保护氧化层，免被腐蚀；
（7）N+发射区磷扩散：采用POCL3为扩散源，对发射窗口进行磷掺杂，分予扩散再分布两步完成；予扩散温度1050℃-1150℃，予扩时间85-95min，源温15-20℃；磷再扩温度为1180℃-1220℃，扩散时间为4-5.5h，发射区磷扩散结深在22-28um；
（8）光刻隔离钝化槽及腐蚀：正面涂覆光刻胶、曝光、保护；背面涂覆光刻胶、对版曝光、显影、坚膜，利用BOE腐蚀液将显影后裸露出来的隔离钝化槽窗口的氧化层腐蚀掉，然后再用硅腐蚀液，腐蚀出深度为115-125um的隔离钝化槽；
（9）钝化保护：在腐蚀出的隔离钝化槽内用LPCVD生长一层Sipos保护膜，厚度为9000-11000A，然后填充玻璃粉，烧结成玻璃，再用LPCVD法生长一层LTO膜覆盖硅片表面，厚度为3000-6000A；
（10）光刻引线：在硅片两面分别涂覆光刻胶，分别对准曝光、显影、坚膜，利用BOE腐蚀液与Sipos腐蚀液逐层腐蚀LTO-Sipos-SiO2,使需进行引线的部分显露出来；
（11）双面蒸发电极：利用电子束蒸发后；正面蒸发铝，厚度在5-7um；背面蒸发钛-镍-银，厚度为1400-5000-5000A，反刻后正面形成门极电极G和阴极电极K，背面形成阳极电极A；
（12）真空合金、芯片测试、划片分离。
进一步地，所述步骤（3）中注入铝时的注入的能量为130-150KeV，注入剂量为2.5E15—4E15/cm 2。
进一步地，所述步骤（5）中注入硼时的注入的能量为60-100KeV，注入剂量为1.5E15-3E15/cm 2。
进一步地，所述步骤（5）中注入铝时的注入的能量为100-150KeV，注入剂量为3E14-5E14/cm 2。
本发明的有益效果：通过对结构的优化，使灵敏触发型单向晶闸管的正向电压PN结端与背面P型短基区四周的环状的隔离钝化槽形成正角击穿，原始单晶厚度为 315±5um，可以满足VDRM＞2200V，实现极高的正向阻断电压。
附图说明
图1是背景技术中晶闸管芯片的纵向剖视结构示意图。
图2是本发明的纵向剖视结构示意图。
图3是本发明的俯视结构示意图。
图4是本发明的仰视结构示意图。
其中：1、门极电极G，2、阴极电极K，3、隔离钝化槽，4、阳极电极A，5、正面P型短基区，6、N-型长基区，7、背面P型短基区，8、P型对通隔离环，9、N+型发射区，10、氧化膜，11、反向电压PN结，12、正向电压PN结。
具体实施方式
下面结合附图对本发明做进一步详述，下面描述中的仅仅是本发明中记载的附图，对本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图，获得其它的附图。
如图2-图4所示，高正向阻断电压门极灵敏触发单向可控硅芯片，包括阳极电极A4、背面P型短基区7、P型对通隔离环8、门极电极G1、N-型长基区6、正面P型短基区5、N+型发射区9、阴极电极K2、隔离钝化槽3和设置在正面的氧化膜10，正面P型短基区5设置在N-型长基区6正面，且和N+型发射区9连接成一体，N-型长基区6与正面P型短基区5之间形成正向电压PN结12，门极电极G1设置在正面P型短基区5顶面，阴极电极K2设置在N+型发射区9顶面；背面P型短基区7设置在N-型长基区6背面，N-型长基区6与背面P型短基区7之间形成反向电压PN结11，背面P型短基区7顶面设有阳极电极A4；正面P型短基区5通过P型对通隔离环8与背面P型短基区7相连，背面P型短基区7四周设有环状的隔离钝化槽3。
进一步地，隔离钝化槽3的厚度为115-125um。
高正向阻断电压门极灵敏触发单向可控硅芯片的制造方法，包括以下步骤：
（1）生长氧化层：取厚度315±5um、电阻率为50-60Ω的区熔单晶双磨硅片，进行酸腐、碱腐后，化学清洗，甩干后在1150℃--1200℃的温度下氧化3-5h，氧化膜的厚度控制在10000-13000A之间；
（2）光刻对通隔离环：在硅片两面分别涂覆光刻胶、曝光、显影、坚膜，利用BOE腐蚀液将显影后裸露出来的对通隔离环窗口的氧化膜腐蚀掉，去残胶、清洗、甩干；
（3）离子注入铝：离子注入机铝源通过高压加速后，注入硅片表面；
（4）对通隔离环扩散：扩散温度1250℃--1280℃，扩散时间为60-80h，通入氮气和氧气进行保护，氮气流量5.8-6.2L/min，氧气流量0.4-0.6L/min；升温速率为3-5℃/min，降温速率为1-3℃/min；
（5）双面P型短基区扩散：双面注入硼；双面注入铝；然后在LPCVD炉生长Poly保护膜，进行铝再扩散；铝再扩的温度为1260-1270℃，扩散时间为11-13h，通入氮气和氧气保护，流量同隔离环扩散；降温至1180℃时，进行湿氧氧化，湿氧的气体流量为2.3-2.7L/min，湿氧时间为3.5-4.5h，然后降温（降温速率为1-3℃/min）至650℃出炉；
（6）正面光刻发射区：在硅片两面涂覆光刻胶，正面采用发射版对准曝光、显影、坚膜，利用BOE腐蚀液将显影后裸露出来的N+型发射区窗口的氧化膜腐蚀掉，背面则曝光，保护氧化层，免被腐蚀；
（7）N+发射区磷扩散：采用POCL3为扩散源，对发射窗口进行磷掺杂，分予扩散再分布两步完成；予扩散温度1050℃-1150℃，予扩时间85-95min，源温15-20℃；磷再扩温度为1180℃-1220℃，扩散时间为4-5.5h，发射区磷扩散结深在22-28um；
（8）光刻隔离钝化槽及腐蚀：正面涂覆光刻胶、曝光、保护；背面涂覆光刻胶、对版曝光、显影、坚膜，利用BOE腐蚀液将显影后裸露出来的隔离钝化槽窗口的氧化层腐蚀掉，然后再用硅腐蚀液，腐蚀出深度为115-125um的隔离钝化槽；
（9）钝化保护：在腐蚀出的隔离钝化槽内用LPCVD生长一层Sipos保护膜，厚度为9000-11000A，然后填充玻璃粉，烧结成玻璃，再用LPCVD法生长一层LTO膜覆盖硅片表面，厚度为3000-6000A；
（10）光刻引线：在硅片两面分别涂覆光刻胶，分别对准曝光、显影、坚膜，利用BOE腐蚀液与Sipos腐蚀液逐层腐蚀LTO-Sipos-SiO2,使需进行引线的部分显露出来；
（11）双面蒸发电极：利用电子束蒸发后；正面蒸发铝，厚度在5-7um；背面蒸发钛-镍-银，厚度为1400-5000-5000A，反刻后正面形成门极电极G和阴极电极K，背面形成阳极电极A；
（12）真空合金、芯片测试、划片分离。
进一步地，步骤（3）中注入铝时的注入的能量为130-150KeV，注入剂量为2.5E15—4E15/cm 2。
进一步地，步骤（5）中注入硼时的注入的能量为60-100KeV，注入剂量为1.5 E15-3E15/cm 2。
进一步地，步骤（5）中注入铝时的注入的能量为100-150KeV，注入剂量为3 E14-5E14/cm 2。
本发明通过对结构的优化，使灵敏触发型单向晶闸管的正向电压PN结端与背面P型短基区四周的环状的隔离钝化槽形成正角击穿，原始单晶厚度为 315±5um，可以满足VDRM＞2200V，实现极高的正向阻断电压。
Claims (6)
1.高正向阻断电压门极灵敏触发单向可控硅芯片，包括阳极电极A、背面P型短基区、P型对通隔离环、门极电极G、N-型长基区、正面P型短基区、N+型发射区、阴极电极K、隔离钝化槽和设置在正面的氧化膜，其特征在于：所述正面P型短基区设置在N-型长基区正面，且和N+型发射区连接成一体，所述N-型长基区与正面P型短基区之间形成正向电压PN结，所述门极电极G设置在正面P型短基区顶面，所述阴极电极K设置在N+型发射区顶面；所述背面P型短基区设置在N-型长基区背面，所述N-型长基区与背面P型短基区之间形成反向电压PN结，所述背面P型短基区顶面设有阳极电极A；所述正面P型短基区通过P型对通隔离环与背面P型短基区相连，所述背面P型短基区四周设有环状的隔离钝化槽。
2.根据权利要求1所述的高正向阻断电压门极灵敏触发单向可控硅芯片，其特征在于：所述隔离钝化槽的厚度为115-125um。
3.高正向阻断电压门极灵敏触发单向可控硅芯片的制造方法，其特征在于，包括以下步骤：
（1）生长氧化层：取厚度310-320um、电阻率为50-60Ω的区熔单晶双磨硅片，进行酸腐、碱腐后，化学清洗，甩干后在1150℃--1200℃的温度下氧化3-5h，氧化膜的厚度控制在10000-13000A之间；
（2）光刻对通隔离环：在硅片两面分别涂覆光刻胶、曝光、显影、坚膜，利用BOE腐蚀液将显影后裸露出来的对通隔离环窗口的氧化膜腐蚀掉，去残胶、清洗、甩干；
（3）离子注入铝：离子注入机铝源通过高压加速后，注入硅片表面；
（4）对通隔离环扩散：扩散温度1250℃--1280℃，扩散时间为60-80h，通入氮气和氧气进行保护，氮气流量5.8-6.2L/min，氧气流量0.4-0.6L/min；升温速率为3-5℃/min，降温速率为1-3℃/min；
（5）双面P型短基区扩散：双面注入硼；双面注入铝；然后在LPCVD炉生长Poly保护膜，进行铝再扩散；铝再扩的温度为1260-1270℃，扩散时间为11-13h，通入氮气和氧气保护，流量同隔离环扩散；降温至1180℃时，进行湿氧氧化，湿氧的气体流量为2.3-2.7L/min，湿氧时间为3.5-4.5h，然后降温（降温速率为1-3℃/min）至650℃出炉；
（6）正面光刻发射区：在硅片两面涂覆光刻胶，正面采用发射版对准曝光、显影、坚膜，利用BOE腐蚀液将显影后裸露出来的N+型发射区窗口的氧化膜腐蚀掉，背面则曝光，保护氧化层，免被腐蚀；
（7）N+发射区磷扩散：采用POCL3为扩散源，对发射窗口进行磷掺杂，分予扩散再分布两步完成；予扩散温度1050℃-1150℃，予扩时间85-95min，源温15-20℃；磷再扩温度为1180℃-1220℃，扩散时间为4-5.5h，发射区磷扩散结深在22-28um；
（8）光刻隔离钝化槽及腐蚀：正面涂覆光刻胶、曝光、保护；背面涂覆光刻胶、对版曝光、显影、坚膜，利用BOE腐蚀液将显影后裸露出来的隔离钝化槽窗口的氧化层腐蚀掉，然后再用硅腐蚀液，腐蚀出深度为115-125um的隔离钝化槽；
（9）钝化保护：在腐蚀出的隔离钝化槽内用LPCVD生长一层Sipos保护膜，厚度为9000-11000A，然后填充玻璃粉，烧结成玻璃，再用LPCVD法生长一层LTO膜覆盖硅片表面，厚度为3000-6000A；
（10）光刻引线：在硅片两面分别涂覆光刻胶，分别对准曝光、显影、坚膜，利用BOE腐蚀液与Sipos腐蚀液逐层腐蚀LTO-Sipos-SiO2,使需进行引线的部分显露出来；
（11）双面蒸发电极：利用电子束蒸发后；正面蒸发铝，厚度在5-7um；背面蒸发钛-镍-银，厚度为1400-5000-5000A，反刻后正面形成门极电极G和阴极电极K，背面形成阳极电极A；
（12）真空合金、芯片测试、划片分离。
4.根据权利要求3所述的高正向阻断电压门极灵敏触发单向可控硅芯片的制造方法，其特征在于：所述步骤（3）中注入铝时的注入的能量为130-150KeV，注入剂量为2.5E15—4E15/cm 2。
5.根据权利要求3所述的高正向阻断电压门极灵敏触发单向可控硅芯片的制造方法，其特征在于：所述步骤（5）中注入硼时的注入的能量为60-100KeV，注入剂量为1.5 E15-3E15/cm 2。
6.根据权利要求1所述的高正向阻断电压门极灵敏触发单向可控硅芯片的制造方法，其特征在于：所述步骤（5）中注入铝时的注入的能量为100-150KeV，注入剂量为3 E14-5E14/cm 2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910360828.0A CN110061052B (zh) | 2019-04-30 | 2019-04-30 | 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910360828.0A CN110061052B (zh) | 2019-04-30 | 2019-04-30 | 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110061052A true CN110061052A (zh) | 2019-07-26 |
| CN110061052B CN110061052B (zh) | 2024-02-02 |
Family
ID=67321888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910360828.0A Active CN110061052B (zh) | 2019-04-30 | 2019-04-30 | 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110061052B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161238A (zh) * | 2021-04-20 | 2021-07-23 | 江苏韦达半导体有限公司 | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0031898A1 (de) * | 1979-12-18 | 1981-07-15 | Tag Semiconductors Limited, Wilmington Zürich Branch | Verfahren zum Erzeugen von dotierten Bereichen zur gegenseitigen elektrischen Isolation einzelner Halbleiterelemente auf einer Siliziumscheibe, sowie nach dem Verfahren hergestellte Halbleiteranordnung |
| US4484214A (en) * | 1980-10-27 | 1984-11-20 | Hitachi, Ltd. | pn Junction device with glass moats and a channel stopper region of greater depth than the base pn junction depth |
| CN101587907A (zh) * | 2009-04-29 | 2009-11-25 | 启东市捷捷微电子有限公司 | 低结电容过压保护晶闸管器件芯片及其生产方法 |
| CN101853878A (zh) * | 2010-06-03 | 2010-10-06 | 西安理工大学 | 一种pnp-沟槽复合隔离RC-GCT器件及制备方法 |
| CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
| CN104637997A (zh) * | 2015-01-28 | 2015-05-20 | 电子科技大学 | 一种双模逆导门极换流晶闸管及其制备方法 |
| CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
| CN105633133A (zh) * | 2016-03-14 | 2016-06-01 | 江苏捷捷微电子股份有限公司 | 单一负信号触发的双向晶闸管芯片及其制造方法 |
| CN108598180A (zh) * | 2018-04-11 | 2018-09-28 | 浙江世菱电力电子有限公司 | 一种整流二极管及其制备方法 |
| CN209708983U (zh) * | 2019-04-30 | 2019-11-29 | 江苏捷捷微电子股份有限公司 | 高正向阻断电压门极灵敏触发单向可控硅芯片 |
-
2019
- 2019-04-30 CN CN201910360828.0A patent/CN110061052B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0031898A1 (de) * | 1979-12-18 | 1981-07-15 | Tag Semiconductors Limited, Wilmington Zürich Branch | Verfahren zum Erzeugen von dotierten Bereichen zur gegenseitigen elektrischen Isolation einzelner Halbleiterelemente auf einer Siliziumscheibe, sowie nach dem Verfahren hergestellte Halbleiteranordnung |
| US4484214A (en) * | 1980-10-27 | 1984-11-20 | Hitachi, Ltd. | pn Junction device with glass moats and a channel stopper region of greater depth than the base pn junction depth |
| CN101587907A (zh) * | 2009-04-29 | 2009-11-25 | 启东市捷捷微电子有限公司 | 低结电容过压保护晶闸管器件芯片及其生产方法 |
| CN101853878A (zh) * | 2010-06-03 | 2010-10-06 | 西安理工大学 | 一种pnp-沟槽复合隔离RC-GCT器件及制备方法 |
| CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
| CN104637997A (zh) * | 2015-01-28 | 2015-05-20 | 电子科技大学 | 一种双模逆导门极换流晶闸管及其制备方法 |
| CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
| CN105633133A (zh) * | 2016-03-14 | 2016-06-01 | 江苏捷捷微电子股份有限公司 | 单一负信号触发的双向晶闸管芯片及其制造方法 |
| CN108598180A (zh) * | 2018-04-11 | 2018-09-28 | 浙江世菱电力电子有限公司 | 一种整流二极管及其制备方法 |
| CN209708983U (zh) * | 2019-04-30 | 2019-11-29 | 江苏捷捷微电子股份有限公司 | 高正向阻断电压门极灵敏触发单向可控硅芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161238A (zh) * | 2021-04-20 | 2021-07-23 | 江苏韦达半导体有限公司 | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 |
| CN113161238B (zh) * | 2021-04-20 | 2024-04-09 | 江苏韦达半导体有限公司 | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110061052B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102254820B (zh) | 半导体器件的制造方法 | |
| US20110139230A1 (en) | Ion implanted selective emitter solar cells with in situ surface passivation | |
| CN102844840B (zh) | 指叉型背面接触太阳能电池用的自我对准离子植入 | |
| CN105633133B (zh) | 单一负信号触发的双向晶闸管芯片及其制造方法 | |
| CN104241398A (zh) | 半导体元件、半导体元件的制造方法 | |
| CN102157363B (zh) | 一种功率器件衬底背面的离子注入方法 | |
| CN107180858B (zh) | 一种采用异质结结构的可控硅及其制造方法 | |
| TW201246559A (en) | Manufacturing method of electrode of solar cell and manufacturing apparatus thereof | |
| JPH0642542B2 (ja) | 高耐圧半導体装置の製造方法 | |
| CN107275443A (zh) | 一种ibc电池制备方法 | |
| CN110098254A (zh) | 利用对称性双向划片的单台面高压可控硅芯片和制造方法 | |
| US20100184250A1 (en) | Self-aligned selective emitter formed by counterdoping | |
| CN104838504A (zh) | 半导体装置的制造方法 | |
| CN110649094A (zh) | Gct芯片结构及其制备方法 | |
| CN102842501B (zh) | 一种高压快速恢复二极管制造方法 | |
| CN209708983U (zh) | 高正向阻断电压门极灵敏触发单向可控硅芯片 | |
| CN110061052A (zh) | 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法 | |
| CN106611797A (zh) | 一种具有局域金属寿命控制的功率器件及其制作方法 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN103839994A (zh) | 一种igbt结构及其制作方法 | |
| CN104992966B (zh) | 一种热预算低的双极高频功率晶体管芯片的制作方法 | |
| CN206179885U (zh) | 一种背接触太阳能电池及其组件和系统 | |
| CN204991719U (zh) | 一种快速恢复二极管 | |
| CN103489775A (zh) | 一种新型场截止型绝缘栅双极型晶体管的制造方法 | |
| CN106558624A (zh) | 一种快速恢复二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |