JP5827397B2 - 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP5827397B2
JP5827397B2 JP2014514286A JP2014514286A JP5827397B2 JP 5827397 B2 JP5827397 B2 JP 5827397B2 JP 2014514286 A JP2014514286 A JP 2014514286A JP 2014514286 A JP2014514286 A JP 2014514286A JP 5827397 B2 JP5827397 B2 JP 5827397B2
Authority
JP
Japan
Prior art keywords
resin
glass layer
semiconductor device
mesa
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014514286A
Other languages
English (en)
Other versions
JPWO2013168236A1 (ja
Inventor
小笠原　淳
淳 小笠原
浩二 伊東
浩二 伊東
伊藤　一彦
一彦 伊藤
広野 六鎗
広野 六鎗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5827397B2 publication Critical patent/JP5827397B2/ja
Publication of JPWO2013168236A1 publication Critical patent/JPWO2013168236A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2207/00—Compositions specially applicable for the manufacture of vitreous enamels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Glass Compositions (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法に関する。
従来、メサ領域を囲む外周テーパ領域にｐｎ接合が露出した構造を有するメサ型半導体素子が知られている（例えば、特許文献１及び２参照。）。図１４は、従来のメサ型半導体素子９００を説明するために示す図である。
従来のメサ型半導体素子９００は、図１４に示すように、メサ領域Ａを囲む外周テーパ領域Ｂにｐｎ接合露出部Ｃを有するメサ型半導体基体９０８と、少なくとも外周テーパ領域Ｂを被覆するガラス層９２４とを有する。ガラス層９２４は、パッシベーション用のガラス層である。なお、図１４中、符号９１０はｎ−型半導体層を示し、符号９１２はｐ＋型半導体層を示し、符号９１４はｎ＋半導体層を示し、符号９１６ａはシリコン酸化膜を示し、符号９３４はアノード電極層を示し、符号９３６はカソード電極層を示す。
特開平１０−１１６８２８号公報 特開２００４−８７９５５号公報
しかしながら、本発明の発明者らの研究により、従来のメサ型半導体素子９００においては、これを樹脂でモールドして樹脂封止型半導体装置（従来の樹脂封止型半導体装置）としたときに高温逆バイアス耐量が低下するという問題があることが明らかになった。
そこで、本発明は、上記した問題を解決するためになされたもので、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置を提供することを目的とする。また、このような樹脂封止型半導体装置を製造可能な樹脂封止型半導体装置の製造方法を提供することを目的とする。
本発明の発明者らは、従来のメサ型半導体素子を樹脂でモールドして樹脂封止型半導体装置としたときに高温逆バイアス耐量が低下する原因について研究を重ねた結果、その原因は、「ガラス層を構成する鉛含有ガラスが高い誘電率を有することからガラス層に大きな分極が生じ（後述する図３（ｂ）参照。）、その結果、高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起され、この影響により、ガラス層と半導体層との界面に反転層によるチャネルが形成され、リーク電流が増大する」ことにあるという知見を得た。
そこで、本発明の発明者らは、この知見に基づき、「ガラス層として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂの酸化物を含有しないガラス）からなるガラス層を用いれば、高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起されることが無くなり（後述する図３（ａ）参照。）、その結果、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となる」ことに想到し、本発明を完成させるに至った。
［１］本発明の樹脂封止型半導体装置は、メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも前記外周テーパ領域を被覆するガラス層を有するメサ型半導体素子と、前記メサ型半導体素子を封止するモールド用樹脂とを備える樹脂封止型半導体装置であって、前記メサ型半導体素子は、前記ガラス層として、Ｐｂを実質的に含有しないガラス層を有することを特徴とする。
［２］本発明の樹脂封止型半導体装置においては、前記外周テーパ領域は、前記ガラス層により直接被覆されていることが好ましい。
［３］本発明の樹脂封止型半導体装置においては、前記外周テーパ領域は、絶縁層を介して前記ガラス層により被覆されていることが好ましい。
［４］本発明の樹脂封止型半導体装置においては、前記ガラス層は、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて形成されたものであることが好ましい。
［５］本発明の樹脂封止型半導体装置においては、前記ガラス層は、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて形成されたものであることが好ましい。
［６］本発明の樹脂封止型半導体装置においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有することが好ましい。
［７］本発明の樹脂封止型半導体装置においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯと、３ｍｏｌ％〜１０ｍｏｌ％のＢ２Ｏ３とを含有することが好ましい。
［８］本発明の樹脂封止型半導体装置においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」とを含有することが好ましい。
［９］本発明の樹脂封止型半導体装置においては、前記ガラス層は、Ｐｂと、Ｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて形成されたものであることが好ましい。
［１０］本発明の樹脂封止型半導体装置においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＭｇＯと、ＣａＯとを含有することが好ましい。
［１１］本発明の樹脂封止型半導体装置においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯとを含有することが好ましい。
［１２］本発明の樹脂封止型半導体装置の製造方法は、主面に平行なｐｎ接合を備える半導体基板を準備する半導体基板工程と、前記半導体基板の一方の表面から前記ｐｎ接合を超える深さの溝を形成する溝形成工程と、少なくとも前記溝の内面を被覆するようにガラス層を形成するガラス層形成工程と、前記溝に沿って前記半導体基板を切断することにより、メサ型半導体素子を作製する半導体基板切断工程と、前記メサ型半導体素子をモールド用樹脂で封止する樹脂封止工程とをこの順序で含む樹脂封止型半導体装置の製造方法であって、前記ガラス層形成工程においては、Ｐｂを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする。
［１３］本発明の樹脂封止型半導体装置の製造方法においては、前記ガラス層形成工程は、前記溝の内面を直接被覆するようにガラス層を形成する工程を含むことが好ましい。
［１４］本発明の樹脂封止型半導体装置の製造方法においては、前記ガラス層形成工程は、前記溝の内面に絶縁層を形成する工程と、前記溝の内面を前記絶縁層を介して被覆するようにガラス層を形成する工程とを含むことが好ましい。
［１５］本発明の樹脂封止型半導体装置の製造方法において、前記ガラス層形成工程においては、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。
［１６］本発明の樹脂封止型半導体装置の製造方法において、前記ガラス層形成工程においては、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。
［１７］本発明の樹脂封止型半導体装置の製造方法においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有することが好ましい。
［１８］本発明の樹脂封止型半導体装置の製造方法においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯと、３ｍｏｌ％〜１０ｍｏｌ％のＢ２Ｏ３とを含有することが好ましい。
［１９］本発明の樹脂封止型半導体装置の製造方法においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」とを含有することが好ましい。
［２０］本発明の樹脂封止型半導体装置の製造方法において、前記ガラス層形成工程においては、Ｐｂと、Ｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。
［２１］本発明の樹脂封止型半導体装置の製造方法においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＭｇＯと、ＣａＯとを含有することが好ましい。
［２２］本発明の樹脂封止型半導体装置の製造方法においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯとを含有することが好ましい。
本発明の樹脂封止型半導体装置によれば、メサ型半導体素子が、ガラス層として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂを含有しないガラス）からなるガラス層を有することから、高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起されることが無くなり（後述する図３参照。）、その結果、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となる。
その結果、本発明の樹脂封止型半導体装置は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、本発明の樹脂封止型半導体装置は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
なお、樹脂封止型半導体装置の高温逆バイアス耐量を高くするには、（１）メサ型半導体素子を製造する過程で幅の広い溝（メサ溝）を形成する方法、（２）メサ型半導体素子を製造する過程で拡散ウェーハを使用し、深い溝（メサ溝）を形成する方法、（３）比抵抗の低いウェーハを使用する方法及び（４）ガラス層を厚く形成する方法も考えられる。しかしながら、上記（１）の方法においては、チップ面積が大きくなることに起因して、製品の製造コストが高くなってしまうという問題がある。また、上記（２）の方法においては、拡散ウェーハの使用で、ウェーハの価格の高騰、深い溝形成の必要性から工程が難しくなったりすることに起因して、製品の製造コストが高くなってしまうという問題がある。また、上記（３）の方法においては、逆方向電圧を確保することが難しくなるという問題がある。また、上記（４）の方法においては、工程中にウェーハが反ったり割れやすくなったりするという問題がある。これに対して、本発明の樹脂封止型半導体装置によれば、上記した問題を発生させることなく、高温逆バイアス耐量を高くすることができる。
本発明の樹脂封止型半導体装置の製造方法によれば、上記したように高い高温逆バイアス耐量を有する優れた樹脂封止型半導体装置を製造することが可能となる。
また、本発明の樹脂封止型半導体装置の製造方法によれば、後述する実施例からも明らかなように、Ｐｂを実質的に含有しないガラス組成物を用いながら、従来の鉛含有ガラスからなるガラス組成物を用いた場合と同様に、（１）適正な温度（例えば１１００℃以下）でガラス組成物を焼成でき、（２）ガラス組成物が工程で使用する薬品（例えば王水やめっき液）に耐え、（３）ガラス組成物がシリコンの線膨張率に近い線膨張率を有する（特に５０℃〜５５０℃における平均線膨張率がシリコンの線膨張率に近い）ことから工程中におけるウェーハの反りを極めて小さくでき、さらには、（４）製造されるガラス層が優れた絶縁性を有することから逆方向特性に優れた樹脂封止型半導体装置を製造することができるという効果も得られる。
なお、本発明の半導体接合保護用ガラス組成物において、少なくともある特定成分（ＳｉＯ２、Ｂ２Ｏ３等）を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。
また、本発明の半導体接合保護用ガラス組成物において、ある特定元素（Ｐｂ、Ａｓ等）を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記ある特定元素が混入したガラス組成物を排除するものではない。本発明の半導体装置の製造方法及び半導体装置においても同様である。
また、本発明のように半導体接合保護用ガラス組成物がいわゆる酸化物系のガラス組成物である場合、ある特定元素（Ｐｂ、Ａｓ等）を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。
実施形態１に係る樹脂封止型半導体装置１０を説明するために示す図である。 実施形態１におけるメサ型半導体素子１００を説明するために示す図である。 実施形態１に係る樹脂封止型半導体装置１０の効果を説明するために示す図である。 実施形態１に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 実施形態１に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 実施形態２におけるメサ型半導体素子１０２を説明するために示す図である。 実施形態２に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 実施形態２に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 実施例の条件及び結果を示す図表である。 予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。 本評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す写真である。 高温逆バイアス試験の結果を示す図である。 変形例におけるメサ型半導体素子２００を説明するために示す図である。 従来のメサ型半導体素子９００を説明するために示す図である。
以下、本発明の樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法について、図に示す実施の形態に基づいて説明する。
［実施形態１］
１．樹脂封止型半導体装置
図１は、実施形態１に係る樹脂封止型半導体装置１０を説明するために示す図である。図１（ａ）は樹脂封止型半導体装置１０の斜視図であり、図１（ｂ）は樹脂封止型半導体装置１０から樹脂を取り除いたものの平面図であり、図１（ｃ）は樹脂封止型半導体装置１０から樹脂を取り除いたものの側面図である。
図２は、実施形態１におけるメサ型半導体素子１００を説明するために示す図である。
実施形態１に係る樹脂封止型半導体装置１０は、図１に示すように、メサ型半導体素子１００と、メサ型半導体素子１００を封止するモールド用樹脂４０とを備える。メサ型半導体素子１００は、リード２１、リード２２及びダイパッド２３からなるリードフレーム２０におけるダイパッド２３上に載置されている。メサ型半導体素子１００の一方の電極はダイパッド２３を介してリード２１に接続されており、メサ型半導体素子１００の他方の電極は金ワイヤー３０を介してリード２２に接続されている。
メサ型半導体素子１００は、図２に示すように、メサ領域Ａを囲む外周テーパ領域Ｂにｐｎ接合露出部Ｃを有するメサ型半導体基体１０８及び少なくとも外周テーパ領域Ｂを被覆するガラス層１２４を有する。外周テーパ領域Ｂは、ガラス層１２４により直接被覆されている。
メサ型半導体基体１０８は、ｎ−型半導体層１１０と、ｎ−型半導体層１１０の一方の表面からのｐ型不純物の拡散により形成されたｐ＋型半導体層１１２と、ｎ−型半導体層１１０の他方の表面からのｎ型不純物の拡散により形成されたｎ＋型半導体層１１４とを有する。メサ型半導体素子１００は、ｐｎダイオードである。なお、図２中、符号１３４はアノード電極層を示し、符号１３６はカソード電極層を示す。
そして、実施形態１に係る樹脂封止型半導体装置１０においては、メサ型半導体素子１００が、ガラス層１２４として、Ｐｂを実質的に含有しないガラス層を有することを特徴としている。そのようなガラス層としては、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて形成されたものであってもよい。このようなガラス組成物としては、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物（請求項５参照。）や、Ｐｂと、Ｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物（請求項９参照。）を好適に例示することができる。
前者の場合、上記のようなガラス組成物としては、（１）少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有するガラス組成物であってもよいし、（２）少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯと、３ｍｏｌ％〜１０ｍｏｌ％のＢ２Ｏ３とを含有するガラス組成物であってもよいし、（３）少なくともＳｉＯ２と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」とを含有するガラス組成物であってもよい。
後者の場合、上記のようなガラス組成物としては、（４）少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＭｇＯと、ＣａＯとを含有するガラス組成物であってもよいし、（５）少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯとを含有するガラス組成物であってもよい。
なお、この場合において、ある特定成分を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。また、ある特定元素を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記ある特定元素が混入したガラス組成物を排除するものではない。また、ある特定元素を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。
これらのうち、（１）に記載のガラス組成物としては、例えば、ＳｉＯ２の含有量が４１．１ｍｏｌ％〜６１．１ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が５．８ｍｏｌ％〜１５．８ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が７．４ｍｏｌ％〜１７．４ｍｏｌ％の範囲内にあり、ＺｎＯの含有量が３．０ｍｏｌ％〜２４．８ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が５．５ｍｏｌ％〜１５．５ｍｏｌ％の範囲内にあり、ニッケル酸化物の含有量が０．０１ｍｏｌ％〜３．０ｍｏｌ％の範囲内にあるガラス組成物を用いることができる。
この場合、アルカリ土類金属の酸化物のうち、ＣａＯ含有量が２．８ｍｏｌ％〜７．８ｍｏｌ％の範囲内にあり、ＭｇＯ含有量が１．１ｍｏｌ％〜３．１ｍｏｌ％の範囲内にあり、ＢａＯ含有量が１．７ｍｏｌ％〜４．７ｍｏｌ％の範囲内にあるガラス組成物を用いることができる。
また、アルカリ土類金属の酸化物のうち、ＣａＯ含有量が３．８ｍｏｌ％〜１０．９ｍｏｌ％の範囲内にあり、ＭｇＯ含有量が１．７ｍｏｌ％〜４．７ｍｏｌ％の範囲内にあるガラス組成物を用いることができる。
また、アルカリ土類金属の酸化物のうち、ＣａＯ含有量が３．３ｍｏｌ％〜９．３ｍｏｌ％の範囲内にあり、ＢａＯ含有量が２．２ｍｏｌ％〜６．２ｍｏｌ％の範囲内にあるガラス組成物を用いることができる。
また、アルカリ土類金属の酸化物のうち、ＭｇＯ含有量が２．２ｍｏｌ％〜６．２ｍｏｌ％の範囲内にあり、ＢａＯ含有量が３．３ｍｏｌ％〜９．３ｍｏｌ％の範囲内にあるガラス組成物を用いることができる。
また、ニッケル酸化物を含有しないガラス組成物を用いることができる。
また、（２）に記載のガラス組成物としては、例えば、ＳｉＯ２の含有量が３２ｍｏｌ％〜４８ｍｏｌ％の範囲内（例えば４０ｍｏｌ％）にあり、Ａｌ２Ｏ３の含有量が９ｍｏｌ％〜１３ｍｏｌ％の範囲内（例えば１１ｍｏｌ％）にあり、ＺｎＯの含有量が１８ｍｏｌ％〜２８ｍｏｌ％の範囲内（例えば２３ｍｏｌ％）にあり、ＣａＯの含有量が１５ｍｏｌ％〜２３ｍｏｌ％の範囲内（例えば１９ｍｏｌ％）にあり、Ｂ２Ｏ３の含有量が３ｍｏｌ％〜１０ｍｏｌ％の範囲内（例えば７ｍｏｌ％）にあるガラス組成物を用いることができる。
また、（３）に記載のガラス組成物としては、例えば、ＳｉＯ２の含有量が５３ｍｏｌ％〜７３ｍｏｌ％の範囲内（例えば６２．６ｍｏｌ％）にあり、Ａｌ２Ｏ３の含有量が１１ｍｏｌ％〜２１ｍｏｌ％の範囲内（例えば１５．３ｍｏｌ％）にあり、ＣａＯの含有量が３ｍｏｌ％〜９ｍｏｌ％の範囲内（５．５ｍｏｌ％）にあり、ＭｇＯの含有量が１１ｍｏｌ％〜２１ｍｏｌ％の範囲内（例えば１５．６ｍｏｌ％）にあり、ニッケル酸化物の含有量が０．０１ｍｏｌ％〜３ｍｏｌ％の範囲内（例えば１ｍｏｌ％）にあるガラス組成物を用いることができる。
また、ＳｉＯ２の含有量が３２ｍｏｌ％〜４８ｍｏｌ％の範囲内（例えば３９．６ｍｏｌ％）にあり、Ａｌ２Ｏ３の含有量が９ｍｏｌ％〜１３ｍｏｌ％の範囲内（例えば１０．９ｍｏｌ％）にあり、ＣａＯの含有量が１５ｍｏｌ％〜２３ｍｏｌ％の範囲内（例えば１８．８ｍｏｌ％）にあり、ＺｎＯの含有量が１８ｍｏｌ％〜２８ｍｏｌ％の範囲内（例えば２２．８ｍｏｌ％）にあり、Ｂ２Ｏ３の含有量が３ｍｏｌ％〜１０ｍｏｌ％の範囲内（例えば６．９ｍｏｌ％）にあり、ニッケル酸化物の含有量が０．０１ｍｏｌ％〜３ｍｏｌ％の範囲内（例えば１ｍｏｌ％）にあるガラス組成物を用いることができる。
また、（４）に記載のガラス組成物としては、例えば、ＳｉＯ２の含有量が５３ｍｏｌ％〜７３ｍｏｌ％の範囲内（例えば６３．２ｍｏｌ％）にあり、Ａｌ２Ｏ３の含有量が１１ｍｏｌ％〜２１ｍｏｌ％の範囲内（例えば１５．５ｍｏｌ％）にあり、ＭｇＯの含有量が１１ｍｏｌ％〜２１ｍｏｌ％の範囲内（例えば１５．７ｍｏｌ％にあり、ＣａＯの含有量が３ｍｏｌ％〜６ｍｏｌ％の範囲内（例えば５．６ｍｏｌ％）にあるガラス組成物を用いることができる。
また、（５）に記載のガラス組成物としては、例えば、ＳｉＯ２の含有量が４０ｍｏｌ％〜６０ｍｏｌ％の範囲内（例えば５０ｍｏｌ％）にあり、Ａｌ２Ｏ３の含有量が５ｍｏｌ％〜１５ｍｏｌ％の範囲内（例えば１０ｍｏｌ％）にあり、ＺｎＯの含有量が３０ｍｏｌ％〜５０ｍｏｌ％の範囲内（例えば４０ｍｏｌ％）にあるガラス組成物を用いることができる。
２．樹脂封止型半導体装置の効果
図３は、実施形態１に係る樹脂封止型半導体装置１０の効果を説明するために示す図である。図３（ａ）は実施形態１に係る樹脂封止型半導体装置１０に逆方向電圧を印加したときの様子を示す図であり、図３（ｂ）は比較例に係る樹脂封止型半導体装置に逆方向電圧を印加したときの様子を示す図である。なお、図３中、破線は空乏層の先端部を示す。比較例に係る樹脂封止型半導体装置は、従来のメサ型半導体素子９００を樹脂でモールドして樹脂封止型半導体装置としたものである。また、図３（ｂ）におけるＢＴ試験後とは、高温逆バイアス試験後のことである。
実施形態１に係る樹脂封止型半導体装置１０によれば、メサ型半導体素子１００が、ガラス層１２４として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂを含有しないガラス）からなるガラス層を有することから、比較例に係る樹脂封止型半導体装置の場合のように高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起されることが無くなり（図３参照。）、その結果、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となる。
その結果、実施形態１に係る樹脂封止型半導体装置１０は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、実施形態１に係る樹脂封止型半導体装置１０は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
３．樹脂封止型半導体装置の製造方法
実施形態１に係る樹脂封止型半導体装置１０は、以下のような方法（実施形態１に係る樹脂封止型半導体装置の製造方法）によって製造することができる。
図４及び図５は、実施形態１に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。図４（ａ）〜図４（ｄ）及び図５（ａ）〜図５（ｄ）は各工程図である。
実施形態１に係る樹脂封止型半導体装置の製造方法は、図４及び図５に示すように、「半導体基板準備工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」、「半導体基板切断工程」及び「樹脂封止工程」をこの順序で実施する。以下、実施形態１に係る樹脂封止型半導体装置の製造方法を工程順に説明する。
（ａ）半導体基板準備工程
まず、ｎ−型半導体基板（ｎ−型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型半導体層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型半導体層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基板を形成する。その後、熱酸化によりｐ＋型半導体層１１２及びｎ＋型半導体層１１４の表面に酸化膜１１６，１１８を形成する（図４（ａ）参照。）。
（ｂ）溝形成工程
次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基板のエッチングを行い、半導体基板の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図４（ｂ）参照。）。
（ｃ）ガラス層形成工程
次に、溝１２０の表面に、電気泳動法により溝１２０の内面及びその近傍の半導体基板表面にガラス組成物からなる層を形成するとともに、当該ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図４（ｃ）参照。）。従って、溝１２０の内部におけるｐｎ接合露出部はガラス層１２４により直接被覆された状態となる。なお、ガラス組成物としては、上記したように、Ｐｂを実質的に含有しない種々のガラス組成物を用いることができる。
（ｄ）フォトレジスト形成工程
次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成する（図４（ｄ）参照。）。
（ｅ）酸化膜除去工程
次に、フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図５（ａ）参照。）。
（ｆ）粗面化領域形成工程
次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基板との密着性を高くするための粗面化領域１３２を形成する（図５（ｂ）参照。）。
（ｇ）電極形成工程
次に、半導体基板にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基板の他方の表面にカソード電極１３６を形成する（図５（ｃ）参照。）。
（ｈ）半導体基板切断工程
次に、ダイシング等により、ガラス層１２４の中央部において半導体基板を切断して半導体基板をチップ化して、メサ型半導体素子（ｐｎダイオード）１００を製造する（図５（ｄ）参照。）。
（ｉ）樹脂封止工程
次に、図示しないリードフレーム（図１参照。）におけるダイパッド２３上にメサ型半導体素子１００を実装することによりメサ型半導体素子１００の一方の電極とリード２１とを接続するとともに、メサ型半導体素子１００の他方の電極とリード２２とを金ワイヤー３０で接続する。その後、これらを図示しない樹脂封止用金型に入れた後、モールド用樹脂を金型内に注入して硬化させることにより、樹脂封止型半導体装置を製造する。この樹脂封止型半導体装置を金型から取り出せば、実施形態１に係る樹脂封止型半導体装置１０となる。
以上のようにして、実施形態１に係る樹脂封止型半導体装置１０を製造することができる。
［実施形態２］
図６は、実施形態２におけるメサ型半導体素子１０２を説明するために示す図である。
実施形態２に係る樹脂封止型半導体装置１２（図示せず。）は、基本的には実施形態１に係る樹脂封止型半導体装置１０と同様の構成を有するが、メサ型半導体素子の構成が実施形態１に係る樹脂封止型半導体装置１０の場合とは異なる。すなわち、実施形態２におけるメサ型半導体素子１０２においては、図６に示すように、外周テーパ領域Ｂが、絶縁層１２１を介してガラス層１２４により被覆されている。
このように、実施形態２に係る樹脂封止型半導体装置１２は、メサ型半導体素子の構成が実施形態１に係る樹脂封止型半導体装置１０の場合とは異なるが、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、メサ型半導体素子１０２が、ガラス層１２４として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂを含有しないガラス）からなるガラス層を有することから、高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起されることが無くなり、その結果、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となる。
その結果、実施形態２に係る樹脂封止型半導体装置１２は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、実施形態２に係る樹脂封止型半導体装置１２は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
また、実施形態２に係る樹脂封止型半導体装置１２によれば、外周テーパ領域Ｂが、絶縁層１２１を介してガラス層１２４により被覆されていることから、焼結工程において気泡が発生し難くなるという効果及び樹脂封止型半導体装置の逆方向リーク電流をより一層低減することができるという効果も得られる。
実施形態２に係る樹脂封止型半導体装置１２は、以下のような方法（実施形態２に係る樹脂封止型半導体装置の製造方法）によって製造することができる。
図７及び図８は、実施形態２に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。図７（ａ）〜図７（ｄ）及び図８（ａ）〜図８（ｄ）は各工程図である。
実施形態２に係る樹脂封止型半導体装置の製造方法は、図７及び図８に示すように、「半導体基板形成工程」、「溝形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」、「半導体基板切断工程」及び「樹脂封止工程」をこの順序で実施する。以下、実施形態２に係る樹脂封止型半導体装置の製造方法を工程順に説明する。
（ａ）半導体基板準備工程
まず、ｎ−型半導体基板（ｎ−型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型半導体層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型半導体層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基板を形成する。その後、熱酸化によりｐ＋型半導体層１１２及びｎ＋型半導体層１１４の表面に酸化膜１１６，１１８を形成する。
（ｂ）溝形成工程
次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基板のエッチングを行い、半導体基板の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図７（ａ）参照。）。
（ｃ）絶縁層形成工程
次に、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、溝１２０の内面にシリコン酸化膜からなる絶縁層１２１を形成する（図７（ｂ）参照。）。絶縁層１２１の厚さは、５ｎｍ〜６０ｎｍの範囲内（例えば２０ｎｍ）とする。絶縁層の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。絶縁層１２１の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層１２１の厚さが６０ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
（ｄ）ガラス層形成工程
次に、電気泳動法により溝１２０の内面及びその近傍の半導体基板表面にガラス組成物からなる層を形成するとともに、当該ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図７（ｃ）参照。）。なお、溝１２０の内面にガラス組成物からなる層を形成する際には、溝１２０の内面を絶縁層１２１を介して被覆するようにガラス組成物からなる層を形成する。従って、溝１２０の内部におけるｐｎ接合露出部は絶縁層１２１を介してガラス層１２４により被覆された状態となる。
（ｅ）フォトレジスト形成工程
次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成する（図７（ｄ）参照。）。
（ｆ）酸化膜除去工程
次に、フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図８（ａ）参照。）。
（ｇ）粗面化領域形成工程
次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基板表面の粗面化処理を行い、Ｎｉめっき電極と半導体基板との密着性を高くするための粗面化領域１３２を形成する（図８（ｂ）参照。）。
（ｈ）電極形成工程
次に、半導体基板にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基板の他方の表面にカソード電極１３６を形成する（図８（ｃ）参照。）。
（ｉ）半導体基板切断工程
次に、ダイシング等により、ガラス層１２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体素子（ｐｎダイオード）１０２を製造する（図８（ｄ）参照。）。
（ｊ）樹脂封止工程
次に、図示しないリードフレーム（図１参照。）におけるダイパッド２３上にメサ型半導体素子１０２を実装することによりメサ型半導体素子１０２の一方の電極とリード２１とを接続するとともに、メサ型半導体素子１０２の他方の電極とリード２２とを金ワイヤー３０で接続する。その後、これらを図示しない樹脂封止用金型に入れた後、モールド用樹脂を金型内に注入して硬化させることにより、樹脂封止型半導体装置を製造する。この樹脂封止型半導体装置を金型から取り出せば、実施形態２に係る樹脂封止型半導体装置１２となる。
以上のようにして、実施形態２に係る樹脂封止型半導体装置１２を製造することができる。
［実施例］
１．試料の調整
図９は、実施例の条件及び結果を示す図表である。実施例１〜８及び比較例１〜２に示す組成比（図９参照。）になるように原料を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（１３５０℃〜１５５０℃）まで上昇させた白金ルツボに入れ、２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が５μｍとなるまで粉砕して、粉末状のガラス組成物を得た。
なお、実施例において使用した原料は、ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＺｎＯ、ＣａＣＯ３、ＭｇＯ、ＢａＣＯ３、ＮｉＯ及びＰｂＯである。
２．上記方法により得た各ガラス組成物を以下の評価項目により評価した。
（１）評価項目１（焼成温度）
焼成温度が高すぎると製造中の半導体装置に与える影響が大きくなるため、焼成温度が１１００℃以下である場合に「○」の評価を与え、焼成温度が１１００℃を超える場合に「×」の評価を与えた。
（２）評価項目２（耐薬品性）
ガラス組成物が王水及びめっき液の両方に対して難溶性を示す場合に「○」の評価を与え、王水及びめっき液の少なくとも一方に対して溶解性を示す場合に「×」の評価を与えた。
（３）評価項目３（平均線膨張率）
上記した「１．試料の調整」の欄で得られた融液から薄片状のガラス板を作製し、当該薄片状のガラス板を用いて、５０℃〜５５０℃におけるガラス組成物の平均線膨張率を測定した。平均線膨張率の測定は、島津製作所製の熱機械分析装置ＴＭＡ−６０を用いて、長さ２０ｍｍのシリコン単結晶を標準試料として、全膨張測定法（昇温速度１０℃／分）により行った。その結果、５０℃〜５５０℃におけるガラス組成物の平均線膨張率とシリコンの線膨張率（３．７３×１０−６）との差が「０．７×１０−６」以下の場合に「○」の評価を与え、当該差が「０．７×１０−６」を超える場合に「×」の評価を与えた。
（４）評価項目４（絶縁性）
実施形態１に係る樹脂封止型半導体装置の製造方法と同様の方法によってメサ型半導体素子を作製し、作製したメサ型半導体素子の逆方向特性を測定した。その結果、メサ型半導体素子の逆方向特性が正常範囲にある場合に「○」の評価を与え、メサ型半導体素子の逆方向特性が正常範囲にない場合に「×」の評価を与えた。
（５）評価項目５（結晶化の有無）
実施形態４に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製する過程で、結晶化することなくガラス化できた場合に「○」の評価を与え、結晶化によりガラス化できなかった場合に「×」の評価を与えた。
（６）評価項目６（泡発生の有無）
実施形態１に係る樹脂封止型半導体装置の製造方法と同様の方法によってメサ型半導体素子を作製し、ガラス層１２４の内部（特に、シリコン基板との境界面近傍）に泡が発生しているかどうかを観察した（予備評価）。また、１０ｍｍ角のシリコン基板上に実施例１〜８及び比較例１〜２に係るガラス組成物を塗布してガラス組成物からなる層を形成するとともに当該ガラス組成物からなる層を焼成することによりガラス層を形成し、ガラス層の内部（特に、シリコン基板との境界面近傍）に泡が発生しているかどうかを観察した（本評価）。
図１０は、予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。図１０（ａ）は泡ｂが発生しなかった場合の半導体装置の断面図であり、図１０（ｂ）は泡ｂが発生した場合の半導体装置の断面図である。図１１は、本評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す写真である。図１１（ａ）は泡ｂが発生しなかった場合におけるシリコン基板とガラス層との境界面を拡大して示す図であり、図１１（ｂ）は泡ｂが発生した場合におけるシリコン基板とガラス層との境界面を拡大して示す図である。実験の結果、予備評価の結果と本発明の評価結果には良好な対応関係があることが分かった。また、本評価において、ガラス層の内部に直径５０μｍ以上の泡が１個も発生しなかった場合に「○」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が１個〜２０個発生した場合に「△」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が２１個以上発生した場合に「×」の評価を与えた。
（７）評価項目７（高温逆バイアス耐量）
実施形態１に係る樹脂封止型半導体装置の製造方法と同様の方法によって樹脂封止型半導体装置を作製し、作製した樹脂封止型半導体装置について高温逆バイアス試験を行い、高温逆バイアス耐量を測定した。高温逆バイアス耐量は、温度１５０℃に条件設定された恒温槽・高温逆バイアス試験機に試料を投入して、アノード電極・カソード電極間に６００Ｖの電圧を印加した状態で７０時間にわたって１０分毎に逆方向電流を測定することにより行った。
図１２は、高温逆バイアス試験の結果を示す図である。図１２中、実線は実施例１のガラス組成物を用いて作製した試料についての逆方向電流を示し、破線は比較例１のガラス組成物を用いて作製した試料についての逆方向電流を示す。図１２に示すように、比較例１のガラス組成物を用いて作製した試料は、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後も時間経過とともにリーク電流（逆方向電流）が増大することが分かった。これに対して、実施例１に係るガラス組成物を用いて作製した試料は、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後はリーク電流（逆方向電流）がほとんど増大しないことが分かった。このように、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後、リーク電流（逆方向電流）がほとんど増大しない場合に「○」の評価を与え、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後も時間経過とともにリーク電流（逆方向電流）が増大する場合に「×」の評価を与えた。
（８）総合評価
上記した評価項目１〜７についての各評価がすべて「○」の場合に「○」の評価を与え、各評価のうち１つでも「△」又は「×」がある場合に「×」の評価を与えた。
３．評価結果
図９からも分かるように、比較例１〜２に係るガラス組成物はいずれも、いずれかの評価項目で「×」の評価があり、「×」の総合評価が得られた。すなわち、比較例１に係るガラス組成物は、評価項目７で「×」の評価が得られた。また、比較例２に係るガラス組成物は、評価項目２で「×」の評価が得られた。
これに対して、実施例１〜８に係るガラス組成物はいずれも、すべての評価項目（評価項目１〜７）について「○」の評価が得られた。その結果、実施例１〜８に係るガラス組成物はいずれも、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置を製造可能であることが分かった。また、（１）適正な温度（例えば１１００℃以下）でガラス組成物を焼成でき、（２）ガラス組成物が工程で使用する薬品（例えば王水やめっき液）に耐え、（３）ガラス組成物がシリコンの線膨張率に近い線膨張率を有する（特に５０℃〜５５０℃における平均線膨張率がシリコンの線膨張率に近い）ことから工程中におけるウェーハの反りを極めて小さくでき、さらには、（４）製造されるガラス層が優れた絶縁性を有することから逆方向特性に優れた樹脂封止型半導体装置を製造できることが分かった。
以上、本発明の樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
（１）上記の実施形態１及び２においては、実施形態１に記載したガラス組成物を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、Ｐｂを実質的に含有しない別のガラス組成物を用いてガラス層を形成してもよい。
（２）上記の実施形態２においては、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって絶縁層を形成したが、本発明はこれに限定されるものではない。例えば、ドライ酸素及び窒素（ＤｒｙＯ２＋Ｎ２）を用いた熱酸化法によって絶縁層を形成してもよいし、ウェット酸素（ＷｅｔＯ２）を用いた熱酸化法によって絶縁層を形成してもよいし、ウェット酸素及び窒素（ＷｅｔＯ２＋Ｎ２）を用いた熱酸化法によって絶縁層を形成してもよい。
（３）上記の実施形態１及び２においては、ダイオード（ｐｎダイオード）からなるメサ型半導体素子を用いたが、本発明はこれに限定されるものではない。例えば、サイリスターからなるメサ型半導体素子を用いてもよい。また、サイリスターからなるメサ型半導体素子のほか、ｐｎ接合が露出する半導体装置全般（例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴなど。）に本発明を適用することもできる。
図１３は、変形例におけるメサ型半導体素子２００を説明するために示す図である。
変形例に係る樹脂封止型半導体装置１４（図示せず。）は、基本的には実施形態１に係る樹脂封止型半導体装置１０と同様の構成を有するが、サイリスターからなるメサ型半導体素子を用いる点が実施形態１に係る樹脂封止型半導体装置１０の場合とは異なる。
すなわち、変形例に係る樹脂封止型半導体装置１４は、メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも外周テーパ領域を被覆するガラス層２２４を有するメサ型半導体素子２００と、メサ型半導体素子２００を封止するモールド用樹脂とを備える樹脂封止型半導体装置であって、メサ型半導体素子２００は、ガラス層２２４として、Ｐｂを実質的に含有しないガラス層を有する樹脂封止型半導体装置である。
変形例におけるメサ型半導体素子２００は、サイリスターであって、図１３に示すように、ｎ−型半導体層２１０と、ｎ−型半導体層２１０に接して配置された第１のｐ＋型半導体層２１２と、ｎ−型半導体層２１０に接して配置された第２のｐ＋型半導体層２１４と、第２のｐ＋型半導体層２１４の表面に形成されたｎ＋型半導体領域２１６と、第１のｐ＋型半導体層２１２に接続されたアノード電極２３４と、ｎ＋型半導体領域２１６に接続されたカソード電極２３６と、第２のｐ＋型半導体層２１４に接続されたゲート電極２３８とを備える。
このように、変形例に係る樹脂封止型半導体装置１４は、サイリスターからなるメサ型半導体素子を用いる点が実施形態１に係る樹脂封止型半導体装置１０の場合とは異なるが、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、メサ型半導体素子が、ガラス層として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂを含有しないガラス）からなるガラス層を有することから、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、変形例に係る樹脂封止型半導体装置１４は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
１０…樹脂封止型半導体装置、２０…リードフレーム、２１，２２…リード、２３…ダイパッド、３０…金ワイヤー、４０…樹脂、１００，１０２，２００…メサ型半導体素子、１１０，９１０…ｎ−型半導体層、１１２，９１２…ｐ＋型半導体層、１１４，９１４…ｎ−型半導体層、１１６，１１８，９１６，９１８…酸化膜、１２０，９２０…溝、１２１…絶縁膜、１２４，９２４…ガラス層、１２６，９２６…フォトレジスト、１３０，９３０…Ｎｉめっき電極膜を形成する部位、１３２，９３２…粗面化領域、１３４，２３４，９３４，２３４…アノード電極、１３６，２３６，９３６…カソード電極、２１０…ｎ−型半導体層、２１２…第１のｐ＋型半導体層２１２、２１４…第２のｐ＋型半導体層、２１６…ｎ＋型半導体領域、２３８…ゲート電極層

Claims (18)

  1. メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも前記外周テーパ領域を被覆するガラス層を有するメサ型半導体素子と、
    前記メサ型半導体素子を封止するモールド用樹脂とを備え、
    前記メサ型半導体素子は、前記ガラス層として、Ｐｂを実質的に含有しないガラス層を有する樹脂封止型半導体装置であって、
    前記ガラス層は、少なくともＳｉＯ ２ と、Ｂ ２ Ｏ ３ と、Ａｌ ２ Ｏ ３ と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないことを特徴とする樹脂封止型半導体装置。
  2. メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも前記外周テーパ領域を被覆するガラス層を有するメサ型半導体素子と、
    前記メサ型半導体素子を封止するモールド用樹脂とを備え、
    前記メサ型半導体素子は、前記ガラス層として、Ｐｂを実質的に含有しないガラス層を有する樹脂封止型半導体装置であって、
    前記ガラス層は、少なくともＳｉＯ ２ と、Ａｌ ２ Ｏ ３ と、ＺｎＯと、ＣａＯと、３ｍｏｌ％〜１０ｍｏｌ％のＢ ２ Ｏ ３ とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないことを特徴とする樹脂封止型半導体装置。
  3. メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも前記外周テーパ領域を被覆するガラス層を有するメサ型半導体素子と、
    前記メサ型半導体素子を封止するモールド用樹脂とを備え、
    前記メサ型半導体素子は、前記ガラス層として、Ｐｂを実質的に含有しないガラス層を有する樹脂封止型半導体装置であって、
    前記ガラス層は、少なくともＳｉＯ ２ と、Ａｌ ２ Ｏ ３ と、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないことを特徴とする樹脂封止型半導体装置。
  4. メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも前記外周テーパ領域を被覆するガラス層を有するメサ型半導体素子と、
    前記メサ型半導体素子を封止するモールド用樹脂とを備え、
    前記メサ型半導体素子は、前記ガラス層として、Ｐｂを実質的に含有しないガラス層を有する樹脂封止型半導体装置であって、
    前記ガラス層は、Ｐｂと、Ｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないことを特徴とする樹脂封止型半導体装置。
  5. 前記ガラス層は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＭｇＯと、ＣａＯとを含有することを特徴とする請求項４に記載の樹脂封止型半導体装置。
  6. 前記ガラス層は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯとを含有することを特徴とする請求項４に記載の樹脂封止型半導体装置。
  7. 前記外周テーパ領域は、前記ガラス層により直接被覆されていることを特徴とする請求項１〜６のいずれかに記載の樹脂封止型半導体装置。
  8. 前記外周テーパ領域は、絶縁層を介して前記ガラス層により被覆されていることを特徴とする請求項１〜６のいずれかに記載の樹脂封止型半導体装置。
  9. 前記ガラス層は、結晶化していないことを特徴とする請求項１〜８のいずれかに記載の樹脂封止型半導体装置。
  10. 主面に平行なｐｎ接合を備える半導体基板を準備する半導体基板工程と、
    前記半導体基板の一方の表面から前記ｐｎ接合を超える深さの溝を形成する溝形成工程と、
    少なくとも前記溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するガラス層形成工程と、
    前記溝に沿って前記半導体基板を切断することにより、メサ型半導体素子を作製する半導体基板切断工程と、
    前記メサ型半導体素子をモールド用樹脂で封止する樹脂封止工程とをこの順序で含み、
    前記ガラス層形成工程においては、前記半導体接合保護用ガラス組成物として、Ｐｂを実質的に含有しないガラス組成物を用いて前記ガラス層を形成する樹脂封止型半導体装置の製造方法であって、
    前記ガラス層形成工程においては、少なくともＳｉＯ ２ と、Ｂ ２ Ｏ ３ と、Ａｌ ２ Ｏ ３ と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする樹脂封止型半導体装置の製造方法。
  11. 主面に平行なｐｎ接合を備える半導体基板を準備する半導体基板工程と、
    前記半導体基板の一方の表面から前記ｐｎ接合を超える深さの溝を形成する溝形成工程と、
    少なくとも前記溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するガラス層形成工程と、
    前記溝に沿って前記半導体基板を切断することにより、メサ型半導体素子を作製する半導体基板切断工程と、
    前記メサ型半導体素子をモールド用樹脂で封止する樹脂封止工程とをこの順序で含み、
    前記ガラス層形成工程においては、前記半導体接合保護用ガラス組成物として、Ｐｂを実質的に含有しないガラス組成物を用いて前記ガラス層を形成する樹脂封止型半導体装置の製造方法であって、
    前記ガラス層形成工程においては、少なくともＳｉＯ ２ と、Ａｌ ２ Ｏ ３ と、ＺｎＯと、ＣａＯと、３ｍｏｌ％〜１０ｍｏｌ％のＢ ２ Ｏ ３ とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする樹脂封止型半導体装置の製造方法。
  12. 主面に平行なｐｎ接合を備える半導体基板を準備する半導体基板工程と、
    前記半導体基板の一方の表面から前記ｐｎ接合を超える深さの溝を形成する溝形成工程と、
    少なくとも前記溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するガラス層形成工程と、
    前記溝に沿って前記半導体基板を切断することにより、メサ型半導体素子を作製する半導体基板切断工程と、
    前記メサ型半導体素子をモールド用樹脂で封止する樹脂封止工程とをこの順序で含み、
    前記ガラス層形成工程においては、前記半導体接合保護用ガラス組成物として、Ｐｂを実質的に含有しないガラス組成物を用いて前記ガラス層を形成する樹脂封止型半導体装置の製造方法であって、
    前記ガラス層形成工程においては、少なくともＳｉＯ ２ と、Ａｌ ２ Ｏ ３ と、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする樹脂封止型半導体装置の製造方法。
  13. 主面に平行なｐｎ接合を備える半導体基板を準備する半導体基板工程と、
    前記半導体基板の一方の表面から前記ｐｎ接合を超える深さの溝を形成する溝形成工程と、
    少なくとも前記溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するガラス層形成工程と、
    前記溝に沿って前記半導体基板を切断することにより、メサ型半導体素子を作製する半導体基板切断工程と、
    前記メサ型半導体素子をモールド用樹脂で封止する樹脂封止工程とをこの順序で含み、
    前記ガラス層形成工程においては、前記半導体接合保護用ガラス組成物として、Ｐｂを実質的に含有しないガラス組成物を用いて前記ガラス層を形成する樹脂封止型半導体装置の製造方法であって、
    前記ガラス層形成工程においては、Ｐｂと、Ｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする樹脂封止型半導体装置の製造方法。
  14. 前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＭｇＯと、ＣａＯとを含有することを特徴とする請求項１３に記載の樹脂封止型半導体装置の製造方法。
  15. 前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯとを含有することを特徴とする請求項１３に記載の樹脂封止型半導体装置の製造方法。
  16. 前記ガラス層形成工程は、前記溝の内面を直接被覆するようにガラス層を形成する工程を含むことを特徴とする請求項１０〜１５のいずれかに記載の樹脂封止型半導体装置の製造方法。
  17. 前記ガラス層形成工程は、前記溝の内面に絶縁層を形成する工程と、前記溝の内面を前記絶縁層を介して被覆するようにガラス層を形成する工程とを含むことを特徴とする請求項１０〜１５のいずれかに記載の樹脂封止型半導体装置の製造方法。
  18. 前記ガラス層形成工程においては、前記半導体接合保護用ガラス組成物からなる層を焼成することにより結晶化することなくガラス層を形成することを特徴とする請求項１０〜１７のいずれかに記載の樹脂封止型半導体装置の製造方法。
JP2014514286A 2012-05-08 2012-05-08 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 Active JP5827397B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/061776 WO2013168236A1 (ja) 2012-05-08 2012-05-08 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP5827397B2 true JP5827397B2 (ja) 2015-12-02
JPWO2013168236A1 JPWO2013168236A1 (ja) 2015-12-24

Family

ID=49550321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014514286A Active JP5827397B2 (ja) 2012-05-08 2012-05-08 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Country Status (6)

Country Link
US (2) US9570408B2 (ja)
EP (1) EP2858098B1 (ja)
JP (1) JP5827397B2 (ja)
CN (2) CN104025267B (ja)
DE (1) DE112013002390B4 (ja)
WO (2) WO2013168236A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102781861B (zh) 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN103890919B (zh) * 2012-05-08 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
CN103703548B (zh) * 2012-05-08 2016-11-23 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
JP7218531B2 (ja) * 2018-10-04 2023-02-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7185181B2 (ja) * 2018-10-04 2022-12-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7216323B2 (ja) * 2019-01-29 2023-02-01 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
CN115038674A (zh) * 2020-01-21 2022-09-09 日本山村硝子株式会社 低热膨胀性封接/被覆用玻璃
CN113921588A (zh) * 2021-09-01 2022-01-11 格力电器（合肥）有限公司 半导体器件及其制备方法
WO2024004711A1 (ja) * 2022-06-29 2024-01-04 日本電気硝子株式会社 半導体素子被覆用ガラス、半導体素子被覆用材料、及び半導体素子被覆用焼結体

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
JPS5571646A (en) * 1978-11-24 1980-05-29 Hitachi Ltd Glass composition
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPS5855345A (ja) * 1981-09-30 1983-04-01 Hitachi Ltd 半導体装置用ガラス組成物
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法
JP2002190553A (ja) * 2000-12-21 2002-07-05 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法
JP2003267750A (ja) * 2002-03-15 2003-09-25 Nihon Yamamura Glass Co Ltd 抵抗体被覆用ガラス組成物
JP2005298259A (ja) * 2004-04-09 2005-10-27 Murata Mfg Co Ltd ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
JP2011153049A (ja) * 2010-01-28 2011-08-11 Nippon Electric Glass Co Ltd 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3355291A (en) * 1963-10-08 1967-11-28 Texas Instruments Inc Application of glass to semiconductor devices
US3392312A (en) * 1963-11-06 1968-07-09 Carman Lab Inc Glass encapsulated electronic devices
US4199364A (en) * 1978-11-06 1980-04-22 Ppg Industries, Inc. Glass composition
US5298330A (en) 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
JPH01186629A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd メサ型半導体素子の製造方法
US5047369A (en) 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
JP3339549B2 (ja) 1996-10-14 2002-10-28 株式会社日立製作所 ガラス被覆半導体装置及びその製造方法
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US6171987B1 (en) * 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
US7740899B2 (en) 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
US7544970B2 (en) * 2003-08-22 2009-06-09 The Kansai Electric Power Co., Inc. Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device
DE102005031658B4 (de) 2005-07-05 2011-12-08 Schott Ag Bleifreies Glas für elektronische Bauelemente
US20070154713A1 (en) * 2005-12-30 2007-07-05 3M Innovative Properties Company Ceramic cutting tools and cutting tool inserts, and methods of making the same
DE102006023115A1 (de) 2006-05-16 2007-11-22 Schott Ag Backlightsystem mit IR-Absorptionseigenschaften
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
US20120132282A1 (en) * 2010-11-30 2012-05-31 Bruce Gardiner Aitken Alkali-free high strain point glass
JP5526656B2 (ja) 2009-08-25 2014-06-18 株式会社Ｉｈｉ 防護装置及び燃焼試験設備
JP2011060857A (ja) * 2009-09-07 2011-03-24 Hitachi Maxell Ltd 集光型光発電モジュール及び集光型光発電モジュールの製造方法
TW201143152A (en) * 2010-03-31 2011-12-01 Asahi Glass Co Ltd Substrate for light-emitting element and light-emitting device employing it
JP5855345B2 (ja) 2011-03-22 2016-02-09 エア・ウォーター株式会社 タンパク質の低分子化方法
WO2012160962A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) * 2011-05-23 2015-01-14 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN102781861B (zh) * 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
US9006113B2 (en) * 2011-08-29 2015-04-14 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP5571646B2 (ja) 2011-11-16 2014-08-13 日機装株式会社 半導体パッケージ用基板及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
JPS5571646A (en) * 1978-11-24 1980-05-29 Hitachi Ltd Glass composition
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPS5855345A (ja) * 1981-09-30 1983-04-01 Hitachi Ltd 半導体装置用ガラス組成物
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法
JP2002190553A (ja) * 2000-12-21 2002-07-05 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法
JP2003267750A (ja) * 2002-03-15 2003-09-25 Nihon Yamamura Glass Co Ltd 抵抗体被覆用ガラス組成物
JP2005298259A (ja) * 2004-04-09 2005-10-27 Murata Mfg Co Ltd ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
JP2011153049A (ja) * 2010-01-28 2011-08-11 Nippon Electric Glass Co Ltd 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料

Also Published As

Publication number Publication date
CN104025267A (zh) 2014-09-03
DE112013002390T5 (de) 2015-01-22
WO2013168236A1 (ja) 2013-11-14
US9455231B2 (en) 2016-09-27
DE112013002390B4 (de) 2023-11-09
EP2858098B1 (en) 2020-12-02
CN104025267B (zh) 2017-02-15
EP2858098A1 (en) 2015-04-08
JPWO2013168236A1 (ja) 2015-12-24
WO2013168521A1 (ja) 2013-11-14
CN103890935A (zh) 2014-06-25
EP2858098A4 (en) 2016-01-27
CN103890935B (zh) 2016-10-26
US9570408B2 (en) 2017-02-14
US20140361446A1 (en) 2014-12-11
US20140361416A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
JP5827397B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
US9698069B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
TWI553738B (zh) half A manufacturing method of a conductor device, and a semiconductor device
US9159549B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP5308595B1 (ja) 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置
US20130154064A1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
TWI468360B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151015

R150 Certificate of patent or registration of utility model

Ref document number: 5827397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150