WO2013168521A1 - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2013168521A1
WO2013168521A1 PCT/JP2013/061332 JP2013061332W WO2013168521A1 WO 2013168521 A1 WO2013168521 A1 WO 2013168521A1 JP 2013061332 W JP2013061332 W JP 2013061332W WO 2013168521 A1 WO2013168521 A1 WO 2013168521A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
semiconductor device
glass
mol
layer
Prior art date
Application number
PCT/JP2013/061332
Other languages
English (en)
French (fr)
Inventor
小笠原　淳
浩二 伊東
伊藤　一彦
広野 六鎗
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to US14/370,960 priority Critical patent/US9455231B2/en
Priority to DE112013002390.3T priority patent/DE112013002390B4/de
Priority to CN201380003558.9A priority patent/CN103890935B/zh
Publication of WO2013168521A1 publication Critical patent/WO2013168521A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2207/00—Compositions specially applicable for the manufacture of vitreous enamels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a resin-encapsulated semiconductor device and a manufacturing method thereof.
  • FIG. 18 is a view for explaining a conventional mesa semiconductor device 900.
  • a conventional mesa semiconductor device 900 includes a mesa semiconductor substrate 908 having a pn junction exposed portion C in an outer peripheral taper region B surrounding the mesa region A, and a glass layer covering at least the outer peripheral taper region B. 924.
  • the glass layer 924 is a passivation glass layer made of “a glass material containing lead silicate as a main component”.
  • reference numeral 910 indicates an n ⁇ type semiconductor layer
  • reference numeral 912 indicates a p + type semiconductor layer
  • reference numeral 914 indicates an n + semiconductor layer
  • reference numeral 916a indicates a silicon oxide film
  • reference numeral 934 indicates An anode electrode layer is shown
  • a reference numeral 936 denotes a cathode electrode layer.
  • the present invention has been made to solve the above-described problems, and is a resin-encapsulated semiconductor device manufactured by molding a mesa-type semiconductor element with a resin, which is a conventional resin-encapsulated semiconductor device.
  • An object of the present invention is to provide a resin-encapsulated semiconductor device having a higher high-temperature reverse bias tolerance. Moreover, it aims at providing the manufacturing method of the resin sealing type
  • the inventors of the present invention have conducted research on the cause of the decrease in high-temperature reverse bias tolerance when a conventional mesa-type semiconductor element is molded with a resin to form a resin-encapsulated semiconductor device. Since the lead-containing glass constituting the glass layer has a high dielectric constant, a large polarization occurs in the glass layer (see FIG. 3B described later), and as a result, the mold is being subjected to the high temperature reverse bias test. High-density ions are induced at the interface between the resin and the glass layer and the interface between the glass layer and the semiconductor layer, and this influence forms a channel due to the inversion layer at the interface between the glass layer and the semiconductor layer, increasing the leakage current. I got the knowledge that there is something to do.
  • the inventors of the present invention based on this finding, “If a glass layer made of lead-free glass (glass containing no Pb oxide) having a dielectric constant lower than that of lead-containing glass is used as the glass layer, During the high-temperature reverse bias test, high-density ions are hardly induced at the interface between the mold resin and the glass layer and at the interface between the glass layer and the semiconductor layer (see FIG. 3A described later). As a result, it is possible to reduce the leakage current that is increased during the high temperature reverse bias test as compared with the prior art, and the present invention has been completed.
  • a resin-encapsulated semiconductor device of the present invention includes a mesa semiconductor substrate having a pn junction exposed portion in an outer peripheral tapered region surrounding a mesa region, and a mesa semiconductor element having a glass layer covering at least the outer peripheral tapered region. And a molding resin for sealing the mesa semiconductor element, The glass layer is formed by baking a layer made of the glass composition for protecting a semiconductor junction after forming a layer made of the glass composition for protecting a semiconductor junction so as to cover the outer peripheral tapered region.
  • a resin-encapsulated semiconductor device, wherein the glass composition for protecting a semiconductor junction includes at least SiO 2 , Al 2 O 3 , B 2 O 3 , ZnO, CaO, BaO, and MgO.
  • the glass composition for protecting a semiconductor junction has an average linear expansion coefficient of 3.33 ⁇ 10 ⁇ 6 to 4.13 in a temperature range of 50 ° C. to 550 ° C.
  • the glass composition for protecting a semiconductor junction is preferably in the range of ⁇ 10 ⁇ 6 .
  • the glass composition for protecting a semiconductor junction has a total value of 65 mol% to 75 mol% of the content of SiO 2 and the content of B 2 O 3. It is preferable that it is a glass composition for semiconductor junction protection in the range of this.
  • the raw material does not substantially contain P.
  • the raw material does not substantially contain Bi.
  • the glass layer may be formed by firing a layer made of the glass composition for protecting a semiconductor junction at a temperature of 900 ° C. or lower. preferable.
  • the outer peripheral tapered region is directly covered with the glass layer.
  • the outer peripheral tapered region is preferably covered with the glass layer via an insulating layer.
  • the glass composition for protecting a semiconductor junction may be a glass composition for protecting a semiconductor junction that does not substantially contain a polyvalent element as a defoaming agent. preferable.
  • the polyvalent element preferably contains V, Mn, Sn, Ce, Nb, and Ta.
  • a method for manufacturing a resin-encapsulated semiconductor device of the present invention includes a semiconductor substrate preparation step of preparing a semiconductor substrate having a pn junction parallel to a main surface, and the pn junction is exceeded from one surface of the semiconductor substrate.
  • a groove forming step for forming a groove having a depth, and a layer made of the glass composition for protecting a semiconductor junction are formed so as to cover at least the inner surface of the groove, and then the layer made of the glass composition for protecting a semiconductor junction is baked
  • a resin sealing step of sealing with a resin sealing type semiconductor device in this order wherein the glass composition for protecting a semiconductor junction comprises at least SiO 2 and A l 2 O 3 , B 2 O 3 , ZnO, and at least two alkaline earth metal oxides of CaO, BaO and MgO are contained in the following contents, and Pb,
  • the method for producing a resin-encapsulated semiconductor device of the present invention preferably has the following features [12] to [20] as in the case of the resin-encapsulated semiconductor device of the present invention.
  • the glass composition for protecting a semiconductor junction has an average coefficient of linear expansion of 3.33 ⁇ 10 ⁇ 6 in a temperature range of 50 ° C. to 550 ° C.
  • the glass composition for protecting a semiconductor junction is preferably in the range of 4.13 ⁇ 10 ⁇ 6 .
  • the glass composition for protecting a semiconductor junction has a total content of SiO 2 and B 2 O 3 of 65 mol%.
  • the glass composition for protecting a semiconductor junction is preferably in the range of ⁇ 75 mol%.
  • the raw material does not substantially contain P.
  • the glass layer is formed by firing a layer made of the glass composition for protecting a semiconductor junction at a temperature of 900 ° C. or lower. Preferably there is.
  • the outer peripheral tapered region is covered with the glass layer via an insulating layer.
  • the glass composition for protecting a semiconductor junction is a glass composition for protecting a semiconductor junction that does not substantially contain a polyvalent element as a defoaming agent. Preferably there is.
  • the polyvalent element contains V, Mn, Sn, Ce, Nb, and Ta.
  • the glass composition including at least a specific component (SiO 2 , Al 2 O 3 , B 2 O 3, etc.), in addition to containing only the specific component, in addition to the specific component, the case where the glass composition further contains components that can be usually contained is also included.
  • a specific component SiO 2 , Al 2 O 3 , B 2 O 3, etc.
  • substantially not containing a specific element means that the specific element is not included as a component, and in the raw materials of each component constituting the glass It does not exclude a glass composition in which the specific element is mixed as an impurity.
  • the phrase “not containing a specific element (Pb, As, Sb, etc.)” means not containing an oxide of the specific element or a nitride of the specific element.
  • the mesa semiconductor element has a glass layer made of lead-free glass (glass not containing Pb) having a lower dielectric constant than that of lead-containing glass.
  • lead-free glass glass not containing Pb
  • high-density ions are hardly induced at the interface between the mold resin and the glass layer and the interface between the glass layer and the semiconductor layer (see FIG. 3 described later), and as a result.
  • the leakage current that increases during the high-temperature reverse bias test can be reduced compared to the conventional method.
  • a semiconductor device obtained by using the conventional “glass material mainly composed of lead silicate” is molded with resin. It is possible to increase the high-temperature reverse bias tolerance as compared with a resin-encapsulated semiconductor device.
  • the resin-encapsulated semiconductor device manufactured by the method for manufacturing the resin-encapsulated semiconductor device of the present invention and the resin-encapsulated semiconductor device of the present invention is a mesa type as in the conventional resin-encapsulated semiconductor device.
  • a resin-encapsulated semiconductor device having a withstand capacity is obtained.
  • a method of forming a wide groove (mesa groove) in the process of manufacturing a mesa semiconductor element, and (2) a mesa semiconductor A method of forming a deep groove (mesa groove) using a diffusion wafer in the process of manufacturing an element, (3) a method of using a wafer having a low specific resistance, and (4) a method of forming a glass layer thick are also conceivable.
  • the method (1) has a problem that the manufacturing cost of the product increases due to the increase in the chip area.
  • the production cost of the product is increased due to the fact that the use of a diffusion wafer increases the price of the wafer and makes the process difficult by forming deep grooves. There is a problem of becoming high. Further, the method (3) has a problem that it is difficult to ensure a reverse breakdown voltage. The method (4) has a problem that the wafer is warped or easily broken during the process. On the other hand, according to the resin-encapsulated semiconductor device of the present invention, it is possible to increase the high temperature reverse bias tolerance without causing the above-described problems.
  • At least two alkalis among at least SiO 2 , Al 2 O 3 , B 2 O 3 , ZnO, CaO, BaO and MgO are used.
  • a glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction, which is made of glass fine particles prepared from a melt obtained by melting a raw material containing an oxide of an earth metal in the above content. Since it is formed, the average linear expansion coefficient in the temperature range of 50 ° C. to 550 ° C.
  • a glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction, which is made of glass fine particles prepared from a melt obtained by melting a raw material containing an oxide of an earth metal in the above content. Since the glass layer can be fired at a relatively low temperature, as is apparent from Examples (Evaluation Item 2) described later, the glass layer is fired during the firing process of the glass layer. This makes it difficult to cause crystallization, and this also makes it possible to stably manufacture a resin-encapsulated semiconductor device having a low reverse leakage current and thus having a high high temperature reverse bias capability. It becomes ability.
  • the semiconductor junction is coated so as to cover the inner surface of the groove.
  • the layer which consists of a glass composition for protection it may become difficult to form uniformly the layer which consists of the glass composition for semiconductor junction protection concerned. That is, when a layer made of a glass composition for protecting a semiconductor junction is formed by electrophoresis, it becomes difficult to uniformly form a layer made of the glass composition for protecting a semiconductor junction due to non-uniform electrophoresis.
  • the layer composed of the glass composition for protecting a semiconductor junction is uniformly formed due to differences in particle size or specific gravity. This is when it becomes difficult to do.
  • the glass composition for protecting a semiconductor junction from the glass composition for protecting a semiconductor junction that does not contain any of the ingredients as a filler. Therefore, when the layer made of the glass composition for protecting a semiconductor junction is formed so as to cover the inner surface of the groove, the layer made of the glass composition for protecting a semiconductor junction can be formed uniformly. It becomes.
  • the glass composition that does not substantially contain Li, Na, and K is used.
  • B (boron) is contained in the glass composition, B (boron) does not diffuse from the glass layer into silicon during the firing of the glass composition, and high reliability is achieved.
  • a resin-encapsulated semiconductor device can be manufactured.
  • FIG. 3 is a diagram for explaining a mesa semiconductor device 100 according to the first embodiment. It is a figure shown in order to demonstrate the effect of the resin sealing type semiconductor device 10 concerning Embodiment 1.
  • FIG. It is a figure shown in order to demonstrate the manufacturing method of the resin sealing type
  • FIG. It is a figure shown in order to demonstrate the manufacturing method of the resin sealing type
  • FIG. FIG. 6 is a diagram for explaining a mesa semiconductor element 102 according to a second embodiment.
  • FIG. It is a figure shown in order to demonstrate the manufacturing method of the resin sealing type
  • FIG. It is a figure shown in order to demonstrate the manufacturing method of the resin sealing type
  • FIG. It is a graph which shows the conditions and result of an Example. It is a figure which shows an example of the measurement result of an average linear expansion coefficient. It is a figure shown in order to demonstrate the bubble b which generate
  • FIG. 1 It is a figure which shows the impurity concentration along the depth direction from the silicon surface. It is a chart which shows a composition and result of 18 levels. It is a figure shown in order to demonstrate the mesa type semiconductor element 200 in a modification. It is a figure shown in order to demonstrate the conventional mesa type semiconductor element 900.
  • FIG. 1 It is a figure which shows the impurity concentration along the depth direction from the silicon surface. It is a chart which shows a composition and result of 18 levels. It is a figure shown in order to demonstrate the mesa type semiconductor element 200 in a modification. It is a figure shown in order to demonstrate the conventional mesa type semiconductor element 900.
  • FIG. 1 is a view for explaining a resin encapsulated semiconductor device 10 according to the first embodiment.
  • FIG. 1A is a perspective view of the resin-encapsulated semiconductor device 10
  • FIG. 1B is a plan view of the resin-encapsulated semiconductor device 10 with the resin removed
  • FIG. 3 is a side view of the sealed semiconductor device 10 with a resin removed.
  • FIG. FIG. 2 is a diagram for explaining the mesa semiconductor device 100 according to the first embodiment.
  • the resin-encapsulated semiconductor device 10 includes a mesa semiconductor element 100 and a molding resin 40 that encapsulates the mesa semiconductor element 100.
  • the mesa semiconductor element 100 is placed on the die pad 23 in the lead frame 20 including the lead 21, the lead 22, and the die pad 23.
  • One electrode of the mesa semiconductor element 100 is connected to the lead 21 via the die pad 23, and the other electrode of the mesa semiconductor element 100 is connected to the lead 22 via the Al wire 30.
  • the mesa semiconductor element 100 includes a mesa semiconductor substrate 108 having a pn junction exposed portion C in an outer peripheral taper region B surrounding the mesa region A and a glass layer 124 covering at least the outer peripheral taper region B. .
  • the outer peripheral taper region B is directly covered with the glass layer 124.
  • the mesa semiconductor device 100 is a pn diode.
  • reference numeral 134 denotes an anode electrode layer
  • reference numeral 136 denotes a cathode electrode layer.
  • the resin-encapsulated semiconductor device 10 according to the first embodiment is characterized in that the mesa semiconductor element 100 has a glass layer that does not substantially contain Pb as the glass layer 124. And as such a glass layer, after forming the layer which consists of a glass composition for semiconductor junction protection so that an outer periphery taper area
  • a glass composition for protecting a semiconductor junction at least SiO 2 , Al 2 O 3 , B 2 O 3 , ZnO, CaO, BaO. And a raw material which contains at least two alkaline earth metal oxides of MgO in the following content and does not substantially contain Pb, As, Sb, Li, Na and K
  • a glass composition for protecting a semiconductor junction is used, which is made of glass fine particles prepared from a melt obtained by melting, and does not contain any of the components as a filler.
  • Such a glass composition for protecting a semiconductor junction includes a semiconductor having an average coefficient of linear expansion in a temperature range of 50 ° C. to 550 ° C. within a range of 3.33 ⁇ 10 ⁇ 6 to 4.13 ⁇ 10 ⁇ 6. It is preferable to use a glass composition for protecting a junction, and for protecting a semiconductor junction having an average linear expansion coefficient in a temperature range of 50 ° C. to 550 ° C. within a range of 3.38 ⁇ 10 ⁇ 6 to 4.08 ⁇ 10 ⁇ 6 . It is even more preferable to use a glass composition.
  • a glass for protecting a semiconductor junction in which the total value of the content of SiO 2 and the content of B 2 O 3 is in the range of 65 mol% to 75 mol%. It is preferable to use a composition.
  • the raw material it is preferable to use a raw material which does not substantially contain P.
  • a raw material it is preferable to use a raw material which does not substantially contain Bi.
  • a glass layer is a glass layer formed by baking the layer which consists of the said glass composition for semiconductor joining protection at the temperature of 900 degrees C or less.
  • a glass composition for protecting a semiconductor junction is used as the glass composition for protecting a semiconductor junction, which does not substantially contain a polyvalent element (for example, V, Mn, Sn, Ce, Nb and Ta) as a defoaming agent. It is preferable.
  • a polyvalent element for example, V, Mn, Sn, Ce, Nb and Ta
  • the CaO content is in the range of 2.0 mol% to 5.3 mol%, and the BaO content is 2.6 mol% to Preferably, the content is in the range of 5.3 mol%, and the MgO content is in the range of 1.0 mol% to 2.3 mol%.
  • the CaO content is in the range of 2.0 mol% to 7.6 mol%, and the BaO content is 3 It is preferably in the range of 0.7 mol% to 5.9 mol%.
  • a glass composition for protecting a semiconductor junction further containing at least one metal oxide selected from the group consisting of nickel oxide, copper oxide, manganese oxide and zirconium oxide. It may be used.
  • the content of at least one metal oxide selected from the group consisting of nickel oxide, copper oxide, manganese oxide and zirconium oxide is in the range of 0.01 mol% to 2.0 mol%. It is preferable.
  • FIG. 3 is a diagram for explaining the effect of the resin-encapsulated semiconductor device 10 according to the first embodiment.
  • FIG. 3A is a diagram showing a state when a reverse voltage is applied to the resin-encapsulated semiconductor device 10 according to the first embodiment
  • FIG. 3B is a resin-encapsulated semiconductor device according to a comparative example. It is a figure which shows a mode when a reverse voltage is applied to. In FIG. 3, the broken line indicates the tip of the depletion layer.
  • the resin-encapsulated semiconductor device according to the comparative example is a resin-encapsulated semiconductor device in which a conventional mesa semiconductor element 900 is molded with resin.
  • FIG.3 (b) is after high temperature reverse bias test.
  • the mesa semiconductor element 100 is made of lead-free glass (glass containing no Pb) having a dielectric constant lower than that of lead-containing glass as the glass layer 124.
  • the interface between the mold resin and the glass layer and the interface between the glass layer and the semiconductor layer are included.
  • it becomes difficult to induce high-density ions see FIG. 3.
  • the resin-encapsulated semiconductor device 10 according to the first embodiment has a structure in which a mesa-type semiconductor element is molded with resin in the same manner as the conventional resin-encapsulated semiconductor device.
  • This is a resin-encapsulated semiconductor device having a high temperature reverse bias tolerance higher than that of the type semiconductor device. That is, the resin-encapsulated semiconductor device 10 according to the first embodiment is a resin-encapsulated semiconductor device manufactured by molding a mesa-type semiconductor element with a resin, and is higher than a conventional resin-encapsulated semiconductor device. A resin-encapsulated semiconductor device having a high temperature reverse bias tolerance is obtained.
  • At least two alkaline earths of at least SiO 2 , Al 2 O 3 , B 2 O 3 , ZnO, CaO, BaO, and MgO are used.
  • a glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction, which is made of glass fine particles prepared from a melt obtained by melting a raw material containing an oxide of an alkali metal with the above content
  • At least two alkaline earths of at least SiO 2 , Al 2 O 3 , B 2 O 3 , ZnO, CaO, BaO, and MgO are used.
  • a glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction, which is made of glass fine particles prepared from a melt obtained by melting a raw material containing an oxide of an alkali metal with the above content
  • the glass layer can be fired at a relatively low temperature. Crystallization is less likely to occur, and this also makes it possible to stably manufacture a resin-encapsulated semiconductor device having a low reverse leakage current and thus having a high high temperature reverse bias capability. Become.
  • a glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction that does not contain any of the components as a filler. Therefore, when the layer made of the glass composition for protecting a semiconductor junction is formed so as to cover the inner surface of the groove, the layer made of the glass composition for protecting a semiconductor junction can be formed uniformly.
  • the resin-encapsulated semiconductor device 10 since a glass composition that does not substantially contain Li, Na, and K is used, it is clear from an example (evaluation item 9) described later. Thus, even if B (boron) is contained in the glass composition, B (boron) does not diffuse into the silicon from the glass layer during the firing of the glass composition, and a highly reliable resin It becomes possible to manufacture a sealed semiconductor device.
  • the resin sealed semiconductor device 10 according to the first embodiment can be manufactured by the following method (the manufacturing method of the resin sealed semiconductor device according to the first embodiment).
  • . 4 and 5 are views for explaining the method of manufacturing the resin-encapsulated semiconductor device according to the first embodiment.
  • 4 (a) to 4 (d) and FIGS. 5 (a) to 5 (d) are process diagrams.
  • the method for manufacturing a resin-encapsulated semiconductor device according to the first embodiment includes a “semiconductor substrate preparation step”, a “groove formation step”, a “glass layer formation step”, and a “photoresist formation”.
  • n + type semiconductor layer 112 is diffused from one surface of n ⁇ type semiconductor substrate (n ⁇ type silicon substrate) 110, and n type impurities from the other surface are diffused.
  • An n + type semiconductor layer 114 is formed by diffusion to form a semiconductor substrate in which a pn junction parallel to the main surface is formed.
  • oxide films 116 and 118 are formed on the surfaces of the p + type semiconductor layer 112 and the n + type semiconductor layer 114 by thermal oxidation (see FIG. 4A).
  • a layer made of a glass composition for protecting a semiconductor junction is formed on the inner surface of the groove 120 and the semiconductor substrate surface in the vicinity thereof on the surface of the groove 120 by electrophoresis.
  • a layer made of the protective glass composition is fired to form a passivation glass layer 124 (see FIG. 4C). Therefore, the exposed pn junction in the groove 120 is directly covered with the glass layer 124.
  • the glass composition for semiconductor junction protection which does not contain Pb substantially is used as a glass composition for semiconductor junction protection.
  • a glass composition for protecting a semiconductor junction at least a SiO 2, and Al 2 O 3, and B 2 O 3, ZnO and, CaO, at least two alkaline earth metals out of BaO and MgO It was prepared from a melt obtained by melting a raw material that contains an oxide in the following content and that does not substantially contain Pb, As, Sb, Li, Na, and K.
  • a glass composition for protecting a semiconductor junction which is made of glass fine particles and does not contain any of the above components as a filler, is used.
  • (F) Roughened region forming step Next, a roughened surface for increasing the adhesion between the Ni-plated electrode and the semiconductor substrate by performing a roughening treatment on the surface of the semiconductor substrate in the portion 130 where the Ni-plated electrode film is formed.
  • the formation region 132 is formed (see FIG. 5B).
  • the mesa semiconductor element 100 is mounted on the die pad 23 in a lead frame (not shown) (see FIG. 1) to connect one electrode of the mesa semiconductor element 100 and the lead 21.
  • the other electrode of the mesa semiconductor element 100 and the lead 22 are connected by the Al wire 30.
  • a resin sealing mold (not shown)
  • a resin for molding is injected into the mold and cured to manufacture a resin sealed semiconductor device. If this resin-encapsulated semiconductor device is taken out of the mold, the resin-encapsulated semiconductor device 10 according to the first embodiment is obtained.
  • the resin-encapsulated semiconductor device 10 according to the first embodiment can be manufactured.
  • FIG. 6 is a diagram for explaining the mesa semiconductor element 102 according to the second embodiment.
  • the resin-encapsulated semiconductor device 12 (not shown) according to the second embodiment basically has the same configuration as the resin-encapsulated semiconductor device 10 according to the first embodiment, but the configuration of a mesa-type semiconductor element. However, this is different from the case of the resin-encapsulated semiconductor device 10 according to the first embodiment. That is, in the mesa semiconductor element 102 according to the second embodiment, the outer peripheral tapered region B is covered with the glass layer 124 via the insulating layer 121 as shown in FIG.
  • the resin-encapsulated semiconductor device 12 according to the second embodiment is different from the resin-encapsulated semiconductor device 10 according to the first embodiment in the configuration of the mesa semiconductor element, but the resin according to the first embodiment.
  • the mesa semiconductor element 102 has a glass layer made of lead-free glass (glass containing no Pb) having a dielectric constant lower than that of lead-containing glass as the glass layer 124.
  • lead-free glass glass containing no Pb
  • the resin-encapsulated semiconductor device 12 according to the second embodiment has a structure in which a mesa-type semiconductor element is molded with resin in the same manner as the conventional resin-encapsulated semiconductor device.
  • This is a resin-encapsulated semiconductor device having a high temperature reverse bias tolerance higher than that of the type semiconductor device. That is, the resin-encapsulated semiconductor device 12 according to the second embodiment is a resin-encapsulated semiconductor device manufactured by molding a mesa semiconductor element with resin, and is higher than a conventional resin-encapsulated semiconductor device. A resin-encapsulated semiconductor device having a high temperature reverse bias tolerance is obtained.
  • At least two alkaline earths of at least SiO 2 , Al 2 O 3 , B 2 O 3 , ZnO, CaO, BaO, and MgO are used.
  • a glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction, which is made of glass fine particles prepared from a melt obtained by melting a raw material containing an oxide of an alkali metal with the above content Therefore, as in the case of the resin-encapsulated semiconductor device 10 according to the first embodiment, the average linear expansion coefficient in the temperature range of 50 ° C. to 550 ° C.
  • the linear expansion coefficient (for example, it can be 3.33 ⁇ 10 ⁇ 6 to 4.13 ⁇ 10 ⁇ 6 ). For this reason, since the warpage of the wafer during the process can be made extremely small, it becomes possible to manufacture a resin-encapsulated semiconductor device having excellent forward characteristics using a thin wafer, and the thickness of the glass layer is increased. Thus, it becomes possible to manufacture a resin-encapsulated semiconductor device having excellent reverse characteristics.
  • At least two alkaline earths of at least SiO 2 , Al 2 O 3 , B 2 O 3 , ZnO, CaO, BaO, and MgO are used.
  • a glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction, which is made of glass fine particles prepared from a melt obtained by melting a raw material containing an oxide of an alkali metal with the above content Therefore, as in the case of the resin-encapsulated semiconductor device 10 according to the first embodiment, the glass layer can be fired at a relatively low temperature. This makes it difficult to cause crystallization of the layer, and this also makes it possible to stably manufacture a resin-encapsulated semiconductor device having a low reverse leakage current and thus having a high high temperature reverse bias capability. It becomes possible.
  • the glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction that does not contain any of the components as a filler. Therefore, as in the case of the resin-encapsulated semiconductor device 10 according to the first embodiment, the semiconductor junction protection is formed when the layer made of the glass composition for semiconductor junction protection is formed so as to cover the inner surface of the groove. It becomes possible to form uniformly the layer which consists of glass compositions for.
  • the resin-encapsulated semiconductor device 12 since the outer peripheral tapered region B is covered with the glass layer 124 via the insulating layer 121, bubbles are not easily generated in the sintering process. And an effect that the reverse leakage current of the resin-encapsulated semiconductor device can be further reduced.
  • the resin-encapsulated semiconductor device 12 according to the second embodiment can be manufactured by the following method (method for manufacturing the resin-encapsulated semiconductor device according to the second embodiment).
  • 7 and 8 are views for explaining the method for manufacturing the resin-encapsulated semiconductor device according to the second embodiment.
  • FIG. 7A to FIG. 7D and FIG. 8A to FIG. 8D are process diagrams.
  • the method for manufacturing the resin-encapsulated semiconductor device according to the second embodiment includes a “semiconductor substrate forming step”, a “groove forming step”, an “insulating layer forming step”, and a “glass layer forming”.
  • n + type semiconductor layer 112 is diffused from one surface of n ⁇ type semiconductor substrate (n ⁇ type silicon substrate) 110, and n type impurities from the other surface are diffused.
  • An n + type semiconductor layer 114 is formed by diffusion to form a semiconductor substrate in which a pn junction parallel to the main surface is formed.
  • oxide films 116 and 118 are formed on the surfaces of the p + type semiconductor layer 112 and the n + type semiconductor layer 114 by thermal oxidation.
  • an insulating layer 121 made of a silicon oxide film is formed on the inner surface of the groove 120 by a thermal oxidation method using dry oxygen (DryO 2 ) (see FIG. 7B).
  • the thickness of the insulating layer 121 is in the range of 5 nm to 60 nm (for example, 20 nm).
  • the insulating layer is formed by placing the semiconductor substrate in a diffusion furnace and then treating it at 900 ° C. for 10 minutes while flowing oxygen gas. If the thickness of the insulating layer 121 is less than 5 nm, the effect of reducing the reverse current may not be obtained. On the other hand, if the thickness of the insulating layer 121 exceeds 60 nm, a layer made of a glass composition may not be formed by electrophoresis in the next glass layer forming step.
  • the glass composition for protecting a semiconductor junction the same glass composition for protecting a semiconductor junction as in the first embodiment is used.
  • a layer made of the glass composition for protecting a semiconductor junction is so formed as to cover the inner surface of the groove 120 with an insulating layer 121 interposed therebetween. Form. Therefore, the exposed pn junction in the groove 120 is covered with the glass layer 124 via the insulating layer 121.
  • (G) Roughened region forming step Next, a roughened surface is formed to increase the adhesion between the Ni-plated electrode and the semiconductor substrate by performing a roughening treatment on the surface of the semiconductor substrate in the portion 130 where the Ni-plated electrode film is formed.
  • the formation region 132 is formed (see FIG. 8B).
  • Electrode formation step Ni plating is performed on the semiconductor substrate to form the anode electrode 134 on the roughened region 132, and the cathode electrode 136 is formed on the other surface of the semiconductor substrate (FIG. 8C). )reference.).
  • the mesa semiconductor element (pn diode) 102 is manufactured by cutting the semiconductor substrate at the central portion of the glass layer 124 by dicing or the like to chip the semiconductor substrate (FIG. 8 ( See d).).
  • the resin-encapsulated semiconductor device 12 according to the second embodiment can be manufactured.
  • FIG. 9 is a chart showing the conditions and results of the examples.
  • the raw materials were prepared so that the composition ratios shown in Examples 1 to 8 and Comparative Examples 1 to 4 (see FIG. 9) were obtained, and after thoroughly stirring with a mixer, the mixed raw materials were heated to a predetermined temperature ( It was placed in a platinum crucible raised to 1350 ° C. to 1550 ° C. and melted for 2 hours. Thereafter, the melt was poured into a water-cooled roll to obtain flaky glass flakes. The glass flakes were pulverized with a ball mill until the average particle size became 5 ⁇ m to obtain a powdery glass composition.
  • the raw materials used in the examples are SiO 2 , Al 2 O 3 , H 3 BO 3 , ZnO, CaCO 3 , BaCO 3 , MgO, NiO (nickel oxide), ZrO 2 , PbO, K 2 CO 3 and Na 2 CO 3 .
  • Example 2 Each glass composition obtained by the above method was used for evaluation according to the following evaluation items. Regarding evaluation items 5, 7, and 8 among evaluation items 1 to 9, in Examples 1 to 6, a glass layer is formed on a semiconductor substrate via an insulating layer, and Examples 7 to 8 and Comparative Example 1 are used. In -4, a glass layer was formed directly on the semiconductor substrate. The glass layer was fired at a temperature of 800 ° C. to 900 ° C., and the firing time was 15 minutes.
  • the glass composition of Comparative Example 1 is a conventional “glass composition mainly composed of lead silicate”.
  • the glass composition of Comparative Example 2 is a conventionally known “lead-free glass composition (lead-free glass commercially available for passivation)”.
  • the glass composition of Comparative Example 3 is the same as the glass composition of Example 3.
  • the glass composition of Comparative Example 4 is a glass composition (SiO 2 —B 2 O 3 —K 2 O—Na 2 O-based glass composition) containing both B and an alkali metal.
  • Evaluation item 1 (environmental impact) In view of environmental load, an evaluation of “ ⁇ ” was given when the lead component was not included, and an evaluation of “x” was given when the lead component was included.
  • Evaluation item 2 (firing temperature) If the firing temperature is too high, the influence on the semiconductor device being manufactured becomes large. Therefore, an evaluation of “ ⁇ ” is given when firing at a temperature of 900 ° C. or lower, and “ ⁇ ” when firing at a temperature of 900 ° C. or lower is not possible. Was given a rating.
  • Evaluation item 4 (average linear expansion coefficient) A flaky glass plate is prepared from the melt obtained in the above-mentioned section “1. Preparation of sample”, and the average linear expansion of the glass composition at 50 ° C. to 550 ° C. using the flaky glass plate. The rate was measured. The average linear expansion coefficient is measured using a thermomechanical analyzer TMA-60 manufactured by Shimadzu Corporation using a silicon single crystal having a length of 20 mm as a standard sample by a total expansion measurement method (temperature increase rate: 10 ° C./min). It was.
  • FIG. 10 is a diagram illustrating an example of a measurement result of the average linear expansion coefficient.
  • FIG. 10A is a diagram showing a measurement result in the glass composition for protecting a semiconductor junction according to Example 3
  • FIG. 10B is a diagram showing a measurement result in the glass composition for protecting a semiconductor junction according to Comparative Example 1.
  • FIG. When the difference between the average linear expansion coefficient of the glass composition at 50 ° C. to 550 ° C. and the linear expansion coefficient of silicon (3.73 ⁇ 10 ⁇ 6 ) is “0.4 ⁇ 10 ⁇ 6 ” or less, An evaluation was given, and an evaluation of “x” was given when the difference exceeded “0.4 ⁇ 10 ⁇ 6 ”.
  • the numbers in parentheses indicate the average linear expansion coefficient of glass composition at 50 ° C. to 550 ° C. ⁇ 10 + 6 .
  • Evaluation item 5 Presence / absence of crystallization
  • a semiconductor device (pn diode) was manufactured by the same method as the method for manufacturing the semiconductor device according to the first embodiment. Then, in the production process, an evaluation of “ ⁇ ” was given when it was vitrified without crystallization, and an evaluation of “x” was given when it was not vitrified by crystallization.
  • a semiconductor device (pn diode) is manufactured by a method similar to the manufacturing method of the semiconductor device according to the first embodiment (in the case of the seventh and eighth embodiments and the comparative examples 1 to 4) and the second embodiment (in the case of the first to sixth embodiments). It was fabricated and observed whether bubbles were generated inside the glass layer 124 (particularly in the vicinity of the interface with the semiconductor substrate) (preliminary evaluation). Further, the glass composition according to Examples 1 to 8 and Comparative Examples 1 to 4 is applied to a 10 mm square semiconductor substrate to form a layer made of the glass composition, and the layer made of the glass composition is fired. Then, a glass layer was formed, and it was observed whether bubbles were generated inside the glass layer (particularly in the vicinity of the interface with the semiconductor substrate) (this evaluation).
  • FIG. 11 is a diagram for explaining the bubbles b generated in the glass layer 124 in the preliminary evaluation.
  • FIG. 11A is a cross-sectional view of the semiconductor device when the bubble b is not generated
  • FIG. 11B is a cross-sectional view of the semiconductor device when the bubble b is generated.
  • FIG. 12 is a photograph shown for explaining the bubbles b generated in the glass layer 124 in this evaluation.
  • FIG. 12A is a photograph showing an enlarged boundary surface between the semiconductor substrate and the glass layer when the bubble b is not generated
  • FIG. 12B is a photograph showing the semiconductor substrate and the glass when the bubble b is generated. It is a photograph which expands and shows the interface with a layer.
  • FIG. 13 is a diagram illustrating reverse leakage current in the example.
  • FIG. 13A is a diagram showing the reverse leakage current in the third embodiment
  • FIG. 13B is a diagram showing the reverse leakage current in the eighth embodiment.
  • Evaluation item 8 (high temperature reverse bias tolerance) A semiconductor device manufactured by a method similar to the manufacturing method of the semiconductor device according to the first embodiment (in the case of the seventh and eighth embodiments and the comparative examples 1 to 4) and the second embodiment (in the case of the first to sixth embodiments) is made of resin.
  • the resin-encapsulated semiconductor device was molded, and this resin-encapsulated semiconductor device was subjected to a high temperature reverse bias test to measure the high temperature reverse bias tolerance.
  • the high temperature reverse bias tolerance is measured every 5 minutes for 20 hours in a state where a sample is put into a thermostatic chamber / high temperature bias tester set to a temperature of 175 ° C. and a potential of 600 V is applied between the anode electrode and the cathode electrode. This was done by measuring the reverse current.
  • FIG. 14 is a diagram showing the results of a high temperature reverse bias test.
  • the solid line shows the reverse leakage current for the sample prepared using the glass composition of Example 4
  • the broken line shows the reverse leakage current for the sample prepared using the glass composition of Comparative Example 1.
  • the sample manufactured using the glass composition of Comparative Example 1 shows that the reverse leakage current increased with time even after the reverse leakage current increased as the temperature increased immediately after the start of the high temperature reverse bias test. Increased and reached a predetermined reverse leakage current value 3 hours after the start of the high temperature reverse bias test, so the high temperature reverse bias test was terminated.
  • the sample produced using the glass composition according to Example 4 hardly increased the reverse leakage current after the reverse leakage current increased with the temperature increase immediately after the start of the high temperature reverse bias test. I understood that.
  • the evaluation of “ ⁇ ” was given when the reverse leakage current hardly increased, and immediately after the start of the high temperature reverse bias test.
  • An evaluation of “x” was given when the reverse leakage current increased with time even after the reverse leakage current increased with increasing temperature.
  • Evaluation item 9 Presence or absence of diffusion of B from glass layer
  • a glass composition layer was formed on the surface of an n-type silicon substrate (impurity concentration: 2.0 ⁇ 10 14 cm ⁇ 3 ) by electrophoresis, and then fired in a wet oxygen atmosphere at 800 ° C. to form a glass layer.
  • the glass composition the glass composition of Example 1 and the glass composition of Comparative Example 4 were used. Thereafter, the glass layer was removed with hydrofluoric acid to expose the surface of the n-type silicon substrate.
  • an SRP distribution (Spreading Resistance Profiler) was measured using a spreading resistance measuring device (manufactured by Nippon SSM Co., Ltd .: SSM2000), and the resulting spreading resistance was obtained.
  • the impurity concentration was calculated from
  • FIG. 15 is a diagram showing the impurity concentration distribution along the depth direction from the silicon surface.
  • the solid line represents the impurity concentration distribution for the sample prepared using the glass composition of Example 1
  • the broken line represents the impurity concentration distribution for the sample prepared using the glass composition of Comparative Example 4.
  • FIG. 15 it was found that the sample prepared using the glass composition of Comparative Example 4 had a p-type impurity layer having a depth of 10 nm formed on the silicon surface. This indicates that, in a glass composition containing both B (boron) and an alkali metal, B (boron) diffuses from the glass layer into silicon during the firing of the glass composition.
  • the sample produced using the glass composition of Example 1 was found to have no p-type impurity layer formed on the silicon surface.
  • B (boron) does not diffuse from the glass layer into silicon during firing of the glass composition. Indicates. Therefore, when the glass composition contains B (boron) but the glass composition does not diffuse B (boron) into the silicon from the glass layer during the firing of the glass composition, Evaluation was given, and when the composition was a glass composition in which B (boron) diffuses into silicon from the glass layer during firing of the composition, an evaluation of “x” was given.
  • any of the glass compositions according to Examples 1 to 8 can produce a resin-encapsulated semiconductor device having a higher high-temperature reverse bias tolerance than that of a conventional resin-encapsulated semiconductor device.
  • it can be fired at an appropriate temperature (for example, 900 ° C. or less),
  • (b) can withstand chemicals (aqua regia or plating solution) used in the process, and
  • (c) a linear expansion coefficient close to that of silicon. (In particular, the average linear expansion coefficient at 50 ° C. to 550 ° C.
  • the glass composition according to Examples 1 to 6 is a process of forming a glass layer by firing a layer made of the glass composition, as compared with the case of the glass compositions according to Examples 7 to 8. It was also found that the glass composition hardly generated bubbles from the interface between the silicon substrate and the glass layer.
  • FIG. 16 is a chart showing 18 levels of composition and results. From FIG. 16, the following items (1) to (4) were found.
  • ⁇ tends to decrease as the sum of the content of SiO 2 and the content of B 2 O 3 increases. It was found that ⁇ tends to be smaller as the content of Al 2 O 3 is larger. As for ZnO, it was found that ⁇ tends to be smaller as the ZnO content is larger. This is because ⁇ is smaller due to crystallization. A smaller content is considered better.
  • Ts tends to be lower when the sum of the content of SiO 2 and the content of B 2 O 3 is smaller, and the content of SiO 2 It was found that the larger the ratio of the content of B 2 O 3 to the amount, the lower the Ts, and the larger the BaO content, the lower the Ts.
  • the mesa type semiconductor element including a diode is used.
  • the present invention is not limited to this.
  • a mesa semiconductor element made of thyristor may be used.
  • the present invention can be applied to all semiconductor devices (for example, power MOSFET, IGBT, etc.) in which a pn junction is exposed.
  • FIG. 17 is a view for explaining a mesa semiconductor device 200 in a modified example.
  • the resin-encapsulated semiconductor device 14 (not shown) according to the modified example basically has the same configuration as that of the resin-encapsulated semiconductor device 10 according to the first embodiment, but a mesa semiconductor element made of a thyristor. Is different from the resin-encapsulated semiconductor device 10 according to the first embodiment.
  • the resin-encapsulated semiconductor device 14 includes a mesa semiconductor element having a mesa semiconductor substrate having a pn junction exposed portion in an outer peripheral tapered region surrounding a mesa region and a glass layer 224 covering at least the outer peripheral tapered region. 200 and a molding resin that seals the mesa semiconductor element 200, and the mesa semiconductor element 200 includes a glass layer that substantially does not contain Pb as the glass layer 224.
  • the mesa semiconductor element 200 in the modification is a thyristor, and as shown in FIG. 17, an n ⁇ type semiconductor layer 210 and a first p + type semiconductor layer arranged in contact with the n ⁇ type semiconductor layer 210. 212, a second p + type semiconductor layer 214 disposed in contact with the n ⁇ type semiconductor layer 210, an n + type semiconductor region 216 formed on the surface of the second p + type semiconductor layer 214, An anode electrode 234 connected to one p + type semiconductor layer 212, a cathode electrode 236 connected to an n + type semiconductor region 216, and a gate electrode 238 connected to the second p + type semiconductor layer 214. Prepare.
  • the resin-encapsulated semiconductor device 14 according to the modified example is different from the resin-encapsulated semiconductor device 10 according to the first embodiment in that a mesa-type semiconductor element made of thyristor is used.
  • the mesa semiconductor element has a glass layer made of lead-free glass (glass containing no Pb) having a lower dielectric constant than that of lead-containing glass as the glass layer.
  • the conventional resin-encapsulated semiconductor device has a structure in which a mesa-type semiconductor element is molded with resin.
  • the resin-encapsulated semiconductor device 14 according to the modification is a resin-encapsulated semiconductor device manufactured by molding a mesa-type semiconductor element with resin and has a higher temperature than that of a conventional resin-encapsulated semiconductor device.
  • a resin-encapsulated semiconductor device having a reverse bias tolerance is obtained.
  • At least two alkaline earth materials among at least SiO 2 , Al 2 O 3 , B 2 O 3 , ZnO, CaO, BaO, and MgO are used.
  • a glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction made of glass fine particles prepared from a melt obtained by melting a raw material containing a metal oxide in the above content.
  • At least two alkaline earth materials among at least SiO 2 , Al 2 O 3 , B 2 O 3 , ZnO, CaO, BaO, and MgO are used.
  • a glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction made of glass fine particles prepared from a melt obtained by melting a raw material containing a metal oxide in the above content.
  • the glass layer can be fired at a relatively low temperature as in the case of the resin-encapsulated semiconductor device 10 according to the first embodiment, the glass layer is fired during the glass layer firing process. This makes it difficult to cause crystallization, and this also makes it possible to stably manufacture a resin-encapsulated semiconductor device having a low reverse leakage current and thus a high high temperature reverse bias capability. It becomes.
  • the glass layer is formed by firing a layer made of a glass composition for protecting a semiconductor junction that does not contain any component of the raw material as a filler. Therefore, as in the case of the resin-encapsulated semiconductor device 10 according to the first embodiment, when forming a layer made of the glass composition for semiconductor junction protection so as to cover the inner surface of the groove, the semiconductor junction protection It becomes possible to form the layer which consists of a glass composition uniformly.
  • the insulating layer is formed by a thermal oxidation method using dry oxygen (DryO 2 ), but the present invention is not limited to this.
  • the insulating layer may be formed by a thermal oxidation method using dry oxygen and nitrogen (DryO 2 + N 2 ), or may be formed by a thermal oxidation method using wet oxygen (WetO 2 ).
  • the insulating layer may be formed by a thermal oxidation method using wet oxygen and nitrogen (WetO 2 + N 2 ).
  • an insulating layer made of a silicon oxide film may be formed by CVD.
  • an insulating layer other than the silicon oxide film for example, an insulating layer made of a silicon nitride film may be formed.
  • a photomask is used as a mask for etching the oxide film 116b.
  • the present invention is not limited to this.
  • a pitch-based glass protective film may be used.
  • the layer made of the glass composition for protecting a semiconductor junction is formed by electrophoresis, but the present invention is not limited to this.
  • a layer made of the glass composition for protecting a semiconductor junction may be formed by a spin coating method, a screen printing method, a doctor blade method, or other glass layer forming methods.
  • the glass composition for protecting a semiconductor junction for example, a glass composition for protecting a semiconductor junction obtained by adding an organic binder to the glass composition for protecting a semiconductor junction used in Embodiment 1 is preferably used.
  • the present invention is different from the technique described in Japanese Patent Application Laid-Open No. Sho 63-117929 in which the glass composition is changed to a glass ceramic body having a high crystallinity during the firing process of the glass layer.
  • the semiconductor device and the manufacturing method thereof according to the present invention it is preferable to use a raw material which does not substantially contain Bi. By doing in this way, it becomes difficult for a glass layer to raise
  • the present invention is different from the technique described in JP 2005-525287 A using a raw material containing Bi.
  • the present invention is different from the technique described in Japanese Patent Application Laid-Open No. 2001-287984 using a raw material containing Cu.
  • a raw material which does not substantially contain Li and Pb is used.
  • the present invention is different from the technique described in Japanese Patent Application Laid-Open No. 2002-16272 using a raw material containing Li or Pb.
  • Japanese Patent Application Laid-Open No. 53-36463 describes that zinc-based glass (glass having the highest zinc oxide content) is used as a glass layer for passivation.
  • zinc-based glass has low chemical resistance (see Comparative Example 2 in the above example) and cannot be easily used in the present invention.
  • 10 a resin-sealed semiconductor device, 20 ... lead frames, 21, 22 lead, 23 ... die pad, 30 ... Al wire 40 ... resin, 100,102,200 ... mesa semiconductor device, 110,910 ... n - Type semiconductor layer, 112, 912 ... p + type semiconductor layer, 114, 914 ... n - type semiconductor layer, 116, 118, 916, 918 ... oxide film, 120, 920 ... groove, 121 ... insulating film, 124, 924 ... Glass layer, 126,926 ... photoresist, 130,930 ... Ni plating electrode film forming portion, 132,932 ... roughened region, 134,234,934,234 ...
  • anode electrode 136,236,936 ... cathode electrode, 210 ... n - -type semiconductor layer, 212 ... first p + -type semiconductor layer 212, 214 ... second p + -type semiconductor layer, 216 ... n + -type semiconductor Region, 238 ... Gate electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Glass Compositions (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　本発明の樹脂封止型半導体装置１０は、メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも外周テーパ領域を被覆するガラス層を有するメサ型半導体素子１００と、メサ型半導体素子１００を封止するモールド用樹脂４０とを備え、ガラス層は、Ｐｂを実質的に含有しない所定の半導体接合保護用ガラス組成物からなる層を外周テーパ領域を被覆するように形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより形成されたものである樹脂封止型半導体装置である。　本発明の樹脂封止型半導体装置は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。

Description

樹脂封止型半導体装置及びその製造方法
　本発明は、樹脂封止型半導体装置及びその製造方法に関する。
　従来、メサ領域を囲む外周テーパ領域にｐｎ接合が露出した構造を有するメサ型半導体素子が知られている（例えば、特許文献１及び２参照。）。図１８は、従来のメサ型半導体素子９００を説明するために示す図である。
　従来のメサ型半導体素子９００は、図１８に示すように、メサ領域Ａを囲む外周テーパ領域Ｂにｐｎ接合露出部Ｃを有するメサ型半導体基体９０８と、少なくとも外周テーパ領域Ｂを被覆するガラス層９２４とを有する。ガラス層９２４は、「珪酸鉛を主成分としたガラス材料」からなるパッシベーション用のガラス層である。なお、図１８中、符号９１０はｎ－型半導体層を示し、符号９１２はｐ＋型半導体層を示し、符号９１４はｎ＋半導体層を示し、符号９１６ａはシリコン酸化膜を示し、符号９３４はアノード電極層を示し、符号９３６はカソード電極層を示す。
特開平１０－１１６８２８号公報 特開２００４－８７９５５号公報
　しかしながら、本発明の発明者らの研究により、従来のメサ型半導体素子９００においては、これを樹脂でモールドして樹脂封止型半導体装置（従来の樹脂封止型半導体装置）としたときに高温逆バイアス耐量が低下するという問題があることが明らかになった。
　そこで、本発明は、上記した問題を解決するためになされたもので、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置を提供することを目的とする。また、このような樹脂封止型半導体装置を製造可能な樹脂封止型半導体装置の製造方法を提供することを目的とする。
　本発明の発明者らは、従来のメサ型半導体素子を樹脂でモールドして樹脂封止型半導体装置としたときに高温逆バイアス耐量が低下する原因について研究を重ねた結果、その原因は、「ガラス層を構成する鉛含有ガラスが高い誘電率を有することからガラス層に大きな分極が生じ（後述する図３（ｂ）参照。）、その結果、高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起され、この影響により、ガラス層と半導体層との界面に反転層によるチャネルが形成され、リーク電流が増大する」ことにあるという知見を得た。
　そこで、本発明の発明者らは、この知見に基づき、「ガラス層として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂの酸化物を含有しないガラス）からなるガラス層を用いれば、高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起され難くなり（後述する図３（ａ）参照。）、その結果、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となる」ことに想到し、本発明を完成させるに至った。
［１］本発明の樹脂封止型半導体装置は、メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも前記外周テーパ領域を被覆するガラス層を有するメサ型半導体素子と、前記メサ型半導体素子を封止するモールド用樹脂とを備え、
　前記ガラス層は、前記外周テーパ領域を被覆するように半導体接合保護用ガラス組成物からなる層を形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより形成されたものである樹脂封止型半導体装置であって、前記半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、前記原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物であることを特徴とする。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
ＳｉＯ２の含有量：４９．５ｍｏｌ％～６４．３ｍｏｌ％
Ａｌ２Ｏ３の含有量：３．７ｍｏｌ％～１４．８ｍｏｌ％
Ｂ２Ｏ３の含有量：８．４ｍｏｌ％～１７．９ｍｏｌ％
ＺｎＯの含有量：３．９ｍｏｌ％～１４．２ｍｏｌ％
アルカリ土類金属の酸化物の含有量：７．４ｍｏｌ％～１２．９ｍｏｌ％
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
［２］本発明の樹脂封止型半導体装置においては、前記半導体接合保護用ガラス組成物は、５０℃～５５０℃の温度範囲における平均線膨率が３．３３×１０－６～４．１３×１０－６の範囲内にある半導体接合保護用ガラス組成物であることが好ましい。
［３］本発明の樹脂封止型半導体装置においては、前記半導体接合保護用ガラス組成物は、ＳｉＯ２の含有量とＢ２Ｏ３の含有量とを合計した値が、６５ｍｏｌ％～７５ｍｏｌ％の範囲内にある半導体接合保護用ガラス組成物であることが好ましい。
［４］本発明の樹脂封止型半導体装置においては、前記原料は、Ｐを実質的に含有しないことが好ましい。
［５］本発明の樹脂封止型半導体装置においては、前記原料は、Ｂｉを実質的に含有しないことが好ましい。
［６］本発明の樹脂封止型半導体装置においては、前記ガラス層は、９００℃以下の温度で前記半導体接合保護用ガラス組成物からなる層を焼成することにより形成されたものであることが好ましい。
［７］本発明の樹脂封止型半導体装置においては、前記外周テーパ領域は、前記ガラス層により直接被覆されていることが好ましい。
［８］本発明の樹脂封止型半導体装置においては、前記外周テーパ領域は、絶縁層を介して前記ガラス層により被覆されていることが好ましい。
［９］本発明の樹脂封止型半導体装置においては、前記半導体接合保護用ガラス組成物は、脱泡剤としての多価元素を実質的に含有しない半導体接合保護用ガラス組成物であることが好ましい。
［１０］本発明の樹脂封止型半導体装置においては、前記多価元素は、Ｖ、Ｍｎ、Ｓｎ、Ｃｅ、Ｎｂ及びＴａを含むことが好ましい。
［１１］本発明の樹脂封止型半導体装置の製造方法は、主面に平行なｐｎ接合を備える半導体基板を準備する半導体基板準備工程と、前記半導体基板の一方の表面から前記ｐｎ接合を超える深さの溝を形成する溝形成工程と、少なくとも前記溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するガラス層形成工程と、前記溝に沿って前記半導体基板を切断することにより、メサ型半導体素子を作製する半導体基板切断工程と、前記メサ型半導体素子をモールド用樹脂で封止する樹脂封止工程とをこの順序で含む樹脂封止型半導体装置の製造方法であって、前記半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、前記原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物であることを特徴とする。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
ＳｉＯ２の含有量：４９．５ｍｏｌ％～６４．３ｍｏｌ％
Ａｌ２Ｏ３の含有量：３．７ｍｏｌ％～１４．８ｍｏｌ％
Ｂ２Ｏ３の含有量：８．４ｍｏｌ％～１７．９ｍｏｌ％
ＺｎＯの含有量：３．９ｍｏｌ％～１４．２ｍｏｌ％
アルカリ土類金属の酸化物の含有量：７．４ｍｏｌ％～１２．９ｍｏｌ％
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
　本発明の樹脂封止型半導体装置の製造方法は、本発明の樹脂封止型半導体装置の場合と同様に、下記［１２］～［２０］の特徴を有することが好ましい。
［１２］本発明の樹脂封止型半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、５０℃～５５０℃の温度範囲における平均線膨率が３．３３×１０－６～４．１３×１０－６の範囲内にある半導体接合保護用ガラス組成物であることが好ましい。
［１３］本発明の樹脂封止型半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、ＳｉＯ２の含有量とＢ２Ｏ３の含有量とを合計した値が、６５ｍｏｌ％～７５ｍｏｌ％の範囲内にある半導体接合保護用ガラス組成物であることが好ましい。
［１４］本発明の樹脂封止型半導体装置の製造方法においては、前記原料は、Ｐを実質的に含有しないことが好ましい。
［１５］本発明の樹脂封止型半導体装置の製造方法においては、前記原料は、Ｂｉを実質的に含有しないことが好ましい。
［１６］本発明の樹脂封止型半導体装置の製造方法においては、前記ガラス層は、９００℃以下の温度で前記半導体接合保護用ガラス組成物からなる層を焼成することにより形成されたものであることが好ましい。
［１７］本発明の樹脂封止型半導体装置の製造方法においては、前記外周テーパ領域は、前記ガラス層により直接被覆されていることが好ましい。
［１８］本発明の樹脂封止型半導体装置の製造方法においては、前記外周テーパ領域は、絶縁層を介して前記ガラス層により被覆されていることが好ましい。
［１９］本発明の樹脂封止型半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、脱泡剤としての多価元素を実質的に含有しない半導体接合保護用ガラス組成物であることが好ましい。
［２０］本発明の樹脂封止型半導体装置の製造方法においては、前記多価元素は、Ｖ、Ｍｎ、Ｓｎ、Ｃｅ、Ｎｂ及びＴａを含むことが好ましい。
　なお、本発明において、少なくともある特定成分（ＳｉＯ２、Ａｌ２Ｏ３、Ｂ２Ｏ３等）を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。
　また、本発明において、ある特定元素（Ｐｂ、Ａｓ，Ｓｂ等）を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記特定元素が混入したガラス組成物を排除するものではない。
　また、本発明において、ある特定元素（Ｐｂ、Ａｓ、Ｓｂ等）を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。
　また、本発明において、原料のうちいずれの成分もフィラーとして含まないとは、例えば成分がＳｉＯ２である場合には、成分ＳｉＯ２をＳｉＯ２微粒子からなる埋設物、詰め物、充填材、添加材などとして含まないことをいう。
　本発明の樹脂封止型半導体装置によれば、メサ型半導体素子が、ガラス層として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂを含有しないガラス）からなるガラス層を有することから、高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起され難くなり（後述する図３参照。）、その結果、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となり、ひいては、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることが可能となる。
　その結果、本発明の樹脂封止型半導体装置及び本願発明の樹脂封止型半導体装置の製造方法により製造された樹脂封止型半導体装置は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、本発明の樹脂封止型半導体装置は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
　なお、樹脂封止型半導体装置の高温逆バイアス耐量を高くするには、（１）メサ型半導体素子を製造する過程で幅の広い溝（メサ溝）を形成する方法、（２）メサ型半導体素子を製造する過程で拡散ウェーハを使用し、深い溝（メサ溝）を形成する方法、（３）比抵抗の低いウェーハを使用する方法及び（４）ガラス層を厚く形成する方法も考えられる。しかしながら、上記（１）の方法においては、チップ面積が大きくなることに起因して、製品の製造コストが高くなってしまうという問題がある。また、上記（２）の方法においては、拡散ウェーハを使用することでウェーハの価格が高くなること及び深い溝を形成することで工程が難しくなったりすることに起因して、製品の製造コストが高くなってしまうという問題がある。また、上記（３）の方法においては、逆方向耐圧を確保することが難しくなるという問題がある。また、上記（４）の方法においては、工程中にウェーハが反ったり割れやすくなったりするという問題がある。これに対して、本発明の樹脂封止型半導体装置によれば、上記した問題を発生させることなく、高温逆バイアス耐量を高くすることが可能となる。
　また、本発明の樹脂封止型半導体装置及びその製造方法によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有する原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、後述する実施例（評価項目４）からも明らかなように、５０℃～５５０℃の温度範囲における平均線膨張率をシリコンの線膨張率に近い線膨張率（例えば３．３３×１０－６～４．１３×１０－６）にすることができる。このため、工程中におけるウェーハの反りを極めて小さくできることから、薄型ウェーハを使用して順方向特性に優れた樹脂封止型半導体装置を製造することが可能となり、また、ガラス層の厚さを厚くして逆方向特性に優れた樹脂封止型半導体装置を製造することが可能となる。
　また、本発明の樹脂封止型半導体装置及びその製造方法によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有する原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、後述する実施例（評価項目２）からも明らかなように、比較的低い温度でガラス層の焼成を行うことが可能となるため、ガラス層の焼成過程でガラス層が結晶化を起こし難くなり、このことによっても、逆方向リーク電流が低く、ひいては高い高温逆バイアス耐量を有する樹脂封止型半導体装置を安定して製造することが可能となる。
　ところで、樹脂封止型半導体装置を製造する過程で、半導体接合保護用ガラス組成物として、フィラーを含む半導体接合保護用ガラス組成物を用いた場合には、溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが困難となる場合がある。すなわち、電気泳動法により半導体接合保護用ガラス組成物からなる層を形成する場合には、電気泳動の不均一により半導体接合保護用ガラス組成物からなる層を均一に形成することが困難となり、スピンコート法、スクリーン印刷法、ドクターブレード法により半導体接合保護用ガラス組成物からなる層を形成する場合には、粒径や比重などの違いにより半導体接合保護用ガラス組成物からなる層を均一に形成することが困難となる場合である。
　これに対して、本発明の樹脂封止型半導体装置及びその製造方法によれば、半導体接合保護用ガラス組成物として、原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物からなる層を用いたことから、溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
　また、本発明の樹脂封止型半導体装置及びその製造方法によれば、Ｌｉ、Ｎａ及びＫを実質的に含有しないガラス組成物を用いることから、後述する実施例（評価項目９）からも明らかなように、ガラス組成物中にたとえＢ（ボロン）が含まれていたとしても、ガラス組成物の焼成中にガラス層からシリコン中にＢ（ボロン）が拡散することがなくなり、高信頼性の樹脂封止型半導体装置を製造することが可能となる。
　本発明の樹脂封止型半導体装置の製造方法によれば、上記したように高い高温逆バイアス耐量を有する優れた樹脂封止型半導体装置を製造することが可能となる。
実施形態１に係る樹脂封止型半導体装置１０を説明するために示す図である。 実施形態１におけるメサ型半導体素子１００を説明するために示す図である。 実施形態１に係る樹脂封止型半導体装置１０の効果を説明するために示す図である。 実施形態１に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 実施形態１に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 実施形態２におけるメサ型半導体素子１０２を説明するために示す図である。 実施形態２に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 実施形態２に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。 実施例の条件及び結果を示す図表である。 平均線膨張率の測定結果の一例を示す図である。 予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。 本評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す写真である。 実施例における逆方向電流を示す図である。 高温逆バイアス試験の結果を示す図である。 シリコン表面からの深さ方向に沿った不純物濃度を示す図である。 １８水準の組成及び結果を示す図表である。 変形例におけるメサ型半導体素子２００を説明するために示す図である。 従来のメサ型半導体素子９００を説明するために示す図である。
　以下、本発明の樹脂封止型半導体装置及びその製造方法について、図に示す実施の形態に基づいて説明する。
［実施形態１］
１．樹脂封止型半導体装置
　図１は、実施形態１に係る樹脂封止型半導体装置１０を説明するために示す図である。図１（ａ）は樹脂封止型半導体装置１０の斜視図であり、図１（ｂ）は樹脂封止型半導体装置１０から樹脂を取り除いたものの平面図であり、図１（ｃ）は樹脂封止型半導体装置１０から樹脂を取り除いたものの側面図である。
　図２は、実施形態１におけるメサ型半導体素子１００を説明するために示す図である。
　実施形態１に係る樹脂封止型半導体装置１０は、図１に示すように、メサ型半導体素子１００と、メサ型半導体素子１００を封止するモールド用樹脂４０とを備える。メサ型半導体素子１００は、リード２１、リード２２及びダイパッド２３からなるリードフレーム２０におけるダイパッド２３上に載置されている。メサ型半導体素子１００の一方の電極はダイパッド２３を介してリード２１に接続されており、メサ型半導体素子１００の他方の電極はＡｌワイヤー３０を介してリード２２に接続されている。
　メサ型半導体素子１００は、図２に示すように、メサ領域Ａを囲む外周テーパ領域Ｂにｐｎ接合露出部Ｃを有するメサ型半導体基体１０８及び少なくとも外周テーパ領域Ｂを被覆するガラス層１２４を有する。外周テーパ領域Ｂは、ガラス層１２４により直接被覆されている。
　メサ型半導体基体１０８は、ｎ－型半導体層１１０と、ｎ－型半導体層１１０の一方の表面からのｐ型不純物の拡散により形成されたｐ＋型半導体層１１２と、ｎ－型半導体層１１０の他方の表面からのｎ型不純物の拡散により形成されたｎ＋型半導体層１１４とを有する。メサ型半導体素子１００は、ｐｎダイオードである。なお、図２中、符号１３４はアノード電極層を示し、符号１３６はカソード電極層を示す。
　実施形態１に係る樹脂封止型半導体装置１０においては、メサ型半導体素子１００が、ガラス層１２４として、Ｐｂを実質的に含有しないガラス層を有することを特徴としている。そして、そのようなガラス層としては、外周テーパ領域を被覆するように半導体接合保護用ガラス組成物からなる層を形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより形成されたものを用いる。
　実施形態１に係る樹脂封止型半導体装置１０においては、そのような半導体接合保護用ガラス組成物として、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、上記原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物を用いる。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
ＳｉＯ２の含有量：４９．５ｍｏｌ％～６４．３ｍｏｌ％
Ａｌ２Ｏ３の含有量：３．７ｍｏｌ％～１４．８ｍｏｌ％
Ｂ２Ｏ３の含有量：８．４ｍｏｌ％～１７．９ｍｏｌ％
ＺｎＯの含有量：３．９ｍｏｌ％～１４．２ｍｏｌ％
アルカリ土類金属の酸化物の含有量：７．４ｍｏｌ％～１２．９ｍｏｌ％
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
　そして、そのような半導体接合保護用ガラス組成物としては、５０℃～５５０℃の温度範囲における平均線膨率が３．３３×１０－６～４．１３×１０－６の範囲内にある半導体接合保護用ガラス組成物を用いることが好ましく、５０℃～５５０℃の温度範囲における平均線膨率が３．３８×１０－６～４．０８×１０－６の範囲内にある半導体接合保護用ガラス組成物を用いることがより一層好ましい。
　また、そのような半導体接合保護用ガラス組成物としては、ＳｉＯ２の含有量とＢ２Ｏ３の含有量とを合計した値が、６５ｍｏｌ％～７５ｍｏｌ％の範囲内にある半導体接合保護用ガラス組成物を用いることが好ましい。
　原料としては、Ｐを実質的に含有しない原料を用いることが好ましい。
　また、原料としては、Ｂｉを実質的に含有しない原料を用いることが好ましい。
　ガラス層は、９００℃以下の温度で前記半導体接合保護用ガラス組成物からなる層を焼成することにより形成されたガラス層であることが好ましい。
　後者の場合、半導体接合保護用ガラス組成物として、脱泡剤としての多価元素（例えばＶ、Ｍｎ、Ｓｎ、Ｃｅ、Ｎｂ及びＴａ）を実質的に含有しない半導体接合保護用ガラス組成物を用いることが好ましい。
　アルカリ土類金属の酸化物としてＣａＯ、ＢａＯ及びＭｇＯのすべてを含有する場合には、ＣａＯ含有量が２．０ｍｏｌ％～５．３ｍｏｌ％の範囲内にあり、ＢａＯ含有量が２．６ｍｏｌ％～５．３ｍｏｌ％の範囲内にあり、ＭｇＯ含有量が１．０ｍｏｌ％～２．３ｍｏｌ％の範囲内にあることが好ましい。
　アルカリ土類金属の酸化物としてＣａＯ、ＢａＯ及びＭｇＯのうちＣａＯ及びＢａＯのみを含有する場合には、ＣａＯ含有量が２．０ｍｏｌ％～７．６ｍｏｌ％の範囲内にあり、ＢａＯ含有量が３．７ｍｏｌ％～５．９ｍｏｌ％の範囲内にあることが好ましい。
　半導体接合保護用ガラス組成物としては、ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物をさらに含有する半導体接合保護用ガラス組成物を用いてもよい。
　この場合、ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物の含有量は、０．０１ｍｏｌ％～２．０ｍｏｌ％の範囲内にあることが好ましい。
２．樹脂封止型半導体装置の効果
　図３は、実施形態１に係る樹脂封止型半導体装置１０の効果を説明するために示す図である。図３（ａ）は実施形態１に係る樹脂封止型半導体装置１０に逆方向電圧を印加したときの様子を示す図であり、図３（ｂ）は比較例に係る樹脂封止型半導体装置に逆方向電圧を印加したときの様子を示す図である。なお、図３中、破線は空乏層の先端部を示す。比較例に係る樹脂封止型半導体装置は、従来のメサ型半導体素子９００を樹脂でモールドして樹脂封止型半導体装置としたものである。また、図３（ｂ）におけるＢＴ試験後とは、高温逆バイアス試験後のことである。
　実施形態１に係る樹脂封止型半導体装置１０によれば、メサ型半導体素子１００が、ガラス層１２４として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂを含有しないガラス）からなるガラス層を有することから、比較例に係る樹脂封止型半導体装置の場合のように高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起され難くなり（図３参照。）、その結果、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となり、ひいては、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることが可能となる。
　その結果、実施形態１に係る樹脂封止型半導体装置１０は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、実施形態１に係る樹脂封止型半導体装置１０は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
　また、実施形態１に係る樹脂封止型半導体装置１０によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有する原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、後述する実施例（評価項目４）からも明らかなように、５０℃～５５０℃の温度範囲における平均線膨張率をシリコンの線膨張率に近い線膨張率（例えば３．３３×１０－６～４．１３×１０－６）にすることができる。このため、工程中におけるウェーハの反りを極めて小さくできることから、薄型ウェーハを使用して順方向特性に優れた樹脂封止型半導体装置を製造することが可能となり、また、ガラス層の厚さを厚くして逆方向特性に優れた樹脂封止型半導体装置を製造することが可能となる。
　また、実施形態１に係る樹脂封止型半導体装置１０によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有する原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、後述する実施例（評価項目２）からも明らかなように、比較的低い温度でガラス層の焼成を行うことが可能となるため、ガラス層の焼成過程でガラス層が結晶化を起こし難くなり、このことによっても、逆方向リーク電流が低く、ひいては高い高温逆バイアス耐量を有する樹脂封止型半導体装置を安定して製造することが可能となる。
　また、実施形態１に係る樹脂封止型半導体装置１０によれば、原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
　また、実施形態１に係る樹脂封止型半導体装置１０によれば、Ｌｉ、Ｎａ及びＫを実質的に含有しないガラス組成物を用いることから、後述する実施例（評価項目９）からも明らかなように、ガラス組成物中にたとえＢ（ボロン）が含まれていたとしても、ガラス組成物の焼成中にガラス層からシリコン中にＢ（ボロン）が拡散することがなくなり、高信頼性の樹脂封止型半導体装置を製造することが可能となる。
３．樹脂封止型半導体装置の製造方法
　実施形態１に係る樹脂封止型半導体装置１０は、以下のような方法（実施形態１に係る樹脂封止型半導体装置の製造方法）によって製造することができる。
　図４及び図５は、実施形態１に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。図４（ａ）～図４（ｄ）及び図５（ａ）～図５（ｄ）は各工程図である。
　実施形態１に係る樹脂封止型半導体装置の製造方法は、図４及び図５に示すように、「半導体基板準備工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」、「半導体基板切断工程」及び「樹脂封止工程」をこの順序で実施する。以下、実施形態１に係る樹脂封止型半導体装置の製造方法を工程順に説明する。
（ａ）半導体基板準備工程
　まず、ｎ－型半導体基板（ｎ－型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型半導体層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型半導体層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基板を形成する。その後、熱酸化によりｐ＋型半導体層１１２及びｎ＋型半導体層１１４の表面に酸化膜１１６，１１８を形成する（図４（ａ）参照。）。
（ｂ）溝形成工程
　次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基板のエッチングを行い、半導体基板の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図４（ｂ）参照。）。
（ｃ）ガラス層形成工程
　次に、溝１２０の表面に、電気泳動法により溝１２０の内面及びその近傍の半導体基板表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図４（ｃ）参照。）。従って、溝１２０の内部におけるｐｎ接合露出部はガラス層１２４により直接被覆された状態となる。なお、半導体接合保護用ガラス組成物としては、Ｐｂを実質的に含有しない半導体接合保護用ガラス組成物を用いる。
　そして、そのような半導体接合保護用ガラス組成物としては、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、上記原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物を用いる。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
ＳｉＯ２の含有量：４９．５ｍｏｌ％～６４．３ｍｏｌ％
Ａｌ２Ｏ３の含有量：３．７ｍｏｌ％～１４．８ｍｏｌ％
Ｂ２Ｏ３の含有量：８．４ｍｏｌ％～１７．９ｍｏｌ％
ＺｎＯの含有量：３．９ｍｏｌ％～１４．２ｍｏｌ％
アルカリ土類金属の酸化物の含有量：７．４ｍｏｌ％～１２．９ｍｏｌ％
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
（ｄ）フォトレジスト形成工程
　次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成する（図４（ｄ）参照。）。
（ｅ）酸化膜除去工程
　次に、フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図５（ａ）参照。）。
（ｆ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基板との密着性を高くするための粗面化領域１３２を形成する（図５（ｂ）参照。）。
（ｇ）電極形成工程
　次に、半導体基板にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基板の他方の表面にカソード電極１３６を形成する（図５（ｃ）参照。）。
（ｈ）半導体基板切断工程
　次に、ダイシング等により、ガラス層１２４の中央部において半導体基板を切断して半導体基板をチップ化して、メサ型半導体素子（ｐｎダイオード）１００を製造する（図５（ｄ）参照。）。
（ｉ）樹脂封止工程
　次に、図示しないリードフレーム（図１参照。）におけるダイパッド２３上にメサ型半導体素子１００を実装することによりメサ型半導体素子１００の一方の電極とリード２１とを接続するとともに、メサ型半導体素子１００の他方の電極とリード２２とをＡｌワイヤー３０で接続する。その後、これらを図示しない樹脂封止用金型に入れた後、モールド用樹脂を金型内に注入して硬化させることにより、樹脂封止型半導体装置を製造する。この樹脂封止型半導体装置を金型から取り出せば、実施形態１に係る樹脂封止型半導体装置１０となる。
　以上のようにして、実施形態１に係る樹脂封止型半導体装置１０を製造することができる。
［実施形態２］
　図６は、実施形態２におけるメサ型半導体素子１０２を説明するために示す図である。
　実施形態２に係る樹脂封止型半導体装置１２（図示せず。）は、基本的には実施形態１に係る樹脂封止型半導体装置１０と同様の構成を有するが、メサ型半導体素子の構成が実施形態１に係る樹脂封止型半導体装置１０の場合とは異なる。すなわち、実施形態２におけるメサ型半導体素子１０２においては、図６に示すように、外周テーパ領域Ｂが、絶縁層１２１を介してガラス層１２４により被覆されている。
　このように、実施形態２に係る樹脂封止型半導体装置１２は、メサ型半導体素子の構成が実施形態１に係る樹脂封止型半導体装置１０の場合とは異なるが、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、メサ型半導体素子１０２が、ガラス層１２４として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂを含有しないガラス）からなるガラス層を有することから、高温逆バイアス試験を行っている最中にモールド樹脂とガラス層との界面及びガラス層と半導体層との界面に高密度のイオンが誘起され難くなり、その結果、高温逆バイアス試験中に増大するリーク電流を従来よりも低減することが可能となる。
　その結果、実施形態２に係る樹脂封止型半導体装置１２は、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、実施形態２に係る樹脂封止型半導体装置１２は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
　また、実施形態２に係る樹脂封止型半導体装置１２によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有する原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、５０℃～５５０℃の温度範囲における平均線膨張率をシリコンの線膨張率に近い線膨張率（例えば３．３３×１０－６～４．１３×１０－６）にすることができる。このため、工程中におけるウェーハの反りを極めて小さくできることから、薄型ウェーハを使用して順方向特性に優れた樹脂封止型半導体装置を製造することが可能となり、また、ガラス層の厚さを厚くして逆方向特性に優れた樹脂封止型半導体装置を製造することが可能となる。
　また、実施形態２に係る樹脂封止型半導体装置１２によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有する原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、比較的低い温度でガラス層の焼成を行うことが可能となるため、ガラス層の焼成過程でガラス層が結晶化を起こし難くなり、このことによっても、逆方向リーク電流が低く、ひいては高い高温逆バイアス耐量を有する樹脂封止型半導体装置を安定して製造することが可能となる。
　また、実施形態２に係る樹脂封止型半導体装置１２によれば、原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
　また、実施形態２に係る樹脂封止型半導体装置１２によれば、Ｌｉ、Ｎａ及びＫを実質的に含有しないガラス組成物を用いることから、後述する実施例（評価項目９）からも明らかなように、ガラス組成物中にたとえＢ（ボロン）が含まれていたとしても、ガラス組成物の焼成中にガラス層からシリコン中にＢ（ボロン）が拡散することがなくなり、高信頼性の樹脂封止型半導体装置を製造することが可能となる。
　また、実施形態２に係る樹脂封止型半導体装置１２によれば、外周テーパ領域Ｂが、絶縁層１２１を介してガラス層１２４により被覆されていることから、焼結工程において気泡が発生し難くなるという効果及び樹脂封止型半導体装置の逆方向リーク電流をより一層低減することができるという効果も得られる。
　実施形態２に係る樹脂封止型半導体装置１２は、以下のような方法（実施形態２に係る樹脂封止型半導体装置の製造方法）によって製造することができる。
　図７及び図８は、実施形態２に係る樹脂封止型半導体装置の製造方法を説明するために示す図である。図７（ａ）～図７（ｄ）及び図８（ａ）～図８（ｄ）は各工程図である。
　実施形態２に係る樹脂封止型半導体装置の製造方法は、図７及び図８に示すように、「半導体基板形成工程」、「溝形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」、「半導体基板切断工程」及び「樹脂封止工程」をこの順序で実施する。以下、実施形態２に係る樹脂封止型半導体装置の製造方法を工程順に説明する。
（ａ）半導体基板準備工程
　まず、ｎ－型半導体基板（ｎ－型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型半導体層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型半導体層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基板を形成する。その後、熱酸化によりｐ＋型半導体層１１２及びｎ＋型半導体層１１４の表面に酸化膜１１６，１１８を形成する。
（ｂ）溝形成工程
　次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基板のエッチングを行い、半導体基板の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図７（ａ）参照。）。
（ｃ）絶縁層形成工程
　次に、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、溝１２０の内面にシリコン酸化膜からなる絶縁層１２１を形成する（図７（ｂ）参照。）。絶縁層１２１の厚さは、５ｎｍ～６０ｎｍの範囲内（例えば２０ｎｍ）とする。絶縁層の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。絶縁層１２１の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層１２１の厚さが６０ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
（ｄ）ガラス層形成工程
　次に、電気泳動法により溝１２０の内面及びその近傍の半導体基板表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図７（ｃ）参照。）。半導体接合保護用ガラス組成物としては、実施形態１の場合と同様の半導体接合保護用ガラス組成物を用いる。
　なお、溝１２０の内面に半導体接合保護用ガラス組成物からなる層を形成する際には、溝１２０の内面を絶縁層１２１を介して被覆するように半導体接合保護用ガラス組成物からなる層を形成する。従って、溝１２０の内部におけるｐｎ接合露出部は絶縁層１２１を介してガラス層１２４により被覆された状態となる。
（ｅ）フォトレジスト形成工程
　次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成する（図７（ｄ）参照。）。
（ｆ）酸化膜除去工程
　次に、フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図８（ａ）参照。）。
（ｇ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基板表面の粗面化処理を行い、Ｎｉめっき電極と半導体基板との密着性を高くするための粗面化領域１３２を形成する（図８（ｂ）参照。）。
（ｈ）電極形成工程
　次に、半導体基板にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基板の他方の表面にカソード電極１３６を形成する（図８（ｃ）参照。）。
（ｉ）半導体基板切断工程
　次に、ダイシング等により、ガラス層１２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体素子（ｐｎダイオード）１０２を製造する（図８（ｄ）参照。）。
（ｊ）樹脂封止工程
　次に、図示しないリードフレーム（図１参照。）におけるダイパッド２３上にメサ型半導体素子１０２を実装することによりメサ型半導体素子１０２の一方の電極とリード２１とを接続するとともに、メサ型半導体素子１０２の他方の電極とリード２２とをＡｌワイヤー３０で接続する。その後、これらを図示しない樹脂封止用金型に入れた後、モールド用樹脂を金型内に注入して硬化させることにより、樹脂封止型半導体装置を製造する。この樹脂封止型半導体装置を金型から取り出せば、実施形態２に係る樹脂封止型半導体装置１２となる。
　以上のようにして、実施形態２に係る樹脂封止型半導体装置１２を製造することができる。
［実施例］
１．試料の調整
　図９は、実施例の条件及び結果を示す図表である。実施例１～８及び比較例１～４に示す組成比（図９参照。）になるように原料を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（１３５０℃～１５５０℃）まで上昇させた白金ルツボに入れ、２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が５μｍとなるまで粉砕して、粉末状のガラス組成物を得た。
　なお、実施例において使用した原料は、ＳｉＯ２、Ａｌ２Ｏ３、Ｈ３ＢＯ３、ＺｎＯ、ＣａＣＯ３、ＢａＣＯ３、ＭｇＯ、ＮｉＯ（ニッケル酸化物）、ＺｒＯ２、ＰｂＯ、Ｋ２ＣＯ３及びＮａ２ＣＯ３である。
２．評価
　上記方法により得た各ガラス組成物を用いて以下の評価項目により評価した。なお、評価項目１～９のうち評価項目５，７，８については、実施例１～６は、半導体基体上に絶縁層を介してガラス層を形成し、実施例７～８及び比較例１～４は、半導体基体上に直接ガラス層を形成した。ガラス層の焼成は８００℃～９００℃の温度で行い、焼成時間は１５分間とした。なお、比較例１のガラス組成物は、従来の「珪酸鉛を主成分としたガラス組成物」である。また、比較例２のガラス組成物は、従来知られている「鉛フリーのガラス組成物（パッシベーション用として市販されている鉛フリーガラス）」である。また、比較例３のガラス組成物は実施例３のガラス組成物と同じものである。また、比較例４のガラス組成物は、Ｂとアルカリ金属とをともに含有するガラス組成物（ＳｉＯ２－Ｂ２Ｏ３－Ｋ２Ｏ－Ｎａ２Ｏ系ガラス組成物）である。
（１）評価項目１（環境負荷）
　環境負荷の点に鑑みて、鉛成分を含まない場合に「○」の評価を与え、鉛成分を含む場合に「×」の評価を与えた。
（２）評価項目２（焼成温度）
　焼成温度が高すぎると製造中の半導体装置に与える影響が大きくなるため、９００℃以下の温度で焼成できる場合に「○」の評価を与え、９００℃以下の温度で焼成できないる場合に「×」の評価を与えた。
（３）評価項目３（耐薬品性）
　ガラス組成物が王水及びめっき液の両方に対して難溶性を示す場合に「○」の評価を与え、王水及びめっき液の少なくとも一方に対して溶解性を示す場合に「×」の評価を与えた。
（４）評価項目４（平均線膨張率）
　上記した「１．試料の調整」の欄で得られた融液から薄片状のガラス板を作製し、当該薄片状のガラス板を用いて、５０℃～５５０℃におけるガラス組成物の平均線膨張率を測定した。平均線膨張率の測定は、島津製作所製の熱機械分析装置ＴＭＡ－６０を用いて、長さ２０ｍｍのシリコン単結晶を標準試料として、全膨張測定法（昇温速度１０℃／分）により行った。
　図１０は、平均線膨張率の測定結果の一例を示す図である。図１０（ａ）は実施例３に係る半導体接合保護用ガラス組成物における測定結果を示す図であり、図１０（ｂ）は比較例１に係る半導体接合保護用ガラス組成物における測定結果を示す図である。５０℃～５５０℃におけるガラス組成物の平均線膨張率とシリコンの線膨張率（３．７３×１０－６）との差が「０．４×１０－６」以下の場合に「○」の評価を与え、当該差が「０．４×１０－６」を超える場合に「×」の評価を与えた。なお、図９の評価項目４の欄中、括弧内の数字は、５０℃～５５０℃におけるガラス組成物の平均線膨張率×１０＋６の値を示す。
（５）評価項目５（結晶化の有無）
　実施形態１に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製した。そして、その作製過程で、結晶化することなくガラス化できた場合に「○」の評価を与え、結晶化によりガラス化できなかった場合に「×」の評価を与えた。
（６）評価項目６（泡発生の有無）
　実施形態１（実施例７及び８及び比較例１～４の場合）及び実施形態２（実施例１～６の場合）に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、ガラス層１２４の内部（特に半導体基体との境界面近傍）に泡が発生しているかどうかを観察した（予備評価）。また、１０ｍｍ角の半導体基体上に実施例１～８及び比較例１～４に係るガラス組成物を塗布してガラス組成物からなる層を形成するとともに当該ガラス組成物からなる層を焼成することによりガラス層を形成し、ガラス層の内部（特に、半導体基体との境界面近傍）に泡が発生しているかどうかを観察した（本評価）。
　図１１は、予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。図１１（ａ）は泡ｂが発生しなかった場合の半導体装置の断面図であり、図１１（ｂ）は泡ｂが発生した場合の半導体装置の断面図である。図１２は、本評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す写真である。図１２（ａ）は泡ｂが発生しなかった場合における半導体基体とガラス層との境界面を拡大して示す写真であり、図１２（ｂ）は泡ｂが発生した場合における半導体基体とガラス層との境界面を拡大して示す写真である。実験の結果、予備評価の結果と本発明の評価結果には良好な対応関係があることがわかった。また、本評価において、ガラス層の内部に直径５０μｍ以上の泡が１個も発生しなかった場合に「○」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が１個～２０個発生した場合に「△」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が２１個以上発生した場合に「×」の評価を与えた。
（７）評価項目７（逆方向リーク電流）
　実施形態１（実施例７及び８及び比較例１～４の場合）及び実施形態２（実施例１～６の場合）に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、作製した半導体装置の逆方向電流を測定した。図１３は、実施例における逆方向リーク電流を示す図である。このうち、図１３（ａ）は実施例３における逆方向リーク電流を示す図であり、図１３（ｂ）は実施例８における逆方向リーク電流を示す図である。その結果、半導体基板上に絶縁層を介してガラス層を形成した実施例３の樹脂封止型半導体装置においては、図１３（ａ）に示すように、逆方向電圧ＶＲを６００Ｖ印加したとき、逆方向リーク電流が１μＡ以下であった。また、半導体基板上に直接ガラス層を形成した実施例８の樹脂封止型半導体装置においては、図１３（ｂ）に示すように、逆方向電圧ＶＲを６００Ｖ印加したとき、逆方向リーク電流が１０μＡ以下であった。逆方向電圧ＶＲを６００Ｖ印加したとき、逆方向リーク電流が１０μＡ以下の場合に「○」の評価を与え、逆方向リーク電流ＩＲが１０μＡを超える場合に「×」の評価を与えた。
（８）評価項目８（高温逆バイアス耐量）
　実施形態１（実施例７及び８及び比較例１～４の場合）及び実施形態２（実施例１～６の場合）に係る半導体装置の製造方法と同様の方法によって作製した半導体装置を樹脂でモールドして樹脂封止型半導体装置とし、この樹脂封止型半導体装置について高温逆バイアス試験を行い、高温逆バイアス耐量を測定した。高温逆バイアス耐量は、温度１７５℃に条件設定された恒温槽・高温バイアス試験機に試料を投入して、アノード電極・カソード電極間に６００Ｖの電位を印加した状態で２０時間にわたって５分毎に逆方向電流を測定することにより行った。
　図１４は、高温逆バイアス試験の結果を示す図である。図１４中、実線は実施例４のガラス組成物を用いて作製した試料についての逆方向リーク電流を示し、破線は比較例１のガラス組成物を用いて作製した試料についての逆方向リーク電流を示す。図１４に示すように、比較例１のガラス組成物を用いて作製した試料は、高温逆バイアス試験開始直後に温度上昇に伴って逆方向リーク電流が増大した後も時間経過とともに逆方向リーク電流が増大し高温逆バイアス試験開始後３時間で所定の逆方向リーク電流の値に達したため高温逆バイアス試験を打ち切った。これに対して、実施例４に係るガラス組成物を用いて作製した試料は、高温逆バイアス試験開始直後に温度上昇に伴って逆方向リーク電流が増大した後は逆方向リーク電流がほとんど増大しないことが分かった。このように、高温逆バイアス試験開始直後に温度上昇に伴って逆方向リーク電流が増大した後、逆方向リーク電流がほとんど増大しない場合に「○」の評価を与え、高温逆バイアス試験開始直後に温度上昇に伴って逆方向リーク電流が増大した後も時間経過とともに逆方向リーク電流が増大する場合に「×」の評価を与えた。
（８）評価項目９（ガラス層からのＢの拡散の有無）
　ｎ型シリコン基板（不純物濃度：２．０×１０１４ｃｍ－３）の表面に電気泳動法によりガラス組成物層を形成した後、８００℃の湿潤酸素雰囲気で焼成しガラス層を形成した。ガラス組成物としては、実施例１のガラス組成物と、比較例４のガラス組成物を用いた。その後、フッ酸によりガラス層を除去してｎ型シリコン基板の表面を露出させた。その後、ｎ型シリコンの表面からの深さ方向において、拡がり抵抗測定装置（日本エス・エス・エム株式会社製：ＳＳＭ２０００）を用いてＳＲＰ分布（Spreading Resistance Profiler）を測定し、得られた拡がり抵抗から不純物濃度を算出した。
　図１５は、シリコン表面からの深さ方向に沿った不純物濃度分布を示す図である。図１５中、実線は実施例１のガラス組成物を用いて作製した試料についての不純物濃度分布を示し、破線は比較例４のガラス組成物を用いて作製した試料についての不純物濃度分布を示す。図１５に示すように、比較例４のガラス組成物を用いて作製した試料は、シリコン表面に１０ｎｍ深さのｐ型不純物層が形成されていることが分かった。このことは、Ｂ（ボロン）とアルカリ金属とをともに含有するガラス組成物においては、ガラス組成物の焼成中にガラス層からシリコン中にＢ（ボロン）が拡散することを示す。これに対して、実施例１のガラス組成物を用いて作製した試料は、シリコン表面にｐ型不純物層が形成されていないことが分かった。このことは、アルカリ金属を含有しないガラス組成物においては、たとえＢ（ボロン）が含まれる場合であっても、ガラス組成物の焼成中にガラス層からシリコン中にＢ（ボロン）が拡散しないことを示す。従って、Ｂ（ボロン）を含有するガラス組成物でありながら、ガラス組成物の焼成中にガラス層からシリコン中にＢ（ボロン）が拡散することがないガラス組成物である場合に「○」の評価を与え、組成物の焼成中にガラス層からシリコン中にＢ（ボロン）が拡散するガラス組成物である場合に「×」の評価を与えた。
（１０）総合評価
　上記した評価項目１～９のうち１つも「△」又は「×」がない場合に「○」の評価を与え、各評価のうち１つでも「△」又は「×」がある場合に「×」の評価を与えた。
３．評価結果
　図９からも分かるように、比較例１～４はいずれも、いずれかの評価項目で「×」の評価があり、「×」の総合評価が得られた。すなわち、比較例１は、評価項目１，４，８で「×」の評価が得られた。また、比較例２は、評価項目３，４で「×」の評価が得られた。また、比較例３は、評価項目６で「×」の評価が得られた。また、比較例４は、評価項目４，７，９で「×」の評価が得られた。
　これに対して、実施例１～８に係るガラス組成物はいずれも、すべての評価項目（評価項目１～９）について「○」の評価が得られた。その結果、実施例１～８に係るガラス組成物はいずれも、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置を製造可能であることが分かった。また、（ａ）適正な温度（例えば９００℃以下）で焼成できること、（ｂ）工程で使用する薬品（王水やめっき液）に耐えること、（ｃ）シリコンの線膨張率に近い線膨張率を有すること（特に５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近いこと）、（ｄ）ガラス化の過程で結晶化しないこと、（ｅ）ガラス組成物からなる層を焼成する過程で半導体基体との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向耐圧特性が劣化するという事態の発生を抑制すること、（ｆ）その結果、ＮｉＯ（ニッケル酸化物）の添加量を２．０ｍｏｌ％以下に抑制できること、（ｇ）逆方向リーク電流が低いこと、及び、（ｈ）Ｂ（ボロン）を含有する半導体接合保護用ガラス組成物を用いながら、半導体接合保護用ガラス組成物の焼成中にガラス層からシリコン中にＢ（ボロン）が拡散しないことという条件を満たす樹脂封止型半導体装置を製造可能であることが分かった。
　なお、別の実験により、実施例１～６に係るガラス組成物を用いて実施形態２の製造方法により作製した樹脂封止型半導体装置は、実施例７～８に係るガラス組成物を用いて実施形態２の製造方法により作製した樹脂封止型半導体装置よりも、幅広い焼成条件で逆方向電流の低い樹脂封止型半導体装置を構成可能であることも分かった。
　また、別の実験により、実施例１～６に係るガラス組成物は、実施例７～８に係るガラス組成物の場合よりも、ガラス組成物からなる層を焼成してガラス層を形成する過程でシリコン基板とガラス層との境界面から泡が発生し難いガラス組成物であることも分かった。
［予備実験］
　なお、上記の実施例１～８の組成を決定するにあたっては、１８水準による予備実験を行い、この結果を参考にした。図１６は、１８水準の組成及び結果を示す図表である。図１６から以下の（１）～（４）の事項が分かった。
（１）ガラス化の過程での結晶化のし難さの観点から言えば、ＳｉＯ２の含有量とＢ２Ｏ３の含有量とを合計した値が小さい方が結晶化し難くなる傾向にあり、Ａｌ２Ｏ３の含有量が大きい方が結晶化し難くなる傾向にあり、ＺｎＯの含有量が小さい方が結晶化し難くなる傾向にあり、アルカリ土類金属酸化物の含有量が大きい方が結晶化し難くなる傾向にあることが分かった。
（２）５０℃～５５０℃の温度範囲における平均線膨率αの観点から言えば、ＳｉＯ２の含有量とＢ２Ｏ３の含有量とを合計した値が大きい方がαが小さくなる傾向にあり、Ａｌ２Ｏ３の含有量が大きい方がαが小さくなる傾向にあることが分かった。なお、ＺｎＯに関して言えば、ＺｎＯの含有量が大きい方がαが小さくなる傾向にあることが分かったが、これは結晶化によりαが小さくなっているためで、ガラス化のためにはＺｎＯの含有量が小さい方がよいと考えられる。
（３）ガラス転移温度Ｔｇの観点から言えば、ＳｉＯ２の含有量とＢ２Ｏ３の含有量とを合計した値が小さい方がＴｇが低くなる傾向にあり、ＳｉＯ２の含有量に対するＢ２Ｏ３の含有量の比率が大きい方がＴｇが低くなる傾向にあり、Ａｌ２Ｏ３の含有量が小さい方がＴｇが低くなる傾向にあり、ＺｎＯの含有量が大きい方がＴｇが低くなる傾向にあることが分かった。
（４）屈伏点（軟化温度）Ｔｓの観点から言えば、ＳｉＯ２の含有量とＢ２Ｏ３の含有量とを合計した値が小さい方がＴｓが低くなる傾向にあり、ＳｉＯ２の含有量に対するＢ２Ｏ３の含有量の比率が大きい方がＴｓが低くなる傾向にあり、ＢａＯの含有量が大きい方がＴｓが低くなる傾向にあることが分かった。
　以上、本発明の樹脂封止型半導体装置及びその製造方法を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
（１）上記の実施形態１及び２においては、ダイオード（ｐｎダイオード）からなるメサ型半導体素子を用いたが、本発明はこれに限定されるものではない。例えば、サイリスターからなるメサ型半導体素子を用いてもよい。また、サイリスターからなるメサ型半導体素子のほか、ｐｎ接合が露出する半導体装置全般（例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴなど。）に本発明を適用することもできる。
　図１７は、変形例におけるメサ型半導体素子２００を説明するために示す図である。
　変形例に係る樹脂封止型半導体装置１４（図示せず。）は、基本的には実施形態１に係る樹脂封止型半導体装置１０と同様の構成を有するが、サイリスターからなるメサ型半導体素子を用いる点が実施形態１に係る樹脂封止型半導体装置１０の場合とは異なる。
　すなわち、変形例に係る樹脂封止型半導体装置１４は、メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも外周テーパ領域を被覆するガラス層２２４を有するメサ型半導体素子２００と、メサ型半導体素子２００を封止するモールド用樹脂とを備える樹脂封止型半導体装置であって、メサ型半導体素子２００は、ガラス層２２４として、Ｐｂを実質的に含有しないガラス層を有する樹脂封止型半導体装置である。
　変形例におけるメサ型半導体素子２００は、サイリスターであって、図１７に示すように、ｎ－型半導体層２１０と、ｎ－型半導体層２１０に接して配置された第１のｐ＋型半導体層２１２と、ｎ－型半導体層２１０に接して配置された第２のｐ＋型半導体層２１４と、第２のｐ＋型半導体層２１４の表面に形成されたｎ＋型半導体領域２１６と、第１のｐ＋型半導体層２１２に接続されたアノード電極２３４と、ｎ＋型半導体領域２１６に接続されたカソード電極２３６と、第２のｐ＋型半導体層２１４に接続されたゲート電極２３８とを備える。
　このように、変形例に係る樹脂封止型半導体装置１４は、サイリスターからなるメサ型半導体素子を用いる点が実施形態１に係る樹脂封止型半導体装置１０の場合とは異なるが、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、メサ型半導体素子が、ガラス層として、鉛含有ガラスよりも誘電率の低い鉛フリーガラス（Ｐｂを含有しないガラス）からなるガラス層を有することから、従来の樹脂封止型半導体装置と同様にメサ型半導体素子を樹脂でモールドした構造を有するものでありながら、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。すなわち、変形例に係る樹脂封止型半導体装置１４は、メサ型半導体素子を樹脂でモールドして製造された樹脂封止型半導体装置であって、従来の樹脂封止型半導体装置よりも高い高温逆バイアス耐量を有する樹脂封止型半導体装置となる。
　また、変形例に係る樹脂封止型半導体装置１４によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有する原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、５０℃～５５０℃の温度範囲における平均線膨張率をシリコンの線膨張率に近い線膨張率（例えば３．３３×１０－６～４．１３×１０－６）にすることができる。このため、工程中におけるウェーハの反りを極めて小さくできることから、薄型ウェーハを使用して順方向特性に優れた樹脂封止型半導体装置を製造することが可能となり、また、ガラス層の厚さを厚くして逆方向特性に優れた樹脂封止型半導体装置を製造することが可能となる。
　また、変形例に係る樹脂封止型半導体装置１４によれば、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有する原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、比較的低い温度でガラス層の焼成を行うことが可能となるため、ガラス層の焼成過程でガラス層が結晶化を起こし難くなり、このことによっても、逆方向リーク電流が低く、ひいては高い高温逆バイアス耐量を有する樹脂封止型半導体装置を安定して製造することが可能となる。
　また、変形例に係る樹脂封止型半導体装置１４によれば、原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、実施形態１に係る樹脂封止型半導体装置１０の場合と同様に、溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
（２）上記の実施形態２においては、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって絶縁層を形成したが、本発明はこれに限定されるものではない。例えば、ドライ酸素及び窒素（ＤｒｙＯ２＋Ｎ２）を用いた熱酸化法によって絶縁層を形成してもよいし、ウェット酸素（ＷｅｔＯ２）を用いた熱酸化法によって絶縁層を形成してもよいし、ウェット酸素及び窒素（ＷｅｔＯ２＋Ｎ２）を用いた熱酸化法によって絶縁層を形成してもよい。また、ＣＶＤによりシリコン酸化膜からなる絶縁層を形成してもよい。さらにまた、シリコン酸化膜以外の絶縁層（例えば、シリコン窒化膜からなる絶縁層）を形成してもよい。
（３）上記の各実施形態においては、酸化膜１１６ｂのエッチングを行う際のマスクとしてフォトマスクを用いたが、本発明はこれに限定されるものではない。例えば、ピッチ系ガラス保護膜を用いてもよい。
（４）上記の各実施形態においては、電気泳動法により半導体接合保護用ガラス組成物からなる層を形成したが、本発明はこれに限定されるものではない。例えば、スピンコート法、スクリーン印刷法、ドクターブレード法、その他のガラス層形成方法により半導体接合保護用ガラス組成物からなる層を形成してもよい。この場合、半導体接合保護用ガラス組成物として、例えば、実施形態１で用いた半導体接合保護用ガラス組成物に有機バインダを添加した半導体接合保護用ガラス組成物を用いるのことが好ましい。
（５）本発明の半導体装置及びその製造方法においては、ガラス組成物層の焼成過程で結晶化を起こし難いガラス組成物を用いることが好ましい。このようにすることで、逆方向リーク電流の低い半導体装置を安定して製造することが可能となる。この点で、本発明は、ガラス層の焼成過程でガラス組成物を高い結晶化度のガラスセラミック体に変化させる、特開昭６３－１１７９２９号公報に記載の技術とは異なる。
（６）本発明の半導体装置及びその製造方法においては、Ｂｉを実質的に含有しない原料を用いることが好ましい。このようにすることで、ガラス組成物層の焼成過程でガラス層が結晶化を起こし難くなり、逆方向リーク電流の低い半導体装置を安定して製造することが可能となる。この点で、本発明は、Ｂｉを含有する原料を用いる、特表２００５－５２５２８７号公報に記載の技術とは異なる。
（７）本発明の半導体装置及びその製造方法においては、Ｃｕを実質的に含有しない原料を用いることが好ましい。このようにすることで、ガラス組成物層の焼成過程でガラス層が結晶化を起こし難くなり、このことによっても、逆方向リーク電流の低い半導体装置を安定して製造することが可能となる。この点で、本発明は、Ｃｕを含有する原料を用いる、特開２００１－２８７９８４号公報に記載の技術とは異なる。
（８）本発明の半導体装置及びその製造方法においては、Ｌｉ及びＰｂを実質的に含有しない原料を用いることとしている。この点で、本発明は、ＬｉやＰｂを含有する原料を用いる、特開２００２－１６２７２号公報に記載の技術とは異なる。
（９）特開昭５３－３６４６３号公報には、パッシベーション用のガラス層として、亜鉛系ガラス（酸化亜鉛の含有量が最も高いガラス）を用いることが記載されている。しかしながら、亜鉛系ガラスは耐薬品性が低く（上記実施例の比較例２参照。）、本発明には容易には用いることができない。
（１０）本発明の半導体装置及びその製造方法においては、Ｐを実質的に含有しない原料を用いることが好ましい。このようにすることで、ガラス組成物層の焼成過程でガラス層から半導体基体にＰ（リン）が拡散されることが防止され、高信頼性の半導体装置を製造することが可能となる。
１０…樹脂封止型半導体装置、２０…リードフレーム、２１，２２…リード、２３…ダイパッド、３０…Ａｌワイヤー、４０…樹脂、１００，１０２，２００…メサ型半導体素子、１１０，９１０…ｎ－型半導体層、１１２，９１２…ｐ＋型半導体層、１１４，９１４…ｎ－型半導体層、１１６，１１８，９１６，９１８…酸化膜、１２０，９２０…溝、１２１…絶縁膜、１２４，９２４…ガラス層、１２６，９２６…フォトレジスト、１３０，９３０…Ｎｉめっき電極膜を形成する部位、１３２，９３２…粗面化領域、１３４，２３４，９３４，２３４…アノード電極、１３６，２３６，９３６…カソード電極、２１０…ｎ－型半導体層、２１２…第１のｐ＋型半導体層２１２、２１４…第２のｐ＋型半導体層、２１６…ｎ＋型半導体領域、２３８…ゲート電極層

Claims (11)

  1. 　メサ領域を囲む外周テーパ領域にｐｎ接合露出部を有するメサ型半導体基体及び少なくとも前記外周テーパ領域を被覆するガラス層を有するメサ型半導体素子と、
    　前記メサ型半導体素子を封止するモールド用樹脂とを備え、
    　前記ガラス層は、前記外周テーパ領域を被覆するように半導体接合保護用ガラス組成物からなる層を形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより形成されたものである樹脂封止型半導体装置であって、
    　前記半導体接合保護用ガラス組成物は、
    　少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、前記原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物であることを特徴とする樹脂封止型半導体装置。
    －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
    ＳｉＯ２の含有量：４９．５ｍｏｌ％～６４．３ｍｏｌ％
    Ａｌ２Ｏ３の含有量：３．７ｍｏｌ％～１４．８ｍｏｌ％
    Ｂ２Ｏ３の含有量：８．４ｍｏｌ％～１７．９ｍｏｌ％
    ＺｎＯの含有量：３．９ｍｏｌ％～１４．２ｍｏｌ％
    アルカリ土類金属の酸化物の含有量：７．４ｍｏｌ％～１２．９ｍｏｌ％
    －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
  2. 　前記半導体接合保護用ガラス組成物は、５０℃～５５０℃の温度範囲における平均線膨率が３．３３×１０－６～４．１３×１０－６の範囲内にある半導体接合保護用ガラス組成物であることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  3. 　前記半導体接合保護用ガラス組成物は、ＳｉＯ２の含有量とＢ２Ｏ３の含有量とを合計した値が、６５ｍｏｌ％～７５ｍｏｌ％の範囲内にある半導体接合保護用ガラス組成物であることを特徴とする請求項２に記載の樹脂封止型半導体装置。
  4. 　前記原料は、Ｐを実質的に含有しないことを特徴とする請求項１～３のいずれかに記載の樹脂封止型半導体装置。
  5. 　前記原料は、Ｂｉを実質的に含有しないことを特徴とする請求項１～４のいずれかに記載の樹脂封止型半導体装置。
  6. 　前記ガラス層は、９００℃以下の温度で前記半導体接合保護用ガラス組成物からなる層を焼成することにより形成されたものであることを特徴とする請求項１～５のいずれかに記載の樹脂封止型半導体装置。
  7. 　前記外周テーパ領域は、前記ガラス層により直接被覆されていることを特徴とする請求項１～６のいずれかに記載の樹脂封止型半導体装置。
  8. 　前記外周テーパ領域は、絶縁層を介して前記ガラス層により被覆されていることを特徴とする請求項１～６のいずれかに記載の樹脂封止型半導体装置。
  9. 　前記半導体接合保護用ガラス組成物は、脱泡剤としての多価元素を実質的に含有しない半導体接合保護用ガラス組成物であることを特徴とする請求項８に記載の樹脂封止型半導体装置。
  10. 　前記多価元素は、Ｖ、Ｍｎ、Ｓｎ、Ｃｅ、Ｎｂ及びＴａを含むことを特徴とする請求項９に記載の樹脂封止型半導体装置。
  11. 　主面に平行なｐｎ接合を備える半導体基板を準備する半導体基板準備工程と、
    　前記半導体基板の一方の表面から前記ｐｎ接合を超える深さの溝を形成する溝形成工程と、
    　少なくとも前記溝の内面を被覆するように半導体接合保護用ガラス組成物からなる層を形成した後、当該半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するガラス層形成工程と、
    　前記溝に沿って前記半導体基板を切断することにより、メサ型半導体素子を作製する半導体基板切断工程と、
    　前記メサ型半導体素子をモールド用樹脂で封止する樹脂封止工程とをこの順序で含む樹脂封止型半導体装置の製造方法であって、
    　前記半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、Ｂ２Ｏ３と、ＺｎＯと、ＣａＯ、ＢａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、前記原料のうちいずれの成分もフィラーとして含まない半導体接合保護用ガラス組成物であることを特徴とする樹脂封止型半導体装置の製造方法。
    －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
    ＳｉＯ２の含有量：４９．５ｍｏｌ％～６４．３ｍｏｌ％
    Ａｌ２Ｏ３の含有量：３．７ｍｏｌ％～１４．８ｍｏｌ％
    Ｂ２Ｏ３の含有量：８．４ｍｏｌ％～１７．９ｍｏｌ％
    ＺｎＯの含有量：３．９ｍｏｌ％～１４．２ｍｏｌ％
    アルカリ土類金属の酸化物の含有量：７．４ｍｏｌ％～１２．９ｍｏｌ％
    －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
PCT/JP2013/061332 2012-05-08 2013-04-16 樹脂封止型半導体装置及びその製造方法 WO2013168521A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/370,960 US9455231B2 (en) 2012-05-08 2013-04-16 Resin-sealed semiconductor device and method of manufacturing the same
DE112013002390.3T DE112013002390B4 (de) 2012-05-08 2013-04-16 Harzgekapselte Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN201380003558.9A CN103890935B (zh) 2012-05-08 2013-04-16 树脂封装型半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPCT/JP2012/061776 2012-05-08
PCT/JP2012/061776 WO2013168236A1 (ja) 2012-05-08 2012-05-08 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2013168521A1 true WO2013168521A1 (ja) 2013-11-14

Family

ID=49550321

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2012/061776 WO2013168236A1 (ja) 2012-05-08 2012-05-08 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
PCT/JP2013/061332 WO2013168521A1 (ja) 2012-05-08 2013-04-16 樹脂封止型半導体装置及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/061776 WO2013168236A1 (ja) 2012-05-08 2012-05-08 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Country Status (6)

Country Link
US (2) US9570408B2 (ja)
EP (1) EP2858098B1 (ja)
JP (1) JP5827397B2 (ja)
CN (2) CN104025267B (ja)
DE (1) DE112013002390B4 (ja)
WO (2) WO2013168236A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020055725A (ja) * 2018-10-04 2020-04-09 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
WO2021149633A1 (ja) * 2020-01-21 2021-07-29 日本山村硝子株式会社 低熱膨張性封着・被覆用ガラス

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102781861B (zh) 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
EP2849213B1 (en) * 2012-05-08 2017-04-19 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP5508547B1 (ja) * 2012-05-08 2014-06-04 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP7185181B2 (ja) * 2018-10-04 2022-12-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7216323B2 (ja) * 2019-01-29 2023-02-01 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
CN113921588A (zh) * 2021-09-01 2022-01-11 格力电器（合肥）有限公司 半导体器件及其制备方法
WO2024004711A1 (ja) * 2022-06-29 2024-01-04 日本電気硝子株式会社 半導体素子被覆用ガラス、半導体素子被覆用材料、及び半導体素子被覆用焼結体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPH01186629A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd メサ型半導体素子の製造方法
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3355291A (en) * 1963-10-08 1967-11-28 Texas Instruments Inc Application of glass to semiconductor devices
US3392312A (en) * 1963-11-06 1968-07-09 Carman Lab Inc Glass encapsulated electronic devices
US4199364A (en) * 1978-11-06 1980-04-22 Ppg Industries, Inc. Glass composition
JPS5571646A (en) * 1978-11-24 1980-05-29 Hitachi Ltd Glass composition
JPS5855345A (ja) * 1981-09-30 1983-04-01 Hitachi Ltd 半導体装置用ガラス組成物
US5298330A (en) 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
JPH02163938A (ja) 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
US5047369A (en) 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
JP3339549B2 (ja) 1996-10-14 2002-10-28 株式会社日立製作所 ガラス被覆半導体装置及びその製造方法
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US6171987B1 (en) * 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
JP2002190553A (ja) * 2000-12-21 2002-07-05 Toshiba Components Co Ltd 樹脂封止型半導体素子及びその製造方法
JP2003267750A (ja) * 2002-03-15 2003-09-25 Nihon Yamamura Glass Co Ltd 抵抗体被覆用ガラス組成物
US7740899B2 (en) * 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN101271871B (zh) * 2003-08-22 2011-05-25 关西电力株式会社 半导体装置及制造方法、使用该半导体装置的电力变换装置
JP4736342B2 (ja) * 2004-04-09 2011-07-27 株式会社村田製作所 ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
DE102005031658B4 (de) * 2005-07-05 2011-12-08 Schott Ag Bleifreies Glas für elektronische Bauelemente
US20070154713A1 (en) * 2005-12-30 2007-07-05 3M Innovative Properties Company Ceramic cutting tools and cutting tool inserts, and methods of making the same
DE102006023115A1 (de) 2006-05-16 2007-11-22 Schott Ag Backlightsystem mit IR-Absorptionseigenschaften
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
US20120132282A1 (en) * 2010-11-30 2012-05-31 Bruce Gardiner Aitken Alkali-free high strain point glass
JP5526656B2 (ja) 2009-08-25 2014-06-18 株式会社Ｉｈｉ 防護装置及び燃焼試験設備
JP2011060857A (ja) * 2009-09-07 2011-03-24 Hitachi Maxell Ltd 集光型光発電モジュール及び集光型光発電モジュールの製造方法
JP5565747B2 (ja) * 2010-01-28 2014-08-06 日本電気硝子株式会社 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料
TW201143152A (en) * 2010-03-31 2011-12-01 Asahi Glass Co Ltd Substrate for light-emitting element and light-emitting device employing it
JP5855345B2 (ja) 2011-03-22 2016-02-09 エア・ウォーター株式会社 タンパク質の低分子化方法
JP5655140B2 (ja) * 2011-05-23 2015-01-14 新電元工業株式会社 半導体装置の製造方法及び半導体装置
WO2012160962A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN102781861B (zh) * 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN103748667B (zh) * 2011-08-29 2016-09-14 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
JP5571646B2 (ja) 2011-11-16 2014-08-13 日機装株式会社 半導体パッケージ用基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPH01186629A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd メサ型半導体素子の製造方法
JPH10294473A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd 面実装型半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020055725A (ja) * 2018-10-04 2020-04-09 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7218531B2 (ja) 2018-10-04 2023-02-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
WO2021149633A1 (ja) * 2020-01-21 2021-07-29 日本山村硝子株式会社 低熱膨張性封着・被覆用ガラス

Also Published As

Publication number Publication date
JPWO2013168236A1 (ja) 2015-12-24
US9455231B2 (en) 2016-09-27
EP2858098A1 (en) 2015-04-08
EP2858098A4 (en) 2016-01-27
CN103890935A (zh) 2014-06-25
US20140361416A1 (en) 2014-12-11
JP5827397B2 (ja) 2015-12-02
EP2858098B1 (en) 2020-12-02
US20140361446A1 (en) 2014-12-11
CN104025267A (zh) 2014-09-03
US9570408B2 (en) 2017-02-14
CN103890935B (zh) 2016-10-26
DE112013002390B4 (de) 2023-11-09
DE112013002390T5 (de) 2015-01-22
WO2013168236A1 (ja) 2013-11-14
CN104025267B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
WO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法
JP5340511B1 (ja) 半導体装置の製造方法及び半導体装置
US9698069B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20130154064A1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
TWI468360B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2016067477A1 (ja) 半導体装置の製造方法及びレジストガラス
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2014514420

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13787625

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14370960

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130023903

Country of ref document: DE

Ref document number: 112013002390

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13787625

Country of ref document: EP

Kind code of ref document: A1