CN102781861B - 半导体接合保护用玻璃合成物、半导体装置及其制造方法 - Google Patents

半导体接合保护用玻璃合成物、半导体装置及其制造方法 Download PDF

Info

Publication number
CN102781861B
CN102781861B CN201180004599.0A CN201180004599A CN102781861B CN 102781861 B CN102781861 B CN 102781861B CN 201180004599 A CN201180004599 A CN 201180004599A CN 102781861 B CN102781861 B CN 102781861B
Authority
CN
China
Prior art keywords
semiconductor
exposed division
semiconductor device
amount
scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180004599.0A
Other languages
English (en)
Other versions
CN102781861A (zh
Inventor
小笠原淳
伊藤一彦
伊东浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN102781861A publication Critical patent/CN102781861A/zh
Application granted granted Critical
Publication of CN102781861B publication Critical patent/CN102781861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Glass Compositions (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

至少含有SiO2、Al2O3、ZnO、CaO、3mol％～10mol％的B2O3、且实质上不含有Pb、P、As、Sb、Li、Na、K的半导体接合保护用玻璃合成物。SiO2的含有量在32mol％～48mol％的范围内，Al2O3的含有量在9mol％～13mol％的范围内，ZnO的含有量在18mol％～28mol％的范围内，CaO的含有量在15mol％～23mol％的范围内，B2O3的含有量在3mol％～10mol％的范围内。通过本发明的半导体接合保护用玻璃合成物，可以使用不含铅的玻璃材料，制造与以往使用“以硅酸铅为主要成分的玻璃”时同样的高耐压的半导体装置。

Description

半导体接合保护用玻璃合成物、半导体装置及其制造方法
技术领域
本发明涉及一种半导体接合保护用玻璃合成物、半导体装置及其制造方法。
背景技术
以往已经有在台面型半导体装置的制造过程中，形成钝化用的玻璃层来覆盖pn接合露出部的半导体装置的制造方法(例如，参照专利文献1)。
图6及图7是表示以往的半导体装置的制造方法的说明图。图6(a)～图6(d)及图7(a)～图7(d)为各工序图。
如图6及图7所示，以往的半导体装置的制造方法依次包括“半导体基体形成工序”、“槽形成工序”、“玻璃层形成工序”、“光致抗蚀剂形成工序”、“氧化膜除去工序”、“粗面化区域形成工序”、“电极形成工序”及“半导体基体切断工序”。下面按照工序顺序对以往的半导体装置的制造方法进行说明。
(a)半导体基体形成工序
首先，通过p型杂质从n-型半导体基板(n-型硅基板)910的一侧表面的扩散形成p+型扩散层912，通过n型杂质从另一侧表面的扩散形成n+型扩散层914，从而形成具有与主面平行的pn接合的半导体基体。随后，通过热氧化在p+型扩散层912及n+型扩散层914的表面上形成氧化膜916、918(参照图6(a))。
(b)槽形成工序
随后，通过光刻法在氧化膜916的一定部位形成一定的开口部。在氧化膜蚀刻后，继续进行半导体基体的蚀刻，从半导体基体另一侧的表面形成超过pn接合的深度的槽920(参照图6(b))。
(c)玻璃层形成工序
随后，在槽920的表面，通过电泳法在槽920的内面及其附近的半导体基体表面上形成由半导体接合保护用玻璃合成物构成的层，同时，通过对由该半导体接合保护用玻璃合成物构成的层进行烧制，形成钝化用的玻璃层924(参照图6(c))。
(d)光致抗蚀剂形成工序
随后形成光致抗蚀剂926以覆盖玻璃层912的表面(参照图6(d))。
(e)氧化膜除去工序
随后，将光致抗蚀剂926作为掩膜进行氧化膜916的蚀刻，将位于形成镀Ni电极膜的部位930的氧化膜916除去(参照图7(a))。
(f)粗面化区域形成工序
随后对位于形成镀Ni电极膜的部位930的半导体基体表面进行粗面化处理，形成增强镀Ni电极与半导体基体的紧密性的粗面化区域932(参照图7(b))。
(g)电极形成工序
随后在半导体基体上进行镀Ni，在粗面化区域932上形成正极电极934，同时在半导体基体的另一侧表面上形成负极电极936(参照图7(c))。
(h)半导体基体切断工序
随后，通过切割等，在玻璃层924的中央部将半导体基体切断，使半导体基体晶片化，完成台面型半导体装置(pn二极管)的制作(参照图7(d))。
如以上说明所述，以往的半导体装置的制造方法，包括从形成了与主面平行的pn接合的半导体基体一侧的表面形成超过pn接合的槽920的工序(参照图6(a)及图6(b))、以及在该槽920的内部形成覆盖pn接合露出部的钝化用玻璃层924的工序(参照图6(c))。因此，通过以往的半导体装置的制造方法，在槽920的内部形成钝化用的玻璃层924后，通过将半导体基体切断，即可制造高耐压的台面型半导体装置。
先行技术文献
专利文献
专利文献1日本特许公开2004-87955号公报
发明要解决的课题
但是，作为钝化用的玻璃层使用的玻璃材料，必须满足下述条件：(a)通过正确的温度(例如900℃以下)烧制；(b)能够耐受在工序中使用的药品；(c)具有接近硅的热膨胀系数(特别是在50℃～500℃的平均热膨胀率接近硅)；(d)具有优良的绝缘性。因而，以往“以硅酸铅为主要成分的玻璃材料”被广泛应用。
然而，由于“以硅酸铅为主要成分的玻璃材料”中含有环境负荷较大的铅，所以将来这种“以硅酸铅为主要成分的玻璃材料”可能将被禁止使用。
发明内容
鉴于上述情况，本发明的目的在于：使用不含铅的材料，提供一种与以往使用“以硅酸铅为主要成分的玻璃材料”同样可以制造高耐压的半导体装置的、半导体接合保护用玻璃合成物、半导体装置及其制造方法。
解决课题的手段
[1]本发明的半导体接合保护用玻璃合成物的特征在于，在半导体元件中的pn接合露出部上形成一层用于覆盖该pn接合露出部从而保护该pn接合露出部，至少含有SiO2、Al2O3、ZnO、CaO、3mol％～10mol％的B2O3，且实质上不含有Pb、Li、Na、K，且进一步实质上不含有导致所述半导体元件的基体的绝缘性降低的P、As、Sb。
[2]在本发明的半导体接合保护用玻璃合成物中，SiO2的含有量在32mol％～48mol％的范围内，Al2O3的含有量在9mol％～13mol％的范围内，ZnO的含有量在18mol％～28mol％的范围内，CaO的含有量在15mol％～23mol％的范围内，B2O3的含有量在3mol％～10mol％的范围内。
[3]本发明的半导体装置的制造方法的特征在于，依次包含准备具有pn接合露出的pn接合露出部的半导体元件的第1工序、以一层形成覆盖在所述pn接合露出部上的玻璃层的第2工序，在所述第2工序中，使用至少含有SiO2、Al2O3、ZnO、CaO、3mol％～10mol％的B2O3、且实质上不含有Pb、Li、Na、K，且进一步实质上不含有导致所述半导体元件的基体的绝缘性降低的P、As、Sb的半导体接合保护用玻璃合成物形成所述玻璃层。
[4]在本发明的半导体装置的制造方法中，所述第1工序包括准备具有与主面平行的pn接合的半导体基体的工序，以及，通过从所述半导体基体一侧的表面形成超过所述pn接合的深度的槽，从而在所述槽的内部形成所述pn接合露出部的工序；所述第2工序包括形成覆盖所述槽的内部的所述pn接合露出部的所述玻璃层的工序。
[5]在本发明的半导体装置的制造方法中，所述第2工序包括形成将所述槽内部的所述pn接合露出部直接覆盖的所述玻璃层的工序。在这里，形成将pn接合露出部“直接”覆盖的玻璃层是指，形成“不介于绝缘层等直接”将pn接合露出部覆盖的玻璃层。
[6]在本发明的半导体装置的制造方法中，所述第2工序包括在所述槽的内部的所述pn接合露出部上形成绝缘膜的工序，以及形成介于所述绝缘膜覆盖所述pn接合露出部的所述玻璃层的工序。
[7]在本发明的半导体装置的制造方法中，所述第1工序包括在半导体基体的表面上形成所述pn接合露出部的工序，所述第2工序包括形成覆盖所述半导体基体的表面的所述pn接合露出部的所述玻璃层的工序。
[8]在本发明的半导体装置的制造方法中，所述第2工序包括形成直接覆盖所述半导体基体的表面的所述pn接合露出部的所述玻璃层的工序。在这里，形成直接覆盖pn接合露出部的玻璃层是指，形成“不介于绝缘层等直接”覆盖pn接合露出部的玻璃层。
[9]在本发明的半导体装置的制造方法中，所述第2工序包括在所述半导体基体的表面的所述pn接合露出部上形成绝缘膜的工序，以及，形成介于所述绝缘膜覆盖所述pn接合露出部的所述玻璃层的工序。
[10]在本发明的半导体装置的制造方法中，所述半导体接合保护用玻璃合成物，其SiO2的含有量在32mol％～48mol％的范围内，Al2O3的含有量在9mol％～13mol％的范围内，ZnO的含有量在18mol％～28mol的范围内，CaO的含有量在15mol％～23mol％的范围内，B2O3的含有量在3mol％～10mol％的范围内。
[11]本发明的半导体装置，包括具有pn接合露出的pn接合露出部的半导体元件和被形成为覆盖所述pn接合露出部的玻璃层，所述玻璃层以一层形成在半导体元件的pn接合露出部上用于覆盖所述pn接合露出部从而保护该pn接合露出部，是使用至少含有SiO2、Al2O3、ZnO、CaO、3mol％～10mol％的B2O3、且实质上不含有Pb、Li、Na、K以及进一步实质上不含有导致所述半导体元件的基体的绝缘性降低的P、As、Sb的半导体接合保护用玻璃合成物形成。
[12]在本发明的半导体装置中，SiO2的含有量在32mol％～48mol％的范围内，Al2O3的含有量在9mol％～13mol％的范围内，ZnO的含有量在18mol％～28mol％的范围内，CaO的含有量在15mol％～23mol％的范围内，B2O3的含有量在3mol％～10mol％的范围内。
发明效果
通过后述的实施方式可知，基于本发明的半导体接合保护用玻璃合成物、半导体装置的制造方法及半导体装置，使用不含铅的玻璃材料，可以制造与以往使用“以硅酸铅为主要成分的玻璃材料”时相同的高耐压的半导体装置。
另外，在本发明中，由于B2O3的含有量在3mol％以上，因而与不含B2O3的玻璃合成物相比，烧制温度更低(例如在900度以下)，可以较容易地形成玻璃层。而且，由于B2O3的含有量在10mol％以下，因而在烧制玻璃层的工序中，不会因硼在半导体基板上扩散导致绝缘性降低。
在本发明的半导体接合保护用玻璃合成物中，实质上不含有Pb、P、As、Sb、Li、Na、K是指，作为成分不含有Pb、P、As、Sb、Li、Na、K，但不排除构成玻璃的各成分的原料中作为杂质混入上述物质的玻璃合成物。在本发明的半导体装置的制造方法及半导体装置中也同样。
在这里，实质上不含有Pb是因为，本发明的目的在于“使用不含铅的玻璃材料，可以制造与以住使用‘以硅酸铅为主要成分的玻璃材料’时同样的高耐压的半导体装置”。
另外，实质上不含有P、As、Sb是因为，含有这些成分虽然在烧制温度方面有利，但在烧制中这些成分可能在半导体基体上扩散，导致其绝缘性降低。
另外，实质上不含有Li、Na、K是因为，含有这些成分时虽然在平均热膨胀率及烧制温度方面有利，但可能导致绝缘性降低。
通过本发明的发明人们的研究可知，即使实质上不含有这些成分(即Pb、P、As、Sb、Li、Na、K。)，至少含有SiO2、Al2O3、ZnO、CaO、3mol％～10mol％的B2O3的玻璃合成物，可以作为半导体接合保护用玻璃合成物使用。即，通过后述的实施方式可知，基于本发明的半导体接合保护用玻璃合成物，可以制造与以往使用“以硅酸铅为主要成分的玻璃材料”时同样的高耐压的半导体装置。
附图说明
图1是表示实施方式二的半导体装置的制造方法的说明图；
图2是表示实施方式二的半导体装置的制造方法的说明图；
图3是表示实施方式三的半导体装置的制造方法的说明图；
图4是表示实施方式三的半导体装置的制造方法的说明图；
图5是表示实施例的结果的图表；
图6是表示以往的半导体装置的制造方法的说明图；
图7是表示以往的半导体装置的制造方法的说明图。
具体实施方式
下面基于附图所示的实施方式，对本发明的半导体接合保护用玻璃合成物、半导体装置的制造方法及半导体装置进行说明。
实施方式一
实施方式一是关于半导体接合保护用玻璃合成物的实施方式。
实施方式一的半导体接合保护用玻璃合成物，至少含有SiO2、Al2O3、ZnO、CaO、3mol％～10mol％的B2O3，且实质上不含有Pb、P、As、Sb、Li、Na、K。
具体是，SiO2的含有量在32mol％～48mol％的范围内(例如40mol％)，Al2O3的含有量在9mol％～13mol％的范围内(例如11mol％)，ZnO的含有量在18mol％～28mol％的范围内(例如23mol％)，CaO的含有量在15mol％～23mol％的范围内(例如19mol％)，B2O3的含有量在3mol％～10mol％的范围内(例如7mol％)。
通过后述的实施方式可知，实施方式一的半导体接合保护用玻璃合成物，使用不含铅的玻璃材料，可以制造与以往使用“以硅酸铅为主要成分的玻璃材料”时相同的高耐压的半导体装置。
在这里，SiO2的含有量在32mol％～48mol％的范围内，是因为如果SiO2的含有量低于32mol％时，可能出现耐药品性降低、绝缘性降低的情况；而如果SiO2的含有量高于48mol％时，则可能导致烧制温度变高。
另外，Al2O3的含有量在9mol％～13mol％的范围内，是因为如果Al2O3的含有量低于9mol％时，可能出现耐药品性降低、绝缘性降低的情况；而如果Al2O3的含有量高于13mol％时，则可能导致烧制温度变高。
另外，ZnO的含有量在18mol％～28mol％的范围内，是因为如果ZnO的含有量低于18mol％时，可能导致烧制温度变高；而如果ZnO的含有量高于28mol％时，则可能出现耐药品性降低、绝缘性降低的情况。
另外，CaO的含有量在15mol％～23mol％的范围内，是因为如果CaO的含有量低于15mol％时，可能导致烧制温度变高；而如果CaO的含有量高于23mol％时，则可能出现耐药品性降低、绝缘性降低的情况。
另外，B2O3的含有量在3mol％～10mol％的范围内，是因为如果B2O3的含有量低于3mol％时，可能导致烧制温度变高；而如果B2O3的含有量高于10mol％时，则可能出现绝缘性降低的情况。
实施方式一的半导体接合保护用玻璃合成物，可以按下述方式制造。即，按上述组成比例(摩尔比)调制原料(SiO2、Al(OH)3、ZnO、CaO、H3BO3)，通过混合机充分搅拌后，将混合的原料放入在电炉中上升至一定温度的白金坩埚中，经一定时间熔融。随后，使融液流出至水冷辊，获得薄片状的玻璃片。最后将该玻璃片用球磨机等粉碎至一定的平均粒径，获得粉末状的玻璃合成物。
实施方式二
实施方式二是关于半导体装置的制造方法的实施方式。
实施方式二的半导体装置的制造方法，是依次包括准备具有pn接合露出的pn接合露出部的半导体元件的第1工序、形成将pn接合露出部覆盖的玻璃层的第2工序的半导体装置的制造方法。而且，在所述第2工序中，是使用至少含有SiO2、Al2O3、ZnO、CaO、3mol％～10mol％的B2O3、且实质上不含有Pb、P、As、Sb、Li、Na、K的半导体接合保护用玻璃合成物(实施方式一的半导体接合保护用玻璃合成物)形成玻璃层。第1工序包括准备具有与主面平行的pn接合的半导体基体的工序，以及，通过从所述半导体基体一侧的表面形成超过所述pn接合的深度的槽，从而在所述槽的内部形成所述pn接合露出部的工序，第2工序包括形成直接覆盖所述槽的内部的所述pn接合露出部的玻璃层的工序。
图1及图2是表示实施方式二的半导体装置的制造方法的说明图。图1(a)～图1(d)及图2(a)～图2(d)为各工序图。
如图1及图2所示，实施方式二的半导体装置的制造方法，是依次实施“半导体基体形成工序”、“槽形成工序”、“玻璃层形成工序”、“光致抗蚀剂形成工序”、“氧化膜除去工序”、“粗面化区域形成工序”、“电极形成工序”及“半导体基体切断工序”。下面按照工序顺序对实施方式二的半导体装置的制造方法进行说明。
(a)半导体基体形成工序
首先，从n-形半导体基板(n-型硅基板)110的一侧表面通过p型杂质的扩散形成p+型扩散层112、从另一侧的表面通过n型杂质的扩散形成n+型扩散层114，从而形成被形成有与主面平行的pn接合的半导体基体。随后，通过热氧化在p+型扩散层112及n+型扩散层114的表面形成氧化膜116、118(参照图1(a))。
(b)槽形成工序
随后，通过光刻法在氧化膜116的一定部位形成一定的开口部。氧化膜蚀刻后，继续进行半导体基体的蚀刻，从半导体基体的一侧表面形成超过pn接合的深度的槽120(参照图1(b))。
(c)玻璃层形成工序
随后，在槽120的表面，通过电泳法在槽120的内面及其附近的半导体基体表面形成由实施方式一的半导体接合保护用玻璃合成物构成的层，同时，通过烧制所述由半导体接合保护用玻璃合成物构成的层，形成钝化用的玻璃层124(参照图1(c))。这样，槽120内部的pn接合露出部即为被玻璃层124直接覆盖的状态。
(d)光致抗蚀剂形成工序
随后，形成覆盖玻璃层112的表面的光致抗蚀剂126(参照图1(d))。
(e)氧化膜除去工序
随后，将光致抗蚀剂126作为掩膜进行氧化膜116的蚀刻，除去位于形成了镀Ni电极膜的部位130的氧化膜116(参照图2(a))。
(f)粗面化区域形成工序
随后进行位于形成了镀Ni电极膜的部位130的半导体基体表面的粗面化处理，形成增强镀Ni电极与半导体基体的紧密性的粗面化区域132(参照图2(b))。
(g)电极形成工序
随后在半导体基体上进行镀Ni，在粗面化区域132上形成正极电极134，同时在半导体基体的另一侧表面上形成负极电极136(参照图2(c))。
(h)半导体基体切断工序
随后，通过切割等，在玻璃层124的中央部将半导体基体切断，使半导体基体晶片化，完成台面型半导体装置(pn二极管)的制作(参照图2(d))。
通过上述工序，即可制造高耐压的台面型半导体装置(实施方式二的半导体装置)。
实施方式三
实施方式三是关于半导体装置的制造方法的实施方式。
实施方式三的半导体装置的制造方法，与实施方式二的半导体装置的制造方法同样，依次包含准备具有pn接合露出的pn接合露出部的半导体元件的第1工序、以及形成覆盖pn接合露出部的玻璃层的第2工序。而且，在所述第2工序中，使用至少含有SiO2、Al2O3、ZnO、CaO、3mol％～10mol％的B2O3、且实质上不含有Pb、P、As、Sb、Li、Na、K的半导体接合保护用玻璃合成物(实施方式一的半导体接合保护用玻璃合成物)形成所述玻璃层。但是，与实施方式二的半导体装置的制造方法不同的是，第1工序包含在半导体基体的表面形成pn接合露出部的工序，第2工序包含形成直接覆盖位于半导体基体表面的pn接合露出部的玻璃层的工序。
图3及图4是表示实施方式三的半导体装置的制造方法的说明图。图3(a)～图3(c)及图4(a)～图4(c)为各工序图。
如图3及图4所示，实施方式三的半导体装置的制造方法，是依次实施“半导体基体形成工序”、“p+型扩散层形成工序”、“n+型扩散层形成工序”、“玻璃层形成工序”、“玻璃层蚀刻工序”及“电极形成工序”。下面按照工序顺序对实施方式三的半导体装置的制造方法进行说明。
(a)半导体基体准备工序
首先，准备在n+型硅基板210上积层有n-型外延层212的半导体基体(参照图3(a))。
(b)p+型扩散层形成工序
接下来，在形成掩膜M1后，介于该掩膜M1，在n-型外延层212的表面的一定区域通过离子注入法导入p型杂质(例如硼离子)。随后，通过热扩散，形成p+型扩散层214(参照图3(b))。
(c)n+型扩散层形成工序
随后，在除去掩膜M1的同时，形成掩膜M2，之后介于该掩膜M2在n-型外延层212的表面的一定区域通过离子注入法导入n型杂质(例如砷离子)。之后通过热扩散，形成n+型扩散层216(参照图3(c))。(d)玻璃层形成工序
随后，除去掩膜M2，之后在n-型外延层212的表面，通过旋涂法形成由实施方式一的半导体接合保护用玻璃合成物构成的层，然后通过烧制该由半导体接合保护用玻璃合成物构成的层，形成钝化用的玻璃层215(参照图4(a))。
(e)玻璃层蚀刻工序
接下来，在玻璃层215的表面形成掩膜M3后，进行玻璃层的蚀刻(参照图4(b))。这样，即可在n-型外延层212的表面的一定区域形成玻璃层216。
(f)电极形成工序
接下来，除去掩膜M3后，在半导体基体的表面的玻璃层216围绕的区域形成正极电极218，同时在半导体基体的内面形成负极电极220(参照图4(c))。
通过上述工序，即可制造高耐压的平面型半导体装置(实施方式三的半导体装置)。
实施例
1.试料的调整
图5是表示实施例的结果的图表。按照实施例1及比较例1、2所示的组成比例(参照图5)调制原料，通过混合机搅拌后，将混合的原烊放入在电炉中升温至1550℃的白金坩埚，熔融2小时。随后，使融液流出至水冷辊，获得薄片状的玻璃片。使用球磨机将该玻璃片粉碎至平均粒径5μm，获得粉末状的玻璃合成物。
另外，实施例中使用的原料为SiO2、Al(OH)3、ZnO、CaO、H3BO3、PbO。
2.使用下述评估方法，对通过上述方法获得的各玻璃合成物进行评估。(1)评估方法1(环境负荷)
本发明的目的在于，“使用不含铅的玻璃材料，可以制造与以往使用‘以硅酸铅为主要成分的玻璃材料’时相同的高耐压的半导体装置”，因而不含有铅成分时则评估为“○”，含有铅成分时则评估为“×”。
(2)评估方法2(烧制温度)
如果烧制温度过高，则在制造中会给半导体装置造成较大影响，因而烧制温度在900℃以下时则评估为“○”，烧制温度在900℃～1000℃的范围内时则评估为“△”，烧制温度超过1000℃时则评估为“×”。
(3)评估方法3(耐药品性)
玻璃合成物对王水、镀液及氟酸均表现为难溶性时，则评估为“○”，对王水、镀液及氟酸中的任一种表现为溶解性时，则评估为“×”。
(4)评估方法4(平均热膨胀率)
50℃～550℃下的玻璃合成物的平均热膨胀率与硅的平均热膨胀率(3.73×10-6)的差在“0.5×10-6”以下时则评估为“○”，该差在“0.5×10-6～1.0×10-6”的范围内时评估为“△”，该差超过“1.0×10-6”时则评估为“×”。
(5)评估方法5(绝缘性)
通过与实施方式二的半导体装置的制造方法同样的方法制作半导体装置(pn二极管)，测定制作的半导体装置的反向特性。半导体装置的反向特性正常时则评估为“○”，半导体装置的反向特性异常时则评估为“×”。
(6)综合评估
上述评估方法1～5的各项评估均为“○”的则评估为“○”，各项评估中有1项或以上为“△”的则评估为“△”，各项评估中有1项或以上为“×”的则评估为“×”。
3.评估结果
如图5所示，比较例1的玻璃合成物在评估项目1中得到了“×”的评估。另外，比较例2的玻璃合成物在评估项目3中得到了“×”的评估。与此相对，实施例1的玻璃合成物在任一评估项目(评估项目1～5)中均得到了“○”的评估。其结果是，实施方式一的玻璃合成物在作为不含铅的玻璃材料的同时，还完全满足下述条件：(a)可以在适当的温度(例如900℃以下)下烧制；(b)可以耐受工序中使用的药品；(c)具有接近硅的热膨胀系数(特别是在50℃～500℃下的平均热膨胀率接近硅)；(d)具有优良的绝缘性。
以上通过具体实施方式对本发明的半导体接合保护用玻璃合成物、半导体装置的制造方法及半导体装置进行了说明，但本发明并不以此为限，只要在不脱离其主旨的范围内均可实施，例如还可以有如下的变形：
(1)在上述的实施方式二中，在第2工序中是形成了直接覆盖位于槽内部的pn接合露出部的玻璃层，但本发明并不以此为限。例如，还可以是在槽内部的pn接合露出部上形成绝缘膜，随后形成介于该绝缘膜覆盖pn接合露出部的玻璃层。
(2)在上述的实施方式3中，在第2工序中是形成了直接覆盖位于半导体基体表面的pn接合露出部的玻璃层，但本发明并不以此为限。例如，还可以是在半导体基体表面的pn接合露出部上形成绝缘膜，随后形成介于该绝缘膜覆盖pn接合露出部的玻璃层。
符号说明
100，200，900…半导体装置、110，910…n-型半导体基板、112，912…p+型扩散层、114，914…n-型扩散层、116，118，916，918…氧化膜、120，920…槽、124，924…玻璃层、126，926…光致抗蚀剂、130，930…形成镀Ni电极膜的部位、132，932…粗面化区域、134，934…正极电极、136，936…负极电极、210…n+型半导体基板、212…n-型外延层、214…p+型扩散层、216…n+型扩散层、215，216…玻璃层、218…正极电极层、220…负极电极层。

Claims (8)

1.一种半导体装置的制造方法，其特征在于，依次包括：
准备具有pn接合露出的pn接合露出部的半导体元件的第1工序；
以一层形成覆盖在所述pn接合露出部上的玻璃层的第2工序，
其中，在所述第2工序中，使用至少含有SiO2、Al2O3、ZnO、CaO、B2O3、且不含有Pb、Li、Na、K，且进一步不含有导致所述半导体元件的基体的绝缘性降低的P、As、Sb的半导体接合保护用玻璃合成物并形成所述玻璃层，
在所述半导体接合保护用玻璃合成物中：
SiO2的含有量在32mol％～48mol％的范围内，
Al2O3的含有量在9mol％～13mol％的范围内，
ZnO的含有量在18mol％～28mol的范围内，
CaO的含有量在15mol％～23mol％的范围内，
B2O3的含有量在3mol％～10mol％的范围内。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，所述第1工序包括准备具有与主面平行的pn接合的半导体基体的工序，以及，通过从所述半导体基体一侧的表面形成超过所述pn接合的深度的槽，从而在所述槽的内部形成所述pn接合露出部的工序；
所述第2工序包括形成覆盖所述槽的内部的所述pn接合露出部的所述玻璃层的工序。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于：
其中，所述第2工序包括形成将位于所述槽内部的所述pn接合露出部直接覆盖的所述玻璃层的工序。
4.根据权利要求2所述的半导体装置的制造方法，其特征在于：
其中，所述第2工序包括在所述槽的内部的所述pn接合露出部上形成绝缘膜的工序，以及形成在所述绝缘膜上并且经由该绝缘膜覆盖所述pn接合露出部的所述玻璃层的工序。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，所述第1工序包括在半导体基体的表面上形成所述pn接合露出部的工序；
所述第2工序包括形成覆盖位于所述半导体基体表面的所述pn接合露出部的所述玻璃层的工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于：
其中，所述第2工序包括形成直接覆盖位于所述半导体基体表面的所述pn接合露出部的所述玻璃层的工序。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于：
其中，所述第2工序包括在位于所述半导体基体表面的所述pn接合露出部上形成绝缘膜的工序，以及，形成在所述绝缘膜上并且经由该绝缘膜覆盖所述pn接合露出部的所述玻璃层的工序。
8.一种半导体装置，其特征在于，包括：
具有pn接合露出的pn接合露出部的半导体元件；
被形成为覆盖所述pn接合露出部的玻璃层，
其中，所述玻璃层在半导体元件的pn接合露出部上形成一层用于覆盖所述pn接合露出部从而保护该pn接合露出部，是使用至少含有SiO2、Al2O3、ZnO、CaO、3mol％～10mol％的B2O3、且不含有Pb、Li、Na、K以及进一步不含有导致所述半导体元件的基体的绝缘性降低的P、As、Sb的半导体接合保护用玻璃合成物来形成的，
在所述半导体接合保护用玻璃合成物中：
SiO2的含有量在32mol％～48mol％的范围内，
Al2O3的含有量在9mol％～13mol％的范围内，
ZnO的含有量在18mol％～28mol％的范围内，
CaO的含有量在15mol％～23mol％的范围内，
B2O3的含有量在3mol％～10mol％的范围内。
CN201180004599.0A 2011-05-26 2011-05-26 半导体接合保护用玻璃合成物、半导体装置及其制造方法 Active CN102781861B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/062134 WO2012160704A1 (ja) 2011-05-26 2011-05-26 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN102781861A CN102781861A (zh) 2012-11-14
CN102781861B true CN102781861B (zh) 2016-07-06

Family

ID=46261513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180004599.0A Active CN102781861B (zh) 2011-05-26 2011-05-26 半导体接合保护用玻璃合成物、半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US9159549B2 (zh)
EP (1) EP2717299B1 (zh)
JP (1) JP4927237B1 (zh)
CN (1) CN102781861B (zh)
TW (1) TWI424472B (zh)
WO (1) WO2012160704A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5508547B1 (ja) 2012-05-08 2014-06-04 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5827397B2 (ja) * 2012-05-08 2015-12-02 新電元工業株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP5848821B2 (ja) * 2012-05-08 2016-01-27 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JP5631497B1 (ja) * 2013-03-29 2014-11-26 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP6588028B2 (ja) * 2014-10-31 2019-10-09 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
WO2016075787A1 (ja) 2014-11-13 2016-05-19 新電元工業株式会社 半導体装置の製造方法及びガラス被膜形成装置
CN109121423B (zh) * 2017-04-19 2020-05-19 新电元工业株式会社 半导体装置的制造方法
JP7185181B2 (ja) * 2018-10-04 2022-12-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7218531B2 (ja) * 2018-10-04 2023-02-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
WO2021060001A1 (ja) * 2019-09-24 2021-04-01 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device
WO2024101356A1 (ja) * 2022-11-09 2024-05-16 日本電気硝子株式会社 ガラス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771211A (zh) * 2003-04-21 2006-05-10 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法
CN101499421A (zh) * 2008-01-29 2009-08-05 三洋电机株式会社 台型半导体装置及其制造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1180908A (en) 1966-11-17 1970-02-11 English Electric Co Ltd Improvements in or relating to processes for Forming an Insulating Coating on Silicon, and to Coated Silicon
JPS5240071A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Semiconductor device
DE2730130C2 (de) 1976-09-14 1987-11-12 Mitsubishi Denki K.K., Tokyo Verfahren zum Herstellen von Halbleiterbauelementen
JPS5951137B2 (ja) 1976-09-16 1984-12-12 三菱電機株式会社 半導体装置の製造方法
JPS5393783A (en) 1977-01-26 1978-08-17 Nec Home Electronics Ltd Mesa type semiconductor device
JPS5526656A (en) 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
FR2458144A1 (fr) * 1979-05-29 1980-12-26 Thomson Csf Structure de passivation d'un affleurement de jonction semi-conductrice et son procede de fabrication
JPS5645055A (en) * 1979-09-21 1981-04-24 Toshiba Corp Semiconductor device
FR2487576A1 (fr) * 1980-07-24 1982-01-29 Thomson Csf Procede de fabrication de diodes mesa glassivees
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
DE3247938A1 (de) * 1982-12-24 1984-07-05 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiterbauelement hoher sperrspannungsbelastbarkeit
JPS59174544A (ja) * 1983-03-25 1984-10-03 Nippon Electric Glass Co Ltd 半導体被覆用ガラス
US4714687A (en) * 1986-10-27 1987-12-22 Corning Glass Works Glass-ceramics suitable for dielectric substrates
US5298330A (en) * 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
JPH0186629U (zh) 1987-11-30 1989-06-08
JPH02163938A (ja) 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
US5047369A (en) 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
DE4124515A1 (de) 1991-07-24 1993-01-28 Vdo Schindling Verfahren zum ueberwachen und verstellanordnung fuer die betaetigung eines verstellorgans einer steuerung einer verbrennungskraftmaschine
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5652176A (en) * 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
JP3339549B2 (ja) * 1996-10-14 2002-10-28 株式会社日立製作所 ガラス被覆半導体装置及びその製造方法
JP3780061B2 (ja) 1997-04-17 2006-05-31 株式会社日立製作所 面実装型半導体装置
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US5998037A (en) * 1997-12-22 1999-12-07 Ferro Corporation Porcelain enamel composition for electronic applications
US6171987B1 (en) 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
US6214699B1 (en) * 1998-04-01 2001-04-10 Texas Instruments Incorporated Method for forming an isolation structure in a substrate
US6620996B2 (en) 2000-05-29 2003-09-16 Kyocera Corporation Photoelectric conversion device
JP2002016272A (ja) 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
JP3943341B2 (ja) * 2001-02-23 2007-07-11 日本電気硝子株式会社 ガラスセラミックス組成物
US7740899B2 (en) 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP4299021B2 (ja) * 2003-02-19 2009-07-22 ヤマト電子株式会社 封着加工材及び封着加工用ペースト
US7030048B2 (en) * 2003-08-05 2006-04-18 E. I. Du Pont De Nemours And Company Thick film dielectric compositions for use on aluminum nitride substrates
JP4736342B2 (ja) 2004-04-09 2011-07-27 株式会社村田製作所 ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
JP2006253669A (ja) 2005-02-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板
TWI414218B (zh) 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
JP2006221941A (ja) * 2005-02-09 2006-08-24 Nissin Ion Equipment Co Ltd イオン注入装置およびイオン注入方法
JP2006221942A (ja) * 2005-02-10 2006-08-24 Nippon Electric Glass Co Ltd プラズマディスプレイパネル基板作製用ガラスセット
JP4697397B2 (ja) 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
WO2007023708A1 (ja) * 2005-08-25 2007-03-01 Asahi Glass Company, Limited 膜付き基体および膜形成用ガラス
US20070154713A1 (en) * 2005-12-30 2007-07-05 3M Innovative Properties Company Ceramic cutting tools and cutting tool inserts, and methods of making the same
DE102006023115A1 (de) 2006-05-16 2007-11-22 Schott Ag Backlightsystem mit IR-Absorptionseigenschaften
DE102006062428B4 (de) 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
GB2464052A (en) * 2007-08-01 2010-04-07 Asahi Glass Co Ltd Lead-free glass
JP5128203B2 (ja) 2007-08-22 2013-01-23 日本山村硝子株式会社 封着用ガラス組成物
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
JP2009203154A (ja) 2008-01-31 2009-09-10 Ohara Inc ガラス
EP2448007A4 (en) 2009-06-25 2012-11-28 Mitsubishi Electric Corp DISTRIBUTION BOX FOR A SOLAR CELL MODULE
JP5526656B2 (ja) 2009-08-25 2014-06-18 株式会社Ｉｈｉ 防護装置及び燃焼試験設備
JP2011060857A (ja) 2009-09-07 2011-03-24 Hitachi Maxell Ltd 集光型光発電モジュール及び集光型光発電モジュールの製造方法
WO2011093177A1 (ja) * 2010-01-28 2011-08-04 日本電気硝子株式会社 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料
TW201143152A (en) * 2010-03-31 2011-12-01 Asahi Glass Co Ltd Substrate for light-emitting element and light-emitting device employing it
CN103189990A (zh) 2011-10-28 2013-07-03 松下电器产业株式会社 薄膜半导体器件及其制造方法
JP2015511205A (ja) * 2011-12-22 2015-04-16 ヘレウス プレシャス メタルズ ノース アメリカ コンショホーケン エルエルシー 低抵抗接点の太陽電池ペースト
JP5184717B1 (ja) 2012-01-31 2013-04-17 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5827397B2 (ja) 2012-05-08 2015-12-02 新電元工業株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
CN103890919B (zh) 2012-05-08 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771211A (zh) * 2003-04-21 2006-05-10 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法
CN101499421A (zh) * 2008-01-29 2009-08-05 三洋电机株式会社 台型半导体装置及其制造方法

Also Published As

Publication number Publication date
WO2012160704A1 (ja) 2012-11-29
JPWO2012160704A1 (ja) 2014-07-31
US9941112B2 (en) 2018-04-10
US20130075873A1 (en) 2013-03-28
US20140312472A1 (en) 2014-10-23
US9159549B2 (en) 2015-10-13
CN102781861A (zh) 2012-11-14
EP2717299B1 (en) 2016-07-27
EP2717299A1 (en) 2014-04-09
TW201248687A (en) 2012-12-01
EP2717299A4 (en) 2015-04-08
TWI424472B (zh) 2014-01-21
JP4927237B1 (ja) 2012-05-09

Similar Documents

Publication Publication Date Title
CN102781861B (zh) 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN103748667B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
CN103518254B (zh) 半导体装置的制造方法以及半导体装置
CN103890919B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
CN103890935B (zh) 树脂封装型半导体装置及其制造方法
CN104254907B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
CN103403846B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
CN107533976B (zh) 半导体装置的制造方法以及抗蚀玻璃
CN103703548B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
WO2013114563A1 (ja) ガラス組成物
JP5139596B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JPWO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant