JP5631497B1 - 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 - Google Patents

半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP5631497B1
JP5631497B1 JP2013530477A JP2013530477A JP5631497B1 JP 5631497 B1 JP5631497 B1 JP 5631497B1 JP 2013530477 A JP2013530477 A JP 2013530477A JP 2013530477 A JP2013530477 A JP 2013530477A JP 5631497 B1 JP5631497 B1 JP 5631497B1
Authority
JP
Japan
Prior art keywords
semiconductor
glass
junction
glass composition
protecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013530477A
Other languages
English (en)
Other versions
JPWO2014155739A1 (ja
Inventor
浩二 伊東
浩二 伊東
小笠原　淳
淳 小笠原
広野 六鎗
広野 六鎗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5631497B1 publication Critical patent/JP5631497B1/ja
Publication of JPWO2014155739A1 publication Critical patent/JPWO2014155739A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66401—Thyristors with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Glass Compositions (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明の半導体接合保護用ガラス組成物は、ｐｎ接合を保護するガラス層を形成するための半導体接合保護用ガラス組成物であって、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを所定の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まない半導体接合保護用ガラス組成物である。本発明によれば、鉛を含まないガラス材料を用いて、高信頼性の半導体装置を製造することが可能となる。また、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合よりも半導体接合保護用ガラス組成物からなる層を焼成する際の焼成温度を低くすることが可能となり、スイッチング特性に優れた半導体装置を製造することが可能となる。

Description

本発明は、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置に関する。
メサ型の半導体装置を製造する過程でｐｎ接合露出部を覆うようにパッシベーション用のガラス層を形成する半導体装置の製造方法が知られている（例えば、特許文献１参照。）。この半導体装置の製造方法を用いて、スイッチング特性に優れた半導体装置（ファーストリカバリーダイオード）を製造しようとした場合、以下に示すような製造方法となる。以下、このような製造方法を従来の半導体装置の製造方法ということにする。
図１６及び図１７は、そのような従来の半導体装置の製造方法を説明するために示す図である。図１６（ａ）〜図１６（ｄ）及び図１７（ａ）〜図１７（ｄ）は各工程図である。
従来の半導体装置の製造方法は、図１６及び図１７に示すように、「半導体基体形成工程」、「溝形成工程」、「重金属拡散工程」、「ガラス層形成工程」、「ガラス保護膜形成工程」、「酸化膜除去工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、従来の半導体装置の製造方法を工程順に説明する。なお、この明細書において、溝を形成する側の主面のことを第１主面といい、その反対側の主面を第２主面ということとする。
（ａ）半導体基体形成工程
まず、ｎ−型半導体層（ｎ−型シリコン基板）９１０の第２主面側の表面からのｎ型不純物の拡散によりｎ＋型半導体層９１４を形成し、第１主面側の表面からのｐ型不純物の拡散によりｐ＋型半導体層９１２を形成して主面に平行なｐｎ接合が形成された半導体基体を形成する。なお、ｎ＋型半導体層（ｎ＋型シリコン基板）にｎ−型半導体層（ｎ−型エピタキシャル層）を形成した後、当該ｎ−型半導体層（ｎ−型エピタキシャル層）の表面からのｐ型不純物の拡散によりｐ＋型半導体層を形成して主面に平行なｐｎ接合が形成された半導体基体を形成してもよい。その後、熱酸化によりｐ＋型半導体層９１２及びｎ＋型半導体層９１４の表面に酸化膜９１６，９１８を形成する（図１６（ａ）参照。）。
（ｂ）溝形成工程
次に、フォトエッチング法によって、酸化膜９１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の第１主面側の表面からｐｎ接合を超える深さの溝（この場合、ｎ−型半導体層９１０とｎ＋型半導体層９１４との境界面をも超える深さの溝）９２０を形成する（図１６（ｂ）参照。）。このとき、溝の内面にｐｎ接合露出部Ａが形成される。
（ｃ）重金属拡散工程
次に、半導体基体の第２主面側の表面から酸化膜９１８を除去した後、当該半導体基体の第２主面側の表面に、重金属（例えばＰｔ）をスパッタ法により形成したり、重金属（例えばＰｔ）を溶液にしてスピンオンする等の方法により塗布したりして、半導体基体の第２主面側の表面に、重金属拡散源となる層９２２を形成する。その後、所定の温度で重金属を熱拡散させて半導体基体の内部にキャリアの再結合中心を形成する（図１６（ｃ）参照。）。なお、重金属拡散工程は、上記した溝形成工程の前に実施してもよい。
（ｄ）ガラス層形成工程
次に、重金属拡散源となる層９２２を除去した後、溝９２０の表面に、電気泳動法により溝９２０の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層９２６を形成する（図１６（ｄ）参照。）。このとき、半導体基体の第２主面側に酸化膜９２４が形成される。
（ｅ）ガラス保護膜形成工程
次に、ガラス層９２６の表面を覆うようにガラス保護膜（例えばピッチ系ワックス類からなるガラス保護膜）９２８を形成する（図１７（ａ）参照。）。
（ｆ）酸化膜除去工程
次に、ガラス保護膜９２８をマスクとして酸化膜９１６のエッチングを行い、電極形成領域９３０における酸化膜９１６及び半導体基体の第２主面側の表面に形成されていた酸化膜９２４を除去する（図１７（ｂ）参照。）。
（ｇ）電極形成工程
次に、半導体基体にＮｉめっきを行い、半導体基体の第１主面側の表面における電極形成領域９３０にアノード電極９３２を形成するとともに、半導体基体の第２主面側の表面にカソード電極９３４を形成する（図１７（ｃ）参照。）。なお、Ｎｉめっきに代えて蒸着、スパッタ等の気相法によりアノード電極及びカソード電極を形成してもよい。
（ｈ）半導体基体切断工程
次に、ダイシング等により、ガラス層９２６の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）９００を作製する（図１７（ｄ）参照。）。
以上説明したように、従来の半導体装置の製造方法は、主面に平行なｐｎ接合が形成された半導体基体の第１主面側の表面からｐｎ接合を超える溝９２０を形成する工程（図１６（ａ）及び図１６（ｂ）参照。）と、溝９２０の内部にｐｎ接合露出部を覆うようにパッシベーション用のガラス層９２６を形成する工程（図１６（ｄ）参照。）とを含む。このため、従来の半導体装置の製造方法によれば、溝９２０の内部にパッシベーション用のガラス層９２６を形成した後半導体基体を切断することにより、高信頼性のメサ型半導体装置を製造することができる。
また、従来の半導体装置の製造方法は、半導体基体の第２主面側の表面から重金属を熱拡散させて半導体基体の内部にキャリアの再結合中心を形成する工程（図１６（ｃ）参照。）を含む。このため、従来の半導体装置の製造方法によれば、逆回復時間ｔｒｒが短くスイッチング特性に優れた半導体装置を製造することができる。
特開２００４−８７９５５号公報
ところで、パッシベーション用のガラス層に用いるガラス材料としては、（ａ）適正な温度で焼成できること、（ｂ）工程で使用する薬品に耐えること、（ｃ）優れた絶縁性を有すること、及び（ｄ）半導体装置の特性を悪くしないことという条件を満たす必要があることから、従来より「珪酸鉛を主成分としたガラス材料」が広く用いられている。
しかしながら、「珪酸鉛を主成分としたガラス材料」には環境負荷の大きい鉛が含まれており、近未来にはそのような「珪酸鉛を主成分としたガラス材料」の使用が禁止されていくことになると考えられる。
なお、このような事情は、メサ型の半導体装置を製造する半導体装置の製造方法の場合だけに存在するのではなく、プレーナ型の半導体装置を製造する半導体装置の製造方法をはじめｐｎ接合露出部を覆うようにパッシベーション用のガラス層を形成して高信頼性の半導体装置を製造する半導体装置の製造方法全般に存在する。
そこで、本発明は、上記した事情に鑑みてなされたもので、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することを可能とする、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を提供することを目的とする。
［１］本発明の半導体接合保護用ガラス組成物は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子におけるｐｎ接合を保護するガラス層を形成するための半導体接合保護用ガラス組成物であって、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まないことを特徴とする。
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
ＺｎＯ：３０ｍｏｌ％〜６０ｍｏｌ％
ＳｉＯ２：５ｍｏｌ％〜４５ｍｏｌ％
Ｂ２Ｏ３：５ｍｏｌ％〜３０ｍｏｌ％
Ａｌ２Ｏ３：５ｍｏｌ％〜１３ｍｏｌ％
アルカリ土類金属の酸化物：１ｍｏｌ％〜１０ｍｏｌ％
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
［２］本発明の半導体接合保護用ガラス組成物においては、前記ガラス原料がＢｉを実質的に含有しないことが好ましい。
［３］本発明の半導体接合保護用ガラス組成物においては、前記ガラス原料がＰを実質的に含有しないことが好ましい。
［４］本発明の半導体接合保護用ガラス組成物においては、前記ガラス原料がニッケル酸化物をさらに含有することを好ましい。
［５］本発明の半導体接合保護用ガラス組成物においては、前記ガラス原料がＺｒＯ２をさらに含有することが好ましい。
［６］本発明の半導体接合保護用ガラス組成物においては、前記ガラス層が、絶縁層を介して前記ｐｎ接合露出部を覆うように形成されてなるガラス層であることが好ましい。
［７］本発明の半導体接合保護用ガラス組成物においては、ガラス転移温度Ｔｇが５４０℃〜６８０℃の範囲内にあることが好ましい。
［８］本発明の半導体接合保護用ガラス組成物においては。５０℃〜５００℃の温度範囲における平均線膨張率が４．５×１０−６〜５．８×１０−６の範囲内にあることが好ましい。
［９］本発明の半導体接合保護用ガラス組成物においては、ＺｎＯの含有量が４０ｍｏｌ％〜５６ｍｏｌ％の範囲内にあり、ＳｉＯ２の含有量が８ｍｏｌ％〜２０ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が２０ｍｏｌ％〜３０ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が６ｍｏｌ％〜１０ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が２ｍｏｌ％〜５ｍｏｌ％の範囲内にあることが好ましい。
［１０］本発明の半導体接合保護用ガラス組成物においては、前記半導体素子がＳｉ製の半導体素子であることが好ましい。
［１１］本発明の半導体接合保護用ガラス組成物においては、前記半導体素子がファーストリカバリダイオードであることが好ましい。
［１２］本発明の半導体接合保護用ガラス組成物においては、前記半導体素子がＳｉＣ製の半導体素子であることが好ましい。
［１３］本発明の半導体接合保護用ガラス組成物においては、前記半導体素子がＧａＮ製の半導体素子であることが好ましい。
［１４］本発明の半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、前記ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法であって、前記第２工程においては、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする。
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
ＺｎＯ：３０ｍｏｌ％〜６０ｍｏｌ％
ＳｉＯ２：５ｍｏｌ％〜４５ｍｏｌ％
Ｂ２Ｏ３：５ｍｏｌ％〜３０ｍｏｌ％
Ａｌ２Ｏ３：５ｍｏｌ％〜１３ｍｏｌ％
アルカリ土類金属の酸化物：１ｍｏｌ％〜１０ｍｏｌ％
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
［１５］本発明の半導体装置の製造方法においては、前記第２工程は、前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことが好ましい。
［１６］本発明の半導体装置は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、前記ｐｎ接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、前記ガラス層は、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする。
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
ＺｎＯ：３０ｍｏｌ％〜６０ｍｏｌ％
ＳｉＯ２：５ｍｏｌ％〜４５ｍｏｌ％
Ｂ２Ｏ３：５ｍｏｌ％〜３０ｍｏｌ％
Ａｌ２Ｏ３：５ｍｏｌ％〜１３ｍｏｌ％
アルカリ土類金属の酸化物：１ｍｏｌ％〜１０ｍｏｌ％
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
［１７］本発明の半導体装置においては、前記ガラス層は、絶縁層を介して前記ｐｎ接合露出部を覆うように形成されてなることが好ましい。
本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、後述する実施例からも分かるように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成するようにしたことから、半導体接合保護用ガラス組成物のガラス転移温度Ｔｇが５４０℃〜６８０℃と低く、後述する実施例からも明らかなように、従来の「珪酸鉛を主成分としたガラス材料」よりも半導体接合保護用ガラス組成物からなる層を焼成する際の焼成温度を低くすることが可能となる（例えば６００℃〜７６０℃）。
その結果、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にキャリアの再結合中心がアニールされて減少するためにスイッチング特性が悪化し易い半導体装置（例えば逆回復時間ｔｒｒが長くなり易いファーストリカバリーダイオード）を製造する場合であっても、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にスイッチング特性が悪化し難くなり、スイッチング特性の優れた半導体装置を製造することが可能となる。
また、上記の結果、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にガラス層が結晶化し難くなり、逆方向リーク電流ＩＲの低い半導体装置を製造することが可能となる。この場合、半導体基体とガラス層との間に下地酸化膜を設けなくとも逆方向リーク電流ＩＲの低い半導体装置を安定して製造することが可能となる（後述する実施形態４及び実施例２〜６参照。）。
ところで、半導体接合保護用ガラス組成物として、フィラーを含む半導体接合保護用ガラス組成物を用いた場合には、ｐｎ接合を覆うように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが困難となる場合がある。すなわち、電気泳動法により半導体接合保護用ガラス組成物からなる層を形成する場合には、電気泳動の不均一により半導体接合保護用ガラス組成物からなる層を均一に形成することが困難となり、スピンコート法、スクリーン印刷法、ドクターブレード法により半導体接合保護用ガラス組成物からなる層を形成する場合には、粒径や比重などの違いにより半導体接合保護用ガラス組成物からなる層を均一に形成することが困難となる場合がある。
これに対して、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体接合保護用ガラス組成物として、フィラーを含まない半導体接合保護用ガラス組成物からなる層を用いたことから、ｐｎ接合を覆うように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
なお、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置において、少なくともある特定成分（ＺｎＯ、ＳｉＯ２等）を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。
また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置において、ある特定元素（Ｐｂ、Ａｓ等）を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分のガラス原料中に不純物として上記ある特定元素が混入したガラス組成物を排除するものではない。
また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置において、ある特定元素（Ｐｂ、Ａｓ等）を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物等を含有しないことをいう。
ここで、Ｐｂを実質的に含有しないこととしたのは、本発明の目的が「鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することを可能とする」ことにあるからである。
また、Ａｓと、Ｓｂとを実質的に含有しないこととしたのは、これらの成分は毒性を有するため、これらの成分の使用を制限する動きが広がりつつあるからである。
また、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないこととしたのは、これらの成分を含有する場合には平均線膨張率や焼成温度の点では有利なのではあるが、絶縁性が低下する場合があるからである。
実施形態４に係る半導体装置の製造方法を説明するために示す図である。 実施形態４に係る半導体装置の製造方法を説明するために示す図である。 実施形態５に係る半導体装置の製造方法を説明するために示す図である。 実施形態５に係る半導体装置の製造方法を説明するために示す図である。 実施形態６に係る半導体装置の製造方法を説明するために示す図である。 実施形態６に係る半導体装置の製造方法を説明するために示す図である。 実施形態７に係る半導体装置の製造方法を説明するために示す図である。 実施形態７に係る半導体装置の製造方法を説明するために示す図である。 実施形態７に係る半導体装置の製造方法を説明するために示す図である。 実施形態７に係る半導体装置の製造方法を説明するために示す図である。 実施例の条件及び結果を示す図表である。 予備評価においてガラス層１２６の内部に発生する泡ｂを説明するために示す図である。 本評価においてガラス層１２６の内部に発生する泡ｂを説明するために示す写真である。 実施例３に係る半導体接合保護用ガラス組成物を用いて作製した半導体装置における逆方向電流を示す図である。 逆回復時間ｔｒｒの測定方法を説明するために示す図である。 従来の半導体装置の製造方法を説明するために示す図である。 従来の半導体装置の製造方法を説明するために示す図である。
以下、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置について、図に示す実施の形態に基づいて説明する。
［実施形態１］
実施形態１は、半導体接合保護用ガラス組成物に係る実施形態である。特に、後述する実施例３〜６に係る半導体接合保護用ガラス組成物を含む実施形態である。
実施形態１に係る半導体接合保護用ガラス組成物は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子におけるｐｎ接合を保護するガラス層を形成するための半導体接合保護用ガラス組成物であって、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物と、ＺｒＯ２と、ニッケル酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まないものである。
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
ＺｎＯ：３０ｍｏｌ％〜６０ｍｏｌ％
ＳｉＯ２：５ｍｏｌ％〜４５ｍｏｌ％
Ｂ２Ｏ３：５ｍｏｌ％〜３０ｍｏｌ％
Ａｌ２Ｏ３：５ｍｏｌ％〜１３ｍｏｌ％
アルカリ土類金属の酸化物：１ｍｏｌ％〜１０ｍｏｌ％
ＺｒＯ２：０．１ｍｏｌ％〜３．０ｍｏｌ％
ニッケル酸化物：０．０１ｍｏｌ％〜２．０ｍｏｌ％
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
実施形態１に係る半導体接合保護用ガラス組成物においては、ガラス原料は、アルカリ土類金属の酸化物として、ＢａＯ、ＣａＯ及びＭｇＯのうちすべてを含有するものであってもよいし、ＢａＯ、ＣａＯ及びＭｇＯのうち２つ（例えばＢａＯ及びＣａＯ）を含有するものであってもよい。
実施形態１に係る半導体接合保護用ガラス組成物においては、ガラス原料がＢｉ及びＰを実質的に含有しないものであることが好ましい。
実施形態１に係る半導体接合保護用ガラス組成物は、ガラス転移温度Ｔｇが５４０℃〜６８０℃の範囲内にある。また、実施形態１に係る半導体接合保護用ガラス組成物は、５０℃〜５００℃の温度範囲における平均線膨張率が４．５×１０−６〜５．８×１０−６の範囲内にある。
実施形態１に係る半導体接合保護用ガラス組成物によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
また、実施形態１に係る半導体接合保護用ガラス組成物によれば、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを上記の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなる半導体接合保護用ガラス組成物であることから、ガラス転移温度Ｔｇが５４０℃〜６８０℃と低く、後述する実施例からも明らかなように、従来の「珪酸鉛を主成分としたガラス材料」よりも半導体接合保護用ガラス組成物からなる層を焼成する際の焼成温度を低くすることが可能となる（例えば６００℃〜７６０℃）。
その結果、実施形態１に係る半導体接合保護用ガラス組成物によれば、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にキャリアの再結合中心がアニールされて減少するためにスイッチング特性が悪化し易い半導体装置（例えば逆回復時間ｔｒｒが長くなり易いファーストリカバリーダイオード）を製造する場合であっても、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にスイッチング特性が悪化し難くなり、スイッチング特性の優れた半導体装置を製造することが可能となる。
また、上記の結果、実施形態１に係る半導体接合保護用ガラス組成物によれば、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にガラス層が結晶化し難くなり、逆方向リーク電流ＩＲの低い半導体装置を製造することが可能となる。従って、半導体基体とガラス層との間に下地酸化膜を設けなくとも逆方向リーク電流ＩＲの低い半導体装置を安定して製造することが可能となる（後述する実施形態４及び実施例３〜６参照。）。
また、実施形態１に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物として、フィラーを含まない半導体接合保護用ガラス組成物からなる層を用いたことから、ｐｎ接合を覆うように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
なお、実施形態１に係る半導体接合保護用ガラス組成物のなかでも、後述する実施例３、４及び６の半導体接合保護用ガラス組成物を含む半導体接合保護用ガラス組成物、すなわち、ＺｎＯの含有量が４０ｍｏｌ％〜５６ｍｏｌ％の範囲内にあり、ＳｉＯ２の含有量が８ｍｏｌ％〜２０ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が２０ｍｏｌ％〜３０ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が６ｍｏｌ％〜１０ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が２ｍｏｌ％〜５ｍｏｌ％の範囲内にある半導体接合保護用ガラス組成物によれば、ガラス転移温度Ｔｇが５４０℃〜６２０℃とより一層低くなり、後述する実施例からも明らかなように、従来の「珪酸鉛を主成分としたガラス材料」よりも半導体接合保護用ガラス組成物からなる層を焼成する際の焼成温度をより一層低くすることが可能となる（例えば６００℃〜７３０℃）。
また、実施形態１に係る半導体接合保護用ガラス組成物によれば、５０℃〜５００℃の温度範囲における平均線膨張率を半導体材料（Ｓｉ、ＳｉＣ、ＧａＮ）の線膨張率（Ｓｉ：３．７×１０−６、ＳｉＣ：４．４×１０−６、ＧａＮ：５．６×１０−６）に近い値（例えば４．８×１０−６〜５．８×１０−６）にすることができる。このため、工程中におけるウェーハの反りが小さくなることから、薄型ウェーハを使用して順方向特性に優れた半導体装置を製造することが可能となり、また、ガラス層の厚さを厚くして逆方向特性に優れた半導体装置を製造することが可能となる。
ここで、ＺｎＯの含有量を３０ｍｏｌ％〜６０ｍｏｌ％の範囲内としたのは、ＺｎＯの含有量が３０ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＺｎＯの含有量が６０ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があり、さらには、ガラス化の過程で結晶化し易くなる傾向にあるからである。
また、ＳｉＯ２の含有量を５ｍｏｌ％〜４５ｍｏｌ％の範囲内としたのは、ＳｉＯ２の含有量が５ｍｏｌ％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、ＳｉＯ２の含有量が４５ｍｏｌ％を超える場合には、焼成温度が高くなる傾向にあるからである。
また、Ｂ２Ｏ３の含有量を５ｍｏｌ％〜３０ｍｏｌ％の範囲内としたのは、Ｂ２Ｏ３の含有量が５ｍｏｌ％未満である場合には、焼成温度が高くなる傾向があるからであり、Ｂ２Ｏ３の含有量が３０ｍｏｌ％を超える場合には、平均線膨張率が高くなる傾向にあるからである。
また、Ａｌ２Ｏ３の含有量を５ｍｏｌ％〜１３ｍｏｌ％の範囲内としたのは、Ａｌ２Ｏ３の含有量が５ｍｏｌ％未満である場合には、ガラス化の過程で結晶化し易くなる傾向にあるからであり、Ａｌ２Ｏ３の含有量が１３ｍｏｌ％を超える場合には、絶縁性が低下する傾向にあるからである。
また、アルカリ土類金属の酸化物の含有量を１ｍｏｌ％〜１０ｍｏｌ％の範囲内としたのは、アルカリ土類金属の酸化物の含有量が１ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、アルカリ土類金属の酸化物の含有量が１０ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
なお、ここで、アルカリ土類金属酸化物として、少なくとも２つのアルカリ土類金属酸化物を含有させたのは、混合アルカリ効果（異なる原子半径を有する原子を複数含有することによりガラス化し易くなる効果）により焼成温度を低くできるからである。
なお、ＺｒＯ２の含有量を０．１ｍｏｌ％〜３．０ｍｏｌ％の範囲内としたのは、ＺｒＯ２の含有量が０．１ｍｏｌ％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、ＺｒＯ２の含有量が３．０ｍｏｌ％を超える場合には、ガラスの溶融温度が高くなるからである。
また、ニッケル酸化物の含有量を０．０１ｍｏｌ％〜２．０ｍｏｌ％の範囲内としたのは、ニッケル酸化物の含有量が０．０１ｍｏｌ％未満である場合には、「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基板との境界面から発生することのある泡の発生を抑制することが困難となる場合があるからであり、ニッケル酸化物の含有量が２．０ｍｏｌ％を超える場合には、ガラス化の過程で結晶化し易くなる傾向にあるからである。
実施形態１に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるようにガラス原料（ＺｎＯ、ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＢａＣＯ３、ＣａＣＯ３、ＭｇＯ、ＺｒＯ２及びＮｉＯを調合し、混合機でよく攪拌した後、その混合したガラス原料を白金ルツボに入れ、電気炉中で所定温度（例えば１２５０℃〜１３５０℃）・所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミル等で所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
実施形態１に係る半導体接合保護用ガラス組成物は、Ｓｉ製の半導体素子、ＳｉＣ製の半導体素子又はＧａＮ製の半導体素子のいずれの半導体素子にも好適に用いることができる。
実施形態１に係る半導体接合保護用ガラス組成物は、特に、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にキャリアの再結合中心がアニールされて減少するためにスイッチング特性が悪化し易い半導体装置（例えば逆回復時間ｔｒｒが長くなり易いファーストリカバリーダイオード）に好適に用いることができる。
また、実施形態１に係る半導体接合保護用ガラス組成物は、５０℃〜５００℃の温度範囲における平均線膨張率が４．５×１０−６〜５．８×１０−６の範囲内にあることから、平均線膨張率の比較的高いＳｉＣ製の半導体素子（ＳｉＣの線膨張率：４．４×１０−６）又はＧａＮ製の半導体素子（ＧａＮの線膨張率：５．６×１０−６）にも好適に用いることができる。
［実施形態２］
実施形態２は、半導体接合保護用ガラス組成物に係る実施形態である。特に、後述する実施例１に係る半導体接合保護用ガラス組成物を含む実施形態である。
実施形態２に係る半導体接合保護用ガラス組成物は、基本的には実施形態１に係る半導体接合保護用ガラス組成物と同様の成分を含有するが、ニッケル酸化物を含有しない点で実施形態１に係る半導体接合保護用ガラス組成物とは異なる。すなわち、実施形態２に係る半導体接合保護用ガラス組成物は、基本的には実施形態１に係る半導体接合保護用ガラス組成物と同様の成分を含有するが、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物と、ＺｒＯ２とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まないものである。
実施形態２に係る半導体接合保護用ガラス組成物においては、ＺｎＯの含有量、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、アルカリ土類金属の酸化物の含有量及びＺｒＯ２の含有量は、実施形態１に係る半導体接合保護用ガラス組成物の場合と同じである。
また、実施形態２に係る半導体接合保護用ガラス組成物は、実施形態１に係る半導体接合保護用ガラス組成物の場合とほぼ同様に、ガラス転移温度Ｔｇが５４０℃〜６８０℃の範囲内にあり、５０℃〜５００℃の温度範囲における平均線膨張率が４．５×１０−６〜５．８×１０−６の範囲内にある。
このように実施形態２に係る半導体接合保護用ガラス組成物は、ニッケル酸化物を含有しない点で、実施形態１に係る半導体接合保護用ガラス組成物と異なるが、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
また、実施形態２に係る半導体接合保護用ガラス組成物は、ＺｎＯの含有量、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、アルカリ土類金属の酸化物の含有量及びＺｒＯ２の含有量が、実施形態１に係る半導体接合保護用ガラス組成物の場合と同じであることから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、ガラス転移温度Ｔｇが５４０℃〜６８０℃と低く、後述する実施例からも明らかなように、従来の「珪酸鉛を主成分としたガラス材料」よりも半導体接合保護用ガラス組成物からなる層を焼成する際の焼成温度を低くすることが可能となる（例えば６００℃〜７６０℃）。
その結果、実施形態２に係る半導体接合保護用ガラス組成物によれば、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にキャリアの再結合中心がアニールされて減少するためにスイッチング特性が悪化し易い半導体装置（例えば逆回復時間ｔｒｒが長くなり易いファーストリカバリーダイオード）を製造する場合であっても、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にスイッチング特性が悪化し難くなり、スイッチング特性の優れた半導体装置を製造することが可能となる。
また、その結果、実施形態２に係る半導体接合保護用ガラス組成物によれば、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にガラス層が結晶化し難くなり、逆方向リーク電流ＩＲの低い半導体装置を製造することが可能となる（後述する実施形態４及び５参照。）。
また、実施形態２に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物として、フィラーを含まない半導体接合保護用ガラス組成物からなる層を用いたことから、ｐｎ接合を覆うように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
なお、実施形態２に係る半導体接合保護用ガラス組成物は、ニッケル酸化物を含有しない点以外の点においては実施形態１に係る半導体接合保護用ガラス組成物と同様の構成を有するため、実施形態１に係る半導体接合保護用ガラス組成物が有する効果のうち該当する効果を有する。
なお、ＺｎＯの含有量、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、アルカリ土類金属の酸化物の含有量及びＺｒＯ２の含有量を上記した範囲内にしたのは、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様の理由による。
また、ニッケル酸化物を含有しないこととしたのは、ニッケル酸化物を含有しない場合であっても、「半導体接合保護用ガラス組成物からなる層」を焼成する過程でシリコン基板との境界面から発生することがある泡の発生を抑制することができる場合があるからである。
実施形態２に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるようにガラス原料（ＺｎＯ、ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＢａＣＯ３、ＣａＣＯ３、ＭｇＯ及びＺｒＯ２）を調合し、混合機でよく攪拌した後、その混合したガラス原料を白金ルツボに入れ、電気炉中で所定温度（例えば１２５０℃〜１３５０℃）・所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミル等で所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
実施形態２に係る半導体接合保護用ガラス組成物は、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、Ｓｉ製の半導体素子、ＳｉＣ製の半導体素子又はＧａＮ製の半導体素子のいずれの半導体素子にも好適に用いることができる。
［実施形態３］
実施形態３は、半導体接合保護用ガラス組成物に係る実施形態である。
実施形態３に係る半導体接合保護用ガラス組成物は、基本的には実施形態１に係る半導体接合保護用ガラス組成物と同様の成分を含有するが、ＺｒＯ２を含有しない点で実施形態１に係る半導体接合保護用ガラス組成物とは異なる。すなわち、実施形態３に係る半導体接合保護用ガラス組成物は、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物と、ニッケル酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まないものである。
実施形態３に係る半導体接合保護用ガラス組成物においては、ＺｎＯの含有量、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量は、実施形態１に係る半導体接合保護用ガラス組成物の場合と同じである。
また、実施形態３に係る半導体接合保護用ガラス組成物は、実施形態１に係る半導体接合保護用ガラス組成物の場合とほぼ同様に、ガラス転移温度Ｔｇが５４０℃〜６８０℃の範囲内にあり、５０℃〜５００℃の温度範囲における平均線膨張率が４．５×１０−６〜５．８×１０−６の範囲内にある。
このように実施形態３に係る半導体接合保護用ガラス組成物は、ＺｒＯ２を含有しない点で、実施形態１に係る半導体接合保護用ガラス組成物と異なるが、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
また、実施形態３に係る半導体接合保護用ガラス組成物は、ＺｎＯの含有量、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量が、実施形態１に係る半導体接合保護用ガラス組成物の場合と同じであることから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、ガラス転移温度Ｔｇが５４０℃〜６８０℃と低く、後述する実施例からも明らかなように、従来の「珪酸鉛を主成分としたガラス材料」よりも半導体接合保護用ガラス組成物からなる層を焼成する際の焼成温度を低くすることが可能となる（例えば６００℃〜７６０℃）。
その結果、実施形態３に係る半導体接合保護用ガラス組成物によれば、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にキャリアの再結合中心がアニールされて減少するためにスイッチング特性が悪化し易い半導体装置（例えば逆回復時間ｔｒｒが長くなり易いファーストリカバリーダイオード）を製造する場合であっても、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にスイッチング特性が悪化し難くなり、スイッチング特性の優れた半導体装置を製造することが可能となる。
また、上記の場合、実施形態３に係る半導体接合保護用ガラス組成物によれば、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、半導体素子の製造過程（半導体接合保護用ガラス組成物を焼成する工程）中にガラス層が結晶化し難くなり、逆方向リーク電流ＩＲの低い半導体装置を製造することが可能となる。この場合、半導体基体とガラス層との間に下地酸化膜を設けなくとも逆方向リーク電流ＩＲの低い半導体装置を安定して製造することが可能となる（後述する実施形態４及び実施例２参照。）。
また、実施形態３に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物として、フィラーを含まない半導体接合保護用ガラス組成物からなる層を用いたことから、ｐｎ接合を覆うように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
なお、実施形態３に係る半導体接合保護用ガラス組成物は、ＺｒＯ２を含有しない点以外の点においては実施形態１に係る半導体接合保護用ガラス組成物と同様の構成を有するため、実施形態１に係る半導体接合保護用ガラス組成物が有する効果のうち該当する効果を有する。
なお、ＺｎＯの含有量、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量を上記した範囲内にしたのは、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様の理由による。
また、ＺｒＯ２を含有しないこととしたのは、ＺｒＯ２を含有しない場合であっても、十分に優れた耐薬品性を示す場合があるからである。
実施形態３に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるようにガラス原料（ＺｎＯ、ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＢａＣＯ３、ＣａＣＯ３、ＭｇＯ及びＮｉＯ）を調合し、混合機でよく攪拌した後、その混合したガラス原料を白金ルツボに入れ、電気炉中で所定温度（例えば１２５０℃〜１３５０℃）・所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミル等で所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
実施形態３に係る半導体接合保護用ガラス組成物は、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、Ｓｉ製の半導体素子、ＳｉＣ製の半導体素子又はＧａＮ製の半導体素子のいずれの半導体素子にも好適に用いることができる。
［実施形態４］
実施形態４は、半導体装置の製造方法に係る実施形態である。
実施形態４に係る半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、半導体基体の第１主面側の表面からｐｎ接合を超える深さの溝を形成することにより、溝の内部にｐｎ接合露出部を形成する工程とを含み、第２工程は、溝の内部におけるｐｎ接合露出部を直接覆うようにガラス層を形成する工程を含む。
図１及び図２は、実施形態４に係る半導体装置の製造方法を説明するために示す図である。図１（ａ）〜図１（ｄ）及び図２（ａ）〜図２（ｄ）は各工程図である。
実施形態４に係る半導体装置の製造方法は、図１及び図２に示すように、「半導体基体形成工程」、「溝形成工程」、「重金属拡散工程」、「ガラス層形成工程」、「ガラス保護膜形成工程」、「酸化膜除去工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、実施形態４に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
まず、ｎ−型半導体層（ｎ−型シリコン基板）１１０の第２主面側の表面からのｎ型不純物の拡散によりｎ＋型半導体層１１４を形成し、第１主面側の表面からのｐ型不純物の拡散によりｐ＋型半導体層１１２を形成して主面に平行なｐｎ接合が形成された半導体基体を形成する。なお、ｎ＋型半導体層（ｎ＋型シリコン基板）にｎ−型半導体層（ｎ−型エピタキシャル層）を形成した後、当該ｎ−型半導体層（ｎ−型エピタキシャル層）の表面からのｐ型不純物の拡散によりｐ＋型半導体層を形成して主面に平行なｐｎ接合が形成された半導体基体を形成してもよい。その後、熱酸化によりｐ＋型半導体層１１２及びｎ＋型半導体層１１４の表面に酸化膜１１６，１１８を形成する（図１（ａ）参照。）。
（ｂ）溝形成工程
次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の第１主面側の表面からｐｎ接合を超える深さの溝（この場合、ｎ−型半導体層１１０とｎ＋型半導体層１１４との境界面を超える深さの溝）１２０を形成する（図１（ｂ）参照。）。このとき、溝の内面にｐｎ接合露出部Ａが形成される。
（ｃ）重金属拡散工程
次に、半導体基体の第２主面側の表面から酸化膜１１８を除去した後、当該半導体基体の第２主面側の表面に、重金属（例えばＰｔ）をスパッタ法により形成したり、重金属（例えばＰｔ）を溶液にしてスピンオンする等の方法により塗布したりして、半導体基体の第２主面側の表面に、重金属拡散源となる層１２２を形成する。その後、所定の温度で重金属を熱拡散させて半導体基体の内部にキャリアの再結合中心を形成する（図１（ｃ）参照。）。なお、重金属拡散工程は、上記した溝形成工程の前に実施してもよい。
（ｄ）ガラス層形成工程
次に、重金属拡散源となる層１２２を除去した後、溝１２０の表面に、電気泳動法により溝１２０の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２６を形成する（図１（ｄ）参照。）。従って、溝１２０の内部におけるｐｎ接合露出部Ａはガラス層１２６により直接覆われた状態となる。なお、半導体接合保護用ガラス組成物からなる層を焼成する際には、半導体基体の第２主面側に酸化膜１２４が形成される。
（ｅ）ガラス保護膜形成工程
次に、ガラス層１２６の表面を覆うようにガラス保護膜（例えばピッチ系ワックス類からなるガラス保護膜）１２８を形成する（図２（ａ）参照。）。これにより、後述する電極形成工程において、ガラス層１２６がＮｉめっき液に接触しなくなる。
（ｆ）酸化膜除去工程
次に、ガラス保護膜１２８をマスクとして酸化膜１１６のエッチングを行い、電極形成領域１３０における酸化膜１１６及び半導体基板の第２主面側の表面に形成されていた酸化膜１２４を除去する（図２（ｂ）参照。）。
（ｇ）電極形成工程
次に、半導体基体にＮｉめっきを行い、半導体基体の第１主面側の表面における電極形成領域１３０にアノード電極１３２を形成するとともに、半導体基体の第２主面側の表面にカソード電極１３４を形成する（図２（ｃ）参照。）。なお、Ｎｉめっきに代えて蒸着、スパッタ等の気相法によりアノード電極及びカソード電極を形成してもよい。
（ｈ）半導体基体切断工程
次に、ダイシング等により、ガラス層１２６の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）１００を作製する（図２（ｄ）参照。）。
以上のようにして、高信頼性のメサ型半導体装置であって、かつ、スイッチング特性に優れ、逆方向リーク電流ＩＲの低い半導体装置（実施形態４に係る半導体装置）１００を製造することができる。
［実施形態５］
実施形態５は、半導体装置の製造方法に係る実施形態である。
実施形態５に係る半導体装置の製造方法は、実施形態４に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態４に係る半導体装置の製造方法の場合とは異なり、絶縁層を介してｐｎ接合露出部を覆うようにガラス層を形成することとしている。
図３及び図４は、実施形態５に係る半導体装置の製造方法を説明するために示す図である。図３（ａ）〜図３（ｄ）及び図４（ａ）〜図４（ｄ）は各工程図である。
実施形態５に係る半導体装置の製造方法は、図３及び図４に示すように、「半導体基体形成工程」、「溝形成工程」、「絶縁層形成工程」、「重金属拡散工程」、「ガラス層形成工程」、「ガラス保護膜形成工程」、「酸化膜除去工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、実施形態５に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
まず、ｎ−型半導体層（ｎ−型シリコン基板）１１０の第２主面側の表面からのｎ型不純物の拡散によりｎ＋型半導体層１１４を形成し、第１主面側の表面からのｐ型不純物の拡散によりｐ＋型半導体層１１２を形成して主面に平行なｐｎ接合が形成された半導体基体を形成する。なお、ｎ＋型半導体層（ｎ＋型シリコン基板）にｎ−型半導体層（ｎ−型エピタキシャル層）を形成した後、当該ｎ−型半導体層（ｎ−型エピタキシャル層）の表面からのｐ型不純物の拡散によりｐ＋型半導体層を形成して主面に平行なｐｎ接合が形成された半導体基体を形成してもよい。その後、熱酸化によりｐ＋型半導体層１１２及びｎ＋型半導体層１１４の表面に酸化膜１１６，１１８を形成する。
（ｂ）溝形成工程
次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の第１主面側の表面からｐｎ接合を超える深さの溝（この場合、ｎ−型半導体層１１０とｎ＋型半導体層１１４との境界面を超える深さの溝）１２０を形成する（図３（ａ）参照。）。このとき、溝の内面にｐｎ接合露出部Ａが形成される。
（ｃ）絶縁層形成工程
次に、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、溝１２０の内面にシリコン酸化膜からなる絶縁層１３６を形成する（図３（ｂ）参照。）。絶縁層の厚さは、５ｎｍから６０ｎｍの範囲内（例えば２０ｎｍ）とする。絶縁層の形成は、半導体基板を拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。絶縁層１３６の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層１３６の厚さが６０ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
（ｄ）重金属拡散工程
次に、半導体基体の第２主面側の表面から酸化膜１１８を除去した後、当該半導体基体の第２主面側の表面に、重金属（例えばＰｔ）をスパッタ法により形成したり、重金属（例えばＰｔ）を溶液にしてスピンオンする等の方法により塗布したりして、半導体基体の第２主面側の表面に、重金属拡散源となる層１２２を形成する。その後、所定の温度で重金属を熱拡散させて半導体基体の内部にキャリアの再結合中心を形成する（図３（ｃ）参照。）。なお、重金属拡散工程は、上記した絶縁層形成工程又は溝形成工程の前に実施してもよい。
（ｅ）ガラス層形成工程
次に、重金属拡散源となる層１２２を除去した後、溝１２０の表面に、電気泳動法により溝１２０の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２６を形成する（図３（ｄ）参照。）。従って、溝１２０の内部におけるｐｎ接合露出部Ａは絶縁層１３６を介してガラス層１２６により覆われた状態となる。なお、半導体接合保護用ガラス組成物からなる層を焼成する際には、半導体基体の第２主面側に酸化膜１２４が形成される。
（ｆ）ガラス保護膜形成工程
次に、ガラス層１２６の表面を覆うようにガラス保護膜（例えばピッチ系ワックス類からなるガラス保護膜）１２８を形成する（図４（ａ）参照。）。これにより、後述する電極形成工程において、ガラス層１２６がＮｉめっき液に接触しなくなる。
（ｇ）酸化膜除去工程
次に、ガラス保護膜１２８をマスクとして酸化膜１１６のエッチングを行い、電極形成領域１３０における酸化膜１１６及び半導体基板の第２主面側の表面に形成されていた酸化膜１２４を除去する（図４（ｂ）参照。）。
（ｈ）電極形成工程
次に、半導体基体にＮｉめっきを行い、半導体基体の第１主面側の表面における電極形成領域１３０にアノード電極１３２を形成するとともに、半導体基体の第２主面側の表面にカソード電極１３４を形成する（図４（ｃ）参照。）。なお、Ｎｉめっきに代えて蒸着、スパッタ等の気相法によりアノード電極及びカソード電極を形成してもよい。
（ｉ）半導体基体切断工程
次に、ダイシング等により、ガラス層１２６の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）１０２を作製する（図４（ｄ）参照。）。
以上のようにして、高信頼性のメサ型半導体装置であって、かつ、スイッチング特性に優れ、逆方向リーク電流ＩＲの低い半導体装置（実施形態５に係る半導体装置）１０２を製造することができる。
［実施形態６］
実施形態６は、半導体装置の製造方法に係る実施形態である。
実施形態６に係る半導体装置の製造方法は、実施形態４に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。但し、実施形態４に係る半導体装置の製造方法の場合とは異なり、第１工程は、半導体基体の表面にｐｎ接合露出部を形成する工程を含み、第２工程は、半導体基体の表面におけるｐｎ接合露出部を覆うようにガラス層を形成する工程とを含む。
図５及び図６は、実施形態６に係る半導体装置の製造方法を説明するために示す図である。図５（ａ）〜図５（ｄ）及び図６（ａ）〜図６（ｃ）は各工程図である。
実施形態６に係る半導体装置の製造方法は、図５及び図６に示すように、「半導体基体準備工程」、「ｐ＋型半導体層形成工程」、「ｎ＋型半導体層形成工程」、「重金属拡散工程」、「ガラス層形成工程」、「ガラス層エッチング工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態６に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体準備工程
まず、ｎ＋型半導体層（ｎ＋型シリコン基板）２１０上にｎ−型半導体層（ｎ−型エピタキシャル層）２１２が積層された半導体基体を準備する（図５（ａ）参照。）。
（ｂ）ｐ＋型半導体層形成工程
次に、マスクＭ１を形成した後、当該マスクＭ１を介してｎ−型半導体層２１２の表面における所定領域にイオン注入法によりｐ型不純物（例えばボロンイオン）を導入する。その後、熱拡散することにより、ｐ＋型半導体層２１４を形成する（図５（ｂ）参照。）。
（ｃ）ｎ＋型半導体層形成工程
次に、マスクＭ１を除去するとともにマスクＭ２を形成した後、当該マスクＭ２を介してｎ−型半導体層２１２の表面における所定領域にイオン注入法によりｎ型不純物（例えばヒ素イオン）を導入する。その後、熱拡散することにより、ｎ＋型半導体層２１６を形成する（図５（ｃ）参照。）。
（ｄ）重金属拡散工程
次に、マスクＭ２を除去した後、当該半導体基体の第２主面側の表面に、重金属（例えばＰｔ）をスパッタ法により形成したり、重金属（例えばＰｔ）を溶液にしてスピンオンする等の方法により塗布したりして、半導体基体の第２主面側の表面に、重金属拡散源となる層２１８を形成する。その後、所定の温度で重金属を熱拡散させて半導体基体の内部にキャリアの再結合中心を形成する（図５（ｄ）参照。）。
（ｅ）ガラス層形成工程
次に、重金属拡散源となる層２１８を除去した後、ｎ−型半導体層２１２の表面に、実施形態１に係る半導体接合保護用ガラス組成物と有機バインダを混合して得られるペースト用いてスピンコート法により半導体接合保護用ガラス組成物からなる層を形成し、その後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層２２０を形成する（図６（ａ）参照。）。
（ｆ）ガラス層エッチング工程
次に、ガラス層２２０の表面における所定領域にマスクＭ３を形成した後、ガラス層のエッチングを行う（図６（ｂ）参照。）。これにより、ｎ−型半導体層２１２の表面における所定領域にガラス層２２０が形成されることとなる。
（ｇ）電極形成工程
次に、マスクＭ３を除去した後、半導体基体の表面におけるガラス層２２０で囲まれた領域にアノード電極２２２を形成するとともに、半導体基体の裏面にカソード電極２２４を形成する（図６（ｃ）参照。）。
（ｈ）半導体基体切断工程
次に、ダイシング等により、半導体基体を切断して半導体基体をチップ化して、半導体装置（プレーナ型のｐｎダイオード）２００を製造する（図示せず。）。
以上のようにして、高信頼性のプレーナ型半導体装置（実施形態６に係る半導体装置）２００を製造することができる。
［実施形態７］
実施形態７は、半導体装置の製造方法に係る実施形態である。
実施形態７に係る半導体装置の製造方法は、実施形態６に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。但し、実施形態６に係る半導体装置の製造方法の場合とは異なり、半導体基体として、Ｓｉ製の半導体基体の代わりにＳｉＣ製の半導体基体を用いる。
図７〜１０は、実施形態７に係る半導体装置の製造方法を説明するために示す図である。図７（ａ）〜図７（ｃ）、図８（ａ）〜図８（ｃ）、図９（ａ）〜図９（ｃ）及び図１０（ａ）〜図１０（ｃ）は各工程図である。
実施形態７に係る半導体装置の製造方法は、図７〜図１０に示すように、「半導体基体準備工程」、「ガードリング層形成工程」、「不純物活性化工程」、「裏面Ｎｉオーミック層形成工程」、「ガラス層形成工程」、「ガラス層エッチング工程」、「バリアメタル層及びアノード電極層形成工程」、「カソード電極層形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態７に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体準備工程
ｎ＋型半導体層（ｎ＋型の炭化珪素単結晶基板）３１２（厚さ：４００μｍ、不純物（窒素）濃度：１×１０１９ｃｍ−３）と、ｎ＋型半導体層３１２の上面に形成された炭化硅素からなるｎ−型半導体層（ｎ−型のエピタキシャル層／ドリフト層）３１４（厚さ：５μｍ、不純物（窒素）濃度：５×１０１５ｃｍ−３）を備える半導体基体３１０を準備する（図７（ａ）参照。）。
（ｂ）ガードリング層形成工程
次に、半導体基体３１０の表面を清浄化した後、ｎ−型半導体層３１４の表面に、ガードリング層３１６に対応する部分に開口を有する酸化硅素マスクＭ４を形成する。その後、当該酸化硅素マスクＭ４を介して、ｎ−型半導体層３１４の所定部位にｐ型不純物としてのアルミニウムイオンを打ち込んでｐ型不純物導入層３１５（深さ：０．７μｍ、ｐ型不純物濃度：１×１０１７ｃｍ−３）を形成する（図７（ｂ）参照。）。アルミニウムイオンの打ち込みは、ｎ−型半導体層３１４の表面に異なるエネルギー（３０ｋｅｖ、６０ｋｅｖ、・・・、７００ｋｅｖ。）でもってアルミニウムイオンを多段に打ち込むことにより行う。なお、ガードリング層形成工程においては、マスクＭ４の開口に薄い酸化硅素膜などが存在する条件下でアルミニウムイオンの打ち込みを行ってもよい。
（ｃ）不純物活性化焼鈍工程
次に、マスクＭ４を除去した後、半導体基体３１０の表面（第１主面）及び裏面（第２主面）に保護レジスト層Ｍ５を形成した後（図７（ｃ）参照。）、半導体基体３１０を１６００℃以上の温度に加熱することによりｐ型不純物の活性化を行い、その後、この工程で表面の荒れた半導体基体３１０の表面及び裏面（図８（ａ）参照。）を酸素雰囲気の下１０００℃以上の温度で犠牲酸化して犠牲酸化膜３１８を形成する（図８（ｂ）参照。）。
（ｄ）裏面Ｎｉオーミック層形成工程
次に、半導体基体３１０の裏面の犠牲酸化膜３１８を除去した後、半導体基体３１０の裏面にニッケル層（厚さ：５０ｎｍ）を形成し、その後、半導体基体３１０を９５０℃の温度でアニールすることにより、半導体基体３１０の裏面にＮｉオーミック層３２０を形成する（図８（ｃ）参照）。
（ｅ）ガラス層形成工程
次に、半導体基体３１０の表面の犠牲酸化膜３１８を除去した後（図９（ａ）参照。）、半導体基体３１０の表面に、実施形態１に係る半導体接合保護用ガラス組成物と有機バインダを混合して得られるペースト用いてスピンコート法により半導体接合保護用ガラス組成物からなる層を形成し、その後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層３２２を形成する（図９（ｂ）参照。）。
（ｆ）ガラス層エッチング工程
次に、ガラス層３２２の表面にマスクＭ６を形成した後、ガラス層３２２のエッチングを行う（図９（ｃ）参照。）。これにより、半導体基体３１０の表面における所定領域にガラス層３２２が形成されることとなる（図１０（ａ）参照。）。
（ｇ）バリアメタル層及びアノード電極層形成工程
その後、半導体基体３１０の表面に、バリアメタルとしてのチタン層（１００ｎｍ）及び表面電極としてのアルミニウム層（２０００ｎｍ）を順次蒸着により形成した後、エッチングを行って、バリアメタル層３２４及びアノード電極層３２６を形成する（図１０（ｂ）参照）。）。
（ｈ）カソード電極層形成工程
その後、半導体基体３１０の裏面にチタン層、ニッケル層及び銀層が積層された積層膜からなるカソード電極層３２８を形成する。
（ｉ）半導体基体切断工程
その後、ダイシング等により、半導体基体を切断して半導体基体をチップ化して、半導体装置（プレーナ型のショットキーバリアダイオード）３００を製造する（図１０（ｃ）参照。）。
以上のようにして、高信頼性のプレーナ型半導体装置（実施形態７に係る半導体装置）３００を製造することができる。
［実施例］
１．試料の調整
図１１は、実施例の条件及び結果を示す図表である。実施例１〜６及び比較例１〜２に示す組成比（図１１参照。）になるようにガラス原料を調合し、混合機でよく攪拌した後、その混合したガラス原料を白金ルツボに入れ、電気炉中で所定温度（実施例１〜６:１２５０℃〜１３５０℃、比較例１及び２：１５００℃〜１５５０℃）・２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が５μｍとなるまで粉砕して、粉末状のガラス組成物を得た。
なお、実施例において使用したガラス原料は、ＺｎＯ、ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＢａＣＯ３、ＣａＣＯ３、ＭｇＯ、ＺｒＯ２、ＮｉＯ及びＰｂＯである。
２．評価
上記方法により得た各ガラス組成物を用いて以下の評価項目により評価した。
（１）評価項目１（環境負荷）
本発明の目的が「鉛を含まないガラス材料を用いて、従来の『珪酸鉛を主成分としたガラス材料』を用いた場合と同様に、高信頼性の半導体装置を製造することを可能とする」ことにあるため、鉛成分を含まない場合に「○」の評価を与え、鉛成分を含む場合に「×」の評価を与えた。
（２）評価項目２（焼成温度）
焼成温度が高すぎると逆回復時間ｔｒｒが長くなるとともに逆方向リーク電流ＩＲが大きくなる傾向にあるため、焼成温度が７６０℃以下である場合に「○」の評価を与え、焼成温度が７６０℃〜１１００℃の範囲内にある場合に「△」の評価を与え、焼成温度が１１００℃を超える場合に「×」の評価を与えた。
（３）評価項目３（耐薬品性）
ガラス組成物が王水及びめっき液の両方に対して難溶性を示す場合に「○」の評価を与え、王水及びめっき液の少なくとも一方に対して微溶性を示す場合に「△」の評価を与え、王水及びめっき液の少なくとも一方に対して溶解性を示す場合に「×」の評価を与えた。
なお、実施例１〜６に係る半導体接合保護用ガラス組成物の場合、高濃度のＺｎＯを含有することからＮｉめっき液に若干溶解するために「△」の評価を与えたが、この場合であっても、ガラス層の表面を覆うようにガラス保護膜を形成した状態でＮｉめっきを行うことにすればＮｉめっき液と接触しなくなるため大きな問題にはならない。
（４）評価項目４（結晶化の有無）
実施形態４に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製した。その結果、ガラス組成物からなる層をガラス化する過程で、結晶化することなくガラス化できた場合に「○」の評価を与え、結晶化によりガラス化できなかった場合に「×」の評価を与えた。
（５）評価項目５（泡発生の有無）
実施形態４に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、ガラス化の過程でガラス層１２６の内部（特に、シリコン基板との境界面近傍）に泡が発生しているかどうかを観察した（予備評価）。また、１０ｍｍ角のシリコン基板上に実施例１〜６及び比較例１〜２に係る半導体接合保護用ガラス組成物を塗布して半導体接合保護用ガラス組成物からなる層を形成するとともに当該半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成し、ガラス層の内部（特に、半導体基体との境界面近傍）に泡が発生しているかどうかを観察した（本評価）。
図１２は、予備評価においてガラス層１２６の内部に発生する泡ｂを説明するために示す図である。図１２（ａ）は泡ｂが発生しなかった場合の半導体装置の断面図であり、図１２（ｂ）は泡ｂが発生した場合の半導体装置の断面図である。図１３は、本評価においてガラス層１２６の内部に発生する泡ｂを説明するために示す写真である。図１３（ａ）は泡が発生しなかった場合における半導体基体とガラス層との境界面を拡大して示す写真であり、図１３（ｂ）は泡が発生した場合における半導体基体とガラス層との境界面を拡大して示す写真である。実験の結果、予備評価の結果と本発明の評価結果には良好な対応関係があることがわかった。また、本評価において、ガラス層の内部に直径５０μｍ以上の泡が１個も発生しなかった場合に「○」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が１個〜２０個発生した場合に「△」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が２１個以上発生した場合に「×」の評価を与えた。
なお、実施例１に係る半導体接合保護用ガラス組成物の場合、ニッケル酸化物を含有しないことから若干の泡が発生したため、「△」の評価を与えたが、ニッケル酸化物を含有しない場合であっても、実施形態５に係る半導体装置の製造方法（すなわち、ｐｎ接合面上に絶縁層を介してガラス層を形成する半導体装置の製造方法）と同様の方法によって半導体装置を作製した場合には、泡は発生しない。
（６）評価項目６（逆方向リーク電流）
実施形態４に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、作製した半導体装置の逆方向特性を測定した。図１４は、実施例３に係る半導体接合保護用ガラス組成物を用いて作製した半導体装置における逆方向リーク電流を示す図である。その結果、逆方向電圧ＶＲを２００Ｖ印加したとき、逆方向リーク電流が１μＡ以下の場合に「○」の評価を与え、１μＡを超える場合に「×」の評価を与えた。
（７）評価項目７（逆回復時間ｔｒｒ）
実施例４に係る半導体接合保護用ガラス組成物及び比較例１に係る半導体接合保護用ガラス組成物を用い、実施形態４に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、逆回復時間ｔｒｒを測定した。ガラス層の焼成条件は、実施例４に係る半導体接合保護用ガラス組成物を用いた場合７２０℃１５分とし、比較例１に係る半導体接合保護用ガラス組成物を用いた場合８７０℃１５分とした。
図１５は、逆回復時間ｔｒｒの測定方法を説明するために示す図である。逆回復時間の測定は、図１５に示すように、順方向電流を１００ｍＡ流したオン状態からスイッチオフ（逆電圧ＶＲ＝５０Ｖ）したときに逆方向電流が最大１００ｍＡ流れる条件で半導体装置に駆動電圧を与えることにより行った。その結果、図１５に示すように、スイッチオフ後順方向電流ＩＦが０ｍＡにまで落ちた「とき」から、逆方向電流ＩＲが最大値の１０％にまで減衰した「とき」までの時間（９０％回復時間）を測定することにより行った。
その結果、比較例１に係る半導体接合保護用ガラス組成物を用いた場合の逆回復時間ｔｒｒが４３．６ｎｓであるのに対して、実施例４に係る半導体接合保護用ガラス組成物を用いた場合の逆回復時間ｔｒｒは３９．６ｎｓと１０％程度速くなっていることが分かった。この結果から、実施例４に係る半導体接合保護用ガラス組成物に「○」の評価を与え、比較例１に係る半導体接合保護用ガラス組成物に「△」の評価を与えた。このことは、実施例４に係る半導体接合保護用ガラス組成物は焼成温度を低くできるため、半導体
接合保護用ガラス組成物からなる層を焼成する際にキャリアの再結合中心がアニールにより減少し難いことを意味する。
（８）総合評価
（８−１）総合評価１
上記した評価項目１〜７についての各評価がすべて「○」の場合に「○」の評価を与え、各評価のうち１つでも「△」がある場合に「△」の評価を与え、各評価のうち１つでも「×」がある場合に「×」の評価を与えた。
（８−２）総合評価２
評価項目３（耐薬品性）については、ガラス層の表面を覆うようにガラス保護膜を形成した状態でＮｉめっきを行うことにすればＮｉめっき液と接触しなくなるため大きな問題にはならないことから、これを考慮して、実施例２〜６に係る半導体接合保護用ガラス組成物は、すべての評価項目で問題なしとして「○」の評価を与えた。
（８−３）総合評価３
上記の総合評価２の場合と同様に、評価項目３（耐薬品性）については、ガラス層の表面を覆うようにガラス保護膜を形成した状態でＮｉめっきを行うことにすればＮｉめっき液と接触しなくなるため大きな問題にはならないことから、また、評価項目６（泡の発生）についても、実施形態５に係る半導体装置と同様の方法によって半導体装置を作製した場合には、泡は発生しないことから、これを考慮して、実施例１〜６に係る半導体接合保護用ガラス組成物は、すべての評価項目で問題なしとして「○」の評価を与えた。
３．評価結果
図１１からも分かるように、比較例１に係るガラス組成物は、評価項目２及び７で「△」の評価が得られ、総合評価１〜３のいずれの場合も「△」であった。また、比較例２に係るガラス組成物は、評価項目１で「×」の評価が得られ、評価項目２で「△」の評価が得られ、総合評価も「×」であった。
これに対して、実施例２〜６に係る半導体接合保護用ガラス組成物は、評価項目３の項目で「△」の評価が得られたが（従って、総合評価１は「△」であったが）、評価項目３以外の項目では「○」の評価が得られた。このことから、実施例２〜６に係る半導体接合保護用ガラス組成物は、酸化膜をエッチングする際にガラス保護膜を使用する条件の下で半導体装置を製造すれば、問題なく半導体装置を製造することが可能であることが分かった（従って、総合評価２は「○」であった。）。
また、実施例１に係る半導体接合保護用ガラス組成物は、評価項目３及び５の項目で「△」の評価が得られたが（従って、総合評価１は「△」であったが）、評価項目３及び５以外の項目では「○」の評価が得られた。このことから、実施例１に係る半導体接合保護用ガラス組成物は、酸化膜をエッチングする際にガラス保護膜を使用し、かつ、ｐｎ接合面上に絶縁層を介してガラス層を形成する条件の下で半導体装置を製造すれば、問題なく半導体装置を製造することが可能であることが分かった（従って、総合評価３は「○
」であった。）。
以上、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
（１）上記の実施形態４〜６においては、Ｓｉ製の半導体基体を用いた半導体装置の製造方法に本発明を適用した例を説明し、上記の実施形態７においては、ＳｉＣ製の半導体基体を用いた半導体装置の製造方法に本発明を適用した例を説明したが、本発明はこれに限定されるものではない。ＧａＮ製の半導体基体を用いた半導体装置の製造方法に本発明を適用することもできる。
（２）上記の実施形態１及び３においては、脱泡剤としてニッケル酸化物を用いたが、本発明はこれに限定されるものではない。ニッケル酸化物に代えて、例えば、銅酸化物、マンガン酸化物又はジルコニウム酸化物を用いてもよい。
（３）本発明は「Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない半導体接合保護用ガラス組成物」に関するものであるが、本発明には、「Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない半導体接合保護用ガラス組成物」も含まれる。
（４）上記実施形態４及び５においては、ガラス層形成工程において、電気泳動法により半導体接合保護用ガラス組成物からなる層を形成したが、本発明はこれに限定されるものではない。スピンコート法、スクリーン印刷法又はドクターブレード法により半導体接合保護用ガラス組成物からなる層を形成してもよい。この場合、半導体接合保護用ガラス組成物として、実施形態１に係る半導体接合保護用ガラス組成物と有機バインダとを混合して得られるペーストを用いて半導体接合保護用ガラス組成物からなる層を形成する。
（５）上記実施形態６及び７においては、ガラス層形成工程において、スピンコート法により半導体接合保護用ガラス組成物からなる層を形成したが、本発明はこれに限定されるものではない。スクリーン印刷法又はドクターブレード法により半導体接合保護用ガラス組成物からなる層を形成してもよい。また、電気泳動法により半導体接合保護用ガラス組成物からなる層を形成してもよい。後者の場合、半導体接合保護用ガラス組成物として、実施形態１に係る半導体接合保護用ガラス組成物を有機バインダと混合することなく用いて半導体接合保護用ガラス組成物からなる層を形成する。
（６）上記の各実施形態においては、ダイオード（メサ型のｐｎダイオード、プレーナ型のｐｎダイオード、プレーナ型のショットキーバリアダイオード）を例にとって本発明を説明したが、本発明はこれに限定されるものではない。ｐｎ接合が露出する半導体装置全般（例えば、サイリスター、パワーＭＯＳＦＥＴ、ＩＧＢＴ等。）に本発明を適用することもできる。
１００，１０２，２００，３００，９００…半導体装置、１１０，９１０…ｎ−型半導体層、１１２，９１２…ｐ＋型半導体層、１１４，９１４…ｎ＋型半導体層、１１６，１１８，１２４，９１６，９１８，９２４…酸化膜、１２０，９２０…溝、１２２，９２２…重金属拡散源となる膜、１２６，９２６…ガラス層、１２８，９２８…ガラス保護膜、１３０，９３０…電極形成領域、１３２，９３２…アノード電極、１３４，９３４…カソード電極、１３６…絶縁層、２１０…ｎ＋型半導体層、２１２…ｎ−型半導体層、２１４…ｐ＋型半導体層、２１６…ｎ＋型半導体領域、２１８…重金属拡散源となる膜、２２０…ガラス層、２２２…アノード電極層、２２４…カソード電極層、３１０…半導体基体、３１２…ｎ＋型半導体層、３１４…ｎ−型半導体層、３１６…ガードリング層、３１８…犠牲酸化膜、３２０…Ｎｉオーミック層、３２２…ガラス層、３２４…バリアメタル層、３２６…アノード電極層、３２８…カソード電極層、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ６…マスク、Ｍ５…保護レジスト

Claims (17)

  1. ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子におけるｐｎ接合を保護するガラス層を形成するための半導体接合保護用ガラス組成物であって、
    少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まないことを特徴とする半導体接合保護用ガラス組成物。
    −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
    ＺｎＯ：３０ｍｏｌ％〜６０ｍｏｌ％
    ＳｉＯ２：５ｍｏｌ％〜４５ｍｏｌ％
    Ｂ２Ｏ３：５ｍｏｌ％〜３０ｍｏｌ％
    Ａｌ２Ｏ３：５ｍｏｌ％〜１３ｍｏｌ％
    アルカリ土類金属の酸化物：１ｍｏｌ％〜１０ｍｏｌ％
    −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
  2. 前記ガラス原料がＢｉを実質的に含有しないことを特徴とする請求項１に記載の半導体接合保護用ガラス組成物。
  3. 前記ガラス原料がＰを実質的に含有しないことを特徴とする請求項２に記載の半導体接合保護用ガラス組成物。
  4. 前記ガラス原料がニッケル酸化物をさらに含有することを特徴とする請求項１〜３のいずれかに記載の半導体接合保護用ガラス組成物。
  5. 前記ガラス原料がＺｒＯ２をさらに含有することを特徴とする請求項１〜４のいずれかに記載の半導体接合保護用ガラス組成物。
  6. 前記ガラス層が、絶縁層を介して前記ｐｎ接合露出部を覆うように形成されてなるガラス層であることを特徴とする請求項１〜５のいずれかに記載の半導体接合保護用ガラス組成物。
  7. ガラス転移温度Ｔｇが５４０℃〜６８０℃の範囲内にあることを特徴とする請求項１〜６のいずれかに記載の半導体接合保護用ガラス組成物。
  8. ５０℃〜５００℃の温度範囲における平均線膨張率が４．５×１０−６〜５．８×１０−６の範囲内にあることを特徴とする請求項６に記載の半導体接合保護用ガラス組成物。
  9. ＺｎＯの含有量が４０ｍｏｌ％〜５６ｍｏｌ％の範囲内にあり、ＳｉＯ２の含有量が８ｍｏｌ％〜２０ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が２０ｍｏｌ％〜３０ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が６ｍｏｌ％〜１０ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が２ｍｏｌ％〜５ｍｏｌ％の範囲内にあることを特徴とする請求項１〜８のいずれかに記載の半導体接合保護用ガラス組成物。
  10. 前記半導体素子がＳｉ製の半導体素子であることを特徴とする請求項１〜９のいずれかに記載の半導体接合保護用ガラス組成物。
  11. 前記半導体素子がファーストリカバリダイオードであることを特徴とする請求項１０に記載の半導体接合保護用ガラス組成物。
  12. 前記半導体素子がＳｉＣ製の半導体素子であることを特徴とする請求項１〜９のいずれかに記載の半導体接合保護用ガラス組成物。
  13. 前記半導体素子がＧａＮ製の半導体素子であることを特徴とする請求項１〜９のいずれかに記載の半導体接合保護用ガラス組成物。
  14. ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、
    前記ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法であって、
    前記第２工程においては、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする半導体装置の製造方法。
    −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
    ＺｎＯ：３０ｍｏｌ％〜６０ｍｏｌ％
    ＳｉＯ２：５ｍｏｌ％〜４５ｍｏｌ％
    Ｂ２Ｏ３：５ｍｏｌ％〜３０ｍｏｌ％
    Ａｌ２Ｏ３：５ｍｏｌ％〜１３ｍｏｌ％
    アルカリ土類金属の酸化物：１ｍｏｌ％〜１０ｍｏｌ％
    −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
  15. 前記第２工程は、前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、
    前記ｐｎ接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、
    前記ガラス層は、少なくともＺｎＯと、ＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＢａＯ、ＣａＯ及びＭｇＯのうち少なくとも２つのアルカリ土類金属の酸化物とを以下の含有量で含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする半導体装置。
    −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
    ＺｎＯ：３０ｍｏｌ％〜６０ｍｏｌ％
    ＳｉＯ２：５ｍｏｌ％〜４５ｍｏｌ％
    Ｂ２Ｏ３：５ｍｏｌ％〜３０ｍｏｌ％
    Ａｌ２Ｏ３：５ｍｏｌ％〜１３ｍｏｌ％
    アルカリ土類金属の酸化物：１ｍｏｌ％〜１０ｍｏｌ％
    −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
  17. 前記ガラス層は、絶縁層を介して前記ｐｎ接合露出部を覆うように形成されてなることを特徴とする請求項１６に記載の半導体装置。
JP2013530477A 2013-03-29 2013-03-29 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 Active JP5631497B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/059761 WO2014155739A1 (ja) 2013-03-29 2013-03-29 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP5631497B1 true JP5631497B1 (ja) 2014-11-26
JPWO2014155739A1 JPWO2014155739A1 (ja) 2017-02-16

Family

ID=51622783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013530477A Active JP5631497B1 (ja) 2013-03-29 2013-03-29 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Country Status (6)

Country Link
US (1) US9236318B1 (ja)
EP (1) EP2983197B1 (ja)
JP (1) JP5631497B1 (ja)
CN (1) CN104254907B (ja)
TW (1) TWI496754B (ja)
WO (1) WO2014155739A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067477A1 (ja) * 2014-10-31 2016-05-06 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
KR101851884B1 (ko) * 2014-11-13 2018-04-24 신덴겐코교 가부시키가이샤 반도체 장치의 제조 방법 및 유리 피막 형성 장치
JP6852961B2 (ja) * 2015-06-01 2021-03-31 日本電気硝子株式会社 半導体素子被覆用ガラス
EP3113219B1 (de) * 2015-06-30 2020-03-11 SEMIKRON Elektronik GmbH & Co. KG Halbleiterbauelement und verfahren zu dessen herstellung
CN106449384A (zh) * 2016-10-25 2017-02-22 安徽富芯微电子有限公司 一种P型层开管Al扩散硅元件及其制备方法
WO2019208755A1 (ja) * 2018-04-27 2019-10-31 三菱電機株式会社 半導体装置および電力変換装置
JP7218531B2 (ja) * 2018-10-04 2023-02-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
DE102020106946A1 (de) 2020-03-13 2021-09-16 Schott Ag Glas zur Passivierung von Halbleiterbauelementen
CN113113324B (zh) * 2021-04-07 2024-02-06 捷捷半导体有限公司 一种钝化层制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54119513A (en) * 1978-03-10 1979-09-17 Asahi Glass Co Ltd Glass for coating semiconductor
JPH03126639A (ja) * 1989-10-06 1991-05-29 Nippon Electric Glass Co Ltd 被覆用ガラス組成物
JP2008162881A (ja) * 2006-12-27 2008-07-17 Schott Ag 無鉛ガラスにより不動態化される電子部品の製造方法
JP2012051761A (ja) * 2010-09-01 2012-03-15 Nippon Electric Glass Co Ltd 半導体被覆用ガラス
WO2012160962A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5117028B1 (ja) 1970-06-15 1976-05-29
JPS5117027B1 (ja) * 1970-06-15 1976-05-29
JPS5645055A (en) * 1979-09-21 1981-04-24 Toshiba Corp Semiconductor device
JPS58190836A (ja) 1982-04-30 1983-11-07 Toshiba Corp 半導体被覆用ガラス組成物の製造方法
US6171987B1 (en) * 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP5117027B2 (ja) 2006-10-06 2013-01-09 古河電気工業株式会社 絶縁電線
JP5117028B2 (ja) 2006-10-11 2013-01-09 古河電気工業株式会社 面発光レーザ素子および面発光レーザ素子アレイ
WO2011093177A1 (ja) 2010-01-28 2011-08-04 日本電気硝子株式会社 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料
WO2012160632A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2012160631A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
CN102781861B (zh) * 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
JP6064298B2 (ja) * 2011-08-25 2017-01-25 日本電気硝子株式会社 半導体素子被覆用ガラス
CN103748667B (zh) * 2011-08-29 2016-09-14 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
EP2849213B1 (en) * 2012-05-08 2017-04-19 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54119513A (en) * 1978-03-10 1979-09-17 Asahi Glass Co Ltd Glass for coating semiconductor
JPH03126639A (ja) * 1989-10-06 1991-05-29 Nippon Electric Glass Co Ltd 被覆用ガラス組成物
JP2008162881A (ja) * 2006-12-27 2008-07-17 Schott Ag 無鉛ガラスにより不動態化される電子部品の製造方法
JP2012051761A (ja) * 2010-09-01 2012-03-15 Nippon Electric Glass Co Ltd 半導体被覆用ガラス
WO2012160962A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US9236318B1 (en) 2016-01-12
US20160002093A1 (en) 2016-01-07
CN104254907A (zh) 2014-12-31
CN104254907B (zh) 2016-07-06
JPWO2014155739A1 (ja) 2017-02-16
TWI496754B (zh) 2015-08-21
TW201437173A (zh) 2014-10-01
EP2983197A4 (en) 2016-10-05
EP2983197B1 (en) 2018-01-31
EP2983197A1 (en) 2016-02-10
WO2014155739A1 (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP5631497B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5827398B2 (ja) 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
JP5340511B1 (ja) 半導体装置の製造方法及び半導体装置
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9006113B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP6588028B2 (ja) 半導体装置の製造方法及びレジストガラス
WO2013168623A1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
US9099483B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5833112B2 (ja) ガラス組成物の製造方法
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JPWO2012160632A1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R150 Certificate of patent or registration of utility model

Ref document number: 5631497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150