TWI496754B - Glass composite for semiconductor bonding protection, method for manufacturing semiconductor device, and semiconductor device - Google Patents

Glass composite for semiconductor bonding protection, method for manufacturing semiconductor device, and semiconductor device Download PDF

Info

Publication number
TWI496754B
TWI496754B TW102130709A TW102130709A TWI496754B TW I496754 B TWI496754 B TW I496754B TW 102130709 A TW102130709 A TW 102130709A TW 102130709 A TW102130709 A TW 102130709A TW I496754 B TWI496754 B TW I496754B
Authority
TW
Taiwan
Prior art keywords
glass
semiconductor
mol
junction
layer
Prior art date
Application number
TW102130709A
Other languages
English (en)
Other versions
TW201437173A (zh
Inventor
Atsushi Ogasawara
Koji Ito
Koya Muyari
Original Assignee
Shindengen Electric Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Mfg filed Critical Shindengen Electric Mfg
Publication of TW201437173A publication Critical patent/TW201437173A/zh
Application granted granted Critical
Publication of TWI496754B publication Critical patent/TWI496754B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66401—Thyristors with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Glass Compositions (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置
本發明涉及一種半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置。
我們已知在製造檯面(mesa)型的半導體裝置的過程中，形成覆蓋pn結露出部的鈍化(passivation)用的玻璃層的半導體裝置的製造方法(例如，參考專利文獻一)。在使用這個半導體裝置的製造方法來製造開關(swiching)特性優良的半導體裝置(快速恢復二極體(Fast Recovery Diode))時，就會使用如下所示的製造方法。以下，把這樣的製造方法作為以往的半導體裝置的製造方法。
圖15及圖16是顯示這種以往的半導體裝置的製造方法的說明圖。圖15(a)~圖15(d)及17(a)~17(d)為各工序圖。
如圖15及圖16所示，以往的半導體裝置的製造方法依次包含：“半導體基體形成工序”、“溝道形成工序”、“重金屬擴散工序”、“玻璃層形成工序”、“玻璃保護膜形成工序”、“氧化膜去除工序”、“電極形成工序”及“半導體基體切斷工序”。下面按照工序順序對以往的半導體裝置的製造方法進行說明。並且，在說明書中將形成溝道的一側的主面稱為第一主面，將相反一側的主面稱為第二主面。
(a)半導體基體形成工序
首先，通過從n-型半導體層(n-型矽(silicon)基板)910的第二主面側的表面擴散n型雜質形成n+型半導體層914，通過從第一主面側的表面擴散p型雜質形成p+型半導體層912，從而形成具有與主面平行的pn結的半導體基體。另外，也可以在n+型半導體層(n+型矽基板)上形成了n-型半導體層(n-型外延(epitaxial)層)之後，通過從該n-型半導體層的表面擴散p型雜質形成p+型半導體層，從而形成具有與主面平行的pn結的半導體基體。隨後，通過熱氧化在p+型半導體層912及n+型半導體層914的表面形成氧化膜916、918(參考圖15(a))。
(b)溝道形成工序
隨後，通過光刻(photo-etching)法在氧化膜916的預定部位形成一定的開口部。在氧化膜的蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的第一主面側的表面形成深度超過pn結的溝道(在這種情況下為深度甚至超過n-型半導體層910與n+型半導體層914的交界面的溝道)920(參考圖15(b))。這時，在溝道的內面就形成了pn結露出部A。
(c)重金屬擴散工序
其次，從半導體基體的第二主面側的表面去除了氧化膜918後，在該半導體基體的第二主面側的表面上，或通過噴濺(spatter)法形成重金屬(例如Pt)，或將重金屬(例如Pt)製成熔液通過旋壓(spin-on)等方法將其塗布，從而在半導體基體的第二主面側的表面上形成成為重金屬擴散源的層922。隨後，在預定的溫度下使得重金屬熱擴散，從而在半導體基體的內部形成載流子(carrier)的複合中心(參考圖15(c))。另外，重金 屬擴散工序也可以在上述的溝道形成工序之前實施。
(d)玻璃層形成工序
其次，去除了成為重金屬擴散源的層922後，在溝道920的表面，通過電泳法在溝道920的內面及其附近的半導體基體表面上，形成由半導體接合保護用玻璃複合物構成的層，同時，通過對該由半導體接合保護用玻璃複合物構成的層進行燒製，形成鈍化用的玻璃層926(參考圖15(d))。這時，在半導體基體的第二主面側形成了氧化膜924。
(e)玻璃保護膜形成工序
其次，形成覆蓋玻璃層926的表面的玻璃保護膜(例如由瀝青(pitch)系蠟(wax)類構成的玻璃保護膜)928(參考圖16(a))。
(f)氧化膜去除工序
隨後，把玻璃保護膜928作為掩膜(mask)進行氧化膜916的蝕刻，將在電極形成區域930中的氧化膜916以及在半導體基板的第二主面側的表面形成的氧化膜924去除。
(g)電極形成工序
隨後，對半導體基體進行鍍鎳，在半導體基體的第一主面側的表面的電極形成區域930內形成陽極(anode)電極932，同時，在半導體基板的第二主面側的表面形成陰極(cathode)電極934(參考圖16(c))。另外，也可以代替鍍鎳，通過蒸鍍、噴濺法等氣相法形成陽極電極和陰極電極。
(h)半導體基體切斷工序
其次，通過切割(dicing)等在玻璃層926的中央部將半導體 基體切斷，將半導體基體切片(chip)化，製成檯面型半導體裝置(pn二極體)900(參考圖16(d))。
如以上的說明，以往的半導體裝置的製造方法包括：從形成了與主面平行的pn結的半導體基體的第一主面側的表面形成深度超過pn結的溝道920的工序(參考圖15(a)及圖15(b))；以及在該溝道920的內部形成覆蓋pn結露出部的鈍化用的玻璃層926的工序(參考圖15(d))。因此，根據以往的半導體裝置的製造方法，通過在溝道920的內部形成了鈍化用的玻璃層926後將半導體基體切斷，從而可以製造可信度高的檯面型半導體裝置。
另外，以往的半導體裝置的製造方法包括從半導體基體的第二主面側的表面使重金屬熱擴散從而在半導體基體的內部形成載流子的複合中心的工序(參考圖15(c))。因此，根據以往的半導體裝置的製造方法，可以製造反向恢復時間trr短且開關特性優良的半導體裝置。
但是，作為鈍化用的玻璃層使用的玻璃材料，必須滿足下述條件：(a)能夠以合適的溫度進行燒製；(b)能夠承受在工序中使用的藥品；(c)具有優良的絕緣性；以及(d)不會使得半導體裝置的特性變差。因而，以往廣泛使用的是以矽酸鉛為主要成分的玻璃材料。
但是，以矽酸鉛為主要成分的玻璃材料中含有對環境影響較大的鉛，因此認為在不遠的將來，以矽酸鉛為主要成分的玻璃材料將被禁止使用。
並且，這樣的情況並不僅在製造檯面型的半導體裝置的製造方法中存在，而且在包括製造平面(planar)型的半導體裝置的半導體裝置 製造方法的，所有的形成覆蓋pn結露出部的鈍化用的玻璃層從而製成可信度高的半導體裝置的製造方法中都有存在。
先行技術文獻 專利文獻
專利文獻一 日本特開2004-87955號公報
因此，本發明是鑒於上述情況而發明的，目的在於提供一種使用不含鉛的玻璃材料也可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣可信度高的半導體裝置的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置。
本發明涉及一種半導體接合保護用玻璃複合物，為了形成用於保護在具有pn結露出的pn結露出部的半導體元件中的所述pn結的玻璃層，其特徵在於：由一種玻璃微粒構成，並且不含填充物，其中，所述玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成，所述玻璃原料以下述的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO、CaO和MgO中的至少兩種鹼土金屬的氧化物，且實質上不含有Pb，As，Sb，Li，Na，K，ZnO：30mol%~60mol%，SiO2：5mol%~45mol%，B2O3：5mol%~30mol%，Al2O3：5mol%~13mol%，鹼土金屬的氧化物：1mol%~10mol%。
在本發明的半導體接合保護用玻璃複合物中，所述玻璃原料 實質上不含有Bi。
在本發明的半導體接合保護用玻璃複合物中，所述玻璃原料實質上不含有P。
在本發明的半導體接合保護用玻璃複合物中，所述玻璃原料進一步含有鎳氧化物。
在本發明的半導體接合保護用玻璃複合物中，所述玻璃原料進一步含有ZrO2。
在本發明的半導體接合保護用玻璃複合物中，所述玻璃層是通過絕緣層覆蓋所述pn結露出部而形成的玻璃層。
在本發明的半導體接合保護用玻璃複合物中，玻璃化轉變溫度Tg在540℃~680℃的範圍內。
在本發明的半導體接合保護用玻璃複合物中，50℃~500℃這一溫度範圍內的平均線膨脹係數在4.5×10-6~5.8×10-6的範圍內。
在本發明的半導體接合保護用玻璃複合物中，ZnO的含量在40mol%~56mol%的範圍內，SiO2的含量在8mol%~20mol%的範圍內，B2O3的含量在20mol%~30mol%的範圍內，Al2O3的含量在6mol%~10mol%的範圍內，鹼土金屬的氧化物的含量在2mol%~5mol%的範圍內。
在本發明的半導體接合保護用玻璃複合物中，所述半導體元件Si制的半導體元件。
在本發明的半導體接合保護用玻璃複合物中，，所述半導體元件快速恢復二極體。
在本發明的半導體接合保護用玻璃複合物中，所述半導體元 件SiC制的半導體元件。
在本發明的半導體接合保護用玻璃複合物中，所述半導體元件優選GaN制的半導體元件。
進一步，本發明還提供一種半導體裝置的製造方法，依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工序，以及形成覆蓋所述pn結露出部的玻璃層的第二工序，其特徵在於：其中，在第二工序中，使用一種由玻璃微粒構成且不含填充物的半導體接合保護用玻璃複合物來形成所述玻璃層，所述玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成，該玻璃原料以下述的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO、CaO和MgO中的至少兩種鹼土金屬的氧化物，且實質上不含有Pb，As，Sb，Li，Na，K，ZnO：30mol%~60mol%，SiO2：5mol%~45mol%，B2O3：5mol%~30mol%，Al2O3：5mol%~13mol%，鹼土金屬的氧化物：1mol%~10mol%。
在本發明的半導體裝置的製造方法中，所述第二工序包括在所述pn結露出部上形成絕緣膜的工序，以及通過所述絕緣膜形成覆蓋所述pn結露出部的所述玻璃層的工序。
進一步，本發明還提供一種半導體裝置，具有pn結露出的pn結露出部的半導體元件，以及覆蓋所述pn結露出部形成的玻璃層，其特徵在於：所述玻璃層是使用由玻璃微粒構成且不含填充物的半導體接合保護 用玻璃複合物而形成的，所述玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成，所述玻璃原料以下述的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO、CaO和MgO中的至少兩種鹼土金屬的氧化物，且實質上不含有Pb，As，Sb，Li，Na，K，ZnO：30mol%~60mol%，SiO2：5mol%~45mol%，B2O3：5mol%~30mol%，Al2O3：5mol%~13mol%，鹼土金屬的氧化物：1mol%~10mol%。
在本發明的半導體裝置中，所述玻璃層是通過絕緣層覆蓋所述pn結露出部而形成的。
根據本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置，從後述的實施例也可知，使用不含鉛的玻璃材料也可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣可信度高的半導體裝置。
另外，根據本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置，是通過燒製由一種半導體接合保護用玻璃複合物構成的層來形成玻璃層，所述半導體接合保護用玻璃複合物由一種玻璃微粒構成，該玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成，該玻璃原料以上述的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO，CaO和MgO中的至少兩種鹼土金屬的氧化物，且實質上不含有Pb， As，Sb，Li，Na，K，因此，玻璃化轉變溫度Tg低，為540℃~680℃，從後述的實施例也可以明確，與以往使用以矽酸鉛為主要成分的玻璃材料相比，能夠使得燒製由半導體接合保護用玻璃複合物構成的層時的燒製溫度降低(例如600℃~760℃)。
其結果是，根據本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置，即使是在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中製造由於載流子(carrier)的複合中心被退火(anneal)而減少因此開關特性容易惡化的半導體裝置(例如反向恢復時間trr容易變長的快速恢復二極體)時，在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中開關特性也難以惡化、能夠製造開關特性優良的半導體裝置。
另外，上述的結果是，根據本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置，在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中玻璃層難以結晶化，能夠製造反向漏(leak)電流IR低的半導體裝置。在這種情況下，在半導體基體與玻璃層之間不設置基底氧化膜也可以穩定地製造反向漏電流IR低的半導體裝置(參考後述的實施方式四及實施例2~6)。
另外，作為半導體接合保護用玻璃複合物，在使用含有填充物的半導體接合保護用玻璃複合物的情況下，當形成覆蓋pn結的由半導體接合保護用玻璃複合物構成的層時，有時難以均一地形成該由半導體接合保護用玻璃複合物構成的層。即、當通過電泳法形成由半導體接合保護用玻璃複合物構成的層時，由於電泳的不均一，可能難以均一地形成由半導 體接合保護用玻璃複合物構成的層，當通過旋塗膜(spin-coat)法、網屏(screen)印刷法、刮勻塗裝(doctor blade method)法形成由半導體接合保護用玻璃複合物構成的層時，由於粒徑、比重的差異，可能難以均一地形成由半導體接合保護用玻璃複合物構成的層。
與此相對，根據本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置，作為半導體接合保護用玻璃複合物，由於使用了由不含有填充物的半導體接合保護用玻璃複合物構成的層，因此當形成由覆蓋pn結的半導體接合保護用玻璃複合物構成的層時，能夠均一地形成該由半導體接合保護用玻璃複合物構成的層。
另外，在本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置中，含有至少某些特定成分(ZnO、SiO2等)不僅包括僅含有該某些特定成分的情況，還包括在玻璃複合物中不僅含有該某些特定成分還進一步含有通常可能含有的成分的情況。
另外，在本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置中，實質上不含有某些特定元素(Pb、As等)是指不將該某些特定元素作為成分含有，但不排除上述特定元素作為雜質混入構成玻璃的各成分的玻璃原料中的情況。
另外，在本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置中，不含有某些特定元素(Pb、As等)是指不含有該某些特定元素的氧化物、該某些特定元素的氮化物。
在這裡，之所以實質上不含Pb，是因為本發明的目的在於：使用不含鉛的玻璃材料也能夠製造與以往使用以矽酸鉛為主要成分的玻璃 材料時同樣可信度高的半導體裝置。
另外，之所以實質上不含As、Sb，是因為這些成分具有毒性，因此限制使用這些成分的動向正在擴大。
另外，之所以實質上不含Li、Na、K，是因為當含有這些成分時，對平均線膨脹係數及燒製溫度是有利的，但絕緣性有可能下降。
100、102、200、300、900‧‧‧半導體裝置
110‧‧‧n-型半導體層
910‧‧‧n-型半導體層
112、912‧‧‧p+型半導體層
114、914‧‧‧n+型半導體層
116、118、124、916、918、924‧‧‧氧化膜
120、920‧‧‧溝道
122、922‧‧‧成為重金屬擴散源的層
126、926‧‧‧玻璃層
128、928‧‧‧玻璃保護膜
130、930‧‧‧電極形成區域
132、932‧‧‧陽極電極
134、934‧‧‧陰極電極
136‧‧‧絕緣層
210‧‧‧n+型半導體層
212‧‧‧n-型半導體層
214‧‧‧p+型半導體層
216‧‧‧n+型半導體層
218‧‧‧成為重金屬擴散源的層
220‧‧‧玻璃層
222‧‧‧陽極電極
224‧‧‧陰極電極
310‧‧‧半導體基體
312‧‧‧n+型半導體層
314‧‧‧n-型半導體層
316‧‧‧保護環層
318‧‧‧犧牲氧化膜
320‧‧‧鎳歐姆層
322‧‧‧玻璃層
324‧‧‧阻擋金屬層
326‧‧‧陽極電極層
328‧‧‧陰極電極層
M1、M2、M3、M4、M6‧‧‧掩膜
M5‧‧‧保護防護層
圖1是顯示實施方式四涉及的半導體裝置的製造方法的說明圖；圖2是顯示實施方式四涉及的半導體裝置的製造方法的說明圖；圖3是顯示實施方式五涉及的半導體裝置的製造方法的說明圖；圖4是顯示實施方式五涉及的半導體裝置的製造方法的說明圖；圖5是顯示實施方式六涉及的半導體裝置的製造方法的說明圖；圖6是顯示實施方式六涉及的半導體裝置的製造方法的說明圖；圖7是顯示實施方式七涉及的半導體裝置的製造方法的說明圖；圖8是顯示實施方式七涉及的半導體裝置的製造方法的說明圖；圖9是顯示實施方式七涉及的半導體裝置的製造方法的說明圖；圖10是顯示實施方式七涉及的半導體裝置的製造方法的說明圖；；圖11是顯示在預備評價中在玻璃層126的內部產生的泡b的說明圖；圖12是用於說明在正式評價中在玻璃層126的內部產生的泡b的照片；圖13是顯示使用實施例三涉及的半導體接合保護用玻璃複合物製造的半導體裝置中的反向電流的圖；圖14是顯示反向恢復時間trr的測定方法的說明圖； 圖15是顯示以往的半導體裝置的製造方法的說明圖；以及圖16是顯示以往的半導體裝置的製造方法的說明圖。
下面基於附圖所示的實施方式，對本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置進行說明。
實施方式一
實施方式一是涉及半導體接合保護用玻璃複合物的實施方式。尤其是包括後述的實施例3~6涉及的半導體接合保護用玻璃複合物的實施方式。
實施方式一涉及的半導體接合保護用玻璃複合物是用於形成具有pn結露出的pn結露出部的半導體元件中的保護pn結的玻璃層的半導體接合保護用玻璃複合物，並且，由一種玻璃微粒構成且不含填充物，所述玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成。該玻璃原料以下面的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO、CaO和MgO中至少兩種鹼土金屬的氧化物，以及ZrO2和鎳氧化物，且實質上不含有Pb，As，Sb，Li，Na，K，ZnO：30mol%~60mol%；SiO2：5mol%~45mol%；B2O3：5mol%~30mol%；Al2O3：5mol%~13mol%；鹼土金屬的氧化物：1mol%~10mol%；ZrO2：0.1mol%~3.0mol%；
鎳氧化物：0.01mol%~2.0mol%。
在實施方式一涉及的半導體接合保護用玻璃複合物中，玻璃原料可以將BaO、CaO及MgO中的全部作為鹼土金屬的氧化物含有，也可以含有BaO、CaO及MgO中的兩種(例如：BaO和CaO)。
在實施方式一涉及的半導體接合保護用玻璃複合物中，玻璃原料最好是實質不含有Bi及P。
實施方式一涉及的半導體接合保護用玻璃複合物的玻璃化轉變溫度Tg在540℃~680℃的範圍內。並且，實施方式一涉及的半導體接合保護用玻璃複合物在50℃~550℃這一溫度範圍內的平均線膨脹係數在4.5x10-6~5.8x10-6的範圍內。
根據實施方式一涉及的半導體接合保護用玻璃複合物，從後述的實施例也可知，使用不含鉛的玻璃材料也可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣可信度高的半導體裝置。
另外，實施方式一涉及的半導體接合保護用玻璃複合物由一種玻璃微粒構成，該玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成，該玻璃原料以下面的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO、CaO和MgO中的至少兩種鹼土金屬的氧化物，且實質上不含有Pb，As，Sb，Li，Na，K，因此，玻璃化轉變溫度Tg低，為540℃~680℃，從後述的實施例也可知，與以往使用以矽酸鉛為主要成分的玻璃材料相比，能夠使得燒製由半導體接合保護用玻璃複合物構成的層時的燒製溫度降低(例如600℃~700℃)。
其結果是，根據實施方式一涉及的半導體接合保護用玻璃複 合物，即使是在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中製造由於載流子(carrier)的複合中心被退火(anneal)而減少因此開關特性容易惡化的半導體裝置(例如反向恢復時間trr容易變長的快速恢復二極體)時，在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中開關特性也難以惡化、能夠製造開關特性優良的半導體裝置。
另外，上述的結果是，根據實施方式一涉及的半導體接合保護用玻璃複合物，在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中玻璃層難以結晶化，能夠製造反向漏電流IR低的半導體裝置。所以，在半導體基體與玻璃層之間不設置基底氧化膜也可以穩定地製造反向漏電流IR低的半導體裝置(參考後述的實施方式四及實施例3~6)。
另外，根據實施方式一涉及的半導體接合保護用玻璃複合物，作為半導體接合保護用玻璃複合物，由於使用了由不含有填充物的半導體接合保護用玻璃複合物構成的層，因此當形成由覆蓋pn結的半導體接合保護用玻璃複合物構成的層時，能夠均一地形成該由半導體接合保護用玻璃複合物構成的層。
另外，在實施方式一涉及的半導體接合保護用玻璃複合物中也同樣，根據包含後述的實施例3、4及6的半導體接合保護用玻璃複合物的半導體接合保護用玻璃複合物，即、ZnO的含量在40mol%~56mol%的範圍內，SiO2的含量在8mol%~20mol%的範圍內，B2O3的含量在20mol%~30mol%的範圍內，Al2O3的含量在6mol%~10mol%的範圍內，鹼土金屬的 氧化物的含量在2mol%~5mol%的範圍內的半導體接合保護用玻璃複合物，玻璃化轉變溫度Tg變得更低，為540℃~620℃，從後述的實施例也可知，與以往的以矽酸鉛為主要成分的玻璃材料相比，能夠進一步降低在燒製由半導體接合保護用玻璃複合物所構成的層時的燒製溫度(例如600℃~730℃)。
另外，根據實施方式一涉及的半導體接合保護用玻璃複合物，能夠使得50℃~500℃這一溫度範圍內的平均線膨脹係數為接近半導體材料(Si、SiC、GaN)的線膨脹係數(Si：3.7x10-6，SiC：4.4x10-6，GaN：5.6x10-6)的值(例如4.8x10-6~5.8x10-6)。因此，工序中晶片(wafer)的彎曲會變小，因而可以使用薄型晶片來製造正向特性優良的半導體裝置，另外，將玻璃層的厚度加厚則可以製造反向特性優良的半導體裝置。
在這裡，將ZnO的含量設定在30mol%~60mol%的範圍內是因為：當ZnO的含量不足30mol%時，可能出現燒製溫度變高的傾向；當ZnO的含量超過60mol%時，則可能導致其耐藥品性下降、絕緣性下降等，進一步，在玻璃化的過程中可能出現容易結晶化的傾向。
另外，將SiO2的含量設定在5mol%~45mol%的範圍內是因為：當SiO2的含量不足5mol%時，可能導致其耐藥品性下降、絕緣性下降等；當SiO2的含量超過45mol%時，則可能出現燒製溫度變高的傾向。
另外，將B2O3的含量設定在5mol%~30mol%的範圍內是因為：當B2O3的含量不足5mol%時，可能出現燒製溫度變高的傾向；當B2O3的含量超過30mol%時，則可能出現平均線膨脹係數變高的傾向。
另外，將Al2O3的含量設定在5mol%~13mol%的範圍內是因 為：當Al2O3的含量不足5mol%時，在玻璃化的過程中可能出現容易結晶化的傾向；當Al2O3的含量超過13mol%時，則可能出現絕緣性下降的傾向。
另外，將鹼土金屬的氧化物的含量設定在1mol%~10mol%的範圍內是因為：當鹼土金屬的氧化物的含量不足1mol%時，可能出現燒製溫度變高的傾向；當鹼土金屬的氧化物的含量超過10mol%時，則可能導致其耐藥品性下降、絕緣性下降等。
另外，在這裡，之所以使其含有至少兩種鹼土金屬氧化物作為鹼土金屬氧化物，是因為通過混合堿效應(通過含有複數個具有不同原子半徑的原子來使玻璃化變得容易的效應)能夠降低燒製溫度。
另外，將ZrO2的含量設定在0.1mol%~3.0mol%的範圍內是因為：當ZrO2的含量不足0.1mol%時，可能導致其耐藥品性下降、絕緣性下降等；當ZrO2的含量超過3.0mol%時，則可能導致玻璃的熔化溫度變高。
另外，將鎳氧化物的含量設定在0.01mol%~2.0mol%的範圍內是因為：當鎳氧化物的含量不足0.01mol%時，在燒製由半導體接合保護用玻璃複合物構成的層的過程中，難以抑制從與半導體基體的交界面可能產生的泡的產生；當鎳氧化物的含量超過2.0mol%時，在玻璃化的過程中則可能出現容易結晶化的傾向。
實施方式一涉及的半導體接合保護用玻璃複合物可以通過以下的方法製造。即、按上述的構成比(摩爾比)將玻璃原料(ZnO、SiO2、H3BO3、Al2O3、BaCO3、CaCO3、MgO、ZrO2及NiO調合，通過混合機充分攪拌後，將混合的玻璃原料放入白金坩鍋中，在電爐中在預定的溫度(例如1250℃~1350℃)下熔融預定的時間。隨後，使熔液從水冷輥流出，獲得 薄片狀的玻璃片(glass flake)。隨後，使用球磨機(ball mill)等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式一涉及的半導體接合保護用玻璃複合物也非常適用於Si制的半導體元件、SiC制的半導體元件或GaN制的半導體元件中的任一種半導體元件。
實施方式一涉及的半導體接合保護用玻璃複合物尤其非常適用於在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中，由於載流子的複合中心被退火而減少因此開關特性容易惡化的半導體裝置(例如，反向恢復時間trr容易變長的快速恢復二極體)。
另外，由於實施方式一涉及的半導體接合保護用玻璃複合物在50℃~500℃這一溫度範圍內的平均線膨脹係數在4.5x10-6~5.8x10-6的範圍內，因此也非常適用於平均線膨脹係數比較高的SiC制的半導體元件(SiC的線膨脹係數：4.4x10-6)或是GaN制的半導體元件(GaN的線膨脹係數：5.6x10-6)。
實施方式二
實施方式二是涉及半導體接合保護用玻璃複合物的實施方式。尤其是包含後述的實施例1涉及的半導體接合保護用玻璃複合物的實施方式。
實施方式二涉及的半導體接合保護用玻璃複合物基本上含有與實施方式一涉及的半導體接合保護用玻璃複合物同樣的成分，但在不含鎳氧化物這一點上與實施方式一涉及的半導體接合保護用玻璃複合物不同。即、實施方式二涉及的半導體接合保護用玻璃複合物基本上含有與實 施方式一涉及的半導體接合保護用玻璃複合物相同的成分，是一種由玻璃微粒構成的半導體接合保護用玻璃複合物，並且不含填充物，所述玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成，該玻璃原料以下面的含量至少含有ZnO，Si，B2O3，Al2O3，以及BaO、CaO和MgO中的至少兩種鹼土金屬的氧化物，ZrO2，且實質上不含有Pb，As，Sb，Li，Na，K。
在實施方式二涉及的半導體接合保護用玻璃複合物中，ZnO的含量、SiO2的含量、B2O3的含量、Al2O3的含量、鹼土金屬的氧化物的含量及ZrO2的含量與實施方式一涉及的半導體接合保護用玻璃複合物相同。
另外，實施方式二涉及的半導體接合保護用玻璃複合物與實施方式一涉及的半導體接合保護用玻璃複合物的情況幾乎相同，玻璃化轉變溫度Tg在540℃~680°的範圍內，50℃~500℃這一溫度範圍內的平均線膨脹係數在4.5x10-6~5.8x10-6的範圍內。
這樣，實施方式二涉及的半導體接合保護用玻璃複合物雖然在不含鎳氧化物這一點上與實施方式一涉及的半導體接合保護用玻璃複合物不同，但也能夠使用不含鉛的玻璃材料製造出與以往使用以矽酸鉛為主要成分的玻璃材料時同樣可信度高的半導體裝置。
另外，實施方式二涉及的半導體接合保護用玻璃複合物的ZnO的含量、SiO2的含量、B2O3的含量、Al2O3的含量、鹼土金屬的氧化物的含量及ZrO2的含量由於與實施方式一涉及的半導體接合保護用玻璃複合物的情況相同，因此與實施方式一涉及的半導體接合保護用玻璃複合物的情況相同，玻璃化轉變溫度Tg低，為540℃~680℃，從後述的實施例也可知，與以往使用以矽酸鉛為主要成分的玻璃材料相比，能夠使得燒製由半 導體接合保護用玻璃複合物構成的層時的燒製溫度降低(例如600℃~760°C)。
其結果是，根據實施方式二涉及的半導體接合保護用玻璃複合物，與實施方式一涉及的半導體接合保護用玻璃複合物同樣，即使是在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中製造由於載流子的複合中心被退火而減少因此開關特性容易惡化的半導體裝置(例如反向恢復時間trr容易變長的快速恢復二極體)時，在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中開關特性也難以惡化、能夠製造開關特性優良的半導體裝置。
另外，其結果是，根據實施方式二涉及的半導體接合保護用玻璃複合物，與實施方式一涉及的半導體接合保護用玻璃複合物同樣，在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中玻璃層難以結晶化，能夠製造反向漏電流IR低的半導體裝置(參考後述的實施方式四及五)。
另外，根據實施方式二涉及的半導體接合保護用玻璃複合物，作為半導體接合保護用玻璃複合物，由於使用了由不含填充物的半導體接合保護用玻璃複合物構成的層，因此當形成由覆蓋pn結的半導體接合保護用玻璃複合物構成的層時，能夠均一地形成該由半導體接合保護用玻璃複合物構成的層。
另外，由於實施方式二涉及的半導體接合保護用玻璃複合物除了不含鎳氧化物這一點以外，具有與實施方式一涉及的半導體接合保護用玻璃複合物相同的構成，因此具有實施方式一涉及的半導體接合保護用 玻璃複合物具有的效果中相應的效果。
另外，將ZnO的含量、SiO2的含量、B2O3的含量、Al2O3的含量、鹼土金屬的氧化物的含量及ZrO2的含量設定在上述範圍內是出於與實施方式一涉及的半導體接合保護用玻璃複合物的情況相同的理由。
另外，之所以設定為不含鎳氧化物是因為：即使不含鎳氧化物，在燒製由半導體接合保護用玻璃複合物構成的層的過程中，也有可能能夠抑制從與矽基板的交界面可能產生的泡的產生。
實施方式二涉及的半導體接合保護用玻璃複合物可以通過以下的方法製造。即、按上述的構成比(摩爾比)將玻璃原料(ZnO、SiO2、H3BO3、Al2O3、BaCO3、CaCO3、MgO及ZrO2調合，通過混合機充分攪拌後，將這個混合的玻璃原料放入白金坩鍋中，在電爐中在預定的溫度(例如1250℃~1350℃)下熔融預定的時間。隨後，使熔液從水冷輥流出，獲得薄片狀的玻璃片。隨後，使用球磨機等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式二涉及的半導體接合保護用玻璃複合物與實施方式一涉及的半導體接合保護用玻璃複合物同樣，也非常適用於Si制的半導體元件、SiC制的半導體元件或GaN制的半導體元件中的任一種半導體元件。
實施方式三
實施方式三是涉及半導體接合保護用玻璃複合物的實施方式。
實施方式三涉及的半導體接合保護用玻璃複合物基本上含有與實施方式一涉及的半導體接合保護用玻璃複合物相同的成分，但在不 含ZrO2這一點上與實施方式一涉及的半導體接合保護用玻璃複合物不同。即、實施方式二涉及的半導體接合保護用玻璃複合物是有一種由玻璃微粒構成且不含填充物的半導體接合保護用玻璃複合物，該玻璃微粒是從將一種玻璃原料熔融而獲得的熔液製造的，該玻璃原料以下面的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO、CaO和MgO中的至少兩種鹼土金屬的氧化物，鎳氧化物，且實質上不含有Pb，As，Sb，Li，Na，K。
在實施方式三涉及的半導體接合保護用玻璃複合物中，ZnO的含量、SiO2的含量、B2O3的含量、Al2O3的含量、鹼土金屬的氧化物的含量及鎳氧化物的含量與實施方式一涉及的半導體接合保護用玻璃複合物的情況相同。
另外，實施方式三涉及的半導體接合保護用玻璃複合物與實施方式一涉及的半導體接合保護用玻璃複合物的情況基本相同，玻璃化轉變溫度在Tg在540℃~680℃的範圍內，50℃~500℃這一溫度範圍內的平均線膨脹係數在4.5x10-6~5.8x10-6的範圍內。
這樣，實施方式三涉及的半導體接合保護用玻璃複合物雖然在不含ZrO2這一點上與實施方式一涉及的半導體接合保護用玻璃複合物不同，但也可以使用不含鉛的玻璃材料製造出一種與以往的使用以矽酸鉛為主要成分的玻璃材料時同樣可信度高的半導體裝置。
另外，實施方式三涉及的半導體接合保護用玻璃複合物由於ZnO的含量、SiO2的含量、B2O3的含量、Al2O3的含量、鹼土金屬的氧化物的含量及鎳氧化物的含量與實施方式一涉及的半導體接合保護用玻璃複合物的情況相同，因此與實施方式一涉及的半導體接合保護用玻璃複合物同 樣，玻璃化轉變溫度Tg低，為540℃~680℃，從後述的實施方式也可知，與以往的以矽酸鉛為主要成分的玻璃材料相比，能夠使得燒製由半導體接合保護用玻璃複合物構成的層時的燒製溫度降低(例如600℃~760℃)。
其結果是，根據實施方式三涉及的半導體接合保護用玻璃複合物，與實施方式一涉及的半導體接合保護用玻璃複合物同樣，即使是在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中製造由於載流子的複合中心被退火而減少因此開關特性容易惡化的半導體裝置(例如反向恢復時間trr容易變長的快速恢復二極體)時，在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中開關特性也難以惡化，能夠製造開關特性優良的半導體裝置。
另外，在上述的情況下，根據實施方式三涉及的半導體接合保護用玻璃複合物，與實施方式一涉及的半導體接合保護用玻璃複合物的情況同樣，在半導體元件的製造過程(燒製半導體接合保護用玻璃複合物的工序)中玻璃層難以結晶化，可以製造反向漏電流IR低的半導體裝置。在這種情況下，在半導體基體與玻璃層之間不設置基底氧化膜也可以穩定地製造反向漏電流IR低的半導體裝置(參考後述的實施方式四及實施例2)。
另外，根據實施方式三涉及的半導體接合保護用玻璃複合物，因為作為半導體接合保護用玻璃複合物，使用了由不含填充物的半導體接合保護用玻璃複合物構成的層，所以在形成由覆蓋pn結的半導體接合保護用玻璃複合物構成的層時，能夠均一地形成該由半導體接合保護用玻璃複合物構成的層。
另外，實施方式三涉及的半導體接合保護用玻璃複合物由於 除了不含ZrO2這一點以外，具有與實施方式一涉及的半導體接合保護用玻璃複合物相同的結構，因此具有實施方式一涉及的半導體接合保護用玻璃複合物具有的效果中相應的效果。
另外，之所以將ZnO的含量、SiO2的含量、B2O3的含量、Al2O3的含量、鹼土金屬的氧化物的含量及鎳氧化物的含量設定在上述的範圍內，是出於與實施方式一涉及的半導體接合保護用玻璃複合物的情況相同的理由。
另外，之所以設定為不含ZrO2，是因為即使不含ZrO2，也有可能顯示出十分優良的耐藥品性。
實施方式三涉及的半導體接合保護用玻璃複合物，可以通過以下的方法製造。即，按上述的構成比(摩爾比)將原料(ZnO、SiO2、H3BO3、Al2O3、BaCO3、CaCO3、MgO及NiO)調合，通過混合機充分攪拌後，將混合的玻璃原料放入白金坩鍋中，在電爐中以預定的溫度(例如1250℃~1350℃)熔融預定的時間。隨後，使熔液從水冷輥流出，獲得薄片狀的玻璃片。隨後，使用球磨機等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式三涉及的半導體接合保護用玻璃複合物與實施方式一涉及的半導體接合保護用玻璃複合物的情況同樣，也非常適用於Si制的半導體元件、SiC制的半導體元件或GaN制的半導體元件中的任一種半導體元件。
實施方式四
實施方式四是涉及半導體裝置的製造方法的實施方式。
實施方式四涉及的半導體裝置的製造方法依次包含：準備具有pn結露出的pn結露出部的半導體元件的第一工序；以及形成覆蓋pn結露出部的玻璃層的第二工序。而且，在該第二工序中，使用實施方式一涉及的半導體接合保護用玻璃複合物來形成玻璃層。第一工序包含準備具有與主面平行的pn結的半導體基體的工序；以及通過從半導體基體的第一主面側的表面形成深度超過的pn結的溝道，從而在溝道的內部形成pn結露出部的工序。第二工序包含形成直接覆蓋溝道內部的pn結露出部的玻璃層的工序。
圖1及圖2是顯示實施方式四涉及的半導體裝置的製造方法的說明圖。圖1(a)~圖1(d)及圖2(a)~圖2(d)為各工序圖。
實施方式四涉及的半導體裝置的製造方法，如圖1及圖2所示，依次包含：“半導體基體形成工序”、“溝道形成工序”、“重金屬擴散工序”、“玻璃層形成工序”、“玻璃保護膜形成工序”、“氧化膜去除工序”、“電極形成工序”及“半導體基體切斷工序”。以下依工序順序來對以往的半導體裝置的製造方法進行說明。
(a)半導體基體形成工序
首先，通過從n-型半導體層(n-型矽基板)110的第二主面側的表面擴散n型雜質形成n+型半導體層114，通過從第一主面側的表面擴散p型雜質形成p+型半導體層112，從而形成具有與主面平行的pn結的半導體基體。另外，也可以在n+型半導體層(n+矽基板)上形成了n-型半導體層(n-外延層)後，通過從該n-型半導體層(n-外延層)的表面擴散p型雜質形成p+型半導體層，從而形成具有與主平面平行的pn結的半導體基體。隨後，通過熱氧化在p+型半導體層112及n+型半導體層114的表面形成氧化膜116、 118(參考圖1(a))。
(b)溝道形成工序
其次，通過光刻法在氧化膜116的預定部位形成一定的開口部。在氧化膜的蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的第一主面側的表面形成深度超過pn結的溝道(在這種情況下為深度超過n-型半導體層110與n+型半導體層114的交界面的溝道)120(參考圖1(b))。這時，在溝道的內面就形成了pn結露出部A。
(c)重金屬擴散工序
其次，從半導體基體的第二主面側的表面去除了氧化膜118後，在該半導體基體的第二主面側的表面上，或通過噴濺法形成重金屬(例如Pt)，或將重金屬(例如Pt)製成熔液通過旋壓等方法將其塗布，從而在半導體基體的第二主面側的表面上形成成為重金屬擴散源的層122。隨後，在預定的溫度下使得重金屬熱擴散從而在半導體基體的內部形成載流子的複合中心(參考圖1(c))。另外，重金屬擴散工序也可以在上述的溝道形成工序之前實施。
(d)玻璃層形成工序
其次，在去除成了成為重金屬擴散源的層122後，在溝道120的表面，通過電泳法在溝道120的內面及其附近的半導體基體表面上，形成由半導體接合保護用玻璃複合物構成的層，同時，通過對該由半導體接合保護用玻璃複合物構成的層進行燒製，形成鈍化用的玻璃層126(參考圖1(d))。因此，溝道120內部的pn結露出部A成為了被玻璃層126直接覆蓋的狀態。另外，在燒製由半導體接合保護用玻璃複合物構成的層時，在半導 體基體的第二主面側形成了氧化膜124。
(e)玻璃保護膜形成工序
其次，形成覆蓋玻璃層126的表面的玻璃保護膜(例如由瀝青系蠟類構成的玻璃保護膜)128(參考圖2(a))。這樣，在後述的電極形成工序中，玻璃層126就不會接觸到鎳電鍍液。
(f)氧化膜去除工序
其次，將玻璃保護膜128作為掩膜進行氧化膜116的蝕刻，將在電極形成區域130中的氧化膜116以及在半導體基板的第二主面側的表面所形成的氧化膜124去除(參考圖2(b))。
(g)電極形成工序
其次，對半導體基體進行鍍鎳，在半導體基體的第一主面側的表面的電極形成區域130形成陽極電極132，同時，在半導體基體的第二主面側的表面形成陰極電極134(參考圖2(c))。另外，也可以代替鍍鎳，通過蒸鍍、噴濺法等氣相法來形成陽極電極和陰極電極。
(h)半導體基體切斷工序
其次，通過切割等在玻璃層126的中央部將半導體基體切斷，將半導體基體切片化，製作成檯面型半導體裝置(pn二極體)100(參考圖2(d))。
通過以上的方法，就可以製造可信度高，且開關特性優良、反向漏電流IR低的半導體裝置(實施方式四涉及的半導體裝置)100。
實施方式五
實施方式五是涉及半導體裝置的製造方法的實施方式。
實施方式五涉及的半導體裝置的製造方法與實施方式四涉及的半導體裝置的製造方法同樣，依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工序，以及形成覆蓋所述pn結露出部的玻璃層的第二工序。而且，在該第二工序中，與實施方式四涉及的半導體裝置的製造方法的情況不同，設定為通過絕緣層來形成覆蓋pn結露出部的玻璃層。
圖3及圖4是顯示實施方式五涉及的半導體裝置的製造方法的說明圖。圖3(a)~圖3(d)及圖4(a)~圖4(d)為各工序圖。
實施方式四涉及的半導體裝置的製造方法，如圖3及圖4所示，依次包含：“半導體基體形成工序”、“溝道形成工序”、“絕緣層形成工序”、“重金屬擴散工序”、“玻璃層形成工序”、“玻璃保護膜形成工序”、“氧化膜去除工序”、“電極形成工序”及“半導體基體切斷工序”。以下依工序順序來對以往的半導體裝置的製造方法進行說明。
(a)半導體基體形成工序
首先，通過從n-型半導體層(n-型矽基板)110的第二主面側的表面擴散n型雜質形成n+型半導體層114，通過從第一主面側的表面擴散p型雜質形成p+型半導體層112，從而形成具有與主面平行的pn結的半導體基體。另外，也可以在n+型半導體層(n+矽基板)上形成了n-型半導體層(n-外延層)後，通過從該n-型半導體層(n-外延層)的表面擴散p型雜質形成p+型半導體層，從而形成具有與主平面平行的pn結的半導體基體。隨後，通過熱氧化在p+型半導體層112及n+型半導體層114的表面形成氧化膜116、118。
(b)溝道形成工序
其次，通過光刻法在氧化膜116的預定部位形成一定的開口部。在氧化膜的蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的第一主面側的表面形成深度超過pn結的溝道(在這種情況下為深度超過n-型半導體層110與n+型半導體層114的交界面的溝道)120(參考圖3(a))。這時，在溝道的內面就形成了pn結露出部A。
(c)絕緣層形成工序
其次，通過使用乾氧(DryO2)的熱氧化法，在溝道120的內面形成由矽氧化膜構成的絕緣層136(參照圖3(b))。將絕緣層的厚度設定在5nm至60nm的範圍內(例如20nm)。絕緣層的形成是通過將半導體基板放入擴散爐後，流通氧氣並在900℃的溫度下處理10分鐘來進行的。當絕緣層136的厚度不足5nm時，可能無法獲得反向電流降低的效果。另一方面，當絕緣層136的厚度超過60nm時，則在後面的玻璃層形成工程中可能無法通過電泳法形成由玻璃複合物構成的層。
(d)重金屬擴散工序
其次，從半導體基體的第二主面側的表面去除了氧化膜118後，在該半導體基體的第二主面側的表面上，或通過噴濺法形成重金屬(例如Pt)，或將重金屬(例如Pt)製成熔液通過旋壓等方法將其塗布，從而在半導體基體的第二主面側的表面上形成成為重金屬擴散源的層122。隨後，在預定的溫度下使得重金屬熱擴散，從而在半導體基體的內部形成載流子的複合中心(參考圖3(c))。另外，重金屬擴散工序也可以在上述的絕緣層形成工序或溝道形成工序之前實施。
(e)玻璃層形成工序
其次，去除了成為重金屬擴散源的層122後，在溝道120的表面，通過電泳法在溝道120的內面及其附近的半導體基體表面上，形成由半導體接合保護用玻璃複合物構成的層，同時，通過對該由半導體接合保護用玻璃複合物構成的層進行燒製，形成鈍化用的玻璃層126(參考圖3(d))。因此，溝道120內部的pn結露出部A成為了通過絕緣層136被玻璃層126覆蓋的狀態。另外，在燒製由半導體接合保護用玻璃複合物構成的層時，在半導體基體的第二主面側形成了氧化膜124。
(f)玻璃保護膜形成工序
其次，形成覆蓋玻璃層126的表面的玻璃保護膜(例如由瀝青系蠟類構成的玻璃保護膜)128(參考圖4(a))。這樣，在後述的電極形成工序中，玻璃層126就不會接觸到鎳電鍍液。
(g)氧化膜去除工序
其次，將玻璃保護膜128作為掩膜進行氧化膜116的蝕刻，將在電極形成區域130的氧化膜116以及在半導體基板的第二主面側的表面形成的氧化膜124去除(參考圖4(b))。
(h)電極形成工序
其次，對半導體基體進行鍍鎳，在半導體基體的第一主面側的表面的電極形成區域130形成陽極電極132，同時，在半導體基體的第二主面側的表面形成陰極電極134(參考圖4(c))。另外，也可以代替鍍鎳，通過蒸鍍、噴濺法等氣相法來形成陽極電極和陰極電極。
(i)半導體基體切斷工序
其次，通過切割等在玻璃層126的中央部將半導體基體切 斷，將半導體基體切片化，製作成檯面型半導體裝置(pn二極體)102(參考圖4(d))。
通過以上的方法，就能夠製造可信度高，且開關特性優良、反向漏電流IR低的半導體裝置(實施方式五涉及的半導體裝置)102。
實施方式六
實施方式六是涉及半導體裝置的製造方法的實施方式。
實施方式六涉及的半導體裝置的製造方法與實施方式四涉及的半導體裝置的製造方法同樣依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工序；以及形成覆蓋所述pn結露出部的玻璃層的第二工序。而且，在該第二工序中，使用實施方式一涉及的半導體接合保護用玻璃複合物來形成玻璃層。但是，與實施方式四涉及的半導體裝置的製造方法不同，第一工序包含在半導體基體的表面形成pn結露出部的工序，第二工序包含形成覆蓋半導體基體的表面的pn結露出部的玻璃層的工序。
圖5及圖6是顯示實施方式六涉及的半導體裝置的製造方法的說明圖。圖5(a)~圖5(d)及圖6(a)~圖6(c)為各工序圖。
實施方式六涉及的半導體裝置的製造方法，如圖5及圖6所示，依次實施：“半導體基體準備工序”、“p+型半導體層形成工序”、“n+型半導體層形成工序”、“重金屬擴散工序”、“玻璃層形成工序”、“玻璃層蝕刻工序”、“電極形成工序”及“半導體基體切斷工序”。下面按照工序順序對實施方式六涉及的半導體裝置的製造方法進行說明。
(a)半導體基體準備工序
首先，在n+型半導體層(n+型矽基板)210上準備積層有n- 型半導體層(n-型外延層)212的半導體基體(參考圖5(a))。
(b)p+型半導體層形成工序
其次，在形成了掩膜M1後，通過該掩膜M1，在n-型半導體層212表面的預定區域通過離子注入法導入p型雜質(例如硼離子)。之後，通過熱擴散，形成p+型半導體層214(參考圖5(b))。
(c)n+型半導體層形成工序
其次，在去除掩膜M1的同時形成掩膜M2後，通過該掩膜M2，在n-型半導體層212表面的預定區域，通過離子注入法導入n型雜質(例如砷離子)。之後，通過熱擴散，形成n+型半導體層216(參考圖5(c))。
(d)重金屬擴散工序
其次，去除了掩膜M2後，在該半導體基體的第二主面側的表面，或通過噴濺法形成重金屬(例如Pt)，或將重金屬(例如Pt)製成熔液通過旋壓等方法將其塗布，從而在半導體基體的第二主面側的表面上形成成為重金屬擴散源的層218。之後，在預定的溫度下使得重金屬熱擴散，從而在半導體基體的內部形成載流子的複合中心(參考圖5(d))。
(e)玻璃層形成工序
其次，去除了成為重金屬擴散源的層218後，在n-型半導體層212的表面，使用將實施方式一涉及的半導體接合保護用玻璃複合物與有機黏合劑(binder)混合而得到的糊料(paste)，通過旋塗膜法形成由半導體接合保護用玻璃複合物構成的層，隨後，通過對該由半導體接合保護用玻璃複合物構成的層進行燒製，從而形成鈍化用的玻璃層220(參考圖6(a))。
(f)玻璃層蝕刻工序
其次，在玻璃層220的表面的預定區域形成了掩膜M3後，進行玻璃層的蝕刻(參考圖6(b))。這樣，在n-型半導體層212表面的預定區域就形成了玻璃層220。
(g)電極形成工序
其次，去除了掩膜M3後，在被半導體基體表面的玻璃層220所包圍的區域形成陽極電極222，同時，在半導體基體的背面形成陰極電極224(參考圖6(c))。
(h)半導體基體切斷工序
其次，通過切割等將半導體基體切斷，將半導體基體切片化，從而製成半導體裝置(平面型的pn二極體)200(沒有圖示)。
通過如上的方法，就能夠製造可信度高的平面型半導體裝置(實施方式六涉及的半導體裝置)200。
實施方式七
實施方式七是涉及半導體裝置的製造方法的實施方式。
實施方式七涉及的半導體裝置的製造方法與實施方式六涉及的半導體裝置的製造方法同樣，依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工序，以及形成覆蓋pn結露出部的玻璃層的第二工序。而且，在該第二工序中，使用實施方式一涉及的半導體接合保護用玻璃複合物來形成玻璃層。但是，與實施方式六涉及的半導體裝置的製造方法的情況不同，作為半導體基體，代替Si制的半導體基體，使用了SiC制的半導體基體。
圖7~圖10是顯示實施方式七涉及的半導體裝置的製造方法 的說明圖。圖7(a)~圖7(c)、圖8(a)~圖8(c)、圖9(a)~圖9(c)及圖10(a)~圖10(c)為各工序圖。
實施方式七涉及的半導體裝置的製造方法，如圖7~圖10所示，依次實施：“半導體基體準備工序”、“保護環(guard ring)層形成工序”、“雜質活性化工序”、“背面鎳歐姆(ohmic)層形成工序”、“玻璃層形成工序”、“玻璃層蝕刻工序”、“阻擋金屬(barrier metal)層及陽極電極層形成工序”、“陰極電極層形成工序”及“半導體基體切斷工序”。下面按照工序順序對實施方式七的半導體裝置的製造方法進行說明。
(a)半導體基體準備工序
準備具有n+型半導體層(n+型的炭化矽單結晶基板)312(厚度：400μm，雜質(氮)濃度：1x1019cm-3)和由在n+型半導體層312上面形成的炭化矽構成的n-型半導體層(n-型的外延層/漂移(drift)層)314(厚度：5μm，雜質(氮)濃度：5x1015cm-3)的半導體基體310(參考圖7(a))。
(b)保護環層形成工序
其次，將半導體基體310的表面淨化後，在n-型半導體層314的表面，在與保護環層316相對應的部分形成具有開口的氧化矽掩膜M4。之後，通過該氧化矽掩膜M4，向n-型半導體層314的預定部位注入作為p型雜質的鋁離子(aluminum ion)，從而形成p型雜質導入層315(深度：0.7μm，p型雜質濃度：1x1017cm-3)(參考圖7(b))。鋁離子的注入是通過向n-型半導體層314的表面使用不同的能量(energy)(30kev、60kev、…、700kev)多級注入鋁離子而進行的。另外，在保護環層形成工序中，在掩膜M4的開口處存在薄的氧化矽膜等的條件下進行鋁離子的注入也是可以的。
(c)雜質活性化退火工序
其次，去除了掩膜M4後，在半導體基體310的表面(第一主 面)及背面(第二主面)形成了保護防護(resist)層M5後(參考圖7(c))，通過將半導體基體310加熱到1600℃以上的溫度，來進行p型雜質的活性化，之後，在這個工序中將表面粗糙的半導體基體310的表面及背面(參考圖8(a))在氧氣中在1000°以上的溫度下進行犧牲氧化從而形成犧牲氧化膜318(參考圖8(b))。
(d)背面鎳歐姆層形成工序
其次，去除了半導體基體310背面的犧牲氧化膜318後，在半導體基體310的背面形成鎳層(厚度：50nm)，隨後，通過將半導體基體310在950℃的溫度下進行退火，從而在半導體基體310的背面形成鎳歐姆層320(參考圖8(c))。
(e)玻璃形成工序
其次，去除了半導體基體310表面的犧牲氧化膜318後(參考圖9(a))，在半導體基體310的表面，使用將實施方式一涉及的半導體接合保護用玻璃複合物與有機黏合劑混合而得到的糊料通過旋塗膜法形成由半導體接合保護用玻璃複合物構成的層，隨後，通過對該由半導體接合保護用玻璃複合物構成的層進行燒製，從而形成鈍化用的玻璃層322(參考圖9(b))。
(f)玻璃層蝕刻工序
其次，在玻璃層322的表面形成了掩膜M6後，進行玻璃層322的蝕刻(參考圖9(c))。這樣，在半導體基體310的表面的預定區域就形成 了玻璃層322(參考圖10(a))。
(g)阻擋金屬層及陽極電極層形成工序
隨後，在半導體基體310的表面，通過依次蒸鍍形成作為阻擋金屬的鈦(titanium)層(100nm)以及作為表面電極的鋁層(2000nm)後，進行蝕刻，從而形成阻擋金屬層324以及陽極電極層326(參考圖10(b))。
(h)陰極電極層形成工序
隨後，在半導體基體310的背面的鈦層上，形成鎳層及銀層層疊的積層膜構成的陰極電極層328。
(i)半導體基體切斷工序
隨後，通過切割等將半導體基體切斷，將半導體基體切片化，從而製成半導體裝置(平面型的肖特基勢壘二極體(Schottky barrier diode))300(參考圖10(c))。
通過如上方法，就能夠製造可信度高的平面型半導體裝置(實施方式七涉及的半導體裝置)300。
實施例
1.試料的調製
下述表1是顯示實施例的條件及結果。按實施例1~6及比較例1~2所示的構成比(參考表1)調合玻璃原料，用混合機充分攪拌後，將該混合的玻璃原料放入白金坩鍋中，在電爐中以預定溫度(實施例1~6：1250℃~1350℃，比較例1及2：1500℃~1550℃)熔融兩個小時。隨後，使熔液從水冷輥流出，獲得薄片狀的玻璃片。將該玻璃片通過球磨機粉碎至平均料徑為5μm的粉末，獲得粉末狀的玻璃複合物。
另外，在實施例中使用的玻璃原料為ZnO、SiO2、H3BO3、Al2O3、BaCO3、CaCO3、MgO、ZrO2、NiO及PbO。
2.評價
對通過上述方法獲得的各玻璃複合物通過以下評價項目進行評價。
(1)評價專案1(環境負荷)
本發明的目的在於使用不含鉛的玻璃材料也可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣可信度高的半導體裝置，因而當不含鉛成分時評價為“○(好)”，當含有鉛成分時則評價為“×(不好)”。
(2)評價專案2(燒製溫度)
當燒製溫度過高時，就會有反向恢復時間trr變長的同時反向漏電流IR變大的傾向，因而當燒製溫度在760℃以下時評價為“○”當燒製溫度在760℃~1100℃時評價為“△(不太好)”，當燒製溫度超過1100℃時則評價為“×”。
(3)評價專案3(耐藥品性)
當玻璃複合物對王水及電鍍液均表現為難溶性時評價為“○”，當對王水及電鍍液中的至少一種表現為微溶性時評價為“△”，當對王水及電鍍液中的至少一種表現為可溶性時則評價為“×”。
另外，當為實施例1~6涉及的半導體接合保護用玻璃複合物時，由於含有高濃度的ZnO因而多少溶於鎳電鍍液所以評價為了“△”，但即使在這種情況下，只要在形成了覆蓋玻璃層表面的玻璃保護膜的狀態下 進行鍍鎳，就不會與鎳電鍍液相接觸，因此也不會成為大問題。
(4)評價專案4(有無結晶化)
通過與實施方式四涉及的半導體裝置的製造方法相同的方法製作半導體裝置(pn二極體)。其結果是，在使得由玻璃複合物構成的層玻璃化的過程中，沒有結晶化而能夠玻璃化時評價為“○”，由於結晶化而沒能玻璃化時則評價為“×”。
(5)評價專案5(有無泡產生)
通過與實施方式四涉及的半導體裝置的製造方法相同的方法製作半導體裝置(pn二極體)，在玻璃化的過程中觀察在玻璃層126的內部(特別是與矽基板的交界面附近)是否產生了泡(預備評價)。另外，在10mm角的矽基板上塗布實施方式1~6及比較例1~2涉及的半導體接合保護用玻璃複合物，從而在形成由半導體接合保護用玻璃複合物構成的層，同時，通過對該由半導體接合保護用玻璃複合物構成的層進行燒製來形成玻璃層，觀察在玻璃層的內部(特別是與半導體基體的交界面附近)是否產生了泡(正式評價)。
圖11是顯示預備評價中在玻璃層126內部產生的泡b的說明圖。圖11(a)是顯示未產生泡b時的半導體裝置的截面圖，圖11(b)是顯示產生了泡b時的半導體裝置的截面圖。圖12是用於說明正式評價中在玻璃層126的內部產生的泡b的照片。圖12(a)是將在未產生泡b的情況下的半導體基體與玻璃層的交界面放大顯示的照片，圖12(b)是將在產生了泡b的情況下的半導體基體與玻璃層的交界面放大顯示的照片。通過實驗結果可知，預備評價的結果與本發明的評價結果有著良好的對應關係。另外，在 正式評價中，當在玻璃層的內部未產生直徑50μm以上的泡時評價為“○”，當在玻璃層的內部產生了1個~20個直徑50μm以上的泡時評價為“△”，當在玻璃層的內部產生了21個以上直徑50μm以上的泡時則評價為“×”。
另外，當為實施例1涉及的半導體接合保護用玻璃複合物時，由於不含鎳氧化物因而產生了若干個泡所以評價為了“△”，但即使在不含鎳氧化物的情況下，當通過與實施方式五涉及的半導體裝置的製造方法(即、在pn接合面上通過絕緣層形成玻璃層的半導體裝置的製造方法)相同的方法製作半導體裝置時，並不會產生泡。
(6)評價專案6(反向漏電流)
通過與實施方式四涉及的半導體裝置的製造方法相同的方法製作半導體裝置(pn二極體)，測定製成的半導體裝置的反向特性。圖13是顯示使用實施例3涉及的半導體接合保護用玻璃複合物製作的半導體裝置的反向漏電流的圖。其結果是，當施加200V的反向電壓VR時，如果反向漏電流在1μA以下則評價為“○”，如果超過1μA則評價為“×”。
(7)評價專案7(反向恢復時間trr)
使用實施例4涉及的半導體接合保護用玻璃複合物和比較例1涉及的半導體接合保護用玻璃複合物，通過與實施方式四涉及的半導體裝置的製造方法相同的方法製作半導體裝置(pn二極體)，測定反向恢復時間trr。玻璃層的燒製條件在使用實施例4涉及的半導體接合保護用玻璃複合物的情況下為720℃ 15分鐘，在使用比較例1涉及的半導體接合保護用玻璃複合物的情況下為870℃ 15分鐘。
圖14是反向恢復時間trr的測定方法的說明圖。反向恢復時間的測定，如圖12所示，是在從流過100mA的正向電流的打開狀態開始到開關關閉(逆電壓VR=50V)時流過最大的反向電流100mA的條件下，通過對半導體裝置施加驅動電壓來進行的。其結果，如圖14所示，是通過測定從開關關閉後正向電流IF降低到0mA的時刻開始，到反向電流IR降低到最大值的10%的時刻為止的時間(90%恢復時間)而獲得的。
通過該結果可知，使用比較例1涉及的半導體接合保護用玻璃複合物時的逆回復期間trr為43.6ns，與此相對，使用實施例4涉及的半導體接合保護用玻璃複合物時的反向恢復時間trr為39.6ns，變快了10%。根據這個結果，將實施例4涉及的半導體接合保護用玻璃複合物評價為“○”，將比較例1涉及的半導體接合保護用玻璃複合物評價為了“△”。這意味著實施例4涉及的半導體接合保護用玻璃複合物由於能夠降低燒製溫度，因此在燒製由半導體接合保護用玻璃複合物構成的層時載流子的複合中心難以因退火而減少。
(8)綜合評價
(8-1)綜合評價1
在上述評價專案1~7的各評價中均為“○”時則評價為“○”，各評價中即使有一項為“△”時則評價為“△”，各評價中即使有一項為“×”時則評價為“×”。
(8-2)綜合評價2
對於評價專案3(耐藥品性)，只要在形成了覆蓋玻璃層表面的玻璃保護膜的狀態下進行鍍鎳就不會接觸到鎳電鍍液也就不會成為大問 題，考慮到這一點，因此認為實施例2~6涉及的半導體接合保護用玻璃複合物在所有評價專案中都沒有問題，所以評價為了“○”。
(8-3)綜合評價3
與上述的綜合評價2的情況相同，對於評價專案3(耐藥品性)，只要在形成了覆蓋玻璃層表面的玻璃保護膜的狀態下進行鍍鎳就不會接觸到鎳電鍍液也就不會成為大問題，並且，對於評價項目6(泡的產生)，當通過與實施方式五涉及的半導體裝置的製造方法相同的方法製作半導體裝置時，就不會產生泡，考慮到這一點，因此認為實施例1~6涉及的半導體接合保護用玻璃複合物在所有評價專案中都沒有問題，所以評價為了“○”。
3.評價結果
從表1可知，比較例1涉及的玻璃複合物在評價專案2及7中被評價為“△”，綜合評價1~3的每一項也都為“△”。另外，比較例2涉及的玻璃複合物在評價專案1中被評價為“×”，在評價專案2中被評價為“△”，綜合評價也為“×”。
與此相對，實施例2~6涉及的半導體接合保護用玻璃複合物在評價專案3的專案中被評價為了“△”(所以，綜合評價1為“△”)，但在評價專案3以外的專案中被評價為了“○”。因此，對於實施例2~6涉及的半導體接合保護用玻璃複合物，如果在蝕刻氧化膜時是在使用玻璃保護膜的條件下製造半導體裝置，就能夠沒有問題地製造半導體裝置(所以，綜合評價2為“○”)。
另外，實施例1涉及的半導體接合保護用玻璃複合物雖然在 評價專案3及5的專案中被評價為“△”(所以，綜合評價1為“△”)，但在評價專案3及5以外的專案中被評價為了“○”。因此，對於實施例1涉及的半導體接合保護用玻璃複合物，只要是在蝕刻氧化膜時使用玻璃保護膜，並且在pn接合面上通過絕緣層形成玻璃層這樣的條件下製造半導體裝置，就能夠沒有問題地製造半導體裝置。(所以，綜合評價3為“○”)。
以上，基於上述實施方式對本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法以及半導體裝置進行了說明，但本發明並不以此為限，只要不脫離其主旨範圍均可以實施，例如還可以是如下的變形。
(1)在上述的實施方式四~六中，對將使用Si制的半導體基體的半導體裝置的製造方法適用於本發明的例子進行了說明，在上述的實施方式七中，對將使用SiC制的半導體基體的半導體裝置的製造方法適用於本發明的例子進行說明，但本發明並不以此為限。使用GaN制的半導體基體的半導體裝置的製造方法也適用於本發明。
(2)在上述的實施方式一及三中，作為脫泡劑使用了鎳氧化物，但本發明並不以此為限。也可以代替鎳氧化物，而使用例如銅氧化物、錳(manganese)氧化物或鋯(zirconium)氧化物。
(3)本發明是關於一種實質上不含有Pb、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物，但在本發明中也包含實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物。
(4)在上述的實施方式四及五中，在玻璃層形成工序中，是通過電泳法形成由半導體接合保護用玻璃複合物構成的層的，但本發明 並不以此為限。也可以通過旋塗膜法、網屏印刷法或刮勻塗裝法來形成由半導體接合保護用玻璃複合物構成的層。在這種情況下，作為半導體接合保護用玻璃複合物，使用將實施方式一涉及的半導體接合保護用玻璃複合物與有機黏合劑混合而得到的糊料來形成由半導體接合保護用玻璃複合物構成的層。
在上述的實施方式六及七中，在玻璃層形成工序中，雖然是通過旋塗膜法來形成由半導體接合保護用玻璃複合物構成的層的，但本發明並不以此為限。也可以通過網屏印刷法或刮勻塗裝法來形成由半導體接合保護用玻璃複合物構成的層。另外，也可以通過電泳法來形成由半導體接合保護用玻璃複合物構成的層。當為後者時，作為半導體接合保護用玻璃複合物，使用不與有機黏合劑混合的實施方式一涉及的半導體接合保護用玻璃複合物來形成由半導體接合保護用玻璃複合物構成的層。
在上述的各實施方式中，以二極體(檯面型的pn二極體、平面型的pn二極體、平面型的肖特基勢壘二極體)為例對本發明進行了說明，但本發明並不以此為限。所有pn結露出的半導體裝置(例如閘流電晶體(thyristor)、功率(power)MOSFET、IGBT等)都可以適用於本發明。

Claims (17)

  1. 一種半導體接合保護用玻璃複合物，為了形成用於保護在具有pn結露出的pn結露出部的半導體元件中的所述pn結的玻璃層，其特徵在於：由一種玻璃微粒構成，並且不含填充物，其中，所述玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成，所述玻璃原料以下述的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO、CaO和MgO中的至少兩種鹼土金屬的氧化物，且實質上不含有Pb，As，Sb，Li，Na，K，ZnO：30mol%~60mol%，SiO2：5mol%~45mol%，B2O3：5mol%~30mol%，Al2O3：5mol%~13mol%，鹼土金屬的氧化物：1mol%~10mol%。
  2. 根據請求項1所述的半導體接合保護用玻璃複合物，其特徵在於：其中，所述玻璃原料實質上不含有Bi。
  3. 根據請求項2所述的半導體接合保護用玻璃複合物，其特徵在於：其中，所述玻璃原料實質上不含有P。
  4. 根據請求項1至請求項3中任一項所述的半導體接合保護用玻璃複合物，其特徵在於： 其中，所述玻璃原料進一步含有鎳氧化物。
  5. 根據請求項1至請求項3中任一項所述的半導體接合保護用玻璃複合物，其特徵在於：其中，所述玻璃原料進一步含有ZrO2。
  6. 根據請求項1至請求項3中任一項所述的半導體接合保護用玻璃複合物，其特徵在於：其中，所述玻璃層是通過絕緣層覆蓋所述pn結露出部而形成的玻璃層。
  7. 根據請求項1至請求項3中任一項所述的半導體接合保護用玻璃複合物，其特徵在於：其中，玻璃化轉變溫度Tg在540℃~680℃的範圍內。
  8. 根據請求項6所述的半導體接合保護用玻璃複合物，其特徵在於：其中，50℃~500℃這一溫度範圍內的平均線膨脹係數在4.5×10-6~5.8×10-6的範圍內。
  9. 根據請求項1至請求項3中任一項所述的半導體接合保護用玻璃複合物，其特徵在於：其中，ZnO的含量在40mol%~56mol%的範圍內，SiO2的含量在8mol% ~20mol%的範圍內，B2O3的含量在20mol%~30mol%的範圍內，Al2O3的含量在6mol%~10mol%的範圍內，鹼土金屬的氧化物的含量在2mol%~5mol%的範圍內。
  10. 根據請求項1至請求項3中任一項所述的半導體接合保護用玻璃複合物，其特徵在於：其中，所述半導體元件是Si制的半導體元件。
  11. 根據請求項10所述的半導體接合保護用玻璃複合物，其特徵在於：其中，所述半導體元件是快速恢復二極體。
  12. 根據請求項1至請求項3中任一項所述的半導體接合保護用玻璃複合物，其特徵在於：其中，所述半導體元件是SiC制的半導體元件。
  13. 根據請求項1至請求項3中任一項所述的半導體接合保護用玻璃複合物，其特徵在於：其中，所述半導體元件是GaN制的半導體元件。
  14. 一種半導體裝置的製造方法，依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工序，以及形成覆蓋所述pn結露出部的玻璃層的第二工序，其特徵在於： 其中，在第二工序中，使用一種由玻璃微粒構成且不含填充物的半導體接合保護用玻璃複合物來形成所述玻璃層，所述玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成，該玻璃原料以下述的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO、CaO和MgO中的至少兩種鹼土金屬的氧化物，且實質上不含有Pb，As，Sb，Li，Na，K，ZnO：30mol%~60mol%，SiO2：5mol%~45mol%，B2O3：5mol%~30mol%，Al2O3：5mol%~13mol%，鹼土金屬的氧化物：1mol%~10mol%。
  15. 根據請求項14所述的半導體裝置的製造方法，其特徵在於：其中，所述第二工序包括在所述pn結露出部上形成絕緣膜的工序，以及通過所述絕緣膜形成覆蓋所述pn結露出部的所述玻璃層的工序。
  16. 一種半導體裝置，具有pn結露出的pn結露出部的半導體元件，以及覆蓋所述pn結露出部形成的玻璃層，其特徵在於：所述玻璃層是使用由玻璃微粒構成且不含填充物的半導體接合保護用玻璃複合物而形成的，所述玻璃微粒是通過將一種玻璃原料熔融而獲得的熔液製造而成，所述玻璃原料以下述的含量至少含有ZnO，SiO2，B2O3，Al2O3，以及BaO、CaO和MgO中的至少兩種鹼土金屬的氧化物，且實質上不含有Pb，As，Sb，Li，Na，K， ZnO：30mol%~60mol%，SiO2：5mol%~45mol%，B2O3：5mol%~30mol%，Al2O3：5mol%~13mol%，鹼土金屬的氧化物：1mol%~10mol%。
  17. 根據請求項16所述的半導體裝置，其特徵在於：其中，所述玻璃層是通過絕緣層覆蓋所述pn結露出部而形成的。
TW102130709A 2013-03-29 2013-08-27 Glass composite for semiconductor bonding protection, method for manufacturing semiconductor device, and semiconductor device TWI496754B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/059761 WO2014155739A1 (ja) 2013-03-29 2013-03-29 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201437173A TW201437173A (zh) 2014-10-01
TWI496754B true TWI496754B (zh) 2015-08-21

Family

ID=51622783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102130709A TWI496754B (zh) 2013-03-29 2013-08-27 Glass composite for semiconductor bonding protection, method for manufacturing semiconductor device, and semiconductor device

Country Status (6)

Country Link
US (1) US9236318B1 (zh)
EP (1) EP2983197B1 (zh)
JP (1) JP5631497B1 (zh)
CN (1) CN104254907B (zh)
TW (1) TWI496754B (zh)
WO (1) WO2014155739A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067477A1 (ja) * 2014-10-31 2016-05-06 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
KR101851884B1 (ko) * 2014-11-13 2018-04-24 신덴겐코교 가부시키가이샤 반도체 장치의 제조 방법 및 유리 피막 형성 장치
JP6852961B2 (ja) * 2015-06-01 2021-03-31 日本電気硝子株式会社 半導体素子被覆用ガラス
EP3113219B1 (de) * 2015-06-30 2020-03-11 SEMIKRON Elektronik GmbH & Co. KG Halbleiterbauelement und verfahren zu dessen herstellung
CN106449384A (zh) * 2016-10-25 2017-02-22 安徽富芯微电子有限公司 一种P型层开管Al扩散硅元件及其制备方法
CN112005381B (zh) 2018-04-27 2024-05-14 三菱电机株式会社 半导体装置以及电力转换装置
WO2019239448A1 (ja) * 2018-06-11 2019-12-19 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP7218531B2 (ja) * 2018-10-04 2023-02-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
DE102020106946A1 (de) 2020-03-13 2021-09-16 Schott Ag Glas zur Passivierung von Halbleiterbauelementen
CN113113324B (zh) * 2021-04-07 2024-02-06 捷捷半导体有限公司 一种钝化层制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248687A (en) * 2011-05-26 2012-12-01 Shindengen Electric Mfg Glass composition for semiconductor junction protection, production method for semiconductor device, and semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5117028B1 (zh) 1970-06-15 1976-05-29
JPS5117027B1 (zh) * 1970-06-15 1976-05-29
JPS54119513A (en) * 1978-03-10 1979-09-17 Asahi Glass Co Ltd Glass for coating semiconductor
JPS5645055A (en) * 1979-09-21 1981-04-24 Toshiba Corp Semiconductor device
JPS58190836A (ja) * 1982-04-30 1983-11-07 Toshiba Corp 半導体被覆用ガラス組成物の製造方法
JPH03126639A (ja) * 1989-10-06 1991-05-29 Nippon Electric Glass Co Ltd 被覆用ガラス組成物
US6171987B1 (en) * 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP5117027B2 (ja) 2006-10-06 2013-01-09 古河電気工業株式会社 絶縁電線
JP5117028B2 (ja) 2006-10-11 2013-01-09 古河電気工業株式会社 面発光レーザ素子および面発光レーザ素子アレイ
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
JP5773327B2 (ja) * 2010-09-01 2015-09-02 日本電気硝子株式会社 半導体被覆用ガラス
WO2011093177A1 (ja) * 2010-01-28 2011-08-04 日本電気硝子株式会社 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料
WO2012160962A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体装置の製造方法及び半導体装置
WO2012160632A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2013030922A1 (ja) * 2011-08-29 2013-03-07 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2012160631A1 (ja) * 2011-05-23 2012-11-29 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP6064298B2 (ja) * 2011-08-25 2017-01-25 日本電気硝子株式会社 半導体素子被覆用ガラス
CN103890919B (zh) * 2012-05-08 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248687A (en) * 2011-05-26 2012-12-01 Shindengen Electric Mfg Glass composition for semiconductor junction protection, production method for semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
US20160002093A1 (en) 2016-01-07
EP2983197A4 (en) 2016-10-05
US9236318B1 (en) 2016-01-12
CN104254907B (zh) 2016-07-06
EP2983197B1 (en) 2018-01-31
TW201437173A (zh) 2014-10-01
EP2983197A1 (en) 2016-02-10
WO2014155739A1 (ja) 2014-10-02
JPWO2014155739A1 (ja) 2017-02-16
JP5631497B1 (ja) 2014-11-26
CN104254907A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
TWI496754B (zh) Glass composite for semiconductor bonding protection, method for manufacturing semiconductor device, and semiconductor device
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9698069B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP5340511B1 (ja) 半導体装置の製造方法及び半導体装置
US9455231B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
TWI466288B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
TWI652740B (zh) 半導體裝置的製造方法及半導體裝置
JP6588028B2 (ja) 半導体装置の製造方法及びレジストガラス
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
JP5833112B2 (ja) ガラス組成物の製造方法
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法