TWI521602B - Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device - Google Patents

Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device Download PDF

Info

Publication number
TWI521602B
TWI521602B TW102107750A TW102107750A TWI521602B TW I521602 B TWI521602 B TW I521602B TW 102107750 A TW102107750 A TW 102107750A TW 102107750 A TW102107750 A TW 102107750A TW I521602 B TWI521602 B TW I521602B
Authority
TW
Taiwan
Prior art keywords
junction
semiconductor
semiconductor device
glass
exposed portion
Prior art date
Application number
TW102107750A
Other languages
English (en)
Other versions
TW201347041A (zh
Inventor
Koji Ito
Atsushi Ogasawara
Kazuhiko Ito
Koya Muyari
Original Assignee
Shindengen Electric Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Mfg filed Critical Shindengen Electric Mfg
Publication of TW201347041A publication Critical patent/TW201347041A/zh
Application granted granted Critical
Publication of TWI521602B publication Critical patent/TWI521602B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00—Glasses, glazes or enamels with special properties
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2205/00—Compositions applicable for the manufacture of vitreous enamels or glazes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2207/00—Compositions specially applicable for the manufacture of vitreous enamels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置
本發明涉及一種半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置。
在以往的半導體裝置製造方法中，我們已知在製造檯面型半導體裝置的過程中，形成覆蓋pn結露出部的鈍化用的玻璃層的方法(例如，參照專利文獻1)。
圖14及圖15是表示上述以往的半導體裝置的製造方法的說明圖。圖14(a)~圖14(d)及圖15(a)~圖15(d)為各工程圖。
如圖14及圖15所示，以往的半導體裝置的製造方法，依次包含“半導體基體形成工程”、“溝道形成工程”、“玻璃層形成工程”、“光致抗蝕劑形成工程”、“氧化膜去除工程”、“粗面化區域形成工程”、“電極形成工程”及“半導體基體切斷工程”。下面就按照工程順序，對以往的半導體裝置的製造方法進行說明。
(a)半導體基體形成工程
首先，從n-型半導體基板(n-型矽基板)910的一側的表面擴散p型雜質，形成p+型擴散層912；從另一側的表面擴散n型雜質，形成n+型擴散層914，從而形成具有與主面平行的pn結的半導體基體。隨後，通過熱氧化在p+型擴散層912及n+型擴散層914的表面形成氧化膜916、918(參照圖14(a))。
(b)溝道形成工程
隨後，通過光刻法在氧化膜916的預定部位形成一定的開口部。在氧化膜蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的一側的表面形成深度超過pn結的溝道920(參照圖14(b))。
(c)玻璃層形成工程
隨後，在溝道920的表面，通過電泳法在溝道920的內面及其近旁的半導體基體表面上，形成由半導體接合保護用玻璃複合物構成的層，同時，通過對該由半導體接合保護用玻璃複合物構成的層進行燒制，形成鈍化用的玻璃層924(參照圖14(c))。
(d)光致抗蝕劑形成工程
隨後，形成光致抗蝕劑926，覆蓋玻璃層924的表面(參照圖14(d))。
(e)氧化膜去除工程
隨後，將光致抗蝕劑926作為掩膜進行氧化膜916的蝕刻，將在形成鍍鎳電極膜的部位930的氧化膜916去除(參照圖15(a))。
(f)粗面化區域形成工程
隨後，對形成鍍鎳電極膜的部位930的半導體基體表面進行粗面化處理，形成提高鍍鎳電極與半導體基體的緊貼性的粗面化區域932(參照圖15(b))。
(g)電極形成工程
隨後，對半導體基體進行鍍鎳，在粗面化區域932上形成陽極電極934，同時，在半導體基體的另一側表面上形成陰極電極936(參照圖15(c))。
(h)半導體基體切斷工程
隨後，通過切割(dicing)等在玻璃層924的中央部將半導體基體切斷，將半導體基體切片化，製作成檯面型半導體裝置(pn二極體)900(參照圖15(d))。
如以上說明所述，以往的半導體裝置的製造方法，包括從形成具有主面平行的pn結的半導體基體的一側的表面形成深度超過pn結的溝道920的工程(參照圖14(a)及圖14(b))，以及，在該溝道920的內部形成覆蓋pn結露出部的鈍化用玻璃層924的工程(參照圖14(c))。因此，根據以往的半導體裝置的製造方法，在溝道920的內部形成鈍化用玻璃層924後，通過將半導體基體切斷，即可以製造高耐壓的檯面型半導體 裝置。
先行技術文獻
專利文獻
專利文獻1 日本特許公開2004-87955號公報
但是，作為鈍化用的玻璃層使用的玻璃材料，必須滿足下述條件：(a)能夠以合適的溫度進行燒制，(b)能夠承受在工程中使用的藥品(王水、鍍液及氟酸)，(c)為了防止在工程中的晶片彎曲，具有接近矽的線膨脹的線膨脹率(特別是在50℃~550℃下的平均線膨脹率接近矽的線膨脹率)，以及，(d)具有優良的絕緣性。因而，以往廣泛使用的是以矽酸鉛為主要成分的玻璃材料。
然而，以矽酸鉛為主要成分的玻璃材料中含有對環境影響較大的鉛，因而在不遠的將來，以矽酸鉛為主要成分的玻璃材料將被禁止使用。
因此，鑒於上述情況，本發明的目的在於，提供一種半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置。使用不含鉛的玻璃材料，與以往使用以矽酸鉛為主要成分的玻璃材料時同樣，可以製造高耐壓的半導體裝置。
〔1〕本發明的半導體接合保護用玻璃複合物，至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中至少2種鹼土金屬的氧化物，且實質上不含有Pb、As、Sb、Li、Na、K、Zn。
〔2〕在本發明的半導體接合保護用玻璃複合物中，在50℃~550℃的溫度範圍下，平均線膨脹率在3.23×10-6~4.23×10-6的範圍內。
〔3〕在本發明的半導體接合保護用玻璃複合物中，作為所述鹼土金屬的氧化物，含有CaO、MgO及BaO中的全部元素。
〔4〕在本發明的半導體接合保護用玻璃複合物中，還含有從由鎳氧化物、銅氧化物、錳氧化物及鋯氧化物構成的群中選擇的至少1 種金屬氧化物。
〔5〕本發明的半導體裝置的製造方法，依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工程、形成覆蓋所述pn結露出部的玻璃層的第二工程，在所述第二工程中，是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中至少二種鹼土金屬的氧化物、且實質上不含有Pb、As、Sb、Li、Na、K、Zn的半導體接合保護用玻璃複合物形成所述玻璃層。
〔6〕在本發明的半導體裝置的製造方法中，所述第一工程包括準備具有與主面平行的pn結的半導體基體的準備工程、以及通過從所述半導體基體一側的表面形成深度超過所述pn結的溝道，在所述溝道的內部形成所述pn結露出部的工程；所述第二工程包括形成覆蓋位於所述溝道內部的所述pn結露出部的所述玻璃層的工程。
〔7〕在本發明的半導體裝置的製造方法中，所述第二工程包括形成直接覆蓋所述溝道內部的所述pn結露出部的所述玻璃層的工程。
〔8］在本發明的半導體裝置的製造方法中，所述第二工程包括在所述溝道內部的所述pn結露出部上形成絕緣膜的工程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
〔9〕在本發明的半導體裝置的製造方法中，所述第一工程包括在半導體基體表面形成所述pn結露出部的工程，所述第二工程包括形成覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
〔10〕在本發明的半導體裝置的製造方法中，所述第二工程包括形成直接覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
〔11〕在本發明的半導體裝置的製造方法中，所述第二工程包括在所述半導體基體表面的所述pn結露出部上形成絕緣膜的工程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
〔12〕在本發明的半導體裝置的製造方法中，所述半導體基體接合保護用玻璃複合物在50℃~550℃的溫度範圍下，平均線膨脹率在3.23×10-6~4.23×10-6的範圍內。
〔13〕在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，作為所述鹼土金屬的氧化物，含有CaO、MgO及BaO中的全部元素。
〔14〕在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，還含有從由鎳氧化物、銅氧化物、錳氧化物及鋯氧化物構成的群中選擇的至少1種金屬氧化物。
〔15］本發明的半導體裝置，設有具有pn結露出的pn結露出部的半導體元件、以及被形成為覆蓋所述pn結露出部的玻璃層，所述玻璃層是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中至少二種鹼土金屬的氧化物、且實質上不含有Pb、As、Sb、Li、Na、K、Zn的半導體接合保護用玻璃複合物形成。
〔16〕在本發明的半導體裝置中，所述半導體接合保護用玻璃複合物在50℃~550℃的溫度範圍，平均線膨脹率在3.23×10-6~4.23×10-6的範圍內。
〔17〕在本發明的半導體裝置中，所述半導體接合保護用玻璃複合物，作為所述鹼土金屬的氧化物，含有CaO、MgO及BaO中的全部元素。
〔18〕在本發明的半導體裝置中，所述半導體接合保護用玻璃複合物，還含有從由鎳氧化物、銅氧化物、錳氧化物及鋯氧化物構成的群中選擇的至少一種金屬氧化物。
從後述的實施方式可知，通過本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置，使用不含鉛的玻璃材料，可以製造與以往以使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，從後述的實施方式可知，通過本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置，由於半導體接合保護用玻璃複合物中實質上不含有Zn，因而可以製造耐藥品性(特別是耐氟酸性)較高、具有較高的可靠性的半導體裝置。這時，由於耐氟酸性變 高，在蝕刻去除矽氧化膜的工程(參照後述的圖1(d))等工程中，無需通過光致抗蝕劑保護玻璃層，因而還可以獲得將工程簡略化的效果。
另外，通過本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置，由於半導體接合保護用玻璃複合物含有CaO、MgO及BaO中至少二種鹼土金屬的氧化物、且實質上不含有Zn，從後述的實施方式可知，在玻璃化的過程中難以結晶化。
另外，通過本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置，由於半導體接合保護用玻璃複合物含有CaO、MgO及BaO中至少二種鹼土金屬的氧化物、且實質上不含有Zn，從後述的實施方式可知，在玻璃化的過程中不易於結晶化的範圍，可以使在50℃~550℃的平均線膨脹率接近矽的線膨脹率。因此，即使在使用薄型晶片時也可以防止在工程中的晶片彎曲。另外，即使在玻璃層堆積較厚時，也可以防止在工程中的晶片彎曲，因而可以製造逆耐壓更高的半導體裝置。
在這裡，實質上不含有Pb是因為，本發明的目的在於使用不含鉛的玻璃材料，可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，實質上不含有As、Sb是因為，這些成分含有毒性，目前正在推廣限制使用這些成分的工作。
另外，實質上不含有Li、Na、K是因為，含有這些成分雖然對平均線膨脹率及燒制溫度有利，但可能導致絕緣性低下。
基於本發明的發明人們的研究，即使在實質上不含有這些成分(即Pb、As、Sb、Li、Na、K、Zn)時，至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中至少二種鹼土金屬的氧化物的玻璃複合物，可以作為半導體接合保護用玻璃複合物使用。即，通過本發明的半導體接合保護用玻璃複合物，可以使用不含鉛的玻璃材料，製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，在本發明的半導體接合保護用玻璃複合物中，至少含有某種特定成分(SiO2、B2O3等)是指，除僅含有該某種特定成分的情況以外，還包括在該某種特定成分的基礎上，還含有玻璃複合物中通常可能 含有的成分的情況。
另外，在本發明的半導體接合保護用玻璃複合物中，實質上不含有某種特定元素(Pb、As等)是指，作為成分不含有該某種特定元素，但在構成玻璃的各成分的原料中作為雜質混入上述某種特定元素的玻璃複合物除外。在本發明的半導體裝置的製造方法及半導體裝置中也同樣。
另外，當本發明的半導體接合保護用玻璃複合物為所謂的氧化物系的玻璃複合物時，不含有某種特定元素(Pb、As等)是指，不含有該某種特定元素的氧化物、該某種特定元素的氫化物等。
100，102，200，202，900‧‧‧半導體裝置
110，910‧‧‧n-型半導體基板
112，912‧‧‧p+型擴散層
114，914‧‧‧n-型擴散層
116，118，916，918‧‧‧氧化膜
120，920‧‧‧溝道
121，218‧‧‧絕緣層
124，215，217，220，924‧‧‧玻璃層
26，926‧‧‧光致抗蝕劑
130，930‧‧‧形成鍍鎳電極膜的部位
132，932‧‧‧粗面化區域
134，934‧‧‧陽極電極
136，936‧‧‧陰極電極
210‧‧‧n+型半導體基板
212‧‧‧n-型外延層
214‧‧‧p+型擴散層
216‧‧‧n+型擴散層
222‧‧‧陽極電極層
224‧‧‧陰極電極層
b‧‧‧氣泡
圖1是表示實施方式二的半導體裝置的製造方法的說明圖；圖2是表示實施方式二的半導體裝置的製造方法的說明圖；圖3是表示實施方式三的半導體裝置的製造方法的說明圖；圖4是表示實施方式三的半導體裝置的製造方法的說明圖；圖5是表示實施方式四的半導體裝置的製造方法的說明圖；圖6是表示實施方式四的半導體裝置的製造方法的說明圖；圖7是表示實施方式五的半導體裝置的製造方法的說明圖；圖8是表示實施方式五的半導體裝置的製造方法的說明圖；圖9是表示實施方式的條件及結果的圖表；圖10是表示蝕刻部與非蝕刻部的高低差異的示意圖；圖11是表示試驗方法1及試驗方法2的結果的圖表；圖12是表示在初步評價中玻璃層124的內部產生的泡b的說明圖；圖13是表示在正式評價中玻璃層124的內部產生的泡b的說明圖片；圖14是表示以往的半導體裝置的製造方法的說明圖；圖15是表示以往的半導體裝置的製造方法的說明圖。
下面基於附圖所示的實施方式，對本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置進行說明。
實施方式一
實施方式一是關於半導體接合保護用玻璃複合物的實施方式。
實施方式一的半導體接接合保護用玻璃複合物，至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中全部元素的鹼土金屬的氧化物和鎳氧化物、且實質上不含有Pb、As、Sb、Li、Na、K、Zn。
另外，在這時，含有某種特定成分是指，除僅含有該特定成分的情況以外，還包括含有玻璃複合物中通常可以含有的成分的情況。另外，實質上不含有某種特定元素是指，作為成分不含有該某種特定元素，但在構成玻璃的各成分的原料中作為雜質混入上述某種特定元素的玻璃複合物除外。另外，不含有某種特定元素是指，不含有該某種特定元素的氧化物、該某種特定元素的氫化物等。
具體是，SiO2的含有量在58.0mol%~72.0mol%的範圍內，B2O3的含有量在6.8mol%~16.8mol%的範圍內，Al2O3的含有量在7.0mol%~17.0mol%的範圍內，鹼土金屬的氧化物的含有量在5.7mol%~15.7mol%的範圍內，鎳氧化物的含有量在0.01mol%~3.0mol%的範圍內。另外，在鹼土金屬的氧化物中，CaO的含有量在2.8mol%~7.8mol%的範圍內，MgO的含有量在1.1mol%~3.1mol%的範圍內，BaO的含有量在1.7mol%~4.7mol%的範圍內。
通過實施方式一的半導體接合保護用玻璃複合物，從後述的實施方式可知，可以使用不含鉛的玻璃材料，製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，通過實施方式一的半導體接合保護用玻璃複合物，由於實質上不含有Zn，因而從後述的實施方式可知，可以製造耐藥品性(特別是耐氟酸性)較高、具有較高的可靠性的半導體裝置。這時，由於耐氟酸性變高，在蝕刻去除矽氧化膜的工程(參照後述的圖1(d))等工程中，無需通過光致抗蝕劑保護玻璃層，因而還可以獲得將工程簡略化的效果。
另外，通過實施方式一的半導體接合保護用玻璃複合物，由於含有CaO、MgO及BaO中至少二種(在這裡為三種)鹼土金屬的氧化物、 且實質上不含有Zn，從後述的實施方式可知，在玻璃化的過程中難以結晶化。
另外，通過實施方式一的半導體接合保護用玻璃複合物，由於含有CaO、MgO及BaO中至少二種(在這裡為三種)鹼土金屬的氧化物、且實質上不含有Zn，從後述的實施方式可知，在玻璃化的過程中不易於結晶化的範圍，可以使在50℃~550℃的平均線膨脹率接近矽的線膨脹率。因此，即使在使用薄型晶片時也可以防止在工程中的晶片彎曲。另外，即使在玻璃層堆積較厚時，也可以防止在工程中的晶片彎曲，因而可以製造逆耐壓更高的半導體裝置。
另外，通過實施方式一的半導體接合保護用玻璃複合物，由於半導體接合保護用玻璃複合物含有鎳氧化物，從後述的實施方式可知，在將通過電泳法形成的半導體接合保護用玻璃複合物構成的層進行燒制的過程中，可以抑制可能在與半導體基體(矽)的邊界面產生的氣泡的產生，從而可以抑制半導體裝置的反方向特性劣化等事態的發生。
在這裡，SiO2的含有量在58.0mol%~72.0mol%的範圍內是因為，SiO2的含有量在不足58.0mol%時，可能出現耐藥品性低下、絕緣性低下等情況，SiO2的含有量超過72.0mol%時，會有燒制溫度變高的傾向。
另外，B2O3的含有量在6.8mol%~16.8mol%的範圍內是因為，B2O3的含有量在不足6.8mol%時，會有燒制溫度變高的傾向，B2O3的含有量超過16.8mol%時，會有平均線膨脹率變高的傾向。
另外，Al2O3的含有量在7.0mol%~17.0mol%的範圍內是因為，Al2O3的含有量在不足7.0mol%時，會有在玻璃化的過程中易於結晶化的傾向，Al2O3的含有量超過17.0mol%時，會有絕緣性低下的傾向。
另外，鹼土金屬的氧化物的含有量在5.7mol%~15.7mol%的範圍內是因為，鹼土金屬的氧化物的含有量在不足5.7mol%時，會有燒制溫度變高的傾向，鹼土金屬的氧化物的含有量超過15.7mol%時，可能出現耐藥品性低下、絕緣性低下等情況。
另外，在鹼土金屬的氧化物中，CaO的含有量在2.8mol%~7.8mol%的範圍內是因為，CaO的含有量在不足2.8mol%時，會有 燒制溫度變高的傾向，CaO的含有量超過7.8mol%時，可能出現耐藥品性低下、絕緣性低下等情況。
另外，MgO的含有量在1.1mol%~3.1mol%的範圍內是因為，MgO的含有量在不足1.1mol%時，會有燒制溫度變高的傾向，MgO的含有量超過3.1mol%時，可能出現耐藥品性低下、絕緣性低下等情況。
另外，BaO的含有量在1.7mol%~4.7mol%的範圍內是因為，BaO的含有量在不足1.7mol%時，會有燒制溫度變高的傾向，BaO的含有量超過4.7mol%時，可能出現耐藥品性低下、絕緣性低下等情況。
另外，鎳氧化物的含有量在0.01mol%~3.0mol%的範圍內是因為，鎳氧化物的含有量在不足0.01mol%時，在燒制通過電泳法形成的半導體接合保護用玻璃複合物構成的層的過程中，可能難以抑制從與半導體基體(矽)的邊界面可能產生的氣泡的現象，鎳氧化物的含有量超過3.0mol%時，在玻璃化過種中易於結晶化的傾向。
實施方式一的半導體接合保護用玻璃複合物，可以通過以下方法製造。即，按上述的組成比(摩爾比)調合原料(SiO2、H3BO3、Al2O3、CaCO3、MgO、BaCO3及鎳O)，通地這混合機充分攪拌後，將該混合的原料放入在電氣爐中被升至預定溫度(例如1550℃)的白金坩堝中，溶融一定時間。隨後，將融液流出至水冷輥，獲得薄片狀的玻璃片。隨後，通過球磨機等將該玻璃片粉碎至預定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式二
實施方式二是關於半導體裝置的製造方法的實施方式。
實施方式二的半導體裝置的製造方法，依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工程，以及，形成覆蓋pn結露出部的玻璃層的第二工程。而且，在該第二工程中，是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中的全部元素的鹼土金屬的氧化物、鎳氧化物、且實質上不含有Pb、As、Sb、Li、Na、K、Zn的半導體接合保護用玻璃複合物(實施方式一的半導體接合保護用玻璃複合物)形成玻璃層。第一工程包括準備具有與主面平行的pn結的半導體基體的準備工程、以及通過從半導體基體一側的表面形成深度超過pn結的溝道，在溝道 的內部形成pn結露出部的工程；第二工程包括形成直接覆蓋位於溝道內部的pn結露出部的玻璃層的工程。
圖1及圖2是表示實施方式二的半導體裝置的製造方法的說明圖。圖1(a)~圖1(d)及圖2(a)~圖2(d)為各工程圖。
實施方式二的半導體裝置的製造方法，如圖1及圖2所示，依次實施“半導體基體形成工程”、“溝道形成工程”、“玻璃層形成工程”、“光致抗蝕劑形成工程”、“氧化膜去除工程”、“粗面化區域形成工程”、“電極形成工程”及“半導體基體切斷工程”。下面按照工程順序，對實施方式二的半導體裝置的製造方法進行說明。
(a)半導體基體形成工程
首先，通過從n-型半導體基板(n-型矽基板)110的一側表面擴散p型雜質形成p+型擴散層112，通過從另一側表面擴散n型雜質形成n+型擴散層114，形成具有與主面平行的pn結的半導體基體。隨後，通過熱氧化在p+型擴散層112及n+型擴散層114的表面形成氧化膜116、118(參照圖1(a))。
(b)溝道形成工程
隨後，通過光刻法在氧化膜116的預定部位形成預定的開口部。在氧化膜的蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體一側的表面形成深度超過pn結的溝道120(參照圖1(b))。
(c)玻璃層形成工程
隨後，在溝道120的表面，通過電泳法在溝道120的內面及其近旁的半導體基體表面上，形成實施方式一的半導體接合保護用玻璃複合物構成的層，同時，通過燒制該半導體接合保護用玻璃複合物構成的層，形成鈍化用的玻璃層124(參照圖1(c))。這樣，就形成為溝道120的內部的pn結露出部被玻璃層124直接覆蓋的狀態。
(d)光致抗蝕劑形成工程
隨後，形成光致抗蝕劑126覆蓋玻璃層124的表面(參照圖1(d))。
(e)氧化膜去除工程
隨後，將光致抗蝕劑126作為掩膜進行氧化膜116的蝕刻，去除位於形成了鍍鎳電極膜的部位130的氧化膜116(參照圖2(a))。
(f)粗面化區域形成工程
隨後，進行形成了鍍鎳電極膜的部位130的半導體基體表面的粗面化處理，形成粗面化區域132，從而提高鍍鎳電極與半導體基體的緊密性(參照圖2(b))。
(g)電極形成工程
隨後，對半導體基體進行鍍鎳，在粗面化區域132上形成陽極電極134，同時，在半導體基體的另一側表面上形成陰極電極136(參照圖2(c))。
(h)半導體基體切斷工程
隨後，通過切割等，在玻璃層124的中央部將半導體基體切斷，將半導體基體切片化，製作檯面型半導體裝置(pn二極體)(參照圖2(d))。
如上所述，即可以製造高耐壓的檯面型半導體裝置(實施方式二的半導體裝置)100。
通過實施方式二的半導體裝置的製造方法，由於使用實施方式一的半導體接合保護用玻璃複合物製造半導體裝置，因而可以使用不含鉛的玻璃材料，製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，通過實施方式二的半導體裝置的製造方法，由於使用實施方式一的半導體接合保護用玻璃複合物製造半導體裝置，因而通過實施方式二的半導體裝置的製造方法製造的半導體裝置，具有與實施方式一的半導體接合保護用玻璃複合物具有的效果相應的效果。
實施方式三
實施方式三是關於半導體裝置的製造方法的實施方式。
實施方式三的半導體裝置的製造方法，與實施方式二的半導體裝置的製造方法同樣，依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工程，以及，形成覆蓋pn結露出部的玻璃層的第二工程。 而且，在該第二工程中，使用實施方式一的半導體接合保護用玻璃複合物形成玻璃層。但是，與實施方式二的半導體裝置的製造方法不同的是，第一工程包括在半導體基體的表面形成pn結露出部的工程，第二工程包括形成直接覆蓋半導體基體表面的pn結露出部的工程。
圖3及圖4是表示實施方式三的半導體裝置的製造方法的說明圖。圖3(a)~圖3(c)及圖4(a)~圖4(c)為各工程圖。
實施方式三的半導體裝置的製造方法，如圖3及圖4所示，依次實施“半導體基體準備工程”、“p+型擴散層形成工程”、“n+型擴散層形成工程”、“玻璃層形成工程”、“玻璃層蝕刻工程”及“電極形成工程”。下面按照工程順序，對實施方式三的半導體裝置的製造方法進行說明。
(a)半導體基體準備工程
首先，準備在n+型矽基板210上積層有n-型外延層212的半導體基體(參照圖3(a))。
(b)p+型擴散層形成工程
隨後，在形成掩膜M1後，介於該掩膜M1，通過離子注入法，在n-型外延層212的表面的預定區域導入p型雜質(例如硼離子)。隨後，通過熱擴散，形成p+型擴散層214(參照圖3(b))。
(c)n+型擴散層形成工程
在去除掩膜M1的同時形成掩膜M2後，介於該掩膜M2，在n-型外延層212表面的預定區域，通過離子注入法導入n型雜質(例如砷離子)。隨後，通過熱擴散，形成n+型擴散層216(參照圖3(c))。
(d)玻璃層形成工程
隨後，在去除掩膜M2後，在n-型外延層212的表面上，通過鍍膜法形成由實施方式一的半導體接合保護用玻璃複合物構成的層，隨後，通過對由該半導體接合保護用玻璃複合物構成的層進行燒制，形成鈍化用的玻璃層215(參照圖4(a))。
(e)玻璃層蝕刻工程
隨後，在玻璃層215的表面上形成掩膜M3後，進行玻璃層的蝕刻(參照圖4(b))。這樣，就可以在n-型外延層212表面的預定區域 上形成玻璃層217。
(f)電極形成工程
隨後，在去除掩膜M3後，在被半導體基體表面的玻璃層217包圍的區域形成陽極電極218，同時，在半導體基體的內面形成陰極電極220(參照圖4(c))。
如上所述，即可製造高耐壓的平面型半導體裝置(實施方式三的半導體裝置)。
通過實施方式三的半導體裝置的製造方法，由於與實施方式二的半導體裝置的製造方法同樣，是使用實施方式一的半導體接合保護用玻璃複合物製造半導體裝置，因而可以使用不含鉛的玻璃材料，製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，實施方式三的半導體裝置的製造方法，除了是製造平面形半導體裝置的方法以外，均與實施方式二的半導體裝置的製造方法相同，因而具有與實施方式二的半導體裝置的製造方法所具有的效果相應的效果。
實施方式四
實施方式四的半導體裝置的製造方法，與實施方式二的半導體裝置的製造方法同樣，依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工程，以及，形成覆蓋pn結露出部的玻璃層的第二工程。而且，在該第二工程中，使用實施方式一的半導體接合保護用玻璃複合物形成玻璃層。但是，在實施方式四的半導體裝置的製造方法中，與實施方式二的半導體裝置的製造方法不同的是，第二工程包括在溝道內部的pn結露出部上形成絕緣膜的工程，以及，形成介於該絕緣膜覆蓋pn結露出部的玻璃層的工程。在實施方式四的半導體裝置的製造方法中，作為半導體裝置製造的是檯面型的pn二極體。
圖5及圖6是表示實施方式四的半導體裝置的製造方法的說明圖。圖5(a)~圖5(d)及圖6(a)~圖6(d)為各工程圖。
實施方式四的半導體裝置的製造方法，如圖5及圖6所示，依次實施「半導體基體形成工程」、「溝道形成工程」、「絕緣層形成工程」、 「玻璃層形成工程」、「光致抗蝕劑形成工程」、「氧化膜去除工程」、「粗面化區域形成工程」、「電極形成工程”及“半導體基體切斷工程」。下面按照工程順序對實施方式四的半導體裝置的製造方法進行說明。
(a)半導體基體形成工程
首先，從n-型半導體基板(n-型矽基板)110的一側表面擴散p型雜質，形成p+型擴散層112，從另一側的表面擴散n型雜質，形成n+型擴散層114，從而形成具有與主面平行的pn結的半導體基體。隨後，通過熱氧化在p+型擴散層112及n+型擴散層114的表面形成氧化膜116，118(參照圖5(a))。
(b)溝道形成工程
隨後，通過光刻法，在氧化膜116的預定部位形成規定的開口部。在氧化膜蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的一側表面形成深度超過pn結的溝道120(參照圖5(b))。這時，溝道的內面形成有pn結露出部A。
(c)絕緣層形成工程
隨後，通過使用幹氧(Dry O2)的熱氧化法，在溝道120的內面形成由矽氧化膜構成的絕緣層121(參照圖5(c))。絕緣層121的厚度在5nm~60nm的範圍內(例如20nm)。絕緣層的形成，是將半導體基體放入擴散爐後，在流通氧氣的同時，在900℃的溫度下進行10分鐘的處理。如果絕緣層121的厚度不足5nm，可能無法獲得降低反方向電流的效果。另外，如果絕緣層121的厚度超過60nm，則在玻璃層形成工程中，可能無法通過電泳法形成由玻璃複合物構成的層。
(d)玻璃層形成工程
隨後，通過電泳法在溝道120的內面及其近旁的半導體基體表面形成由實施方式一的半導體接合保護用玻璃複合物構成的層，同時，通過燒制由該半導體接合保護用玻璃複合物構成的層，形成鈍化用的玻璃層124(參照圖5(d))。並且，在溝道120的內面形成半導體接合保護用玻璃複合物構成的層時，形成通過絕緣層121的覆蓋溝道120內面的玻璃層124。因此，位於溝道120內部的pn結露出部變為被玻璃層124介於絕 緣層121覆蓋的狀態。
(e)氧化膜去除工程
隨後，在形成了覆蓋玻璃層124的表面的光致抗蝕劑126後，將該光致抗蝕劑126作為掩膜進行氧化膜116的蝕刻，去除位於形成了鍍鎳電極膜的部位130的氧化膜116(參照圖6(a))。
(f)粗面化區域形成工程
隨後，進行形成了鍍鎳電極膜的部位130的半導體基體表面的粗面化處理，形成粗面化區域132，以提高鍍鎳電極與半導體基體的緊密性(參照圖6(b))。
(g)電極形成工程
隨後，對半導體基體進行鍍鎳，在粗面化區域132上形成陽極電極134，同時，在半導體基體的另一側表面形成陰極電極136(參照圖6(c))。
(h)半導體基體切斷工程
隨後，通過切割等，在玻璃層124的中央部將半導體基體切斷，將半導體基體切片化，製造半導體裝置(檯面型pn二極體)102(參照圖6(d))。
如上所述，即可以製造實施方式四的半導體裝置102。
通過實施方式四的半導體裝置的製造方法，由於與實施方式二的半導體裝置的製造方法同樣，是使用實施方式一的半導體接合保護用玻璃複合物製造半導體裝置，因而可以使用不含鉛的玻璃材料，製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，通過實施方式四的半導體裝置的製造方法，由於半導體基體與玻璃層124之間存在絕緣層121，因而可以提高絕緣性，不依賴玻璃層的組成及燒制條件，即可以穩定地制造反方向電流較低的半導體裝置。
另外，通過實施方式四的半導體裝置的製造方法，在將獲得的半導體裝置通過樹脂塑型形成樹脂密封型半導體裝置時，與將以往使用以矽酸鉛為主要成分的玻璃材料獲得的半導體裝置通過樹脂塑型形成的樹脂密封半導體裝置相比，可以獲得提高高溫逆偏壓耐量的效果。
另外，通過實施方式四的半導體裝置的製造方法，由於玻璃層124與比半導體基體的潤濕性更高的絕緣層121接觸，因而在燒制玻璃複合物構成的層形成玻璃層的過程中，難以從半導體基體與玻璃層的邊界面產生氣泡。因此，可以不添加鎳氧化物等具有脫泡作用的成分、或僅以較少的添加量(例如2.0mol%以下)，即可以抑制這樣的氣泡的產生。
另外，實施方式四的半導體裝置的製造方法，除第二工程包括在溝道內部的pn結露出部上形成絕緣膜的工程、以及形成介於該絕緣膜覆蓋pn結露出部的玻璃層的工程以外，均與實施方式二的半導體裝置的製造方法相同，因而具有與實施方式二的半導體裝置的製造方法具有效果中的相應效果。
實施方式五
實施方式五的半導體裝置的製造方法，與實施方式三的半導體裝置的製造方法相同，依次包括準備具有pn結露出的pn結露出部的半導體元件的第一工程，以及，形成覆蓋pn結露出部的玻璃層的第二工程。而且，在該第二工程中，使用實施方式一的半導體接合保護用玻璃複合物形成玻璃層。但是，在實施方式五的半導體裝置的製造方法中，與實施方式三的半導體裝置的製造方法不同的是，第二工程包括在半導體元件的pn結露出部上形成絕緣膜的工程，以及，形成介於該絕緣膜覆蓋pn結露出部的玻璃層的工程。在實施方式五的半導體裝置的製造方法中，作為半導體裝置製造的是平面型的pn二極體。
圖7及圖8是表示實施方式五的半導體裝置的製造方法的說明圖。圖7(a)~圖7(d)及圖8(a)~圖8(d)為各工程圖。
實施方式五的半導體裝置的製造方法，如圖7及圖8所示，依次實施“半導體基體準備工程”、“p+型擴散層形成工程”、“n+型擴散層形成工程”、“絕緣層形成工程”、“玻璃層形成工程”、“蝕刻工程”及“電極形成工程”。下面按照工程順序對實施方式二的半導體裝置的製造方法進行說明。
(a)半導體基體準備工程
首先，準備在n+型矽基板210上積層有n-型外延層212的 半導體基體(參照圖7(a))。
(b)p+型擴散層形成工程
隨後，在形成掩膜M1後，介於該掩膜M1，在n-型外延層212表面的預定區域上通過離子注入法導入p型雜質(例如硼離子)。隨後，通過熱擴散，形成p+型擴散層214(參照圖7(b))。
(c)n+型擴散層形成工程
隨後，在去除掩膜M1的同時形成掩膜M2後，介於該掩膜M2，在n-型外延層212表面的預定區域，通過離子注入法導入n型雜質(例如砷離子)。隨後，通過熱擴散，形成n+型擴散層216(參照圖7(c))。這時，半導體基體的表面上即形成了pn結露出部A。
(d)絕緣層形成工程
隨後，在去除掩膜M2後，通過使用幹氧(Dry O2)的熱氧化法，在n-型外延層212的表面(及n+型矽基板210的內面)形成由矽氧化膜構成的絕緣層218(參照圖7(d))。絕緣層218的厚度在5nm~60nm的範圍內(例如20nm)。絕緣層218的形成，是將半導體基體放入擴散爐後，在流通氧氣的同時，在900℃的溫度下進行10分鐘的處理。如果絕緣層218的厚度不足5nm，可能無法獲得降低反方向電流的效果。另外，如果絕緣層218的厚度超過60nm，則在玻璃層形成工程中，可能無法通過電泳法形成由玻璃複合物構成的層。
(e)玻璃層形成工程
隨後，通過電泳法，在絕緣層218的表面形成由實施方式一的半導體接合保護用玻璃複合物構成的層，同時，對該半導體接合保護用玻璃複合物構成的層進行燒制，形成鈍化用的玻璃層220(參照圖8(a))。
(f)蝕刻工程
隨後，在玻璃層220的表面形成掩膜M3後，進行玻璃層220的蝕刻(參照圖8(b))，繼續進行絕緣層218的蝕刻(參照圖8(c))。這樣，在n-型外延層212表面的預定區域，即形成了絕緣層218及玻璃層220。
(g)電極形成工程
隨後，在去除掩膜M3後，在被半導體基體表面的玻璃層220包圍的區域形成陽極電極222，同時，在半導體基體的內面形成陰極電極224(參照圖8(d))。
(h)半導體基體切斷工程
隨後，通過切割等，將半導體基體切斷，將半導體基體切片化，製造半導體裝置(平面型的pn二極體)202。
如上所述，即可製造實施方式五的半導體裝置202。
通過實施方式五的半導體裝置的製造方法，由於與實施方式三的半導體裝置的製造方法同樣，是使用實施方式一的半導體接合保護用玻璃複合物製造半導體裝置，因而可以使用不含鉛的玻璃材料，製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，通過實施方式五的半導體裝置的製造方法，由於半導體基體與玻璃層220之間存在絕緣層218，因而可以提高絕緣性，不依賴玻璃層的組成及燒制條件，即可以穩定地制造反方向電流較低的半導體裝置。
另外，通過實施方式五的半導體裝置的製造方法，在將獲得的半導體裝置通過樹脂塑型形成樹脂密封型半導體裝置時，與將以往使用以矽酸鉛為主要成分的玻璃材料獲得的半導體裝置通過樹脂塑型形成的樹脂密封半導體裝置相比，可以獲得提高高溫逆偏壓耐量的效果。
另外，通過實施方式五的半導體裝置的製造方法，由於玻璃層220與比半導體基體的濡濕性更高的絕緣層218接觸，因而在燒制玻璃複合物構成的層形成玻璃層的過程中，難以從半導體基體與玻璃層的邊界面產生氣泡。因此，可以不添加鎳氧化物等具有脫泡作用的成分、或僅以較少的添加量(例如2.0mol%以下)，即可以抑制這樣的氣泡的產生。
另外，實施方式五的半導體裝置的製造方法，除第二工程包括在半導體元件的pn結露出部上形成絕緣膜的工程、以及形成介於該絕緣膜覆蓋pn結露出部的玻璃層的工程以外，均與實施方式三的半導體裝置的製造方法相同，因而具有實施方式三的半導體裝置的製造方法的效果中相應的效果。
實施例
1．試料的調整
圖9是表示實施例的條件及結果的圖表。按實施例1~2及比較例1~9所示的組成比(參照圖9)調製原料，通過混合機攪拌後，將該混合的原料放入在電爐中被升溫至預定溫度(1350℃~1550℃)的白金坩堝中，溶融2小時。隨後，將融液流出至水冷輥，獲得薄片狀的玻璃片。通過球磨機將該玻璃片粉碎至平均粒徑5μm，獲得粉末狀的玻璃複合物。
另外，实施例中使用的原料为SiO2、H3BO3、Al2O3、ZnO、CaCO3、MgO、BaCO3、镍O、ZrO2及PbO。
2．評價
使用通過上述方法獲得的玻璃複合物，進行下述評價項目的評價。另外，關於評價項目1~7中的評價項目5~7，實施例1及比較例1~9是在矽基板上直接形成玻璃層，實施例2是在絕緣層上形成玻璃層。
(1)評價專案1(環境負荷)
本發明的目的在於，可以使用不含鉛的玻璃材料，製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置，因此，對於不含鉛成分的則評價為“￮”，對於含有鉛成分的則評價為“×”。
(2)評價專案2(燒制溫度)
如果燒制溫度過高，會對製造中的半導體裝置帶來較大的影響，因此，對於燒制溫度在1000℃以下的評價為“○”，對於燒制溫度超過1000℃的則評價為“×”。
(3)評價專案3(耐藥品性)
玻璃複合物對於王水、鍍液及氟酸全部顯示難溶性時評價為“○”，對於王水、鍍液及氟酸中至少一種顯示溶解性時則評價為“×”。其中，對於氟酸是否顯示難溶性的試驗，通過以下二種試驗方法(試驗方法1及試驗方法2)來實施。
(3-1)試驗方法1
分別使用各個玻璃複合物，通過電泳法在鏡面狀的矽晶片表面形成玻璃層，經燒制後，切割成10mm×10mm大小作為試驗片。隨後，將各試驗片在氟酸溶液(6%)內浸漬5分鐘，測定浸漬前後的重量變化。 根據其結果，對於試驗片的重量變化在1.5mg以下的評價為“○”，試驗片的重量變化超過1.5mg的評價為“×”。
(3-2)試驗方法2
分別使用各個玻璃複合物，通過電泳法在鏡面狀的矽晶片表面形成玻璃層，經燒制後，切割成10mm×10mm大小作為試料。隨後，形成在這些試料的玻璃層形成面具有4mmφ的開口的抗蝕層，作為試驗片。隨後，將各試驗片在氟酸溶液(6%)中浸漬5分鐘後，去除抗蝕層，通過焦點深度法測定蝕刻部和非蝕刻部的高低差(4處)。圖10是表示蝕刻部和非蝕刻部的高低差的示意圖。根據其結果，測定的4處的高低差的平均值在5.0μm以下的，評價為“￮”，測定的4處的高低差的平均值超過5.0μm的，評價為“×”。
(3-3)評價專案3中的綜合評價
在上述的試驗方法1及試驗方法2的各單獨評價均為“○”的，則評價為“○”，各單獨評價中有一項為“×”的，則評價為“×”。圖11所示的是試驗方法1及試驗方法2的結果。另外，在圖9中，“-”表示未實施評價。
(4)評價項目4(平均線膨脹率)
將在上述「1.試料的調整」欄中獲得的融液製作薄片狀的玻璃板，使用該薄片狀的玻璃板，測定玻璃複合物在50℃~550℃下的平均線膨脹率。平均線膨脹率的測定，是使用島津製作所制的熱機械分析裝置TMA-60，將長度20mm的矽單晶作為標準試料，通過全膨脹測定法(升溫速度10℃/分鐘)進行的。根據其結果，對於在50℃~550℃下玻璃複合物的平均線膨脹率和矽的線膨脹率(3.73×10-6)的差在“0.5×10-6”以下的，則評價為“￮”，對於該差超過“0.5×10-6”的，則評價為“×”。另外，圖9的評價專案4欄中，括弧內的數字所示的，是在50℃~550℃下玻璃複合物的平均線膨脹率×10-6的值。
(5)評價專案5(絕緣性)
通過與實施方式二的半導體裝置的製造方法同樣的方法製作半導體裝置(pn二極體)，測定製作的半導體裝置的反方向特性。根據其 結果，對於半導體裝置的反方向特性在正常範圍的，則評價為“○”，半導體裝置的反方向特性不在正常範圍的，則評價為“×”。
(6)評價專案6(有無結晶化)
在通過與實施方式二的半導體裝置的製造方法同樣的方法製作半導體裝置(pn二極體)的過程中，對於沒有結晶化而可以玻璃化的，評價為“○”，對於因結晶化而未能玻璃化的，則評價為“×”。
(7)評價專案7(有無氣泡產生)
通過與實施方式二的半導體裝置的製造方法同樣的方法製作半導體裝置(pn二極體)，觀察玻璃層124的內部(特別是與矽基板的邊界面近旁)是否產生氣泡(初步評價)。另外，在10mm角的矽基板上塗敷實施例1~2及比較例1~9的半導體接合保護用玻璃複合物，形成由半導體接合保護用玻璃複合物構成的層，同時，通過對由該半導體接合保護用玻璃複合物構成的層的燒制形成玻璃層，觀察玻璃層的內部(特別是與矽基板的邊界面近旁)是否有氣泡產生(正式評價)。
圖12是表示在初步評價中玻璃層124的內部產生的氣泡b的說明圖。圖12(a)是表示未產生氣泡b時的半導體裝置的斷面圖，圖12(b)是表示產生了氣泡b時的半導體裝置的斷面圖。圖13是表示在正式評價中玻璃層的內部產生的氣泡b的說明圖。圖13(a)是表示未產生氣泡b時矽基板與玻璃層的邊界面的放大示意圖，圖13(b)是表示產生了氣泡b時矽基板與玻璃層的邊界面的放大示意圖。根據實驗的結果可知，初步評價的結果與本發明的評價結果有著良好的對應關係。另外，在正式評價中，玻璃層的內部未產生1個直徑在50μm以上的氣泡時，評價為“○”,玻璃層的內部產生了1個~20個直徑在50μm以上的氣泡時，評價為“△”,玻璃層的內部產生了21個以上的直徑在50μm以上的氣泡時，評價為“×”。
(8)綜合評價
在上述評價專案1~7中，各評價均為“○”時，則評價為“○”，在各評價中有1項為“△”或“×”時，則評價為“×”。
3．評價結果
從圖9可知，比較例1~9的任一玻璃複合物，均在某些評 價專案中得到“×”的評價，因而綜合評價為“×”。即，比較例1、2、4、5、6的玻璃複合物，在評價專案3中獲得了“×”的評價。另外，比較例3的玻璃複合物在評價項目3及4中獲得了“×”的評價。另外，比較例7~9的玻璃複合物，在評價專案6中獲得了“×”的評價。
與此相對，實施例1~2的玻璃複合物，在所有評價專案(評價專案1~7)中均獲得了“○”的評價。根據其結果，實施例1~2的玻璃複合物，均為不含鉛的玻璃複合物，同時，(a)可以在適當的溫度(例如1000℃以下)下進行燒制；(b)可以耐受在工程中使用的藥品(王水、鍍液及氟酸)；(c)具有接近矽的線膨脹率的線膨脹率(特別是在50℃~550℃下的平均線膨脹率接近矽的線膨脹率)；(d)滿足具有優良的絕緣性的條件；(e)在玻璃化的過程中不結晶化；以及，(f)在對通過電泳法形成的由半導體接合保護用玻璃複合物構成的層進行燒制的過程中，可以抑制從與半導體基體(矽)的邊界面產生氣泡，從而可以抑制半導體裝置的反方向耐壓特性劣化等事態的發生。
另外，通過其它實驗可知，在溝道內部的pn結露出部上形成絕緣膜，隨後使用實施例2的玻璃複合物介於該絕緣膜形成覆蓋pn結露出部的玻璃層而製造的半導體裝置，絕緣性得到了提高，不論玻璃層的組成及燒制條件如何，均可獲得反方向電流較低的半導體裝置。
另外，在這樣製作的半導體裝置中，由於玻璃層與比矽基板的濡濕性更高的絕緣層接觸，因而在燒制玻璃複合物構成的層形成玻璃層的過程中，矽基板與玻璃層的邊界面難以產生氣泡。根據實驗結果可知，可以不添加鎳氧化物等具有脫泡作用的成分、或僅以較少的添加量(例如2.0mol%以下)，即可以抑制這樣的氣泡的產生。
另外，在將按上述方法製作的半導體裝置通過樹脂塑型，形成樹脂密封型半導體裝置時，與將以往使用以矽酸鉛為主要成分的玻璃材料獲得的半導體裝置通過樹脂塑型形成的樹脂密封半導體裝置相比，可以獲得提高高溫逆偏壓耐量的效果。
以上通過上述實施方式，對本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置進行了說明，但本發明並不 以此為限，只要在不脫離本發明的宗旨的範圍，還可以進行各種變更，例如還可以是如下變形。
(1)在上述的實施方式二~實施方式五中，是使用實施方式一的半導體接合保護用玻璃組成形成的玻璃層，但本發明並不以此為限。例如，還可以使用權利要求1規定的範圍內的其它半導體接合保護用玻璃複合物形成玻璃層。
(2)在上述的實施方式一中，作為至少二種的鹼土金屬的氧化物，使用的是含有CaO、MgO及BaO的全部成分的半導體接合保護用玻璃複合物，但本發明並不以此為限。例如，還可以使用含有CaO及MgO的半導體接合保護用玻璃複合物、含有CaO及BaO的半導體接合保護用玻璃複合物、或含有MgO及BaO的半導體接合保護用玻璃複合物。
(3)在上述的實施方式一中，作為從由鎳氧化物、銅氧化物、錳氧化物及鋯氧化物構成的群中選擇的至少1種金屬氧化物，使用的是鎳氧化物，但本發明並不以此為限。例如，還可以使用銅氧化物、錳氧化物或鋯氧化物。另外，還可以不使用從由鎳氧化物、銅氧化物、錳氧化物及鋯氧化物構成的群中選擇的至少1種金屬氧化物。
(4)在上述的實施方式二~實施方式五中，是使用電泳法形成的玻璃層，但本發明並不以此為限。例如，還可以通過鍍膜法、絲網印刷法等其它的玻璃層形成方法形成玻璃層。
(5)在上述的實施方式四及實施方式五中，是在絕緣層的厚度在5nm~60nm的範圍內的基礎上使用電泳法形成的玻璃層，但本發明並不以此為限。例如，還可以在絕緣層的厚度在5nm~100nm的範圍內的基礎上，通過鍍膜法、絲網印刷法等其它的玻璃層形成方法形成玻璃層。這時，如果絕緣層的厚度不足5nm，則可以無法獲得降低反方向電流的效果。另一方面，如果絕緣層的厚度超過100nm，則在隨後的玻璃層形成工程中，可能無法通過鍍膜法、絲網印刷法等其它的玻璃層形成方法形成由高品質的玻璃複合物構成的層。
(6)在上述的實施方式四及實施方式五中，是通過使用幹氧(Dry O2)的熱氧化法形成的由矽氧化膜構成的絕緣層，但本發明並不 以此為限。例如，還可以通過使用幹氧及氮(Dry O2+N2)的熱氧化法形成由矽氧化膜構成的絕緣層，通過使用濕氧(Wet O2)的熱氧化法形成由矽氧化膜構成的絕緣層，通過使用濕氧及氮(Wet O2+N2)的熱氧化法形成由矽氧化膜構成的絕緣層。另外，還可以通過CVD形成矽氧化膜構成的絕緣層。再者，還可以形成矽氧化膜以外的絕緣層(例如由矽氮化膜構成的絕緣層)。
(6)在上述的實施方式二~實施方式五中，是以二極體(檯面型的pn二極體、平面型的pn二極體)為例對本發明進行的說明，但本發明並不以此為限。本發明還可以適用於pn結露出的所有半導體裝置(例如閘流電晶體、功率MOSFET、IGBT等。)。
(7)在上述的實施方式二~實施方式五中，作為半導體基板使用的是由矽構成的基板，但本發明並不以此為限。例如，還可以使用SiC基板、GaN基板、GaO基板等的半導體基板。
110‧‧‧n-型半導體基板
112‧‧‧p+型擴散層
114‧‧‧n-型擴散層
116‧‧‧氧化膜
118‧‧‧氧化膜
120‧‧‧溝道
121‧‧‧絕緣層
124‧‧‧玻璃層

Claims (15)

  1. 一種半導體接合保護用玻璃複合物，用於保護位於半導體元件的pn結露出部，其特徵在於：至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO，且不含有Pb、As、Sb、Li、Na、K、Zn。
  2. 如申請專利範圍第1項所述的半導體接合保護用玻璃複合物，其特徵在於：在50℃~550℃的溫度範圍中，其平均線膨脹係數在3.23x10-6~4.23x10-6的範圍內。
  3. 如申請專利範圍第1或2項所述的半導體接合保護用玻璃複合物，其特徵在於：還含有從由鎳氧化物、銅氧化物、錳氧化物及鋯氧化物構成的群中選擇出的至少一種金屬氧化物。
  4. 一種半導體裝置的製造方法，依次包括：準備具有pn結露出的pn結露出部的半導體元件的第1工程、形成覆蓋所述pn結露出部的玻璃層的第2工程，其特徵在於：其中，在所述第2工程中，是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO，且不含有Pb、As、Sb、Li、Na、K、Zn的半導體接合保護用玻璃複合物形成所述玻璃層。
  5. 如申請專利範圍第4項所述的半導體裝置的製造方法，其特徵在於：其中，所述第1工程包括準備具有與主面平行的pn結的半導體基體的準備工程、以及通過從所述半導體基體一側的表面形成深度超過所述pn結的溝道，在所述溝道的內部形成所述pn結露出部的工程；所述第2工程包括形成覆蓋位於所述溝道的內部的所述pn結露出部的所述玻璃層的工程。
  6. 如申請專利範圍第5項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工程包括形成直接覆蓋所述溝道的內部的所述pn結露出部的所述玻璃層的工程。
  7. 如申請專利範圍第5項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工程包括在所述溝道的內部的所述pn結露出部上形成 絕緣膜的工程，以及，形成通過所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
  8. 如申請專利範圍第4項所述的半導體裝置的製造方法，其特徵在於：其中，所述第1工程包括在半導體基體表面形成所述pn結露出部的工程，所述第2工程包括形成覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
  9. 如申請專利範圍第8項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工程包括形成直接覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
  10. 如申請專利範圍第8項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工程包括在所述半導體基體表面的所述pn結露出部上形成絕緣膜的工程，以及，形成通過所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
  11. 如申請專利範圍第4~10項中任一項所述的半導體裝置的製造方法，其特徵在於：所述半導體接合保護用玻璃複合物，在50℃~550℃的溫度範圍下，平均線膨脹係數在3.23×10-6~4.23×10-6的範圍內。
  12. 如申請專利範圍第4~10項中任一項所述的半導體裝置的製造方法，其特徵在於：所述半導體接合保護用玻璃複合物，還含有從鎳氧化物、銅氧化物、錳氧化物及鋯氧化物構成的群中選擇出的至少一種金屬氧化物。
  13. 一種半導體裝置，其特徵在於，具有：設有pn結露出的pn結露出部的半導體元件；以及被形成為覆蓋所述pn結露出部的玻璃層，其中，所述玻璃層是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO，且不含有Pb、As、Sb、Li、Na、K、Zn的半導體接合保護用玻璃複合物形成。
  14. 如申請專利範圍第13項所述的半導體裝置，其特徵在於：所述半導體接合保護用玻璃複合物，在50℃~550℃的溫度範圍下，平 均線膨脹係數在3.23×10-6~4.23×10-6的範圍內。
  15. 如申請專利範圍第13或14項所述的半導體裝置，其特徵在於：所述半導體接合保護用玻璃複合物，還含有從鎳氧化物、銅氧化物、錳氧化物及鋯氧化物構成的群中選擇出的至少一種金屬氧化物。
TW102107750A 2012-05-08 2013-03-06 Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device TWI521602B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/061778 WO2013168238A1 (ja) 2012-05-08 2012-05-08 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201347041A TW201347041A (zh) 2013-11-16
TWI521602B true TWI521602B (zh) 2016-02-11

Family

ID=49550323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107750A TWI521602B (zh) 2012-05-08 2013-03-06 Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device

Country Status (6)

Country Link
US (1) US9190365B2 (zh)
JP (1) JP5508547B1 (zh)
CN (2) CN103703548B (zh)
DE (2) DE112013007745B3 (zh)
TW (1) TWI521602B (zh)
WO (2) WO2013168238A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067477A1 (ja) * 2014-10-31 2016-05-06 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
CN104900716B (zh) * 2015-05-18 2018-07-20 杭州士兰集成电路有限公司 单向tvs器件结构及其制作方法
CN110828562A (zh) * 2019-11-29 2020-02-21 力特半导体（无锡）有限公司 晶闸管及其制造方法
CN114783893B (zh) * 2022-06-16 2022-09-20 四川上特科技有限公司 一种gpp二极管芯片生产方法
CN116959979B (zh) * 2023-07-14 2024-02-23 常州银河电器有限公司 耐高温的gpp芯片的生产工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293659A (en) * 1980-05-01 1981-10-06 Freeman Chemical Corporation Composition for coating molded articles
US4959330A (en) * 1989-06-20 1990-09-25 E. I. Du Pont De Nemours And Company Crystallizable glass and thick film compositions thereof
JPH0692687A (ja) * 1992-09-14 1994-04-05 Denki Kagaku Kogyo Kk 針状誘電体粒子含有結晶化ガラス組成物
DE19934072C2 (de) * 1999-07-23 2001-06-13 Schott Glas Alkalifreies Aluminoborosilicatglas, seine Verwendungen und Verfahren zu seiner Herstellung
DE10000836B4 (de) * 2000-01-12 2005-03-17 Schott Ag Alkalifreies Aluminoborosilicatglas und dessen Verwendungen
US6620996B2 (en) 2000-05-29 2003-09-16 Kyocera Corporation Photoelectric conversion device
JP2002016272A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
JP4022113B2 (ja) * 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN100368340C (zh) * 2003-04-21 2008-02-13 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
JP5375385B2 (ja) * 2009-07-13 2013-12-25 日本電気硝子株式会社 ガラス基板の製造方法
CN102781861B (zh) * 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN103748667B (zh) * 2011-08-29 2016-09-14 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
EP2849213B1 (en) * 2012-05-08 2017-04-19 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP5827397B2 (ja) * 2012-05-08 2015-12-02 新電元工業株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2013168238A1 (ja) 2015-12-24
US9190365B2 (en) 2015-11-17
CN103858213B (zh) 2016-11-23
DE112013002368T5 (de) 2015-01-22
WO2013168623A1 (ja) 2013-11-14
CN103703548A (zh) 2014-04-02
US20150155244A1 (en) 2015-06-04
DE112013007745B3 (de) 2017-12-21
JP5508547B1 (ja) 2014-06-04
CN103858213A (zh) 2014-06-11
DE112013002368B4 (de) 2016-12-22
CN103703548B (zh) 2016-11-23
TW201347041A (zh) 2013-11-16
WO2013168238A1 (ja) 2013-11-14

Similar Documents

Publication Publication Date Title
JP5827398B2 (ja) 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
TWI553738B (zh) half A manufacturing method of a conductor device, and a semiconductor device
TWI424472B (zh) Method for fabricating glass for semiconductor bonding, method for manufacturing semiconductor device, and semiconductor device
TWI466288B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
JP5827397B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
TWI468360B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
JP6588028B2 (ja) 半導体装置の製造方法及びレジストガラス
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5833112B2 (ja) ガラス組成物の製造方法
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JPWO2012160632A1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法