CN103703548B - 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置 - Google Patents

半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN103703548B
CN103703548B CN201280002226.4A CN201280002226A CN103703548B CN 103703548 B CN103703548 B CN 103703548B CN 201280002226 A CN201280002226 A CN 201280002226A CN 103703548 B CN103703548 B CN 103703548B
Authority
CN
China
Prior art keywords
engineering
semiconductor
semiconductor device
range
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280002226.4A
Other languages
English (en)
Other versions
CN103703548A (zh
Inventor
伊东浩二
小笠原淳
伊藤彦
伊藤一彦
六鎗広野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN103703548A publication Critical patent/CN103703548A/zh
Application granted granted Critical
Publication of CN103703548B publication Critical patent/CN103703548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00—Glasses, glazes or enamels with special properties
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2205/00—Compositions applicable for the manufacture of vitreous enamels or glazes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2207/00—Compositions specially applicable for the manufacture of vitreous enamels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Glass Compositions (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体接合保护用玻璃复合物，其特征在于：至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中至少二种碱土类金属的氧化物，且实质上不含有Pb、As、Sb、Li、Na、K、Zn。根据本发明的半导体接合保护用玻璃复合物，可以使用不含铅的玻璃材料，制造与以往以使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。另外，由于实质上不含有Zn，因而可以制造耐药品性（特别是耐氟酸性）较高、具有较高的可靠性的半导体装置。另外，在蚀刻除去硅氧化膜的工程等工程中，无需通过光致抗蚀剂保护玻璃层，因而还可以获得将工程简化的效果。

Description

半导体接合保护用玻璃复合物、半导体装置的制造方法及半 导体装置
技术领域
本发明涉及一种半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置。
背景技术
在以往的半导体装置制造方法中，我们已知在制造台面型半导体装置的过程中，形成覆盖pn结露出部的钝化用的玻璃层的方法（例如，参照专利文献1）。
图14及图15是表示上述以往的半导体装置的制造方法的说明图。图14（a）～图14（d）及图15（a）～图15（d）为各工程图。
如图14及图15所示，以往的半导体装置的制造方法，依次包含“半导体基体形成工程”、“沟道形成工程”、“玻璃层形成工程”、“光致抗蚀剂形成工程”、“氧化膜去除工程”、“粗面化区域形成工程”、“电极形成工程”及“半导体基体切断工程”。下面就按照工程顺序，对以往的半导体装置的制造方法进行说明。
（a）半导体基体形成工程
首先，从n-型半导体基板（n-型硅基板）910的一侧的表面扩散p型杂质，形成p+型扩散层912；从另一侧的表面扩散n型杂质，形成n+型扩散层914，从而形成具有与主面平行的pn结的半导体基体。随后，通过热氧化在p+型扩散层912及n+型扩散层914的表面形成氧化膜916、918（参照图14（a））。
（b）沟道形成工程
随后，通过光刻法在氧化膜916的预定部位形成一定的开口部。在氧化膜蚀刻后，继续进行半导体基体的蚀刻，从半导体基体的一侧的表面形成深度超过pn结的沟道920（参照图14（b））。
（c）玻璃层形成工程
随后，在沟道920的表面，通过电泳法在沟道920的内面及其近旁的半导体基体表面上，形成由半导体接合保护用玻璃复合物构成的层，同时，通过对该由半导体接合保护用玻璃复合物构成的层进行烧制，形成钝化用的玻璃层924（参照图14（c））。
（d）光致抗蚀剂形成工程
随后，形成光致抗蚀剂926，覆盖玻璃层924的表面（参照图14（d））。
（e）氧化膜去除工程
随后，将光致抗蚀剂926作为掩膜进行氧化膜916的蚀刻，将在形成镀镍电极膜的部位930的氧化膜916去除（参照图15（a））。
（f）粗面化区域形成工程
随后，对形成镀镍电极膜的部位930的半导体基体表面进行粗面化处理，形成提高镀镍电极与半导体基体的紧贴性的粗面化区域932（参照图15（b））。
（g）电极形成工程
随后，对半导体基体进行镀镍，在粗面化区域932上形成阳极电极934，同时，在半导体基体的另一侧表面上形成阴极电极936（参照图15（c））。
（h）半导体基体切断工程
随后，通过切割（dicing）等在玻璃层924的中央部将半导体基体切断，将半导体基体切片化，制作成台面型半导体装置（pn二极管）900（参照图15（d））。
如以上说明所述，以往的半导体装置的制造方法，包括从形成具有主面平行的pn结的半导体基体的一侧的表面形成深度超过pn结的沟道920的工程（参照图14（a）及图14（b）），以及，在该沟道920的内部形成覆盖pn结露出部的钝化用玻璃层924的工程（参照图14（c））。因此，根据以往的半导体装置的制造方法，在沟道920的内部形成钝化用玻璃层924后，通过将半导体基体切断，即可以制造高耐压的台面型半导体装置。
先行技术文献
专利文献
专利文献1日本特许公开2004-87955号公报
发明内容
发明要解决的课题
但是，作为钝化用的玻璃层使用的玻璃材料，必须满足下述条件：（a）能够以合适的温度进行烧制，（b）能够承受在工程中使用的药品（王水、镀液及氟酸），（c）为了防止在工程中的晶片弯曲，具有接近硅的线膨胀的线膨胀率（特别是在50℃～550℃下的平均线膨胀率接近硅的线膨胀率），以及，（d）具有优良的绝缘性。因而，以往广泛使用的是以硅酸铅为主要成分的玻璃材料。
然而，以硅酸铅为主要成分的玻璃材料中含有对环境影响较大的铅，因而在不远的将来，以硅酸铅为主要成分的玻璃材料将被禁止使用。
因此，鉴于上述情况，本发明的目的在于，提供一种半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置。使用不含铅的玻璃材料，与以往使用以硅酸铅为主要成分的玻璃材料时同样，可以制造高耐压的半导体装置。
解决课题的手段
［1］本发明的半导体接合保护用玻璃复合物，至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中至少2种碱土金属的氧化物，且实质上不含有Pb、As、Sb、Li、Na、K、Zn。
［2］在本发明的半导体接合保护用玻璃复合物中，在50℃～550℃的温度范围下，平均线膨胀率在3.23×10-6～4.23×10-6的范围内。
［3］在本发明的半导体接合保护用玻璃复合物中，作为所述碱土金属的氧化物，含有CaO、MgO及BaO中的全部元素。
［4］在本发明的半导体接合保护用玻璃复合物中，还含有从由镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择的至少1种金属氧化物。
［5］本发明的半导体装置的制造方法，依次包括准备具有pn结露出的pn结露出部的半导体元件的第一工程、形成覆盖所述pn结露出部的玻璃层的第二工程，在所述第二工程中，是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中至少二种碱土金属的氧化物、且实质上不含有Pb、As、Sb、Li、Na、K、Zn的半导体接合保护用玻璃复合物形成所述玻璃层。
［6］在本发明的半导体装置的制造方法中，所述第一工程包括准备具有与主面平行的pn结的半导体基体的准备工程、以及通过从所述半导体基体一侧的表面形成深度超过所述pn结的沟道，在所述沟道的内部形成所述pn结露出部的工程；所述第二工程包括形成覆盖位于所述沟道内部的所述pn结露出部的所述玻璃层的工程。
［7］在本发明的半导体装置的制造方法中，所述第二工程包括形成直接覆盖所述沟道内部的所述pn结露出部的所述玻璃层的工程。
［8］在本发明的半导体装置的制造方法中，所述第二工程包括在所述沟道内部的所述pn结露出部上形成绝缘膜的工程，以及，形成介于所述绝缘膜覆盖所述pn结露出部的所述玻璃层的工程。
［9］在本发明的半导体装置的制造方法中，所述第一工程包括在半导体基体表面形成所述pn结露出部的工程，所述第二工程包括形成覆盖位于所述半导体基体表面的所述pn结露出部的所述玻璃层的工程。
［10］在本发明的半导体装置的制造方法中，所述第二工程包括形成直接覆盖位于所述半导体基体表面的所述pn结露出部的所述玻璃层的工程。
［11］在本发明的半导体装置的制造方法中，所述第二工程包括在所述半导体基体表面的所述pn结露出部上形成绝缘膜的工程，以及，形成介于所述绝缘膜覆盖所述pn结露出部的所述玻璃层的工程。
［12］在本发明的半导体装置的制造方法中，所述半导体基体接合保护用玻璃复合物在50℃～550℃的温度范围下，平均线膨胀率在3.23×10-6～4.23×10-6的范围内。
［13］在本发明的半导体装置的制造方法中，所述半导体接合保护用玻璃复合物，作为所述碱土金属的氧化物，含有CaO、MgO及BaO中的全部元素。
［14］在本发明的半导体装置的制造方法中，所述半导体接合保护用玻璃复合物，还含有从由镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择的至少1种金属氧化物。
［15］本发明的半导体装置，设有具有pn结露出的pn结露出部的半导体元件、以及被形成为覆盖所述pn结露出部的玻璃层，所述玻璃层是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中至少二种碱土金属的氧化物、且实质上不含有Pb、As、Sb、Li、Na、K、Zn的半导体接合保护用玻璃复合物形成。
［16］在本发明的半导体装置中，所述半导体接合保护用玻璃复合物在50℃～550℃的温度范围，平均线膨胀率在3.23×10-6～4.23×10-6的范围内。
［17］在本发明的半导体装置中，所述半导体接合保护用玻璃复合物，作为所述碱土金属的氧化物，含有CaO、MgO及BaO中的全部元素。
［18］在本发明的半导体装置中，所述半导体接合保护用玻璃复合物，还含有从由镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择的至少一种金属氧化物。
发明效果
从后述的实施方式可知，通过本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置，使用不含铅的玻璃材料，可以制造与以往以使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。
另外，从后述的实施方式可知，通过本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置，由于半导体接合保护用玻璃复合物中实质上不含有Zn，因而可以制造耐药品性（特别是耐氟酸性）较高、具有较高的可靠性的半导体装置。这时，由于耐氟酸性变高，在蚀刻去除硅氧化膜的工程（参照后述的图1（d））等工程中，无需通过光致抗蚀剂保护玻璃层，因而还可以获得将工程简略化的效果。
另外，通过本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置，由于半导体接合保护用玻璃复合物含有CaO、MgO及BaO中至少二种碱土金属的氧化物、且实质上不含有Zn，从后述的实施方式可知，在玻璃化的过程中难以结晶化。
另外，通过本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置，由于半导体接合保护用玻璃复合物含有CaO、MgO及BaO中至少二种碱土金属的氧化物、且实质上不含有Zn，从后述的实施方式可知，在玻璃化的过程中不易于结晶化的范围，可以使在50℃～550℃的平均线膨胀率接近硅的线膨胀率。因此，即使在使用薄型晶片时也可以防止在工程中的晶片弯曲。另外，即使在玻璃层堆积较厚时，也可以防止在工程中的晶片弯曲，因而可以制造逆耐压更高的半导体装置。
在这里，实质上不含有Pb是因为，本发明的目的在于使用不含铅的玻璃材料，可以制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。
另外，实质上不含有As、Sb是因为，这些成分含有毒性，目前正在推广限制使用这些成分的工作。
另外，实质上不含有Li、Na、K是因为，含有这些成分虽然对平均线膨胀率及烧制温度有利，但可能导致绝缘性低下。
基于本发明的发明人们的研究，即使在实质上不含有这些成分（即Pb、As、Sb、Li、Na、K、Zn）时，至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中至少二种碱土金属的氧化物的玻璃复合物，可以作为半导体接合保护用玻璃复合物使用。即，通过本发明的半导体接合保护用玻璃复合物，可以使用不含铅的玻璃材料，制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。
另外，在本发明的半导体接合保护用玻璃复合物中，至少含有某种特定成分（SiO2、B2O3等）是指，除仅含有该某种特定成分的情况以外，还包括在该某种特定成分的基础上，还含有玻璃复合物中通常可能含有的成分的情况。
另外，在本发明的半导体接合保护用玻璃复合物中，实质上不含有某种特定元素（Pb、As等）是指，作为成分不含有该某种特定元素，但在构成玻璃的各成分的原料中作为杂质混入上述某种特定元素的玻璃复合物除外。在本发明的半导体装置的制造方法及半导体装置中也同样。
另外，当本发明的半导体接合保护用玻璃复合物为所谓的氧化物系的玻璃复合物时，不含有某种特定元素（Pb、As等）是指，不含有该某种特定元素的氧化物、该某种特定元素的氢化物等。
附图说明
图1是表示实施方式二的半导体装置的制造方法的说明图；
图2是表示实施方式二的半导体装置的制造方法的说明图；
图3是表示实施方式三的半导体装置的制造方法的说明图；
图4是表示实施方式三的半导体装置的制造方法的说明图；
图5是表示实施方式四的半导体装置的制造方法的说明图；
图6是表示实施方式四的半导体装置的制造方法的说明图；
图7是表示实施方式五的半导体装置的制造方法的说明图；
图8是表示实施方式五的半导体装置的制造方法的说明图；
图9是表示实施方式的条件及结果的图表；
图10是表示蚀刻部与非蚀刻部的高低差异的示意图；
图11是表示试验方法1及试验方法2的结果的图表；
图12是表示在初步评价中玻璃层124的内部产生的泡b的说明图；
图13是表示在正式评价中玻璃层124的内部产生的泡b的说明图片；
图14是表示以往的半导体装置的制造方法的说明图；
图15是表示以往的半导体装置的制造方法的说明图。
具体实施方式
下面基于附图所示的实施方式，对本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置进行说明。
实施方式一
实施方式一是关于半导体接合保护用玻璃复合物的实施方式。
实施方式一的半导体接接合保护用玻璃复合物，至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中全部元素的碱土金属的氧化物和镍氧化物、且实质上不含有Pb、As、Sb、Li、Na、K、Zn。
另外，在这时，含有某种特定成分是指，除仅含有该特定成分的情况以外，还包括含有玻璃复合物中通常可以含有的成分的情况。另外，实质上不含有某种特定元素是指，作为成分不含有该某种特定元素，但在构成玻璃的各成分的原料中作为杂质混入上述某种特定元素的玻璃复合物除外。另外，不含有某种特定元素是指，不含有该某种特定元素的氧化物、该某种特定元素的氢化物等。
具体是，SiO2的含有量在58.0mol%～72.0mol%的范围内，B2O3的含有量在6.8mol%～16.8mol%的范围内，Al2O3的含有量在7.0mol%～17.0mol%的范围内，碱土金属的氧化物的含有量在5.7mol%～15.7mol%的范围内，镍氧化物的含有量在0.01mol%～3.0mol%的范围内。另外，在碱土金属的氧化物中，CaO的含有量在2.8mol%～7.8mol%的范围内，MgO的含有量在1.1mol%～3.1mol%的范围内，BaO的含有量在1.7mol%～4.7mol%的范围内。
通过实施方式一的半导体接合保护用玻璃复合物，从后述的实施方式可知，可以使用不含铅的玻璃材料，制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。
另外，通过实施方式一的半导体接合保护用玻璃复合物，由于实质上不含有Zn，因而从后述的实施方式可知，可以制造耐药品性（特别是耐氟酸性）较高、具有较高的可靠性的半导体装置。这时，由于耐氟酸性变高，在蚀刻去除硅氧化膜的工程（参照后述的图1（d））等工程中，无需通过光致抗蚀剂保护玻璃层，因而还可以获得将工程简略化的效果。
另外，通过实施方式一的半导体接合保护用玻璃复合物，由于含有CaO、MgO及BaO中至少二种（在这里为三种）碱土金属的氧化物、且实质上不含有Zn，从后述的实施方式可知，在玻璃化的过程中难以结晶化。
另外，通过实施方式一的半导体接合保护用玻璃复合物，由于含有CaO、MgO及BaO中至少二种（在这里为三种）碱土金属的氧化物、且实质上不含有Zn，从后述的实施方式可知，在玻璃化的过程中不易于结晶化的范围，可以使在50℃～550℃的平均线膨胀率接近硅的线膨胀率。因此，即使在使用薄型晶片时也可以防止在工程中的晶片弯曲。另外，即使在玻璃层堆积较厚时，也可以防止在工程中的晶片弯曲，因而可以制造逆耐压更高的半导体装置。
另外，通过实施方式一的半导体接合保护用玻璃复合物，由于半导体接合保护用玻璃复合物含有镍氧化物，从后述的实施方式可知，在将通过电泳法形成的半导体接合保护用玻璃复合物构成的层进行烧制的过程中，可以抑制可能在与半导体基体（硅）的边界面产生的气泡的产生，从而可以抑制半导体装置的反方向特性劣化等事态的发生。
在这里，SiO2的含有量在58.0mol%～72.0mol%的范围内是因为，SiO2的含有量在不足58.0mol%时，可能出现耐药品性低下、绝缘性低下等情况，SiO2的含有量超过72.0mol%时，会有烧制温度变高的倾向。
另外，B2O3的含有量在6.8mol%～16.8mol%的范围内是因为，B2O3的含有量在不足6.8mol%时，会有烧制温度变高的倾向，B2O3的含有量超过16.8mol%时，会有平均线膨胀率变高的倾向。
另外，Al2O3的含有量在7.0mol%～17.0mol%的范围内是因为，Al2O3的含有量在不足7.0mol%时，会有在玻璃化的过程中易于结晶化的倾向，Al2O3的含有量超过17.0mol%时，会有绝缘性低下的倾向。
另外，碱土金属的氧化物的含有量在5.7mol%～15.7mol%的范围内是因为，碱土金属的氧化物的含有量在不足5.7mol%时，会有烧制温度变高的倾向，碱土金属的氧化物的含有量超过15.7mol%时，可能出现耐药品性低下、绝缘性低下等情况。
另外，在碱土金属的氧化物中，CaO的含有量在2.8mol%～7.8mol%的范围内是因为，CaO的含有量在不足2.8mol%时，会有烧制温度变高的倾向，CaO的含有量超过7.8mol%时，可能出现耐药品性低下、绝缘性低下等情况。
另外，MgO的含有量在1.1mol%～3.1mol%的范围内是因为，MgO的含有量在不足1.1mol%时，会有烧制温度变高的倾向，MgO的含有量超过3.1mol%时，可能出现耐药品性低下、绝缘性低下等情况。
另外，BaO的含有量在1.7mol%～4.7mol%的范围内是因为，BaO的含有量在不足1.7mol%时，会有烧制温度变高的倾向，BaO的含有量超过4.7mol%时，可能出现耐药品性低下、绝缘性低下等情况。
另外，镍氧化物的含有量在0.01mol%～3.0mol%的范围内是因为，镍氧化物的含有量在不足0.01mol%时，在烧制通过电泳法形成的半导体接合保护用玻璃复合物构成的层的过程中，可能难以抑制从与半导体基体（硅）的边界面可能产生的气泡的现象，镍氧化物的含有量超过3.0mol%时，在玻璃化过种中易于结晶化的倾向。
实施方式一的半导体接合保护用玻璃复合物，可以通过以下方法制造。即，按上述的组成比（摩尔比）调合原料（SiO2、H3BO3、Al2O3、CaCO3、MgO、BaCO3及镍O），通地这混合机充分搅拌后，将该混合的原料放入在电气炉中被升至预定温度（例如1550℃）的白金坩埚中，溶融一定时间。随后，将融液流出至水冷辊，获得薄片状的玻璃片。随后，通过球磨机等将该玻璃片粉碎至预定的平均粒径，获得粉末状的玻璃复合物。
实施方式二
实施方式二是关于半导体装置的制造方法的实施方式。
实施方式二的半导体装置的制造方法，依次包括准备具有pn结露出的pn结露出部的半导体元件的第一工程，以及，形成覆盖pn结露出部的玻璃层的第二工程。而且，在该第二工程中，是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO中的全部元素的碱土金属的氧化物、镍氧化物、且实质上不含有Pb、As、Sb、Li、Na、K、Zn的半导体接合保护用玻璃复合物（实施方式一的半导体接合保护用玻璃复合物）形成玻璃层。第一工程包括准备具有与主面平行的pn结的半导体基体的准备工程、以及通过从半导体基体一侧的表面形成深度超过pn结的沟道，在沟道的内部形成pn结露出部的工程；第二工程包括形成直接覆盖位于沟道内部的pn结露出部的玻璃层的工程。
图1及图2是表示实施方式二的半导体装置的制造方法的说明图。图1（a）～图1（d）及图2（a）～图2（d）为各工程图。
实施方式二的半导体装置的制造方法，如图1及图2所示，依次实施“半导体基体形成工程”、“沟道形成工程”、“玻璃层形成工程”、“光致抗蚀剂形成工程”、“氧化膜去除工程”、“粗面化区域形成工程”、“电极形成工程”及“半导体基体切断工程”。下面按照工程顺序，对实施方式二的半导体装置的制造方法进行说明。
（a）半导体基体形成工程
首先，通过从n-型半导体基板（n-型硅基板）110的一侧表面扩散p型杂质形成p+型扩散层112，通过从另一侧表面扩散n型杂质形成n+型扩散层114，形成具有与主面平行的pn结的半导体基体。随后，通过热氧化在p+型扩散层112及n+型扩散层114的表面形成氧化膜116、118（参照图1（a））。
（b）沟道形成工程
随后，通过光刻法在氧化膜116的预定部位形成预定的开口部。在氧化膜的蚀刻后，继续进行半导体基体的蚀刻，从半导体基体一侧的表面形成深度超过pn结的沟道120（参照图1（b））。
（c）玻璃层形成工程
随后，在沟道120的表面，通过电泳法在沟道120的内面及其近旁的半导体基体表面上，形成实施方式一的半导体接合保护用玻璃复合物构成的层，同时，通过烧制该半导体接合保护用玻璃复合物构成的层，形成钝化用的玻璃层124（参照图1（c））。这样，就形成为沟道120的内部的pn结露出部被玻璃层124直接覆盖的状态。
（d）光致抗蚀剂形成工程
随后，形成光致抗蚀剂126覆盖玻璃层124的表面（参照图1（d））。
（e）氧化膜去除工程
随后，将光致抗蚀剂126作为掩膜进行氧化膜116的蚀刻，去除位于形成了镀镍电极膜的部位130的氧化膜116（参照图2（a））。
（f）粗面化区域形成工程
随后，进行形成了镀镍电极膜的部位130的半导体基体表面的粗面化处理，形成粗面化区域132，从而提高镀镍电极与半导体基体的紧密性（参照图2（b））。
（g）电极形成工程
随后，对半导体基体进行镀镍，在粗面化区域132上形成阳极电极134，同时，在半导体基体的另一侧表面上形成阴极电极136（参照图2（c））。
（h）半导体基体切断工程
随后，通过切割等，在玻璃层124的中央部将半导体基体切断，将半导体基体切片化，制作台面型半导体装置（pn二极管）（参照图2（d））。
如上所述，即可以制造高耐压的台面型半导体装置（实施方式二的半导体装置）100。
通过实施方式二的半导体装置的制造方法，由于使用实施方式一的半导体接合保护用玻璃复合物制造半导体装置，因而可以使用不含铅的玻璃材料，制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。
另外，通过实施方式二的半导体装置的制造方法，由于使用实施方式一的半导体接合保护用玻璃复合物制造半导体装置，因而通过实施方式二的半导体装置的制造方法制造的半导体装置，具有与实施方式一的半导体接合保护用玻璃复合物具有的效果相应的效果。
实施方式三
实施方式三是关于半导体装置的制造方法的实施方式。
实施方式三的半导体装置的制造方法，与实施方式二的半导体装置的制造方法同样，依次包括准备具有pn结露出的pn结露出部的半导体元件的第一工程，以及，形成覆盖pn结露出部的玻璃层的第二工程。而且，在该第二工程中，使用实施方式一的半导体接合保护用玻璃复合物形成玻璃层。但是，与实施方式二的半导体装置的制造方法不同的是，第一工程包括在半导体基体的表面形成pn结露出部的工程，第二工程包括形成直接覆盖半导体基体表面的pn结露出部的工程。
图3及图4是表示实施方式三的半导体装置的制造方法的说明图。图3（a）～图3（c）及图4（a）～图4（c）为各工程图。
实施方式三的半导体装置的制造方法，如图3及图4所示，依次实施“半导体基体准备工程”、“p+型扩散层形成工程”、“n+型扩散层形成工程”、“玻璃层形成工程”、“玻璃层蚀刻工程”及“电极形成工程”。下面按照工程顺序，对实施方式三的半导体装置的制造方法进行说明。
（a）半导体基体准备工程
首先，准备在n+型硅基板210上积层有n-型外延层212的半导体基体（参照图3（a））。
（b）p+型扩散层形成工程
随后，在形成掩膜M1后，介于该掩膜M1，通过离子注入法，在n-型外延层212的表面的预定区域导入p型杂质（例如硼离子）。随后，通过热扩散，形成p+型扩散层214（参照图3（b））。
（c）n+型扩散层形成工程
在去除掩膜M1的同时形成掩膜M2后，介于该掩膜M2，在n-型外延层212表面的预定区域，通过离子注入法导入n型杂质（例如砷离子）。随后，通过热扩散，形成n+型扩散层216（参照图3（c））。
（d）玻璃层形成工程
随后，在去除掩膜M2后，在n-型外延层212的表面上，通过镀膜法形成由实施方式一的半导体接合保护用玻璃复合物构成的层，随后，通过对由该半导体接合保护用玻璃复合物构成的层进行烧制，形成钝化用的玻璃层215（参照图4（a））。
（e）玻璃层蚀刻工程
随后，在玻璃层215的表面上形成掩膜M3后，进行玻璃层的蚀刻（参照图4（b））。这样，就可以在n-型外延层212表面的预定区域上形成玻璃层217。
（f）电极形成工程
随后，在去除掩膜M3后，在被半导体基体表面的玻璃层217包围的区域形成阳极电极218，同时，在半导体基体的内面形成阴极电极220（参照图4（c））。
如上所述，即可制造高耐压的平面型半导体装置（实施方式三的半导体装置）。
通过实施方式三的半导体装置的制造方法，由于与实施方式二的半导体装置的制造方法同样，是使用实施方式一的半导体接合保护用玻璃复合物制造半导体装置，因而可以使用不含铅的玻璃材料，制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。
另外，实施方式三的半导体装置的制造方法，除了是制造平面形半导体装置的方法以外，均与实施方式二的半导体装置的制造方法相同，因而具有与实施方式二的半导体装置的制造方法所具有的效果相应的效果。
实施方式四
实施方式四的半导体装置的制造方法，与实施方式二的半导体装置的制造方法同样，依次包括准备具有pn结露出的pn结露出部的半导体元件的第一工程，以及，形成覆盖pn结露出部的玻璃层的第二工程。而且，在该第二工程中，使用实施方式一的半导体接合保护用玻璃复合物形成玻璃层。但是，在实施方式四的半导体装置的制造方法中，与实施方式二的半导体装置的制造方法不同的是，第二工程包括在沟道内部的pn结露出部上形成绝缘膜的工程，以及，形成介于该绝缘膜覆盖pn结露出部的玻璃层的工程。在实施方式四的半导体装置的制造方法中，作为半导体装置制造的是台面型的pn二极管。
图5及图6是表示实施方式四的半导体装置的制造方法的说明图。图5（a）～图5（d）及图6（a）～图6（d）为各工程图。
实施方式四的半导体装置的制造方法，如图5及图6所示，依次实施“半导体基体形成工程”、“沟道形成工程”、“绝缘层形成工程”、“玻璃层形成工程”、“光致抗蚀剂形成工程”、“氧化膜去除工程”、“粗面化区域形成工程”、“电极形成工程”及“半导体基体切断工程”。下面按照工程顺序对实施方式四的半导体装置的制造方法进行说明。
（a）半导体基体形成工程
首先，从n-型半导体基板（n-型硅基板）110的一侧表面扩散p型杂质，形成p+型扩散层112，从另一侧的表面扩散n型杂质，形成n+型扩散层114，从而形成具有与主面平行的pn结的半导体基体。随后，通过热氧化在p+型扩散层112及n+型扩散层114的表面形成氧化膜116，118（参照图5（a））。
（b）沟道形成工程
随后，通过光刻法，在氧化膜116的预定部位形成规定的开口部。在氧化膜蚀刻后，继续进行半导体基体的蚀刻，从半导体基体的一侧表面形成深度超过pn结的沟道120（参照图5（b））。这时，沟道的内面形成有pn结露出部A。
（c）绝缘层形成工程
随后，通过使用干氧（Dry O2）的热氧化法，在沟道120的内面形成由硅氧化膜构成的绝缘层121（参照图5（c））。绝缘层121的厚度在5nm～60nm的范围内（例如20nm）。绝缘层的形成，是将半导体基体放入扩散炉后，在流通氧气的同时，在900℃的温度下进行10分钟的处理。如果绝缘层121的厚度不足5nm，可能无法获得降低反方向电流的效果。另外，如果绝缘层121的厚度超过60nm，则在玻璃层形成工程中，可能无法通过电泳法形成由玻璃复合物构成的层。
（d）玻璃层形成工程
随后，通过电泳法在沟道120的内面及其近旁的半导体基体表面形成由实施方式一的半导体接合保护用玻璃复合物构成的层，同时，通过烧制由该半导体接合保护用玻璃复合物构成的层，形成钝化用的玻璃层124（参照图5（d））。并且，在沟道120的内面形成半导体接合保护用玻璃复合物构成的层时，形成通过绝缘层121的覆盖沟道120内面的玻璃层124。因此，位于沟道120内部的pn结露出部变为被玻璃层124介于绝缘层121覆盖的状态。
（e）氧化膜去除工程
随后，在形成了覆盖玻璃层124的表面的光致抗蚀剂126后，将该光致抗蚀剂126作为掩膜进行氧化膜116的蚀刻，去除位于形成了镀镍电极膜的部位130的氧化膜116（参照图6（a））。
（f）粗面化区域形成工程
随后，进行形成了镀镍电极膜的部位130的半导体基体表面的粗面化处理，形成粗面化区域132，以提高镀镍电极与半导体基体的紧密性（参照图6（b））。
（g）电极形成工程
随后，对半导体基体进行镀镍，在粗面化区域132上形成阳极电极134，同时，在半导体基体的另一侧表面形成阴极电极136（参照图6（c））。
（h）半导体基体切断工程
随后，通过切割等，在玻璃层124的中央部将半导体基体切断，将半导体基体切片化，制造半导体装置（台面型pn二极管）102（参照图6（d））。
如上所述，即可以制造实施方式四的半导体装置102。
通过实施方式四的半导体装置的制造方法，由于与实施方式二的半导体装置的制造方法同样，是使用实施方式一的半导体接合保护用玻璃复合物制造半导体装置，因而可以使用不含铅的玻璃材料，制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。
另外，通过实施方式四的半导体装置的制造方法，由于半导体基体与玻璃层124之间存在绝缘层121，因而可以提高绝缘性，不依赖玻璃层的组成及烧制条件，即可以稳定地制造反方向电流较低的半导体装置。
另外，通过实施方式四的半导体装置的制造方法，在将获得的半导体装置通过树脂塑型形成树脂密封型半导体装置时，与将以往使用以硅酸铅为主要成分的玻璃材料获得的半导体装置通过树脂塑型形成的树脂密封半导体装置相比，可以获得提高高温逆偏压耐量的效果。
另外，通过实施方式四的半导体装置的制造方法，由于玻璃层124与比半导体基体的润湿性更高的绝缘层121接触，因而在烧制玻璃复合物构成的层形成玻璃层的过程中，难以从半导体基体与玻璃层的边界面产生气泡。因此，可以不添加镍氧化物等具有脱泡作用的成分、或仅以较少的添加量（例如2.0mol%以下），即可以抑制这样的气泡的产生。
另外，实施方式四的半导体装置的制造方法，除第二工程包括在沟道内部的pn结露出部上形成绝缘膜的工程、以及形成介于该绝缘膜覆盖pn结露出部的玻璃层的工程以外，均与实施方式二的半导体装置的制造方法相同，因而具有与实施方式二的半导体装置的制造方法具有效果中的相应效果。
实施方式五
实施方式五的半导体装置的制造方法，与实施方式三的半导体装置的制造方法相同，依次包括准备具有pn结露出的pn结露出部的半导体元件的第一工程，以及，形成覆盖pn结露出部的玻璃层的第二工程。而且，在该第二工程中，使用实施方式一的半导体接合保护用玻璃复合物形成玻璃层。但是，在实施方式五的半导体装置的制造方法中，与实施方式三的半导体装置的制造方法不同的是，第二工程包括在半导体元件的pn结露出部上形成绝缘膜的工程，以及，形成介于该绝缘膜覆盖pn结露出部的玻璃层的工程。在实施方式五的半导体装置的制造方法中，作为半导体装置制造的是平面型的pn二极管。
图7及图8是表示实施方式五的半导体装置的制造方法的说明图。图7（a）～图7（d）及图8（a）～图8（d）为各工程图。
实施方式五的半导体装置的制造方法，如图7及图8所示，依次实施“半导体基体准备工程”、“p+型扩散层形成工程”、“n+型扩散层形成工程”、“绝缘层形成工程”、“玻璃层形成工程”、“蚀刻工程”及“电极形成工程”。下面按照工程顺序对实施方式二的半导体装置的制造方法进行说明。
（a）半导体基体准备工程
首先，准备在n+型硅基板210上积层有n-型外延层212的半导体基体（参照图7（a））。
（b）p+型扩散层形成工程
随后，在形成掩膜M1后，介于该掩膜M1，在n-型外延层212表面的预定区域上通过离子注入法导入p型杂质（例如硼离子）。随后，通过热扩散，形成p+型扩散层214（参照图7（b））。
（c）n+型扩散层形成工程
随后，在去除掩膜M1的同时形成掩膜M2后，介于该掩膜M2，在n-型外延层212表面的预定区域，通过离子注入法导入n型杂质（例如砷离子）。随后，通过热扩散，形成n+型扩散层216（参照图7（c））。这时，半导体基体的表面上即形成了pn结露出部A。
（d）绝缘层形成工程
随后，在去除掩膜M2后，通过使用干氧（Dry O2）的热氧化法，在n-型外延层212的表面（及n+型硅基板210的内面）形成由硅氧化膜构成的绝缘层218（参照图7（d））。绝缘层218的厚度在5nm～60nm的范围内（例如20nm）。绝缘层218的形成，是将半导体基体放入扩散炉后，在流通氧气的同时，在900℃的温度下进行10分钟的处理。如果绝缘层218的厚度不足5nm，可能无法获得降低反方向电流的效果。另外，如果绝缘层218的厚度超过60nm，则在玻璃层形成工程中，可能无法通过电泳法形成由玻璃复合物构成的层。
（e）玻璃层形成工程
随后，通过电泳法，在绝缘层218的表面形成由实施方式一的半导体接合保护用玻璃复合物构成的层，同时，对该半导体接合保护用玻璃复合物构成的层进行烧制，形成钝化用的玻璃层220（参照图8（a））。
（f）蚀刻工程
随后，在玻璃层220的表面形成掩膜M3后，进行玻璃层220的蚀刻（参照图8（b）），继续进行绝缘层218的蚀刻（参照图8（c））。这样，在n-型外延层212表面的预定区域，即形成了绝缘层218及玻璃层220。
（g）电极形成工程
随后，在去除掩膜M3后，在被半导体基体表面的玻璃层220包围的区域形成阳极电极222，同时，在半导体基体的内面形成阴极电极224（参照图8（d））。
（h）半导体基体切断工程
随后，通过切割等，将半导体基体切断，将半导体基体切片化，制造半导体装置（平面型的pn二极管）202。
如上所述，即可制造实施方式五的半导体装置202。
通过实施方式五的半导体装置的制造方法，由于与实施方式三的半导体装置的制造方法同样，是使用实施方式一的半导体接合保护用玻璃复合物制造半导体装置，因而可以使用不含铅的玻璃材料，制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。
另外，通过实施方式五的半导体装置的制造方法，由于半导体基体与玻璃层220之间存在绝缘层218，因而可以提高绝缘性，不依赖玻璃层的组成及烧制条件，即可以稳定地制造反方向电流较低的半导体装置。
另外，通过实施方式五的半导体装置的制造方法，在将获得的半导体装置通过树脂塑型形成树脂密封型半导体装置时，与将以往使用以硅酸铅为主要成分的玻璃材料获得的半导体装置通过树脂塑型形成的树脂密封半导体装置相比，可以获得提高高温逆偏压耐量的效果。
另外，通过实施方式五的半导体装置的制造方法，由于玻璃层220与比半导体基体的濡湿性更高的绝缘层218接触，因而在烧制玻璃复合物构成的层形成玻璃层的过程中，难以从半导体基体与玻璃层的边界面产生气泡。因此，可以不添加镍氧化物等具有脱泡作用的成分、或仅以较少的添加量（例如2.0mol%以下），即可以抑制这样的气泡的产生。
另外，实施方式五的半导体装置的制造方法，除第二工程包括在半导体元件的pn结露出部上形成绝缘膜的工程、以及形成介于该绝缘膜覆盖pn结露出部的玻璃层的工程以外，均与实施方式三的半导体装置的制造方法相同，因而具有实施方式三的半导体装置的制造方法的效果中相应的效果。
实施例
1．试料的调整
图9是表示实施例的条件及结果的图表。按实施例1～2及比较例1～9所示的组成比（参照图9）调制原料，通过混合机搅拌后，将该混合的原料放入在电炉中被升温至预定温度（1350℃～1550℃）的白金坩埚中，溶融2小时。随后，将融液流出至水冷辊，获得薄片状的玻璃片。通过球磨机将该玻璃片粉碎至平均粒径5μm，获得粉末状的玻璃复合物。
另外，实施例中使用的原料为SiO2、H3BO3、Al2O3、ZnO、CaCO3、MgO、BaCO3、镍O、ZrO2及PbO。
2．评价
使用通过上述方法获得的玻璃复合物，进行下述评价项目的评价。另外，关于评价项目1～7中的评价项目5～7，实施例1及比较例1～9是在硅基板上直接形成玻璃层，实施例2是在绝缘层上形成玻璃层。
（1）评价项目1（环境负荷）
本发明的目的在于，可以使用不含铅的玻璃材料，制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置，因此，对于不含铅成分的则评价为“○”，对于含有铅成分的则评价为“×”。
（2）评价项目2（烧制温度）
如果烧制温度过高，会对制造中的半导体装置带来较大的影响，因此，对于烧制温度在1000℃以下的评价为“○”，对于烧制温度超过1000℃的则评价为“×”。
（3）评价项目3（耐药品性）
玻璃复合物对于王水、镀液及氟酸全部显示难溶性时评价为“○”，对于王水、镀液及氟酸中至少一种显示溶解性时则评价为“×”。其中，对于氟酸是否显示难溶性的试验，通过以下二种试验方法（试验方法1及试验方法2）来实施。
（3-1）试验方法1
分别使用各个玻璃复合物，通过电泳法在镜面状的硅晶片表面形成玻璃层，经烧制后，切割成10mm×10mm大小作为试验片。随后，将各试验片在氟酸溶液（6%）内浸渍5分钟，测定浸渍前后的重量变化。根据其结果，对于试验片的重量变化在1.5mg以下的评价为“○”，试验片的重量变化超过1.5mg的评价为“×”。
（3-2）试验方法2
分别使用各个玻璃复合物，通过电泳法在镜面状的硅晶片表面形成玻璃层，经烧制后，切割成10mm×10mm大小作为试料。随后，形成在这些试料的玻璃层形成面具有4mmφ的开口的抗蚀层，作为试验片。随后，将各试验片在氟酸溶液（6%）中浸渍5分钟后，去除抗蚀层，通过焦点深度法测定蚀刻部和非蚀刻部的高低差（4处）。图10是表示蚀刻部和非蚀刻部的高低差的示意图。根据其结果，测定的4处的高低差的平均值在5.0μm以下的，评价为“○”，测定的4处的高低差的平均值超过5.0μm的，评价为“×”。
（3-3）评价项目3中的综合评价
在上述的试验方法1及试验方法2的各单独评价均为“○”的，则评价为“○”，各单独评价中有一项为“×”的，则评价为“×”。图11所示的是试验方法1及试验方法2的结果。另外，在图9中，“－”表示未实施评价。
（4）评价项目4（平均线膨胀率）
将在上述“1.试料的调整”栏中获得的融液制作薄片状的玻璃板，使用该薄片状的玻璃板，测定玻璃复合物在50℃～550℃下的平均线膨胀率。平均线膨胀率的测定，是使用岛津制作所制的热机械分析装置TMA-60，将长度20mm的硅单晶作为标准试料，通过全膨胀测定法（升温速度10℃/分钟）进行的。根据其结果，对于在50℃～550℃下玻璃复合物的平均线膨胀率和硅的线膨胀率（3.73×10-6）的差在“0.5×10-6”以下的，则评价为“○”，对于该差超过“0.5×10-6”的，则评价为“×”。另外，图9的评价项目4栏中，括弧内的数字所示的，是在50℃～550℃下玻璃复合物的平均线膨胀率×10-6的值。（5）评价项目5（绝缘性）
通过与实施方式二的半导体装置的制造方法同样的方法制作半导体装置（pn二极管），测定制作的半导体装置的反方向特性。根据其结果，对于半导体装置的反方向特性在正常范围的，则评价为“○”，半导体装置的反方向特性不在正常范围的，则评价为“×”。
（6）评价项目6（有无结晶化）
在通过与实施方式二的半导体装置的制造方法同样的方法制作半导体装置（pn二极管）的过程中，对于没有结晶化而可以玻璃化的，评价为“○”，对于因结晶化而未能玻璃化的，则评价为“×”。
（7）评价项目7（有无气泡产生）
通过与实施方式二的半导体装置的制造方法同样的方法制作半导体装置（pn二极管），观察玻璃层124的内部（特别是与硅基板的边界面近旁）是否产生气泡（初步评价）。另外，在10mm角的硅基板上涂敷实施例1～2及比较例1～9的半导体接合保护用玻璃复合物，形成由半导体接合保护用玻璃复合物构成的层，同时，通过对由该半导体接合保护用玻璃复合物构成的层的烧制形成玻璃层，观察玻璃层的内部（特别是与硅基板的边界面近旁）是否有气泡产生（正式评价）。
图12是表示在初步评价中玻璃层124的内部产生的气泡b的说明图。图12（a）是表示未产生气泡b时的半导体装置的断面图，图12（b）是表示产生了气泡b时的半导体装置的断面图。图13是表示在正式评价中玻璃层的内部产生的气泡b的说明图。图13（a）是表示未产生气泡b时硅基板与玻璃层的边界面的放大示意图，图13（b）是表示产生了气泡b时硅基板与玻璃层的边界面的放大示意图。根据实验的结果可知，初步评价的结果与本发明的评价结果有着良好的对应关系。另外，在正式评价中，玻璃层的内部未产生1个直径在50μm以上的气泡时，评价为“○”，玻璃层的内部产生了1个～20个直径在50μm以上的气泡时，评价为“△”，玻璃层的内部产生了21个以上的直径在50μm以上的气泡时，评价为“×”。
（8）综合评价
在上述评价项目1～7中，各评价均为“○”时，则评价为“○”，在各评价中有1项为“△”或“×”时，则评价为“×”。
3．评价结果
从图9可知，比较例1～9的任一玻璃复合物，均在某些评价项目中得到“×”的评价，因而综合评价为“×”。即，比较例1、2、4、5、6的玻璃复合物，在评价项目3中获得了“×”的评价。另外，比较例3的玻璃复合物在评价项目3及4中获得了“×”的评价。另外，比较例7～9的玻璃复合物，在评价项目6中获得了“×”的评价。
与此相对，实施例1～2的玻璃复合物，在所有评价项目（评价项目1～7）中均获得了“○”的评价。根据其结果，实施例1～2的玻璃复合物，均为不含铅的玻璃复合物，同时，（a）可以在适当的温度（例如1000℃以下）下进行烧制；（b）可以耐受在工程中使用的药品（王水、镀液及氟酸）；（c）具有接近硅的线膨胀率的线膨胀率（特别是在50℃～550℃下的平均线膨胀率接近硅的线膨胀率）；（d）满足具有优良的绝缘性的条件；（e）在玻璃化的过程中不结晶化；以及，（f）在对通过电泳法形成的由半导体接合保护用玻璃复合物构成的层进行烧制的过程中，可以抑制从与半导体基体（硅）的边界面产生气泡，从而可以抑制半导体装置的反方向耐压特性劣化等事态的发生。
另外，通过其它实验可知，在沟道内部的pn结露出部上形成绝缘膜，随后使用实施例2的玻璃复合物介于该绝缘膜形成覆盖pn结露出部的玻璃层而制造的半导体装置，绝缘性得到了提高，不论玻璃层的组成及烧制条件如何，均可获得反方向电流较低的半导体装置。
另外，在这样制作的半导体装置中，由于玻璃层与比硅基板的濡湿性更高的绝缘层接触，因而在烧制玻璃复合物构成的层形成玻璃层的过程中，硅基板与玻璃层的边界面难以产生气泡。根据实验结果可知，可以不添加镍氧化物等具有脱泡作用的成分、或仅以较少的添加量（例如2.0mol%以下），即可以抑制这样的气泡的产生。
另外，在将按上述方法制作的半导体装置通过树脂塑型，形成树脂密封型半导体装置时，与将以往使用以硅酸铅为主要成分的玻璃材料获得的半导体装置通过树脂塑型形成的树脂密封半导体装置相比，可以获得提高高温逆偏压耐量的效果。
以上通过上述实施方式，对本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置进行了说明，但本发明并不以此为限，只要在不脱离本发明的宗旨的范围，还可以进行各种变更，例如还可以是如下变形。
（1）在上述的实施方式二～实施方式五中，是使用实施方式一的半导体接合保护用玻璃组成形成的玻璃层，但本发明并不以此为限。例如，还可以使用权利要求1规定的范围内的其它半导体接合保护用玻璃复合物形成玻璃层。
（2）在上述的实施方式一中，作为至少二种的碱土金属的氧化物，使用的是含有CaO、MgO及BaO的全部成分的半导体接合保护用玻璃复合物，但本发明并不以此为限。例如，还可以使用含有CaO及MgO的半导体接合保护用玻璃复合物、含有CaO及BaO的半导体接合保护用玻璃复合物、或含有MgO及BaO的半导体接合保护用玻璃复合物。
（3）在上述的实施方式一中，作为从由镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择的至少1种金属氧化物，使用的是镍氧化物，但本发明并不以此为限。例如，还可以使用铜氧化物、锰氧化物或锆氧化物。另外，还可以不使用从由镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择的至少1种金属氧化物。
（4）在上述的实施方式二～实施方式五中，是使用电泳法形成的玻璃层，但本发明并不以此为限。例如，还可以通过镀膜法、丝网印刷法等其它的玻璃层形成方法形成玻璃层。
（5）在上述的实施方式四及实施方式五中，是在绝缘层的厚度在5nm～60nm的范围内的基础上使用电泳法形成的玻璃层，但本发明并不以此为限。例如，还可以在绝缘层的厚度在5nm～100nm的范围内的基础上，通过镀膜法、丝网印刷法等其它的玻璃层形成方法形成玻璃层。这时，如果绝缘层的厚度不足5nm，则可以无法获得降低反方向电流的效果。另一方面，如果绝缘层的厚度超过100nm，则在随后的玻璃层形成工程中，可能无法通过镀膜法、丝网印刷法等其它的玻璃层形成方法形成由高品质的玻璃复合物构成的层。
（6）在上述的实施方式四及实施方式五中，是通过使用干氧（Dry O2）的热氧化法形成的由硅氧化膜构成的绝缘层，但本发明并不以此为限。例如，还可以通过使用干氧及氮（Dry O2+N2）的热氧化法形成由硅氧化膜构成的绝缘层，通过使用湿氧（Wet O2）的热氧化法形成由硅氧化膜构成的绝缘层，通过使用湿氧及氮（Wet O2+N2）的热氧化法形成由硅氧化膜构成的绝缘层。另外，还可以通过CVD形成硅氧化膜构成的绝缘层。再者，还可以形成硅氧化膜以外的绝缘层（例如由硅氮化膜构成的绝缘层）。
（6）在上述的实施方式二～实施方式五中，是以二极管（台面型的pn二极管、平面型的pn二极管）为例对本发明进行的说明，但本发明并不以此为限。本发明还可以适用于pn结露出的所有半导体装置（例如闸流晶体管、功率MOSFET、IGBT等。）。
（7）在上述的实施方式二～实施方式五中，作为半导体基板使用的是由硅构成的基板，但本发明并不以此为限。例如，还可以使用SiC基板、GaN基板、GaO基板等的半导体基板。
符号说明
100，102，200，202，900…半导体装置、110，910…n-型半导体基板、112，912…p+型扩散层、114，914…n-型扩散层、116，118，916，918…氧化膜、120，920…沟道、121，218…绝缘层、124，215，217，220，924…玻璃层、126，926…光致抗蚀剂、130，930…形成镀镍电极膜的部位、132，932…粗面化区域、134，934…阳极电极、136，936…阴极电极、210…n+型半导体基板、212…n-型外延层、214…p+型扩散层、216…n+型扩散层、222…阳极电极层、224…阴极电极层、b…气泡。

Claims (15)

1.一种半导体接合保护用玻璃复合物，
一种用于保护位于半导体元件的pn结露出部的半导体接合保护用玻璃复合物，其特征在于：
至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO，且不含有Pb、As、Sb、Li、Na、K、Zn，
其中，所述SiO2含量在58.0mol％～72.0mol％范围内，
所述B2O3含量在6.8mol％～16.8mol％范围内，
所述Al2O3含量在7.0mol％～17.0mol％范围内，
所述CaO含量在2.8mol％～7.8mol％范围内，
所述MgO含量在1.1mol％～3.1mol％范围内，
所述BaO含量在1.7mol％～4.7mol％范围内。
2.根据权利要求1所述的半导体接合保护用玻璃复合物，其特征在于：
在50℃～550℃的温度范围中，其平均线膨胀系数在3.23x10-6～4.23x10-6的范围内。
3.根据权利要求1或2所述的半导体接合保护用玻璃复合物，其特征在于：
还含有从由镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择出的至少一种金属氧化物。
4.一种半导体装置的制造方法，依次包括：
准备具有pn结露出的pn结露出部的半导体元件的第1工程、
形成覆盖所述pn结露出部的玻璃层的第2工程，其特征在于：
其中，在所述第2工程中，是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO，且不含有Pb、As、Sb、Li、Na、K、Zn的半导体接合保护用玻璃复合物形成所述玻璃层，
所述SiO2含量在58.0mol％～72.0mol％范围内，
所述B2O3含量在6.8mol％～16.8mol％范围内，
所述Al2O3含量在7.0mol％～17.0mol％范围内，
所述CaO含量在2.8mol％～7.8mol％范围内，
所述MgO含量在1.1mol％～3.1mol％范围内，
所述BaO含量在1.7mol％～4.7mol％范围内。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于：
其中，所述第1工程包括准备具有与主面平行的pn结的半导体基体的准备工程、以及通过从所述半导体基体一侧的表面形成深度超过所述pn结的沟道，在所述沟道的内部形成所述pn结露出部的工程；
所述第2工程包括形成覆盖位于所述沟道的内部的所述pn结露出部的所述玻璃层的工程。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于：
其中，所述第2工程包括形成直接覆盖所述沟道的内部的所述pn结露出部的所述玻璃层的工程。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于：
其中，所述第2工程包括在所述沟道的内部的所述pn结露出部上形成绝缘膜的工程，以及，形成通过所述绝缘膜覆盖所述pn结露出部的所述玻璃层的工程。
8.根据权利要求4所述的半导体装置的制造方法，其特征在于：
其中，所述第1工程包括在半导体基体表面形成所述pn结露出部的工程，
所述第2工程包括形成覆盖位于所述半导体基体表面的所述pn结露出部的所述玻璃层的工程。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于：
其中，所述第2工程包括形成直接覆盖位于所述半导体基体表面的所述pn结露出部的所述玻璃层的工程。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于：
其中，所述第2工程包括在所述半导体基体表面的所述pn结露出部上形成绝缘膜的工程，以及，形成通过所述绝缘膜覆盖所述pn结露出部的所述玻璃层的工程。
11.根据权利要求4～10任一项所述的半导体装置的制造方法，其特征在于：
所述半导体接合保护用玻璃复合物，在50℃～550℃的温度范围下，平均线膨胀系数在3.23×10-6～4.23×10-6的范围内。
12.根据权利要求4～10任一项所述的半导体装置的制造方法，其特征在于：
所述半导体接合保护用玻璃复合物，还含有从镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择出的至少一种金属氧化物。
13.一种半导体装置，其特征在于，具有：
设有pn结露出的pn结露出部的半导体元件；以及
被形成为覆盖所述pn结露出部的玻璃层，
其中，所述玻璃层是使用至少含有SiO2、B2O3、Al2O3、CaO、MgO及BaO，且不含有Pb、As、Sb、Li、Na、K、Zn的半导体接合保护用玻璃复合物形成，
所述SiO2含量在58.0mol％～72.0mol％范围内，
所述B2O3含量在6.8mol％～16.8mol％范围内，
所述Al2O3含量在7.0mol％～17.0mol％范围内，
所述CaO含量在2.8mol％～7.8mol％范围内，
所述MgO含量在1.1mol％～3.1mol％范围内，
所述BaO含量在1.7mol％～4.7mol％范围内。
14.根据权利要求13所述的半导体装置，其特征在于：
所述半导体接合保护用玻璃复合物，在50℃～550℃的温度范围下，平均线膨胀系数在3.23×10-6～4.23×10-6的范围内。
15.根据权利要求13或14所述的半导体装置，其特征在于：
所述半导体接合保护用玻璃复合物，还含有从镍氧化物、铜氧化物、锰氧化物及锆氧化物构成的群中选择出的至少一种金属氧化物。
CN201280002226.4A 2012-05-08 2012-05-08 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置 Active CN103703548B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/061778 WO2013168238A1 (ja) 2012-05-08 2012-05-08 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN103703548A CN103703548A (zh) 2014-04-02
CN103703548B true CN103703548B (zh) 2016-11-23

Family

ID=49550323

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280002226.4A Active CN103703548B (zh) 2012-05-08 2012-05-08 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
CN201380003490.4A Active CN103858213B (zh) 2012-05-08 2013-04-26 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380003490.4A Active CN103858213B (zh) 2012-05-08 2013-04-26 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置

Country Status (6)

Country Link
US (1) US9190365B2 (zh)
JP (1) JP5508547B1 (zh)
CN (2) CN103703548B (zh)
DE (2) DE112013007745B3 (zh)
TW (1) TWI521602B (zh)
WO (2) WO2013168238A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6588028B2 (ja) * 2014-10-31 2019-10-09 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
CN104900716B (zh) * 2015-05-18 2018-07-20 杭州士兰集成电路有限公司 单向tvs器件结构及其制作方法
CN110828562A (zh) * 2019-11-29 2020-02-21 力特半导体（无锡）有限公司 晶闸管及其制造方法
CN114783893B (zh) * 2022-06-16 2022-09-20 四川上特科技有限公司 一种gpp二极管芯片生产方法
CN116959979B (zh) * 2023-07-14 2024-02-23 常州银河电器有限公司 耐高温的gpp芯片的生产工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284481A (zh) * 1999-07-23 2001-02-21 肖特玻璃制造厂 无碱铝硼硅酸盐玻璃及其应用和制备方法
CN1771211A (zh) * 2003-04-21 2006-05-10 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293659A (en) * 1980-05-01 1981-10-06 Freeman Chemical Corporation Composition for coating molded articles
US4959330A (en) * 1989-06-20 1990-09-25 E. I. Du Pont De Nemours And Company Crystallizable glass and thick film compositions thereof
JPH0692687A (ja) * 1992-09-14 1994-04-05 Denki Kagaku Kogyo Kk 針状誘電体粒子含有結晶化ガラス組成物
DE10000836B4 (de) * 2000-01-12 2005-03-17 Schott Ag Alkalifreies Aluminoborosilicatglas und dessen Verwendungen
US6620996B2 (en) 2000-05-29 2003-09-16 Kyocera Corporation Photoelectric conversion device
JP2002016272A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
JP4022113B2 (ja) * 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
JP5375385B2 (ja) * 2009-07-13 2013-12-25 日本電気硝子株式会社 ガラス基板の製造方法
US9159549B2 (en) * 2011-05-26 2015-10-13 Shindengen Electric Manufacturing Co., Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
CN103748667B (zh) * 2011-08-29 2016-09-14 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
WO2013168237A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
EP2858098B1 (en) * 2012-05-08 2020-12-02 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing a resin-sealed semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284481A (zh) * 1999-07-23 2001-02-21 肖特玻璃制造厂 无碱铝硼硅酸盐玻璃及其应用和制备方法
CN1771211A (zh) * 2003-04-21 2006-05-10 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法

Also Published As

Publication number Publication date
TW201347041A (zh) 2013-11-16
JPWO2013168238A1 (ja) 2015-12-24
WO2013168238A1 (ja) 2013-11-14
CN103858213B (zh) 2016-11-23
US20150155244A1 (en) 2015-06-04
DE112013007745B3 (de) 2017-12-21
DE112013002368B4 (de) 2016-12-22
JP5508547B1 (ja) 2014-06-04
CN103858213A (zh) 2014-06-11
CN103703548A (zh) 2014-04-02
TWI521602B (zh) 2016-02-11
DE112013002368T5 (de) 2015-01-22
WO2013168623A1 (ja) 2013-11-14
US9190365B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
CN103890919B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
CN103703548B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
CN102781861B (zh) 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN104254907B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
US9006113B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9455231B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
NL2010635A (en) Method of manufacturing semiconductor device and semiconductor device.
US10186425B2 (en) Method of manufacturing semiconductor device and resist glass
CN103403846B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant