JP5508547B1 - 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 - Google Patents

半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP5508547B1
JP5508547B1 JP2012549168A JP2012549168A JP5508547B1 JP 5508547 B1 JP5508547 B1 JP 5508547B1 JP 2012549168 A JP2012549168 A JP 2012549168A JP 2012549168 A JP2012549168 A JP 2012549168A JP 5508547 B1 JP5508547 B1 JP 5508547B1
Authority
JP
Japan
Prior art keywords
junction
semiconductor device
semiconductor
glass
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012549168A
Other languages
English (en)
Other versions
JPWO2013168238A1 (ja
Inventor
浩二 伊東
淳 小笠原
一彦 伊藤
広野 六鎗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5508547B1 publication Critical patent/JP5508547B1/ja
Publication of JPWO2013168238A1 publication Critical patent/JPWO2013168238A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00—Glasses, glazes or enamels with special properties
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2205/00—Compositions applicable for the manufacture of vitreous enamels or glazes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2207/00—Compositions specially applicable for the manufacture of vitreous enamels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Glass Compositions (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しないことを特徴とする半導体接合保護用ガラス組成物。
本発明の半導体接合保護用ガラス組成物によれば、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に、高耐圧の半導体装置を製造することが可能となる。また、Ｚｎを実質的に含有しないことから、耐薬品性（特に耐フッ酸性）が高くなり、高信頼性の半導体装置を製造することが可能となる。また、シリコン酸化膜をエッチング除去する工程などでガラス層をレジストで保護する必要がなくなるため、工程を簡略化できるという効果も得られる。

Description

本発明は、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置に関する。
メサ型の半導体装置を製造する過程でｐｎ接合露出部を覆うようにパッシベーション用のガラス層を形成する半導体装置の製造方法が知られている（例えば、特許文献１参照。）。
図１４及び図１５は、そのような従来の半導体装置の製造方法を説明するために示す図である。図１４（ａ）〜図１４（ｄ）及び図１５（ａ）〜図１５（ｄ）は各工程図である。
従来の半導体装置の製造方法は、図１４及び図１５に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、従来の半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
まず、ｎ−型半導体基板（ｎ−型シリコン基板）９１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層９１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層９１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を形成する。その後、熱酸化によりｐ＋型拡散層９１２及びｎ＋型拡散層９１４の表面に酸化膜９１６，９１８を形成する（図１４（ａ）参照。）。
（ｂ）溝形成工程
次に、フォトエッチング法によって、酸化膜９１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝９２０を形成する（図１４（ｂ）参照。）。
（ｃ）ガラス層形成工程
次に、溝９２０の表面に、電気泳動法により溝９２０の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層９２４を形成する（図１４（ｃ）参照。）。
（ｄ）フォトレジスト形成工程
次に、ガラス層９２４の表面を覆うようにフォトレジスト９２６を形成する（図１４（ｄ）参照。）。
（ｅ）酸化膜除去工程
次に、フォトレジスト９２６をマスクとして酸化膜９１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位９３０における酸化膜９１６を除去する（図１５（ａ）参照。）。
（ｆ）粗面化領域形成工程
次に、Ｎｉめっき電極膜を形成する部位９３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域９３２を形成する（図１５（ｂ）参照。）。
（ｇ）電極形成工程
次に、半導体基体にＮｉめっきを行い、粗面化領域９３２上にアノード電極９３４を形成するとともに、半導体基体の他方の表面にカソード電極９３６を形成する（図１５（ｃ）参照。）。
（ｈ）半導体基体切断工程
次に、ダイシング等により、ガラス層９２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）９００を作成する（図１５（ｄ）参照。）。
以上説明したように、従来の半導体装置の製造方法は、主面に平行なｐｎ接合が形成された半導体基体の一方の表面からｐｎ接合を超える溝９２０を形成する工程（図１４（ａ）及び図１４（ｂ）参照。）と、当該溝９２０の内部にｐｎ接合露出部を覆うようにパッシベーション用のガラス層９２４を形成する工程（図１４（ｃ）参照。）とを含む。このため、従来の半導体装置の製造方法によれば、溝９２０の内部にパッシベーション用のガラス層９２４を形成した後半導体基体を切断することにより、高耐圧のメサ型半導体装置を製造することができる。
特開２００４−８７９５５号公報
ところで、パッシベーション用のガラス層に用いるガラス材料としては、（ａ）適正な温度で焼成できること、（ｂ）工程で使用する薬品（王水、めっき液及びフッ酸）に耐えること、（ｃ）工程中におけるウェーハの反りを防止するためシリコンの線膨張率に近い線膨張率を有すること（特に５０℃〜５５０℃における平均線膨張率がシリコンの線膨張率に近いこと）及び（ｄ）優れた絶縁性を有することという条件を満たす必要があることから、従来より「珪酸鉛を主成分としたガラス材料」が広く用いられている。
しかしながら、「珪酸鉛を主成分としたガラス材料」には環境負荷の大きい鉛が含まれており、近未来にはそのような「珪酸鉛を主成分としたガラス材料」の使用が禁止されていくことになると考えられる。
そこで、本発明は、上記した事情に鑑みてなされたもので、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に、高耐圧の半導体装置を製造することを可能とする、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を提供することを目的とする。
［１］本発明の半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しないことを特徴とする。
［２］本発明の半導体接合保護用ガラス組成物においては、５０℃〜５５０℃の温度範囲において、平均線膨張率が３．２３×１０−６〜４．２３×１０−６の範囲内にあることが好ましい。
［３］本発明の半導体接合保護用ガラス組成物においては、前記アルカリ土類金属の酸化物として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有することが好ましい。
［４］本発明の半導体接合保護用ガラス組成物においては、ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物をさらに含有することが好ましい。
［５］本発明の半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、前記ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法であって、前記第２工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする。
［６］本発明の半導体装置の製造方法においては、前記第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内部に前記ｐｎ接合露出部を形成する工程とを含み、前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことが好ましい。
［７］本発明の半導体装置の製造方法においては、前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことが好ましい。
［８］本発明の半導体装置の製造方法においては、前記第２工程は、前記溝の内部における前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことが好ましい。
［９］本発明の半導体装置の製造方法においては、前記第１工程は、半導体基体の表面に前記ｐｎ接合露出部を形成する工程を含み、前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことが好ましい。
［１０］本発明の半導体装置の製造方法においては、前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことが好ましい。
［１１］本発明の半導体装置の製造方法においては、前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことが好ましい。
［１２］本発明の半導体装置の製造方法におては、前記半導体接合保護用ガラス組成物は、５０℃〜５５０℃の温度範囲において、平均線膨張率が３．２３×１０−６〜４．２３×１０−６の範囲内にあることが好ましい。
［１３］本発明の半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有することが好ましい。
［１４］本発明の半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物をさらに含有することが好ましい。
［１５］本発明の半導体装置は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、前記ｐｎ接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、前記ガラス層は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする。
［１６］本発明の半導体装置においては、前記半導体接合保護用ガラス組成物は、５０℃〜５５０℃の温度範囲において、平均線膨張率が３．２３×１０−６〜４．２３×１０−６の範囲内にあることが好ましい。
［１７］本発明の半導体装置においては、前記半導体接合保護用ガラス組成物は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有することが好ましい。
［１８］本発明の半導体装置においては、前記半導体接合保護用ガラス組成物は、ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物をさらに含有することが好ましい。
本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体接合保護用ガラス組成物がＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、耐薬品性（特に耐フッ酸性）が高くなり、高信頼性の半導体装置を製造することが可能となる。この場合、耐フッ酸性が高くなると、工程中でシリコン酸化膜をエッチング除去する工程（後述する図１（ｄ）参照。）などでガラス層をレジストで保護する必要がなくなるため、工程を簡略化できるという効果も得られる。
また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体接合保護用ガラス組成物がＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、ガラス化の過程で結晶化し難くなる。
また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体接合保護用ガラス組成物がＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、ガラス化の過程で結晶化し易くならない範囲で、５０℃〜５５０℃における平均線膨張率をシリコンの線膨張率に近接できるようになる。このため、薄型ウェーハを使用したときでも工程中におけるウェーハの反りを防止することが可能となる。また、ガラス層を厚く堆積した場合であっても、工程中におけるウェーハの反りを防止することが可能となるため、より逆耐圧の高い半導体装置を製造することが可能となる。
ここで、Ｐｂを実質的に含有しないこととしたのは、本発明の目的が「鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるからである。
また、Ａｓと、Ｓｂとを実質的に含有しないこととしたのは、これらの成分は毒性を有するため、これらの成分の使用を制限する動きが広がりつつあるからである。
また、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないこととしたのは、これらの成分を含有する場合には平均線膨張率や焼成温度の点で有利であるが、絶縁性が低下する場合があるからである。
本発明の発明者らの研究により、これらの成分（すなわち、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎ。）を実質的に含有しない場合であっても、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有するガラス組成物は、半導体接合保護用ガラス組成物として使用可能であることが分かった。すなわち、本発明の半導体接合保護用ガラス組成物によれば、鉛を含まないガラス材料を用いて従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
なお、本発明の半導体接合保護用ガラス組成物において、少なくともある特定成分（ＳｉＯ２、Ｂ２Ｏ３等）を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。
また、本発明の半導体接合保護用ガラス組成物において、ある特定元素（Ｐｂ、Ａｓ等）を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記ある特定元素が混入したガラス組成物を排除するものではない。本発明の半導体装置の製造方法及び半導体装置においても同様である。
また、本発明のように半導体接合保護用ガラス組成物がいわゆる酸化物系のガラス組成物である場合、ある特定元素（Ｐｂ、Ａｓ等）を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。
実施形態２に係る半導体装置の製造方法を説明するために示す図である。 実施形態２に係る半導体装置の製造方法を説明するために示す図である。 実施形態３に係る半導体装置の製造方法を説明するために示す図である。 実施形態３に係る半導体装置の製造方法を説明するために示す図である。 実施形態４に係る半導体装置の製造方法を説明するために示す図である。 実施形態４に係る半導体装置の製造方法を説明するために示す図である。 実施形態５に係る半導体装置の製造方法を説明するために示す図である。 実施形態５に係る半導体装置の製造方法を説明するために示す図である。 実施例の条件及び結果を示す図表である。 エッチング部と非エッチング部との段差を示す図である。 試験方法１及び試験方法２の結果を示す図表である。 予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。 本評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す写真である。 従来の半導体装置の製造方法を説明するために示す図である。 従来の半導体装置の製造方法を説明するために示す図である。
以下、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置について、図に示す実施の形態に基づいて説明する。
［実施形態１］
実施形態１は、半導体接合保護用ガラス組成物に係る実施形態である。
実施形態１に係る半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物と、ニッケル酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しないものである。
なお、この場合において、ある特定成分を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。また、ある特定元素を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記ある特定元素が混入したガラス組成物を排除するものではない。また、ある特定元素を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。
具体的には、ＳｉＯ２の含有量が５８．０ｍｏｌ％〜７２．０ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が６．８ｍｏｌ％〜１６．８ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が７．０ｍｏｌ％〜１７．０ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が５．７ｍｏｌ％〜１５．７ｍｏｌ％の範囲内にあり、ニッケル酸化物の含有量が０．０１ｍｏｌ％〜３．０ｍｏｌ％の範囲内にある。そして、アルカリ土類金属の酸化物のうち、ＣａＯ含有量が２．８ｍｏｌ％〜７．８ｍｏｌ％の範囲内にあり、ＭｇＯ含有量が１．１ｍｏｌ％〜３．１ｍｏｌ％の範囲内にあり、ＢａＯ含有量が１．７ｍｏｌ％〜４．７ｍｏｌ％の範囲内にある。
実施形態１に係る半導体接合保護用ガラス組成物によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
また、実施形態１に係る半導体接合保護用ガラス組成物によれば、Ｚｎを実質的に含有しないことから、後述する実施例からも明らかなように、耐薬品性（特に耐フッ酸性）が高くなり、高信頼性の半導体装置を製造することが可能となる。この場合、耐フッ酸性が高くなると、工程中でシリコン酸化膜をエッチング除去する工程（後述する図１（ｄ）参照。）などでガラス層をレジストで保護する必要がなくなるため、工程を簡略化できるという効果も得られる。
また、実施形態１に係る半導体接合保護用ガラス組成によれば、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つ（この場合３つ）のアルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、ガラス化の過程で結晶化し難くなる。
また、実施形態１に係る半導体接合保護用ガラス組成物によれば、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つ（この場合３つ）のアルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、ガラス化の過程で結晶化し易くならない範囲で、５０℃〜５５０℃における平均線膨張率をシリコンの線膨張率に近接できるようになる。このため、薄型ウェーハを使用したときでも工程中におけるウェーハの反りを防止することが可能となる。また、ガラス層を厚く堆積した場合であっても、工程中におけるウェーハの反りを防止することが可能となるため、より高耐圧の半導体装置を製造することが可能となる。
また、実施形態１に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物がニッケル酸化物を含有するため、後述する実施例からも明らかなように、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向特性が劣化するという事態の発生を抑制することが可能となる。
ここで、ＳｉＯ２の含有量を５８．０ｍｏｌ％〜７２．０ｍｏｌ％の範囲内としたのは、ＳｉＯ２の含有量が５８．０ｍｏｌ％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、ＳｉＯ２の含有量が７２．０ｍｏｌ％を超える場合には、焼成温度が高くなる傾向にあるからである。
また、Ｂ２Ｏ３の含有量を６．８ｍｏｌ％〜１６．８ｍｏｌ％の範囲内としたのは、Ｂ２Ｏ３の含有量が６．８ｍｏｌ％未満である場合には、焼成温度が高くなる傾向があるからであり、Ｂ２Ｏ３の含有量が１６．８ｍｏｌ％を超える場合には、平均線膨張率が高くなる傾向にあるからである。
また、Ａｌ２Ｏ３の含有量を７．０ｍｏｌ％〜１７．０ｍｏｌ％の範囲内としたのは、Ａｌ２Ｏ３の含有量が７．０ｍｏｌ％未満である場合には、ガラス化の過程で結晶化し易くなる傾向にあるからであり、Ａｌ２Ｏ３の含有量が１７．０ｍｏｌ％を超える場合には、絶縁性が低下する傾向にあるからである。
また、アルカリ土類金属の酸化物の含有量を５．７ｍｏｌ％〜１５．７ｍｏｌ％の範囲内としたのは、アルカリ土類金属の酸化物の含有量が５．７ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、アルカリ土類金属の酸化物の含有量が１５．７ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
また、アルカリ土類金属の酸化物のうち、ＣａＯの含有量を２．８ｍｏｌ％〜７．８ｍｏｌ％の範囲内としたのは、ＣａＯの含有量が２．８ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＣａＯの含有量が７．８ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
また、ＭｇＯの含有量を１．１ｍｏｌ％〜３．１ｍｏｌ％の範囲内としたのは、ＭｇＯの含有量が１．１ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＭｇＯの含有量が３．１ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
また、ＢａＯの含有量を１．７ｍｏｌ％〜４．７ｍｏｌ％の範囲内としたのは、ＢａＯの含有量が１．７ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＢａＯの含有量が４．７ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
また、ニッケル酸化物の含有量を０．０１ｍｏｌ％〜３．０ｍｏｌ％の範囲内としたのは、ニッケル酸化物の含有量が０．０１ｍｏｌ％未満である場合には、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することのある泡の発生を抑制することが困難となる場合があるからであり、ニッケル酸化物の含有量が３．０ｍｏｌ％を超える場合には、ガラス化の過程で結晶化し易くなる傾向にあるからである。
実施形態１に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＣａＣＯ３、ＭｇＯ、ＢａＣＯ３及びＮｉＯ）を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（例えば１５５０℃）に上昇させた白金ルツボに入れ、所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
［実施形態２］
実施形態２は、半導体装置の製造方法に係る実施形態である。
実施形態２に係る半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物と、ニッケル酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない半導体接合保護用ガラス組成物（実施形態１に係る半導体接合保護用ガラス組成物）を用いてガラス層を形成する。第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、半導体基体の一方の表面からｐｎ接合を超える深さの溝を形成することにより、溝の内部にｐｎ接合露出部を形成する工程とを含み、第２工程は、溝の内部におけるｐｎ接合露出部を直接覆うようにガラス層を形成する工程を含む。
図１及び図２は、実施形態２に係る半導体装置の製造方法を説明するために示す図である。図１（ａ）〜図１（ｄ）及び図２（ａ）〜図２（ｄ）は各工程図である。
実施形態２に係る半導体装置の製造方法は、図１及び図２に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態２に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
まず、ｎ−型半導体基板（ｎ−型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を形成する。その後、熱酸化によりｐ＋型拡散層１１２及びｎ＋型拡散層１１４の表面に酸化膜１１６，１１８を形成する（図１（ａ）参照。）。
（ｂ）溝形成工程
次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図１（ｂ）参照。）。
（ｃ）ガラス層形成工程
次に、溝１２０の表面に、電気泳動法により溝１２０の内面及びその近傍の半導体基体表面に実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図１（ｃ）参照。）。従って、溝１２０の内部におけるｐｎ接合露出部はガラス層１２４により直接被覆された状態となる。
（ｄ）フォトレジスト形成工程
次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成する（図１（ｄ）参照。）。
（ｅ）酸化膜除去工程
次に、フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図２（ａ）参照。）。
（ｆ）粗面化領域形成工程
次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域１３２を形成する（図２（ｂ）参照。）。
（ｇ）電極形成工程
次に、半導体基体にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基体の他方の表面にカソード電極１３６を形成する（図２（ｃ）参照。）。
（ｈ）半導体基体切断工程
次に、ダイシング等により、ガラス層１２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）を作製する（図２（ｄ）参照。）。
以上のようにして、高耐圧のメサ型半導体装置（実施形態２に係る半導体装置）１００を製造することができる。
実施形態２に係る半導体装置の製造方法によれば、実施形態１に係る半導体接合保護用ガラス組成物を用いて半導体装置を製造するため、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
なお、実施形態２に係る半導体装置の製造方法によれば、実施形態１に係る半導体接合保護用ガラス組成物を用いて半導体装置を製造するため、実施形態２に係る半導体装置の製造方法によって製造された半導体装置は、実施形態１に係る半導体接合保護用ガラス組成物の有する効果のうち該当する効果を有する。
［実施形態３］
実施形態３は、半導体装置の製造方法に係る実施形態である。
実施形態３に係る半導体装置の製造方法は、実施形態２に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。但し、実施形態２に係る半導体装置の製造方法の場合とは異なり、第１工程は、半導体基体の表面にｐｎ接合露出部を形成する工程を含み、第２工程は、半導体基体の表面におけるｐｎ接合露出部を直接覆うようにガラス層を形成する工程とを含む。
図３及び図４は、実施形態３に係る半導体装置の製造方法を説明するために示す図である。図３（ａ）〜図３（ｃ）及び図４（ａ）〜図４（ｃ）は各工程図である。
実施形態３に係る半導体装置の製造方法は、図３及び図４に示すように、「半導体基体準備工程」、「ｐ＋型拡散層形成工程」、「ｎ＋型拡散層形成工程」、「ガラス層形成工程」、「ガラス層エッチング工程」及び「電極形成工程」をこの順序で実施する。以下、実施形態３に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体準備工程
まず、ｎ＋型シリコン基板２１０上にｎ−型エピタキシャル層２１２が積層された半導体基体を準備する（図３（ａ）参照。）。
（ｂ）ｐ＋型拡散層形成工程
次に、マスクＭ１を形成した後、当該マスクＭ１を介してｎ−型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｐ型不純物（例えばボロンイオン）を導入する。その後、熱拡散することにより、ｐ＋型拡散層２１４を形成する（図３（ｂ）参照。）。
（ｃ）ｎ＋型拡散層形成工程
次に、マスクＭ１を除去するとともにマスクＭ２を形成した後、当該マスクＭ２を介してｎ−型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｎ型不純物（例えばヒ素イオン）を導入する。その後、熱拡散することにより、ｎ＋型拡散層２１６を形成する（図３（ｃ）参照。）。
（ｄ）ガラス層形成工程
次に、マスクＭ２を除去した後、ｎ−型エピタキシャル層２１２の表面に、スピンコート法により、実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成し、その後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層２１５を形成する（図４（ａ）参照。）。
（ｅ）ガラス層エッチング工程
次に、ガラス層２１５の表面にマスクＭ３を形成した後、ガラス層のエッチングを行う（図４（ｂ）参照。）。これにより、ｎ−型エピタキシャル層２１２の表面における所定領域にガラス層２１７が形成されることとなる。
（ｆ）電極形成工程
次に、マスクＭ３を除去した後、半導体基体の表面におけるガラス層２１７で囲まれた領域にアノード電極２１８を形成するとともに、半導体基体の裏面にカソード電極２２０を形成する（図４（ｃ）参照。）。
以上のようにして、高耐圧のプレーナ型半導体装置（実施形態３に係る半導体装置）を製造することができる。
実施形態３に係る半導体装置の製造方法によれば、実施形態２に係る半導体装置の製造方法の場合と同様に、実施形態１に係る半導体接合保護用ガラス組成物を用いて半導体装置を製造するため、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
なお、実施形態３に係る半導体装置の製造方法は、プレーナ型半導体装置を製造する方法である点以外は、実施形態２に係る半導体装置の製造方法と同様であるため、実施形態２に係る半導体装置の製造方法の有する効果のうち該当する効果を有する。
［実施形態４］
実施形態４に係る半導体装置の製造方法は、実施形態２に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。但し、実施形態４に係る半導体装置の製造方法においては、実施形態２に係る半導体装置の製造方法の場合とは異なり、第２工程が、溝の内部におけるｐｎ接合露出部上に絶縁膜を形成する工程と、当該絶縁膜を介してｐｎ接合露出部を覆うようにガラス層を形成する工程とを含む。実施形態４に係る半導体装置の製造方法においては、半導体装置としてメサ型のｐｎダイオードを製造する。
図５及び図６は、実施形態４に係る半導体装置の製造方法を説明するために示す図である。図５（ａ）〜図５（ｄ）及び図６（ａ）〜図６（ｄ）は各工程図である。
実施形態４に係る半導体装置の製造方法は、図５及び図６に示すように、「半導体基体形成工程」、「溝形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態４に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
まず、ｎ−型半導体基板（ｎ−型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を形成する。その後、熱酸化によりｐ＋型拡散層１１２及びｎ＋型拡散層１１４の表面に酸化膜１１６，１１８を形成する（図５（ａ）参照。）。
（ｂ）溝形成工程
次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図５（ｂ）参照。）。このとき、溝の内面にｐｎ接合露出部Ａが形成される。
（ｃ）絶縁層形成工程
次に、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、溝１２０の内面にシリコン酸化膜からなる絶縁層１２１を形成する（図５（ｃ）参照。）。絶縁層１２１の厚さは、５ｎｍ〜６０ｎｍの範囲内（例えば２０ｎｍ）とする。絶縁層の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。絶縁層１２１の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層１２１の厚さが６０ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
（ｄ）ガラス層形成工程
次に、電気泳動法により溝１２０の内面及びその近傍の半導体基体表面に実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図５（ｄ）参照。）。なお、溝１２０の内面に半導体接合保護用ガラス組成物からなる層を形成する際には、溝１２０の内面を絶縁層１２１を介して被覆するようにガラス層１２４を形成する。従って、溝１２０の内部におけるｐｎ接合露出部は絶縁層１２１を介してガラス層１２４により被覆された状態となる。
（ｅ）酸化膜除去工程
次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成した後、当該フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図６（ａ）参照。）。
（ｆ）粗面化領域形成工程
次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域１３２を形成する（図６（ｂ）参照。）。
（ｇ）電極形成工程
次に、半導体基体にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基体の他方の表面にカソード電極１３６を形成する（図６（ｃ）参照。）。
（ｈ）半導体基体切断工程
次に、ダイシング等により、ガラス層１２４の中央部において半導体基体を切断して半導体基体をチップ化して、半導体装置（メサ型のｐｎダイオード）１０２を製造する（図６（ｄ）参照。）。
以上のようにして、実施形態４に係る半導体装置１０２を製造することができる。
実施形態４に係る半導体装置の製造方法によれば、実施形態２に係る半導体装置の製造方法の場合と同様に、実施形態１に係る半導体接合保護用ガラス組成物を用いて半導体装置を製造するため、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
また、実施形態４に係る半導体装置の製造方法によれば、半導体基体とガラス層１２４との間に絶縁層１２１が介在することになることから、絶縁性が向上し、ガラス層の組成や焼成条件によらず、逆方向電流の低い半導体装置を安定して製造することが可能となる。
また、実施形態４に係る半導体装置の製造方法によれば、得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができるという効果も得られる。
また、実施形態４に係る半導体装置の製造方法によれば、ガラス層１２４が半導体基体よりも濡れ性の高い絶縁層１２１と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量（例えば２．０ｍｏｌ％以下）で、抑制することが可能となる。
なお、実施形態４に係る半導体装置の製造方法は、第２工程が、溝の内部におけるｐｎ接合露出部上に絶縁膜を形成する工程と、当該絶縁膜を介してｐｎ接合露出部を覆うようにガラス層を形成する工程とを含む点以外は、実施形態２に係る半導体装置の製造方法と同様であるため、実施形態２に係る半導体装置の製造方法の有する効果のうち該当する効果を有する。
［実施形態５］
実施形態５に係る半導体装置の製造方法は、実施形態３に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。但し、実施形態５に係る半導体装置の製造方法においては、実施形態３に係る半導体装置の製造方法の場合とは異なり、第２工程が、半導体素子におけるｐｎ接合露出部上に絶縁膜を形成する工程と、当該絶縁膜を介してｐｎ接合露出部を覆うようにガラス層を形成する工程とを含む。実施形態５に係る半導体装置の製造方法においては、半導体装置としてプレーナー型のｐｎダイオードを製造する。
図７及び図８は、実施形態５に係る半導体装置の製造方法を説明するために示す図である。図７（ａ）〜図７（ｄ）及び図８（ａ）〜図８（ｄ）は各工程図である。
実施形態５に係る半導体装置の製造方法は、図７及び図８に示すように、「半導体基体準備工程」、「ｐ＋型拡散層形成工程」、「ｎ＋型拡散層形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「エッチング工程」及び「電極形成工程」をこの順序で実施する。以下、実施形態２に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体準備工程
まず、ｎ＋型シリコン基板２１０上にｎ−型エピタキシャル層２１２が積層された半導体基体を準備する（図７（ａ）参照。）。
（ｂ）ｐ＋型拡散層形成工程
次に、マスクＭ１を形成した後、当該マスクＭ１を介してｎ−型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｐ型不純物（例えばボロンイオン）を導入する。その後、熱拡散することにより、ｐ＋型拡散層２１４を形成する（図７（ｂ）参照。）。
（ｃ）ｎ＋型拡散層形成工程
次に、マスクＭ１を除去するとともにマスクＭ２を形成した後、当該マスクＭ２を介してｎ−型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｎ型不純物（例えばヒ素イオン）を導入する。その後、熱拡散することにより、ｎ＋型拡散層２１６を形成する（図７（ｃ）参照。）。このとき、半導体基体の表面にｐｎ接合露出部Ａが形成される。
（ｄ）絶縁層形成工程
次に、マスクＭ２を除去した後、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、ｎ−型エピタキシャル層２１２の表面（及びｎ＋型シリコン基板２１０の裏面）にシリコン酸化膜からなる絶縁層２１８を形成する（図７（ｄ）参照。）。絶縁層２１８の厚さは、５ｎｍ〜６０ｎｍの範囲内（例えば２０ｎｍ）とする。絶縁層２１８の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。絶縁層２１８の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層２１８の厚さが６０ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
（ｅ）ガラス層形成工程
次に、電気泳動法により、絶縁層２１８の表面に実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層２２０を形成する（図８（ａ）参照。）。
（ｆ）エッチング工程
次に、ガラス層２２０の表面にマスクＭ３を形成した後、ガラス層２２０のエッチングを行い（図８（ｂ）参照。）、引き続き、絶縁層２１８のエッチングを行う（図８（ｃ）参照。）。これにより、ｎ−型エピタキシャル層２１２の表面における所定領域に絶縁層２１８及びガラス層２２０が形成されることとなる。
（ｇ）電極形成工程
次に、マスクＭ３を除去した後、半導体基体の表面におけるガラス層２２０で囲まれた領域にアノード電極２２２を形成するとともに、半導体基体の裏面にカソード電極２２４を形成する（図８（ｄ）参照。）。
（ｈ）半導体基体切断工程
次に、ダイシング等により、半導体基体を切断して半導体基体をチップ化して、半導体装置（プレーナー型のｐｎダイオード）２０２を製造する。
以上のようにして、実施形態５に係る半導体装置２０２を製造することができる。
実施形態５に係る半導体装置の製造方法によれば、実施形態３に係る半導体装置の製造方法の場合と同様に、実施形態１に係る半導体接合保護用ガラス組成物を用いて半導体装置を製造するため、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
また、実施形態５に係る半導体装置の製造方法によれば、半導体基体とガラス層２２０との間に絶縁層２１８が介在することになることから、絶縁性が向上し、ガラス層の組成や焼成条件によらず、逆方向電流の低い半導体装置を安定して製造することが可能となる。
また、実施形態５に係る半導体装置の製造方法によれば、得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができるという効果も得られる。
また、実施形態５に係る半導体装置の製造方法によれば、ガラス層２２０が半導体基体よりも濡れ性の高い絶縁層２１８と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量（例えば２．０ｍｏｌ％以下）で、抑制することが可能となる。
なお、実施形態５に係る半導体装置の製造方法は、第２工程が、半導体素子におけるｐｎ接合露出部上に絶縁膜を形成する工程と、当該絶縁膜を介してｐｎ接合露出部を覆うようにガラス層を形成する工程とを含む点以外は、実施形態３に係る半導体装置の製造方法と同様であるため、実施形態３に係る半導体装置の製造方法の有する効果のうち該当する効果を有する。
［実施例］
１．試料の調整
図９は、実施例の条件及び結果を示す図表である。実施例１〜２及び比較例１〜９に示す組成比（図９参照。）になるように原料を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（１３５０℃〜１５５０℃）まで上昇させた白金ルツボに入れ、２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が５μｍとなるまで粉砕して、粉末状のガラス組成物を得た。
なお、実施例において使用した原料は、ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＺｎＯ、ＣａＣＯ３、ＭｇＯ、ＢａＣＯ３、ＮｉＯ、ＺｒＯ２及びＰｂＯである。
２．評価
上記方法により得た各ガラス組成物を用いて以下の評価項目により評価した。なお、評価項目１〜７のうち評価項目５〜７については、実施例１及び比較例１〜９は、シリコン基板上に直接ガラス層を形成し、実施例２は、絶縁層上にガラス層を形成した。
（１）評価項目１（環境負荷）
本発明の目的が「鉛を含まないガラス材料を用いて、従来の『珪酸鉛を主成分としたガラス材料』を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるため、鉛成分を含まない場合に「○」の評価を与え、鉛成分を含む場合に「×」の評価を与えた。
（２）評価項目２（焼成温度）
焼成温度が高すぎると製造中の半導体装置に与える影響が大きくなるため、焼成温度が１０００℃以下である場合に「○」の評価を与え、焼成温度が１０００℃を超える場合に「×」の評価を与えた。
（３）評価項目３（耐薬品性）
ガラス組成物が王水、めっき液及びフッ酸のすべてに対して難溶性を示す場合に「○」の評価を与え、王水、めっき液及びフッ酸の少なくとも一つに対して溶解性を示す場合に「×」の評価を与えた。このうち、フッ酸に対して難溶性を示すか否かの試験は、以下の２つの試験方法（試験方法１及び２）により実施した。
（３−１）試験方法１
それぞれのガラス組成物を用いて電気泳動法により鏡面のシリコンウェーハの表面にガラス層を形成し、焼成した後、１０ｍｍ×１０ｍｍのサイズに切り出して試験片とした。その後、各試験片をフッ酸溶液（６％）に５分間浸漬し、浸漬前後の重量変化を測定した。その結果、試験片の重量変化が１．５ｍｇ以下の場合に「○」の評価を与え、試験片の重量変化が１．５ｍｇを超える場合に「×」の評価を与えた。
（３−２）試験方法２
それぞれのガラス組成物を用いて電気泳動法により鏡面のシリコンウェーハの表面にガラス層を形成し、焼成した後、１０ｍｍ×１０ｍｍのサイズの試料を作製した。その後、これらの試料のガラス層形成面に４ｍｍφの開口を有するレジストを形成し、これを試験片とした。その後、各試験片をフッ酸溶液（６％）に５分間浸漬した後、レジストを除去し、エッチング部と非エッチング部との段差（４箇所）を焦点深度法により測定した。図１０は、エッチング部と非エッチング部との段差を示す図である。その結果、測定した４箇所における段差の平均値が５．０μｍ以下の場合に「○」の評価を与え、測定した４箇所における段差の平均値が５．０μｍを超える場合に「×」の評価を与えた。
（３−３）評価項目３における総合評価
上記した試験方法１及び試験方法２についての各個別評価がすべて「○」の場合に「○」の評価を与え、各個別評価のうち１つでも「×」がある場合に「×」の評価を与えた。図１１に、試験方法１及び試験方法２の結果を示す。なお、図９中、「−」は評価未実施を示す。
（４）評価項目４（平均線膨張率）
上記した「１．試料の調整」の欄で得られた融液から薄片状のガラス板を作製し、当該薄片状のガラス板を用いて、５０℃〜５５０℃におけるガラス組成物の平均線膨張率を測定した。平均線膨張率の測定は、島津製作所製の熱機械分析装置ＴＭＡ−６０を用いて、長さ２０ｍｍのシリコン単結晶を標準試料として、全膨張測定法（昇温速度１０℃／分）により行った。その結果、５０℃〜５５０℃におけるガラス組成物の平均線膨張率とシリコンの線膨張率（３．７３×１０−６）との差が「０．５×１０−６」以下の場合に「○」の評価を与え、当該差が「０．５×１０−６」を超える場合に「×」の評価を与えた。なお、図９の評価項目４の欄中、括弧内の数字は、５０℃〜５５０℃におけるガラス組成物の平均線膨張率×１０＋６の値を示す。
（５）評価項目５（絶縁性）
実施形態２に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、作製した半導体装置の逆方向特性を測定した。その結果、半導体装置の逆方向特性が正常範囲にある場合に「○」の評価を与え、半導体装置の逆方向特性が正常範囲にない場合に「×」の評価を与えた。
（６）評価項目６（結晶化の有無）
実施形態２に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製する過程で、結晶化することなくガラス化できた場合に「○」の評価を与え、結晶化によりガラス化できなかった場合に「×」の評価を与えた。
（７）評価項目７（泡発生の有無）
実施形態２に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、ガラス層１２４の内部（特に、シリコン基板との境界面近傍）に泡が発生しているかどうかを観察した（予備評価）。また、１０ｍｍ角のシリコン基板上に実施例１〜２及び比較例１〜９に係る半導体接合保護用ガラス組成物を塗布して半導体接合保護用ガラス組成物からなる層を形成するとともに当該半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成し、ガラス層の内部（特に、シリコン基板との境界面近傍）に泡が発生しているかどうかを観察した（本評価）。
図１２は、予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。図１２（ａ）は泡ｂが発生しなかった場合の半導体装置の断面図であり、図１２（ｂ）は泡ｂが発生した場合の半導体装置の断面図である。図１３は、本評価においてガラス層の内部に発生する泡ｂを説明するために示す写真である。図１３（ａ）は泡ｂが発生しなかった場合におけるシリコン基板とガラス層との境界面を拡大して示す図であり、図１３（ｂ）は泡ｂが発生した場合におけるシリコン基板とガラス層との境界面を拡大して示す図である。実験の結果、予備評価の結果と本発明の評価結果には良好な対応関係があることがわかった。また、本評価において、ガラス層の内部に直径５０μｍ以上の泡が１個も発生しなかった場合に「○」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が１個〜２０個発生した場合に「△」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が２１個以上発生した場合に「×」の評価を与えた。
（８）総合評価
上記した評価項目１〜７についての各評価がすべて「○」の場合に「○」の評価を与え、各評価のうち１つでも「△」又は「×」がある場合に「×」の評価を与えた。
３．評価結果
図９からも分かるように、比較例１〜９に係るガラス組成物はいずれも、いずれかの評価項目で「×」の評価があり、「×」の総合評価が得られた。すなわち、比較例１，２，４，５，６に係るガラス組成物は、評価項目３で「×」の評価が得られた。また、比較例３に係るガラス組成物は、評価項目３及び４で「×」の評価が得られた。また、比較例７〜９に係るガラス組成物は、評価項目６で「×」の評価が得られた。
これに対して、実施例１〜２に係るガラス組成物はいずれも、すべての評価項目（評価項目１〜７）について「○」の評価が得られた。その結果、実施例１〜２に係るガラス組成物はいずれも、鉛を含有しないガラス組成物でありながら、（ａ）適正な温度（例えば１０００℃以下）で焼成できること、（ｂ）工程で使用する薬品（王水、めっき液及びフッ酸）に耐えること、（ｃ）シリコンの線膨張率に近い線膨張率を有すること（特に５０℃〜５５０℃における平均線膨張率がシリコンの線膨張率に近いこと）及び（ｄ）優れた絶縁性を有することという条件をすべて満たし、さらには、（ｅ）ガラス化の過程で結晶化しないこと、及び、（ｆ）電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向耐圧特性が劣化するという事態の発生を抑制することを可能とする、ガラス組成物であることが分かった。
なお、別の実験により、溝の内部におけるｐｎ接合露出部上に絶縁膜を形成し、その後、当該絶縁膜を介してｐｎ接合露出部を覆うように実施例２に係るガラス組成物を用いてガラス層を形成することにより作製した半導体装置は、絶縁性が向上し、ガラス層の組成や焼成条件によらず、逆方向電流の低い半導体装置となることが分かった。
また、このようにして作製した半導体装置においては、ガラス層がシリコン基板よりも濡れ性の高い絶縁層と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程でシリコン基板とガラス層との境界面から泡が発生し難くなる。実験の結果、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量（例えば２．０ｍｏｌ％以下）で、抑制することが可能となることが分かった。
また、上記のようにして作製した半導体装置を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量が高くなることも分かった。
以上、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
（１）上記の実施形態２〜５においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、請求項１の範囲に入る別の半導体接合保護用ガラス組成物を用いてガラス層を形成してもよい。
（２）上記の実施形態１においては、「少なくとも２つのアルカリ土類金属の酸化物」として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有する半導体接合保護用ガラス組成物を用いたが、本発明はこれに限定されるものではない。例えば、ＣａＯ及びＭｇＯを含有する半導体接合保護用ガラス組成物、ＣａＯ及びＢａＯを含有する半導体接合保護用ガラス組成物又はＭｇＯ及びＢａＯを含有する半導体接合保護用ガラス組成物を用いてもよい。
（３）上記の実施形態１においては、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」として、ニッケル酸化物を用いたが、本発明はこれに限定されるものではない。例えば、銅酸化物、マンガン酸化物又はジルコニウム酸化物を用いてもよい。また、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」を用いないこととしてもよい。
（４）上記の実施形態２〜５においては、電気泳動法を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、スピンコート法、スクリーン印刷法、その他のガラス層形成方法によりガラス層を形成してもよい。
（５）上記の実施形態４及び５においては、絶縁層の厚さを５ｎｍ〜６０ｎｍの範囲内とした上で電気泳動法を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、絶縁層の厚さを５ｎｍ〜１００ｎｍの範囲内とした上でスピンコート法、スクリーン印刷法、その他のガラス層形成方法によりガラス層を形成してもよい。この場合、絶縁層の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層の厚さが１００ｎｍを超えると次のガラス層形成工程でスピンコート法、スクリーン印刷法、その他のガラス層形成方法により高品質のガラス組成物からなる層を形成することができなくなる場合がある。
（６）上記の各実施形態４及び５においては、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成したが、本発明はこれに限定されるものではない。例えば、ドライ酸素及び窒素（ＤｒｙＯ２＋Ｎ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよいし、ウェット酸素（ＷｅｔＯ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよいし、ウェット酸素及び窒素（ＷｅｔＯ２＋Ｎ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよい。また、ＣＶＤによりシリコン酸化膜からなる絶縁層を形成してもよい。さらにまた、シリコン酸化膜以外の絶縁層（例えば、シリコン窒化膜からなる絶縁層）を形成してもよい。
（６）上記の実施形態２〜５においては、ダイオード（メサ型のｐｎダイオード、プレーナー型のｐｎダイオード）を例にとって本発明を説明したが、本発明はこれに限定されるものではない。ｐｎ接合が露出する半導体装置全般（例えば、サイリスター、パワーＭＯＳＦＥＴ、ＩＧＢＴなど。）に本発明を適用することもできる。
（７）上記の実施形態２〜５においては、半導体基板としてシリコンからなる基板を用いたが、本発明はこれに限定されるものではない。例えば、ＳｉＣ基板、ＧａＮ基板、ＧａＯ基板などの半導体基板を用いることもできる。
１００，１０２，２００，２０２，９００…半導体装置、１１０，９１０…ｎ−型半導体基板、１１２，９１２…ｐ＋型拡散層、１１４，９１４…ｎ−型拡散層、１１６，１１８，９１６，９１８…酸化膜、１２０，９２０…溝、１２１，２１８…絶縁層、１２４，２１５，２１７，２２０，９２４…ガラス層、１２６，９２６…フォトレジスト、１３０，９３０…Ｎｉめっき電極膜を形成する部位、１３２，９３２…粗面化領域、１３４，９３４…アノード電極、１３６，９３６…カソード電極、２１０…ｎ＋型半導体基板、２１２…ｎ−型エピタキシャル層、２１４…ｐ＋型拡散層、２１６…ｎ＋型拡散層、２２２…アノード電極層、２２４…カソード電極層、ｂ…泡

Claims (15)

  1. 半導体素子におけるｐｎ接合露出部を保護するための半導体接合保護用ガラス組成物であって、
    少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯと、ＭｇＯと、ＢａＯとを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しないことを特徴とする半導体接合保護用ガラス組成物。
  2. ５０℃〜５５０℃の温度範囲において、平均線膨張率が３．２３×１０−６〜４．２３×１０−６の範囲内にあることを特徴とする請求項１に記載の半導体接合保護用ガラス組成物。
  3. ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物をさらに含有することを特徴とする請求項１又は２に記載の半導体接合保護用ガラス組成物。
  4. ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、
    前記ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法であって、
    前記第２工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯと、ＭｇＯと、ＢａＯとを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする半導体装置の製造方法。
  5. 前記第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内部に前記ｐｎ接合露出部を形成する工程とを含み、
    前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第２工程は、前記溝の内部における前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  8. 前記第１工程は、半導体基体の表面に前記ｐｎ接合露出部を形成する工程を含み、
    前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  9. 前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記半導体接合保護用ガラス組成物は、５０℃〜５５０℃の温度範囲において、平均線膨張率が３．２３×１０−６〜４．２３×１０−６の範囲内にあることを特徴とする請求項４〜１０のいずれかに記載の半導体装置の製造方法。
  12. 前記半導体接合保護用ガラス組成物は、ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物をさらに含有することを特徴とする請求項４〜１１のいずれかに記載の半導体装置の製造方法。
  13. ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、
    前記ｐｎ接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、
    前記ガラス層は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯと、ＭｇＯと、ＢａＯとを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする半導体装置。
  14. 前記半導体接合保護用ガラス組成物は、５０℃〜５５０℃の温度範囲において、平均線膨張率が３．２３×１０−６〜４．２３×１０−６の範囲内にあることを特徴とする請求項１３記載の半導体装置。
  15. 前記半導体接合保護用ガラス組成物は、ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物をさらに含有することを特徴とする請求項１３又は１4いずれかに記載の半導体装置。
JP2012549168A 2012-05-08 2012-05-08 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 Active JP5508547B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/061778 WO2013168238A1 (ja) 2012-05-08 2012-05-08 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP5508547B1 true JP5508547B1 (ja) 2014-06-04
JPWO2013168238A1 JPWO2013168238A1 (ja) 2015-12-24

Family

ID=49550323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012549168A Active JP5508547B1 (ja) 2012-05-08 2012-05-08 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Country Status (6)

Country Link
US (1) US9190365B2 (ja)
JP (1) JP5508547B1 (ja)
CN (2) CN103703548B (ja)
DE (2) DE112013007745B3 (ja)
TW (1) TWI521602B (ja)
WO (2) WO2013168238A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6588028B2 (ja) * 2014-10-31 2019-10-09 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
CN104900716B (zh) * 2015-05-18 2018-07-20 杭州士兰集成电路有限公司 单向tvs器件结构及其制作方法
CN110828562A (zh) * 2019-11-29 2020-02-21 力特半导体（无锡）有限公司 晶闸管及其制造方法
CN114783893B (zh) * 2022-06-16 2022-09-20 四川上特科技有限公司 一种gpp二极管芯片生产方法
CN116959979B (zh) * 2023-07-14 2024-02-23 常州银河电器有限公司 耐高温的gpp芯片的生产工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0692687A (ja) * 1992-09-14 1994-04-05 Denki Kagaku Kogyo Kk 針状誘電体粒子含有結晶化ガラス組成物
JP2002016272A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
JP2011020864A (ja) * 2009-07-13 2011-02-03 Nippon Electric Glass Co Ltd ガラス基板の製造方法
JP4927237B1 (ja) * 2011-05-26 2012-05-09 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293659A (en) * 1980-05-01 1981-10-06 Freeman Chemical Corporation Composition for coating molded articles
US4959330A (en) * 1989-06-20 1990-09-25 E. I. Du Pont De Nemours And Company Crystallizable glass and thick film compositions thereof
DE19934072C2 (de) * 1999-07-23 2001-06-13 Schott Glas Alkalifreies Aluminoborosilicatglas, seine Verwendungen und Verfahren zu seiner Herstellung
DE10000836B4 (de) * 2000-01-12 2005-03-17 Schott Ag Alkalifreies Aluminoborosilicatglas und dessen Verwendungen
US6620996B2 (en) 2000-05-29 2003-09-16 Kyocera Corporation Photoelectric conversion device
JP4022113B2 (ja) * 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
WO2004094338A1 (ja) * 2003-04-21 2004-11-04 Asahi Glass Company, Limited 誘電体形成用無鉛ガラス、誘電体形成用ガラスセラミックス組成物、誘電体および積層誘電体製造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
CN103748667B (zh) * 2011-08-29 2016-09-14 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
WO2013168237A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
EP2858098B1 (en) * 2012-05-08 2020-12-02 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing a resin-sealed semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0692687A (ja) * 1992-09-14 1994-04-05 Denki Kagaku Kogyo Kk 針状誘電体粒子含有結晶化ガラス組成物
JP2002016272A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
JP2011020864A (ja) * 2009-07-13 2011-02-03 Nippon Electric Glass Co Ltd ガラス基板の製造方法
JP4927237B1 (ja) * 2011-05-26 2012-05-09 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
TW201347041A (zh) 2013-11-16
JPWO2013168238A1 (ja) 2015-12-24
WO2013168238A1 (ja) 2013-11-14
CN103858213B (zh) 2016-11-23
US20150155244A1 (en) 2015-06-04
DE112013007745B3 (de) 2017-12-21
DE112013002368B4 (de) 2016-12-22
CN103858213A (zh) 2014-06-11
CN103703548B (zh) 2016-11-23
CN103703548A (zh) 2014-04-02
TWI521602B (zh) 2016-02-11
DE112013002368T5 (de) 2015-01-22
WO2013168623A1 (ja) 2013-11-14
US9190365B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
JP5827398B2 (ja) 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
JP5340511B1 (ja) 半導体装置の製造方法及び半導体装置
JP4927237B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2014155739A1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法
JP5508547B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP6588028B2 (ja) 半導体装置の製造方法及びレジストガラス
US9099483B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013114563A1 (ja) ガラス組成物
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5139596B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140320

R150 Certificate of patent or registration of utility model

Ref document number: 5508547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150