TWI468360B - Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device - Google Patents

Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device Download PDF

Info

Publication number
TWI468360B
TWI468360B TW102103596A TW102103596A TWI468360B TW I468360 B TWI468360 B TW I468360B TW 102103596 A TW102103596 A TW 102103596A TW 102103596 A TW102103596 A TW 102103596A TW I468360 B TWI468360 B TW I468360B
Authority
TW
Taiwan
Prior art keywords
semiconductor
junction
semiconductor device
glass
glass composite
Prior art date
Application number
TW102103596A
Other languages
English (en)
Other versions
TW201331147A (zh
Inventor
Koya Muyari
Koji Ito
Atsushi Ogasawara
Kazuhiko Ito
Original Assignee
Shindengen Electric Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Mfg filed Critical Shindengen Electric Mfg
Publication of TW201331147A publication Critical patent/TW201331147A/zh
Application granted granted Critical
Publication of TWI468360B publication Critical patent/TWI468360B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body

Description

半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置
本發明涉及一種半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置。
我們已知在製造檯面型半導體裝置的過程中，形成覆蓋pn結露出部的鈍化用玻璃層的製造方法（例如，參照專利文獻1）。
圖8及圖9是表示上述以往的半導體裝置的製造方法的說明圖。圖8（a）~圖8（d）及圖9（a）~圖9（d）為各工程圖。
如圖8及圖9所示，以往的半導體裝置的製造方法，依次包含“半導體基體形成工程”、“溝道形成工程”、“玻璃層形成工程”、“光致抗蝕劑形成工程”、“氧化膜去除工程”、“粗面化區域形成工程”、“電極形成工程”及“半導體基體切斷工程”。下面就按照工程順序，對以往的半導體裝置的製造方法進行說明。
（a）半導體基體形成工程
首先，從n-型半導體基板910的一側的表面擴散p型雜質，形成p+型擴散層912；從另一側的表面擴散n型雜質，形成n+型擴散層914，從而形成具有與主面平行的pn結的半導體基體。隨後，通過熱氧化在p+型擴散層912及n+型擴散層914的表面形成氧化膜916、918（參照圖8（a））。
（b）溝道形成工程
隨後，通過光刻法在氧化膜916的預定部位形成一定的開口部。在氧化膜蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的一側的表面形成深度超過pn結的溝道920（參照圖8（b））。
（c）玻璃層形成工程
隨後，在溝道920的表面，通過電泳法在溝道920的內面及其附近的半導體基體表面上，形成由半導體接合保護用玻璃複合物構成的層，同時，通過對該由半導體接合保護用玻璃複合物構成的層進行燒制，形成鈍化用的玻璃層924（參照圖8（c））。
（d）光致抗蝕劑形成工程
隨後，形成光致抗蝕劑926，覆蓋玻璃層912的表面（參照圖8（d））。
（e）氧化膜去除工程
隨後，將光致抗蝕劑926作為掩膜進行氧化膜916的蝕刻，將在形成鍍鎳電極膜的部位930的氧化膜916除去（參照圖9（a））。
（f）粗面化區域形成工程
隨後，對形成鍍鎳電極膜的部位930的半導體基體表面進行粗面化處理，形成提高鍍鎳電極與半導體基體的緊貼性的粗面化區域932（參照圖9（b））。
（g）電極形成工程
隨後，對半導體基體進行鍍鎳，在粗面化區域932上形成正極電極934，同時，在半導體基體的另一側表面上形成負極電極936（參照圖9（c））。
（h）半導體基體切斷工程
隨後，通過切割（dicing）等在玻璃層924的中央部將半導體基體切斷，將半導體基體切片化，製作成檯面型半導體裝置（pn二極體）（參照圖9（d））。
如以上說明所述，以往的半導體裝置的製造方法，包括從形成與主面平行的pn結的半導體基體的一側表面形成超過pn結的溝道920的工程（參照圖8（a）及圖8（b）），以及，在該溝道920的內部形成覆蓋pn結露出部的鈍化用玻璃層924的工程（參照圖8（c））。因此，根據以往的半導體裝置的製造方法，在溝道920的內部形成鈍化用玻璃層924後，通過將半導體基體切斷，即可以製造高耐壓的檯面型半導體裝置。
先行技術文獻
專利文獻
專利文獻1 日本特許公開2004-87955號公報
發明要解決的課題
但是，作為鈍化用玻璃層使用的玻璃材料，必須滿足下述條件：（a）能夠以合適的溫度（例如900℃以下）進行燒制，（b）能夠承受在工程中使用的藥品，（c）（為防止在工程中晶片的彎曲）具有接近矽的線膨脹係數的線膨脹係數（特別是在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數），以及，（d）具有優良的絕緣性。因而，以往廣泛使用的是以矽酸鉛為主要成分的玻璃材料。
然而，以矽酸鉛為主要成分的玻璃材料中含有對環境負擔較大的鉛，因而在不遠的將來，以矽酸鉛為主要成分的玻璃材料將被禁止使用。
因此，鑒於上述情況，本發明的目的在於，提供一種半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置。使用不含鉛的玻璃材料，與以往使用以矽酸鉛為主要成分的玻璃材料時同樣，可以製造高耐壓的半導體裝置的。
解決課題的手段
本發明的半導體接合保護用玻璃複合物，其特徵在於：至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K。
在本發明的半導體接合保護用玻璃複合物中，在50℃~550℃的溫度範圍中，平均線膨脹係數最好在3×10-6~4.5×10-6的範圍內。
在本發明的半導體接合保護用玻璃複合物中，作為所述鹼土金屬的氧化物，含有CaO、MgO、以及BaO中的所有元素。
在本發明的半導體接合保護用玻璃複合物中，共計含有SiO2和B2O3在55mol%以上。
在本發明的半導體接合保護用玻璃複合物中，進一步含有從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
在本發明的半導體接合保護用玻璃複合物中，含有所述鎳氧化物，以作為從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
本發明的半導體裝置的製造方法，其特徵在於，依次包括準備具有pn結露出的pn結露出部的半導體元件的第1工程、形成覆蓋所述pn結露出部的玻璃層的第2工程，在所述第2工程中，是使用至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物形成所述玻璃層。
在本發明的半導體裝置的製造方法中，所述第1工程包括準備具有與主面平行的pn結的半導體基體的準備工程、以及通過從所述半導體基體一側的表面形成深度超過所述pn結的溝道，在所述溝道的內部形成所述pn結露出部的工程；所述第2工程包括形成覆蓋位於所述溝道內部的所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第2工程包括形成直接覆蓋所述溝道內部的所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第2工程包括在所述溝道內部的所述pn結露出部上形成絕緣膜的工程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第1工程包括在半導體基體表面形成所述pn結露出部的工程，所述第2工程包括形成覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第2工程包括形成直接覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第2工程包括在所述半導體基體表面的所述pn結露出部上形成絕緣膜的工程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，在50℃~550℃的溫度範圍，平均線膨脹係數最好在3×10-6~4.5×10-6的範圍內。
在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，作為所述鹼土金屬的氧化物，含有CaO、MgO、以及BaO中的所有元素。
在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，共計含有SiO2和B2O3在 55mol%以上。
在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，進一步含有從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，最好含有鎳氧化物，以作為所述從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
本發明的半導體裝置，其特徵在於：包括具有pn結露出的pn結露出部的半導體元件，以及被形成為覆蓋所述pn結露出部的玻璃層，所述玻璃層是使用至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物形成。
在本發明的半導體裝置中，所述半導體接合保護用玻璃複合物，在50℃~550℃的溫度範圍中，平均線膨脹係數最好在3×10-6~4.5×10-6的範圍內。
在本發明的半導體裝置中，所述半導體接合保護用玻璃複合物，作為所述鹼土金屬的氧化物，最好含有CaO、MgO、以及BaO中的全部。
在本發明的半導體裝置中，所述半導體接合保護用玻璃複合物，共計含有SiO2和B2O3 在55mol%以上。
在本發明的半導體裝置中，所述半導體接合保護用玻璃複合物，進一步含有從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
在本發明的半導體裝置中，半導體接合保護用玻璃複合物，含有所述鎳氧化物，以作為從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
發明效果
根據本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置，從後述的實施方式可知，使用不含鉛的玻璃材料，能夠製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓半導體裝置。
另外，根據本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置，由於含有CaO、MgO、以及BaO中至少兩種鹼土金屬的氧化物，因此，從後述的實施方式可知，具有在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數的值，可以製造可靠性高的半導體裝置。
另外，在本發明的半導體接合保護用玻璃複合物中，實質上不含有Pb、P、As、Sb、Li、Na、K是指，不將Pb、P、As、Sb、Li、Na、K作為成分含有，但不排除在構成玻璃的各成分的原料中作為雜質混入上述物質的玻璃複合物。在本發明的半導體裝置的製造方法及半導體裝置中也同樣。
在這裡，實質上不含有Pb是因為，本發明的目的在於使用不含鉛的玻璃材料，可以製造與以往的使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓半導體裝置。
另外，實質上不含有P、As、Sb是因為，當含有這些成分時雖然對於燒制溫度方面有利，但在燒制中可能由於這些成分向半導體基體擴散，而導致絕緣性下降。
另外，實質上不含有Li、Na、K是因為，當含有這些成分時雖然對於平均線膨脹係數及燒制溫度方面有利，但可能導致絕緣性下降。
基於本發明的發明人的研究可知，即使實質上不含有這些成分（即Pb、P、As、Sb、Li、Na、K）時，至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及BaO中至少兩種鹼土金屬的氧化物的玻璃複合物，也可以作為半導體接合保護用玻璃複合物使用。即，本發明的半導體接合保護用玻璃複合物，從後述的實施方式可知，使用不含鉛的玻璃材料，可以製造以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓半導體裝置。
100，200，900．．．半導體裝置
110，910．．．n- 型半導體基板
112，912．．．p+ 型壙散層
114，914．．．n- 型擴散層
116，118，916，918．．．氧化膜
120，920．．．溝道
124，924．．．玻璃層
126，926．．．光致抗蝕劑
130，930．．．形成鍍鎳電極膜的部位
132，932．．．粗面化區域
134，934．．．正極電極
136，936．．．負極電極
210．．．n+ 型半導體基板
212．．．n- 型外延層
214．．．p+ 型擴散層
216．．．n+ 型擴散層
215，217．．．玻璃層
218．．．正極電極層
220．．．負極電極層
b．．．氣泡
圖1是表示實施方式6的半導體裝置的製造方法的說明圖；
圖2是表示實施方式6的半導體裝置的製造方法的說明圖；
圖3是表示實施方式7的半導體裝置的製造方法的說明圖；
圖4是表示實施方式7的半導體裝置的製造方法的說明圖；
圖5是表示實施例的結果的圖表；
圖6是表示在預備評價中玻璃層124的內部產生的氣泡b的說明圖；
圖7是表示在實際評價中玻璃層的內部產生的氣泡b的說明圖；
圖8是表示以往的半導體裝置的製造方法的說明圖；
圖9是表示以往的半導體裝置的製造方法的說明圖。
下面基於附圖所示的實施方式，對本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置進行說明。
實施方式一
實施方式一是關於半導體接合保護用玻璃複合物的實施方式。
實施方式一的半導體接合保護用玻璃複合物，至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及BaO中至少兩種鹼土金屬的氧化物以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K。
具體是，SiO2的含量在41.1mol%~61.1mol%的範圍內，B2O3的含量在5.8mol%~15.8mol%的範圍內，Al2O3的含量在7.4mol%~17.4mol%的範圍內，ZnO的含量在3.0mol%~24.8mol%的範圍內，鹼土金屬的氧化物的含量在5.5mol%~15.5mol%的範圍內，鎳氧化物的含量在0.01mol%~3.0mol%的範圍內。並且，鹼土金屬的氧化物中，CaO的含量在2.8mol%~7.8mol%的範圍內，MgO的含量在1.1mol%~3.1mol%的範圍內，BaO的含量在1.7mol%~4.7mol%的範圍內。
實施方式一的半導體接合保護用玻璃複合物，從後述的實施方式可知，使用不含鉛的玻璃材料，可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，實施方式一的半導體接合保護用玻璃複合物，由於含有CaO、MgO、以及BaO中的所有鹼土金屬的氧化物，因此，從後述的實施方式可知，具有在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數的值，可以製造可靠性高的半導體裝置。
另外，實施方式一的半導體接合保護用玻璃複合物，由於含有CaO、MgO、以及BaO中的所有鹼土金屬的氧化物，因此，從後述的實施方式可知，可以抑制在半導體接合保護用玻璃複合物的製造過程中發生失透現象。
另外，根據本發明的半導體接合保護用玻璃複合物，由於半導體接合保護用玻璃複合物中含有鎳氧化物，因此，從後述的實施方式可知，在對通過電泳法形成的半導體接合保護用玻璃複合物構成的層進行燒制的過程中，可以抑制從與半導體基體（矽）的邊界面產生的氣泡的產生，從而可以抑制半導體裝置的反方向耐壓特性劣化這一情況的發生。
另外，根據本發明的半導體接合保護用玻璃複合物、共計含有SiO2和B2O3 在55mol%以上時，耐藥品性提高。
在這裡，SiO2的含量在41.1mol%~61.1mol%的範圍內是因為，當SiO2的含量不足41.1mol%時，可能導致其耐藥品性下降、絕緣性下降等；當SiO2的含量超過61.1mol%時，可能出現燒制溫度較高的傾向。
另外，B2O3的含量在5.8mol%~15.8mol%的範圍內是因為，當B2O3的含量不足5.8mol%時，可能出現燒制溫度較高的傾向；當B2O3的含量超過15.8mol%時，在燒制玻璃層的工程中硼在半導體基體擴散，而導致絕緣性下降。
另外，Al2O3的含量在7.4mol%~17.4mol%的範圍內是因為，當Al2O3的含量不足7.4mol%時，可能導致其耐藥品性下降、絕緣性下降等；當Al2O3的含量超過17.4mol%時，可能出現燒制溫度較高的傾向。
另外，ZnO的含量在3.0mol%~24.8mol%的範圍內是因為，當ZnO的含量不足3.0mol%時，可能出現燒制溫度較高的傾向；當ZnO的含量超過24.8mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，鹼土金屬的氧化物的含量在5.5mol%~15.5mol%的範圍內是因為，當鹼土金屬的氧化物的含量不足5.5mol%時，可能出現燒制溫度較高的傾向；當鹼土金屬的氧化物的含量超過15.5mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，在鹼土金屬的氧化物中，CaO的含量在2.8mol%~7.8mol%的範圍內是因為，當CaO的含量不足2.8mol%時，可能出現燒制溫度較高的傾向；當CaO的含量超過7.8mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，MgO的含量在1.1mol%~3.1mol%的範圍內是因為，當MgO的含量不足1.1mol%時，可能導致其耐藥品性下降、絕緣性下降等；當MgO的含量超過3.1mol%時，可能出現燒制溫度較高的傾向。
另外，BaO的含量在1.7mol%~4.7mol%的範圍內是因為，當BaO的含量不足1.7mol%時，可能出現燒制溫度較高的傾向；當BaO的含量超過4.7mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，鎳氧化物的含量在0.01mol%~3.0mol%的範圍內是因為，當鎳氧化物的含量不足0.01mol%時，在燒制通過電泳法形成的半導體接合保護用玻璃複合物構成的層的過程中，難以抑制從與半導體基體（矽）的邊界面產生的氣泡的產生；當鎳氧化物的含量超過3mol%時，則難以製造均質的玻璃。
實施方式一的半導體接合保護用玻璃複合物，可以通過如下方式製造。即，按上述的構成比（摩爾比）將原料（SiO2、H3BO3、Al（OH）3、ZnO、CaCO3、Mg（OH）2、BaO及NiO調合，通過混合機充分攪拌後，將所述混合的原料放入在電爐中上升至預定溫度（例如1550℃）的白金坩鍋中，經預定時間熔融。隨後，使熔液從水冷輥流出，獲得薄片狀的玻璃片。隨後，使用球磨機等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式二
實施方式二是關於半導體接合保護用玻璃複合物的實施形態。
實施方式二的半導體接合保護用玻璃複合物，至少含有SiO2、B2O3、Al2O3、ZnO、CaO，至少兩種鹼土金屬的氧化物（CaO和MgO），以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K。
具體是，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、鹼土金屬的氧化物的含量以及鎳氧化物的含量與實施方式一的半導體接合保護用玻璃複合物相同。並且，鹼土金屬的氧化物中，CaO的含量在3.8mol%~10.9mol%的範圍內，MgO的含量在1.7mol%~4.7mol%的範圍內。
實施方式二的半導體接合保護用玻璃複合物，與實施方式一的半導體接合保護用玻璃複合物同樣，使用不含鉛的玻璃材料，可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，實施方式二的半導體接合保護用玻璃複合物，由於至少含有兩種鹼土金屬的氧化物（CaO和MgO），因此與實施方式一的半導體接合保護用玻璃複合物同樣，具有在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數的值，可以製造可靠性高的半導體裝置。
另外，實施方式二的半導體接合保護用玻璃複合物，由於至少含有兩種鹼土金屬的氧化物（CaO和MgO），因此與實施方式一的半導體接合保護用玻璃複合物同樣，在製造半導體接合保護用玻璃複合物的過程中可以抑制失透現象的發生。
另外，根據實施方式二的半導體接合保護用玻璃複合物，由於半導體接合保護用玻璃複合物含有鎳氧化物，因此與實施方式一的半導體接合保護用玻璃複合物同樣，在燒制通過電泳法形成的半導體接合保護用玻璃複合物構成的層的過程中，抑制從與半導體基體（矽）的邊界面產生的氣泡的產生，從而可以抑制半導體裝置的反方向耐壓物性劣化這一的發生。
並且，將SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、鹼土金屬的氧化物的含量及鎳氧化物的含量設定在上述範圍，是根據與實施方式一的半導體接合保護用玻璃複合物的情況相同的理由。
另外，鹼土金屬的氧化物中，CaO的含量在3.8mol%~10.9mol%的範圍內是因為，當CaO的含量不足3.8mol%時，可能出現燒制溫度較高的傾向；當CaO的含量超過10.9mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，MgO的含量在1.7mol%~4.7mol%的範圍內是因為，當MgO的含量不足1.7mol%時，可能導致其耐藥品性下降、絕緣性下降；當MgO的含量超過4.7mol%時、可能出現燒制溫度較高的傾向。
實施方式二的半導體接合保護用玻璃複合物，可以通過如下方式製造。即，按上述的構成比（摩爾比）將原料（SiO2、H3BO3、Al（OH）3、ZnO、CaCO3、Mg（OH）2、及NiO調合，通過混合機充分攪拌後，將所述混合的原料放入在電爐中上升到預定溫度（例如1550℃）的白金坩鍋中，經預定時間熔融。隨後，使熔液從水冷輥流出，獲得薄片狀的玻璃片。隨後，使用球磨機等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式三
實施方式三是關於半導體接合保護用玻璃複合物的實施形態。
實施方式三的半導體接合保護用玻璃複合物，含有至少SiO2、B2O3、Al2O3、ZnO，至少兩種鹼土金屬的氧化物（CaO和BaO），以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K。
SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、鹼土金屬的氧化物的含量以及鎳氧化物的含量與實施方式一的半導體接合保護用玻璃複合物相同。並且，鹼土金屬的氧化物中，CaO的含量在3.3mol%~9.3mol%的範圍內，BaO的含量在2.2mol%~6.2mol%的範圍內。
實施方式三的半導體接合保護用玻璃複合物，從後述的實施方式可知，使用不含鉛的玻璃材料，可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
另外，實施方式三的半導體接合保護用玻璃複合物，由於至少含有兩種鹼土金屬的氧化物（CaO和BaO），因此，從後述的實施方式可知，具有在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數的值，因此可以製造可靠性高的半導體裝置。
另外，實施方式三的半導體接合保護用玻璃複合物，由於至少含有兩種鹼土金屬的氧化物（CaO和BaO），因此，從後述的實施方式可知，在製造半導體接合保護用玻璃複合物的過程中可以抑制失透現象的發生。
另外，根據實施方式三的半導體接合保護用玻璃複合物，由於半導體接合保護用玻璃複合物含有鎳氧化物，因此，從後述的實施方式可知，在燒制通過電泳法形成的半導體接合保護用玻璃複合物構成的層的過程中，抑制從與半導體基體（矽）的邊界面產生的氣泡的產生，從而可以抑制半導體裝置的反方向耐壓物性劣化等情況的發生。
並且，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、鹼土金屬的氧化物的含量及鎳氧化物的含量設定在上述範圍，是根據與實施方式一的半導體接合保護用玻璃複合物的情況相同的理由。
另外，鹼土金屬的氧化物中，CaO的含量在3.3mol%~9.3mol%的範圍內是因為，當CaO的含量不足3.3mol%時，可能出現燒制溫度較高的傾向；當CaO的含量超過9.3mol%時，可能導致其耐藥品性下降、絕緣性下降等。
BaO的含量在2.2mol%~6.2mol%的範圍內是因為，當BaO的含量不足2.2mol%時，可能導致其耐藥品性下降、絕緣性下降等；當BaO的含量超過6.2mol%時，可能出現燒制溫度較高的傾向。
實施方式三的半導體接合保護用玻璃複合物，可以通過如下方式製造。即，按上述的構成比（摩爾比）將原料（SiO2、H3BO3、Al（OH）3、ZnO、CaCO3、BaO、及NiO調合，通過混合機充分攪拌後，將所述混合的原料放入在電爐中上升到預定溫度（例如1550℃）的白金坩鍋中，經預定時間熔融。隨後，使熔液從水冷輥中流出，獲得薄片狀的玻璃片。隨後，使用球磨機等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式四
實施方式四是關於半導體接合保護用玻璃複合物的實施形態。
實施方式四的半導體接合保護用玻璃複合物，至少含有SiO2、B2O3、Al2O3、ZnO，至少兩種鹼土金屬的氧化物（MgO和BaO），以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K。
具體是，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、鹼土金屬的氧化物的含量以及鎳氧化物的含量與實施方式一的半導體接合保護用玻璃複合物相同。並且，鹼土金屬的氧化物中，MgO的含量在2.2mol%~6.2mol%的範圍內，BaO的含量在3.3mol%~9.3mol%的範圍內。
實施方式四的半導體接合保護用玻璃複合物，與實施方式一的半導體接合保護用玻璃複合物同樣，使用不含鉛的玻璃材料，可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
實施方式四的半導體接合保護用玻璃複合物，由於至少含有兩種鹼土金屬的氧化物（MgO和BaO），因此與實施方式一的半導體接合保護用玻璃複合物同樣，具有在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數的值，可以製造可靠性高的半導體裝置。
另外，實施方式四的半導體接合保護用玻璃複合物，由於至少含有兩種鹼土金屬的氧化物（MgO和BaO），因此與實施方式一的半導體接合保護用玻璃複合物同樣，在製造半導體接合保護用玻璃複合物的過程中可以抑制失透現象的發生。
另外，根據實施方式四的半導體接合保護用玻璃複合物，由於半導體接合保護用玻璃複合物含有鎳氧化物，因此與實施方式一的半導體接合保護用玻璃複合物同樣，在燒制通過電泳法形成的半導體接合保護用玻璃複合物構成的層的過程中，抑制從與半導體基體（矽）的邊界面產生的氣泡的現象，從而可以抑制半導體裝置的反方向耐壓物性劣化等情況的發生。
並且，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、鹼土金屬的氧化物的含量及鎳氧化物的含量設定在上述範圍，是根據與實施方式一的半導體接合保護用玻璃複合物的情況相同的理由。
另外，鹼土金屬的氧化物中，MgO的含量在2.2mol%~6.2mol%的範圍內是因為，當MgO的含量不足2.2mol%時，可能導致其耐藥品性下降、絕緣性下降等；當MgO的含量超過6.2mol%時，可能出現燒制溫度較高的傾向。
另外，BaO的含量在3.3mol%~9.3mol%的範圍內是因為，當BaO的含量不足3.3mol%時，可能出現燒制溫度較高的傾向；當BaO的含量超過9.3mol%時，可能導致其耐藥品性下降、絕緣性下降。
實施方式四的半導體接合保護用玻璃複合物，可以通過如下方式製造。即，按上述的構成比（摩爾比）將原料（SiO2、H3BO3、Al（OH）3、ZnO、Mg（OH）2、BaO、及NiO調合，通過混合機充分攪拌後，將所述混合的原料放入在電爐中上升到預定溫度（例如1550℃）的白金坩鍋中，經預定時間熔融。隨後，使熔液從水冷輥流出，獲得薄片狀的玻璃片。隨後，使用球磨機等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式五
實施方式五是關於半導體接合保護用玻璃複合物的實施形態。
實施方式五的半導體接合保護用玻璃複合物，基本含有與實施方式一的半導體接合保護用玻璃複合物相同的成分，但在不含有鎳氧化物這一點上與實施方式一的半導體接合保護用玻璃複合物不同。即、至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中的所有鹼土金屬的氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K。
具體是，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、鹼土金屬的氧化物的含量與實施方式一的半導體接合保護用玻璃複合物相同。
實施方式五的半導體接合保護用玻璃複合物，與實施方式一的半導體接合保護用玻璃複合物同樣，使用不含鉛的玻璃材料，可以製造與以往使用以矽酸鉛為主要成分的玻璃材料時同樣的高耐壓的半導體裝置。
實施方式五的半導體接合保護用玻璃複合物，由於含有CaO、MgO、及BaO中所有的鹼土金屬的氧化物，因此與實施方式一的半導體接合保護用玻璃複合物同樣，具有在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數的值，可以製造可靠性高的半導體裝置。
另外，實施方式五的半導體接合保護用玻璃複合物，由於含有CaO、MgO、及BaO中所有的鹼土金屬的氧化物，因此與實施方式一的半導體接合保護用玻璃複合物同樣，在製造半導體接合保護用玻璃複合物的過程中可以抑制失透現象的發生。
並且，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、鹼土金屬的氧化物的含量設定在上述範圍，是根據與實施方式一的半導體接合保護用玻璃複合物的情況相同的理由。
另外，設定為不含有鎳氧化物是由於：即使不含有鎳氧化物，在燒制通過電泳法形成的半導體接合保護用玻璃複合物構成的層的過程中，也可以防止從與半導體基體（矽）的邊界面產生的氣泡的產生。
實施方式五的半導體接合保護用玻璃複合物，可以通過如下方式製造。即，按上述的構成比（摩爾比）將原料（SiO2、H3BO3、Al（OH）3、ZnO、CaCO3、Mg（OH）2、及BaO調合，通過混合機充分攪拌後，將所述混合的原料放入在電爐中上升到預定溫度（例如1550℃）的白金坩鍋中，經預定時間熔融。隨後，使熔液從水冷輥流出，獲得薄片狀的玻璃片。隨後，使用球磨機等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式六
實施方式六是關於半導體裝置的製造方法的實施方式。
實施方式六的半導體裝置的製造方法，依次包括準備具有pn結露出的pn結露出部的半導體元件的第1工程、形成覆蓋pn結露出部的玻璃層的第2工程。另外，在所述第2工程中，是使用至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及BaO中至少兩種鹼土金屬的氧化物的玻璃複合物，以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物（實施方式一的半導體接合保護用玻璃複合物）形成玻璃層。所述第1工程，包括準備具有在主面上平行的pn結的半導體基體的工程、以及，從半導體基體的一側表面形成深度超過pn結的溝道，並在溝道的內部形成pn結露出部的工程；所述第2工程，包括在溝道內部形成直接覆蓋pn結露出部的玻璃層的工程。
圖1及圖2是表示實施方式六的半導體裝置的製造方法的說明圖。圖1（a）~圖1（d）及圖2（a）~圖2（d）為各工程圖。
如圖1及圖2所示，實施方式六的半導體裝置的製造方法，依次實施“半導體基體形成工程”、“溝道形成工程”、“玻璃層形成工程”、“光致抗蝕劑形成工程”、“氧化膜去除工程”、“粗面化區域形成工程”、“電極形成工程”及“半導體基體切斷工程”。下面按照工程順序對實施方式六的半導體裝置的製造方法進行說明。
（a）半導體基體形成工程
首先，從n-型半導體基板（n-型矽基板）110的一側表面擴散p型雜質，形成p+型擴散層112，從另一側的表面擴散n型雜質，形成n+型擴散層114，從而形成與主面平行的pn結的半導體基體。隨後，通過熱氧化在p+型擴散層112及n+型擴散層114的表面形成氧化膜116，118（參照圖1（a））。
（b）溝道形成工程
隨後，通過蝕刻法，在氧化膜116的預定部位形成一定的開口部。在氧化膜蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的一側的表面形成深度超過pn結的溝道120（參照圖1（b））。
（c）玻璃層形成工程
隨後，在溝道120的表面，通過電泳法在溝道120的內面及其近旁的半導體基體表面上形成實施方式一的半導體接合保護用玻璃複合物構成的層，同時，通過燒制由該半導體接合保護用玻璃複合物構成的層，形成鈍化用的玻璃層124（參照圖1（c））。隨後，位於溝道120內部的pn結露出部變為被玻璃層124直接覆蓋的狀態。
（d）光致抗蝕劑形成工程
隨後，形成覆蓋玻璃層112的表面的光致抗蝕劑126（參照圖1（d））。
（e）氧化膜去除工程
隨後，將光致抗蝕劑126作為掩膜進行氧化膜116的蝕刻，去除位於形成鍍鎳電極膜的部位130的氧化膜116（參照圖2（a））。
（f）粗面化區域形成工程
隨後，對位於形成鍍鎳電極膜的部位130的半導體基體表面進行粗面化處理，形成用於提高鍍鎳電極與半導體基體的緊貼性的粗面化區域132（參照圖2（b））。
（g）電極形成工程
隨後，對半導體基體進行鍍鎳，在粗面化區域132上形成正極電極134，同時，在半導體基體的另一側表面上形成負極電極136（參照圖2（c））。
（h）半導體基體切斷工程
隨後，通過切割等在玻璃層124的中央部將半導體基體切斷，將半導體基體切片化，完成檯面型半導體裝置（pn二極體）的製作（參照圖2（d））。
如上所述，即可製造高耐壓的檯面型半導體裝置（實施方式六的半導體裝置）。
實施方式七
實施方式七是關於半導體裝置的製造方法的實施方式。
實施方式七的半導體裝置的製造方法，與實施方式六的半導體裝置的製造方法同樣，依次包括準備具有pn結露出的pn結露出部的半導體元件的第1工程、形成覆蓋pn結露出部的玻璃層的第2工程。另外，在所述第2工程中，是使用至少含有SiO2、B2O3、Al2O3、ZnO， CaO、MgO、以及BaO中的所有鹼土金屬的氧化物，以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物（實施方式一的半導體接合保護用玻璃複合物）形成玻璃層。但與實施方式六的半導體裝置的製造方法不同的是，所述第１工程，包括在半導體基體的表面上形成pn結露出部的工程；所述第2工程，包括形成直接覆蓋半導體基體表面上的pn結露出部的玻璃層的工程。
圖3及圖4是表示實施方式七的半導體裝置的製造方法的說明圖。圖3（a）～圖３（c）及圖4（a）～圖4（c）為各工程圖。
如圖3及圖4所示，實施方式七的半導體裝置的製造方法，依次實施“半導體基體準備工程”、“p+型擴散層形成工程”、“n+型擴散層形成工程”、“玻璃層形成工程”、“玻璃層蝕刻工程”及“電極形成工程”。下面按照工程順序，對實施方式七的半導體裝置的製造方法進行說明。
（a）半導體基體準備工程
首先，準備在n+型矽基板210上積層有n-型外延層212的半導體基體（參照圖3（a））。
（b）p+型擴散層形成工程
隨後，在形成掩膜M1後，介於該掩膜M1，在n-型外延層212表面的預定區域，通過離子注入法導入p型雜質（例如硼離子）。隨後，通過熱擴散，形成p+型擴散層214（參照圖3（b））。
（c）n+型擴散層形成工程
隨後，在去除掩膜M1的同時形成掩膜M2後，介於該掩膜M2，在n-型外延層212表面的預定區域，通過離子注入法導入n型雜質（例如砷離子）。隨後，通過熱擴散，形成n+型擴散層216（參照圖3（c））。
（d）玻璃層形成工程
隨後，在去除掩膜M2後，在n-型外延層212的表面上，通過鍍膜法形成由實施方式一的半導體接合保護用玻璃複合物構成的層，隨後，通過對該由半導體接合保護用玻璃複合物構成的層進行燒制，形成鈍化用的玻璃層215（參照圖4（a））。
（e）玻璃層蝕刻工程
隨後，在玻璃層215的表面上形成掩膜M3後，進行玻璃層的蝕刻（參照圖4（b））。這樣，就可以在n-型外延層212表面的預定區域上形成玻璃層217。
（f）電極形成工程
隨後，在去除掩膜M3後，在被半導體基體表面的玻璃層217包圍的區域形成正極電極218，同時，在半導體基體的背面形成負極電極220（參照圖4（c））。
如上所述，即可製造高耐壓的平面型半導體裝置（實施方式七的半導體裝置）。
〔實施例〕
1.樣品的調製
圖5是表示實施例結果的圖表。按實施例1~3及對比方式1~6所示的構成比（參照圖5）調合原料，用混合機充分攪拌後，將該混合的原料放入在電爐中上升至預定溫度（1350℃~1550℃）的白金坩鍋中，熔融2小時。隨後，使熔液從水冷輥流出，獲得薄片狀的玻璃片。將該玻璃片通過球磨機粉碎至平均料徑為5μm的粉末，獲得粉末狀的玻璃複合物。
另外，在實施例中使用的原料為SiO2、H3BO3、Al(OH)3、ZnO、CaCO3、Mg(OH)2、BaO、NiO及PbO。
2.對通過上述方法獲得的各玻璃複合物進行以下評價項目的評價。
（1）評價專案1（環境負荷）
本發明的目的是“使用不含鉛的玻璃材料可以製造與以往使用‘以矽酸鉛為主要成分的玻璃材料’時同樣的高耐壓的半導體裝置”，因而當不含有鉛成分時則評價為“○”，當含有鉛成分時則評價為“×”。
（2）評價專案2（燒制溫度）
如果燒制溫度過高，則在製造中會給半導體裝置帶來較大影響，因而當燒制溫度在900℃以下時評價為“○”，燒制溫度超過900℃時評價為“×”。
（3）評價專案3（耐藥品性）
玻璃複合物對王水及電鍍液均表現為難溶性時評價為“○”，對王水及電鍍液中的至少一種表現為溶解性時評價為“×”。
（4）評價項目4（平均線膨脹係數）
用上述“1.樣品的調整”欄中得到的溶液製作薄片狀的玻璃板，使用該薄片狀的玻璃板，測定在50℃~550℃下的玻璃複合物的平均線膨脹係數。其結果是，在50℃~550℃下玻璃複合物的平均線膨脹係數與矽的平均線膨脹係數(3.73×10-6)的差在“0.7×10-6”以下時評價為“○”，該差超過“0.7×10-6”時評價為“×”。並且，圖5的評價專案4的欄中，括弧內的數字表示在50℃~550℃下的玻璃複合物的平均線膨脹係數×10-6。
（5）評價專案5（絕緣性）
通過與實施方式六的半導體裝置的製造方法相同的方法製作半導體裝置（pn二極體），測定製作的半導體裝置的反方向特性。其結果是，半導體裝置的反方向特性在正常範圍時評價為“○”，半導體裝置的反方向物性不在正常範圍時評價為“×”。
（6）評價專案6（有無失透）
用上述“1.樣品的調整”欄中得到的溶液製作薄片狀的玻璃板，將該薄片狀的玻璃板加熱到軟化點後，冷卻到室溫時，沒有由於結晶化而發生失透現象時評價為“○”，由於結晶化而發生失透現象時評價為“×”。
（7）評價專案7（有無氣泡產生）
通過與實施方式六的半導體裝置的製造方法相同的方法製作半導體裝置（pn二極體），觀察玻璃層124的內部（特別是與矽基板的邊界面附近）是否產生了氣泡（預備評價）。另外，在10mm角的矽基板上塗敷實施方式1~3及對比方式1~6的半導體接合保護用玻璃複合物，形成由半導體接合保護用玻璃複合物構成的層，同時通過對該半導體接合保護用玻璃複合物構成的層進行燒制形成玻璃層，觀察玻璃層內部（特別是與矽基板的邊界面附近）是否產生了氣泡（實際評價）
圖6是表示在預備評價中玻璃層124內部產生的氣泡b的說明圖。圖6（a）是表示未產生氣泡b時的半導體裝置的斷面圖，圖6（b）是表示產生氣泡b時的半導體裝置的斷面圖。圖7是表示在實際評價中玻璃層內部產生的氣泡b的說明圖。圖7（a）是表示未產生氣泡b時n-型矽基板與玻璃層的邊界面的放大示意圖，圖7（b）是表示產生了氣泡b時矽基板與玻璃層的邊界面的放大示意圖。通過實驗結果可知，預備評價的結果與本發明的評價結果有著良好的對應關係。另外，在實際評價中，玻璃層的內部未產生1個直徑50μm以上的氣泡時評價為“○”，玻璃層的內部產生了1個~20個直徑50μm以上的氣泡時評價為“△”，玻璃層的內部產生了20個以上直徑50μm以上的氣泡時評價為“×”。
（8）綜合評價
在上述評價專案1~7中的各評價均為“○”時則評價為“○”，各評價中即使有1項為“△”或“×”時則評價為“×”。
3.評價結果
從圖5可知，對比方式1~6的玻璃複合物在所有評價專案中均有“△”或“×”的評價，因此總評價為“×”。即，對比方式1所述的玻璃複合物在評價專案7中被評價為“△”。另外，對比方式2所述的玻璃複合物在評價專案4中被評價為“×”，在評價專案7中被評價為“△”。另外，對比方式3及對比方式4所述的玻璃複合物在評價專案2及評價專案6中被評價為“×”，在評價專案7中被評價為“△”。另外，比較例5所述的玻璃複合物在評價專案1中被評價為“×”。進一步，比較例6所述的玻璃複合物在評價專案3及對比方式4中被評價為“×”。
與此相對，實施例1~3的玻璃複合物在所有評價專案（評價專案1~7）中均被評價為“○”。從該結果可知，實施例1~3的玻璃複合物均為不含鉛的玻璃材料，同時，還滿足（a）可以在合適的溫度（例如900℃以下）下燒制、（b）能承受在工程中使用的藥品、（c）具有接近矽的線膨脹係數的線膨脹係數（特別是在50℃~550℃下的平均線膨脹係數接近矽的線膨脹係數）及（d）具有優良的絕緣性等所有條件，此外，（e）將半導體接合保護用玻璃複合物加熱到軟化點後，冷卻到室溫的過程中，可以抑制失透現象的發生，以及（f）在燒制通過電泳法形成的“由半導體接合保護用玻璃複合物構成的層”的過程中，可以抑制與半導體基體（矽）的邊界面產生的氣泡的產生，從而可以抑制半導體裝置的反方向耐壓特性劣化等情況的發生。
以上基於上述實施方式對本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置進行了說明，但本發明並不以此為限，只要不脫離其主旨範圍均可以實施，例如還可以是如下的變形。
（1）在上述實施方式六的第2工程中，是形成了直接覆蓋位於溝道內部的pn結露出部的玻璃層，但本發明並不以此為限。例如，也可以是在位於溝道內部的pn結露出部上形成絕緣膜，隨後再介於該絕緣膜形成覆蓋pn結露出部的玻璃層。
（2）在上述實施方式七的第2工程中，是形成了直接覆蓋位於半導體基體表面的pn結露出部的玻璃層，但本發明並不以此為限。例如，也可以是在位於半導體基體表面的pn結露出部上形成絕緣膜，隨後再介於該絕緣膜形成覆蓋pn結露出部的玻璃層。
（3）在上述的實施方式六中，使用實施方式一的半導體接合保護用玻璃複合物形成玻璃層，但本發明並不以此為限。例如，還可以使用實施方式2~5的半導體接合保護用玻璃複合物形成玻璃層。此外，還可以使用權利要求1的範圍內的其它半導體接合保護用玻璃複合物形成玻璃層。
（4）在上述實施方式1~4中，作為從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少一種金屬氧化物，使用的是鎳氧化物，但本發明並不以此為限。例如，還可以使用銅氧化物或錳氧化物。
無

Claims (24)

  1. 一種半導體接合保護用玻璃複合物，其特徵在於：
    至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少兩種鹼土金屬是氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K。
  2. 依申請專利範圍第1項所述的半導體接合保護用玻璃複合物，其特徵在於：
    其中，在50℃~550℃的溫度範圍中，平均線膨脹係數在3×10-6~4.5×10-6的範圍內。
  3. 依申請專利範圍第2項所述的半導體接合保護用玻璃複合物，其特徵在於：
    含有CaO、MgO、以及BaO中的全部，以作為所述鹼土金屬的氧化物。
  4. 依申請專利範圍第1至3項中任一項所述的半導體接合保護用玻璃複合物，其特徵在於：
    共計含有SiO2和B2O3 在55mol%以上。
  5. 依申請專利範圍第4項所述的半導體接合保護用玻璃複合物，其特徵在於：
    進一步含有從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
  6. 依申請專利範圍第5項所述的半導體接合保護用玻璃複合物，其特徵在於：
    含有所述鎳氧化物，以作為從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
  7. 一種半導體裝置的製造方法，其特徵在於，依次包括：
    第1工程，準備具有pn結露出的pn結露出部的半導體元件
    第2工程，形成覆蓋所述pn結露出部的玻璃層
    其中，所述第2工程中，是使用至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物形成所述玻璃層。
  8. 依申請專利範圍第7項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述第1工程包括準備具有與主面平行的pn結的半導體基體的準備工程、以及通過從所述半導體基體一側的表面形成深度超過所述pn結的溝道，在所述溝道的內部形成所述pn結露出部的工程；
    所述第2工程包括形成覆蓋位於所述溝道內部的所述pn結露出部的所述玻璃層的工程。
  9. 依申請專利範圍第8項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述第2工程包括形成直接覆蓋位於所述溝道內部的所述pn結露出部的所述玻璃層的工程。
  10. 依申請專利範圍第8項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述第2工程包括在所述溝道內部的所述pn結露出部上形成絕緣膜的工程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
  11. 依申請專利範圍第7項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述第1工程包括在半導體基體表面形成所述pn結露出部的工程，
    所述第2工程包括形成覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
  12. 依申請專利範圍第11項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述第2工程包括形成直接覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
  13. 依申請專利範圍第11項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述第2工程包括在所述溝道內部的所述pn結露出部上形成絕緣膜的工程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
  14. 依申請專利範圍第7至13項中任一項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物，在50℃~550℃的溫度範圍中，平均線膨脹係數在3×10-6~4.5×10-6的範圍內。
  15. 依申請專利範圍第14項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物，含有CaO、MgO、以及BaO中的全部，以作為所述鹼土金屬的氧化物。
  16. 依申請專利範圍第15項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物， 共計含有SiO2、B2O3在55mol%以上。
  17. 依申請專利範圍第16項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物，進一步含有從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
  18. 依申請專利範圍第17項所述的半導體裝置的製造方法，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物，含有所述鎳氧化物，作為從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種所述金屬氧化物。
  19. 一種半導體接合保護用玻璃複合物，其特徵在於，具有：
    具有pn結露出的pn結露出部的半導體元件；以及
    形成覆蓋所述pn結露出部的玻璃層，
    其中，所述玻璃層是使用至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少兩種鹼土金屬的氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物形成。
  20. 依申請專利範圍第19項所述的半導體裝置，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物，在50℃~550℃的溫度範圍中，平均線膨脹係數在3×10-6~4.5×10-6的範圍內。
  21. 依申請專利範圍第20項所述的半導體裝置，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物，作為所述鹼土金屬的氧化物，含有CaO、MgO、以及BaO中的所有元素。
  22. 依申請專利範圍第19至21項中任一項所述的半導體裝置，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物，共計含有SiO2和B2O3在55mol%以上。
  23. 依申請專利範圍第22項所述的半導體裝置，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物，進一步含有從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
  24. 依申請專利範圍第23項所述的半導體裝置，其特徵在於：
    其中，所述半導體接合保護用玻璃複合物，含有所述鎳氧化物，作為從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物。
TW102103596A 2012-01-31 2013-01-30 Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device TWI468360B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/052108 WO2013114562A1 (ja) 2012-01-31 2012-01-31 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201331147A TW201331147A (zh) 2013-08-01
TWI468360B true TWI468360B (zh) 2015-01-11

Family

ID=48481394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103596A TWI468360B (zh) 2012-01-31 2013-01-30 Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device

Country Status (6)

Country Link
US (1) US9099483B2 (zh)
EP (1) EP2811511B1 (zh)
JP (1) JP5184717B1 (zh)
CN (1) CN103403846B (zh)
TW (1) TWI468360B (zh)
WO (1) WO2013114562A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102781861B (zh) 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
EP2849213B1 (en) * 2012-05-08 2017-04-19 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
WO2016067477A1 (ja) * 2014-10-31 2016-05-06 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
JP6830524B2 (ja) 2016-08-03 2021-02-17 フエロ コーポレーション 半導体装置用パッシベーションガラス
JP7185181B2 (ja) * 2018-10-04 2022-12-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110053753A1 (en) * 2007-08-22 2011-03-03 Nihon Yamamura Glass Co., Ltd. Glass composition for sealing

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645055A (en) * 1979-09-21 1981-04-24 Toshiba Corp Semiconductor device
JPS56104443A (en) * 1980-01-23 1981-08-20 Hitachi Ltd Manufacture of semiconductor device
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPS58125638A (ja) * 1982-01-21 1983-07-26 Toshiba Corp 半導体被覆用ガラス組成物
JPS59194441A (ja) * 1983-04-20 1984-11-05 Toshiba Corp プレ−ナ型半導体装置
US4714687A (en) * 1986-10-27 1987-12-22 Corning Glass Works Glass-ceramics suitable for dielectric substrates
JPH02163938A (ja) 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
DE4124515A1 (de) 1991-07-24 1993-01-28 Vdo Schindling Verfahren zum ueberwachen und verstellanordnung fuer die betaetigung eines verstellorgans einer steuerung einer verbrennungskraftmaschine
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US6171987B1 (en) * 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
JP2002012445A (ja) 2000-01-18 2002-01-15 Central Glass Co Ltd 低融点ガラス
JP3943341B2 (ja) * 2001-02-23 2007-07-11 日本電気硝子株式会社 ガラスセラミックス組成物
US7740899B2 (en) 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP4022113B2 (ja) * 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN100368340C (zh) * 2003-04-21 2008-02-13 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法
JP2006221942A (ja) 2005-02-10 2006-08-24 Nippon Electric Glass Co Ltd プラズマディスプレイパネル基板作製用ガラスセット
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
WO2009017173A1 (ja) * 2007-08-01 2009-02-05 Asahi Glass Company, Limited 無鉛ガラス
JP2009203154A (ja) 2008-01-31 2009-09-10 Ohara Inc ガラス
JP4772071B2 (ja) * 2008-03-07 2011-09-14 三菱電機株式会社 グリーンシート用セラミック粉末及び低温焼成多層セラミック基板
US20120081857A1 (en) 2009-06-25 2012-04-05 Mitsubishi Electric Corporation Terminal box for solar cell module
JP5526656B2 (ja) 2009-08-25 2014-06-18 株式会社Ｉｈｉ 防護装置及び燃焼試験設備
JP2011060857A (ja) * 2009-09-07 2011-03-24 Hitachi Maxell Ltd 集光型光発電モジュール及び集光型光発電モジュールの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110053753A1 (en) * 2007-08-22 2011-03-03 Nihon Yamamura Glass Co., Ltd. Glass composition for sealing

Also Published As

Publication number Publication date
CN103403846B (zh) 2016-07-06
EP2811511B1 (en) 2018-12-26
CN103403846A (zh) 2013-11-20
WO2013114562A1 (ja) 2013-08-08
JP5184717B1 (ja) 2013-04-17
JPWO2013114562A1 (ja) 2015-05-11
US9099483B2 (en) 2015-08-04
TW201331147A (zh) 2013-08-01
EP2811511A1 (en) 2014-12-10
EP2811511A4 (en) 2015-11-18
US20140339685A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
TWI466288B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
JP5827398B2 (ja) 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
TWI553738B (zh) half A manufacturing method of a conductor device, and a semiconductor device
JP4927237B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
TWI468360B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5833112B2 (ja) ガラス組成物の製造方法
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2012160632A1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置