CN103403846A - 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置 - Google Patents

半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN103403846A
CN103403846A CN2012800022334A CN201280002233A CN103403846A CN 103403846 A CN103403846 A CN 103403846A CN 2012800022334 A CN2012800022334 A CN 2012800022334A CN 201280002233 A CN201280002233 A CN 201280002233A CN 103403846 A CN103403846 A CN 103403846A
Authority
CN
China
Prior art keywords
semiconductor
oxide
engineering
glass composite
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800022334A
Other languages
English (en)
Other versions
CN103403846B (zh
Inventor
六鎗広野
伊东浩二
小笠原淳
伊藤一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN103403846A publication Critical patent/CN103403846A/zh
Application granted granted Critical
Publication of CN103403846B publication Critical patent/CN103403846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Glass Compositions (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体接合保护用玻璃复合物，其特征在于，至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属的氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K。本发明的半导体接合保护用玻璃复合物，使用不含铅的玻璃材料，可以制造出与以往使用以硅酸铅为主要成分的玻璃材料同样的高耐压半导体装置。另外，因为至少含有CaO、MgO、以及BaO中至少两种碱土金属的氧化物，因此具有在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数的值，可以制造可信度高的半导体装置。

Description

半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
技术领域
本发明涉及一种半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置。 
背景技术
我们已知在制造台面型半导体装置的过程中，形成覆盖pn结露出部的钝化用玻璃层的制造方法（例如，参照专利文献1）。 
图8及图9是表示上述以往的半导体装置的制造方法的说明图。图8（a）～图8（d）及图9（a）～图9（d）为各工程图。 
如图8及图9所示，以往的半导体装置的制造方法，依次包含“半导体基体形成工程”、“沟道形成工程”、“玻璃层形成工程”、“光致抗蚀剂形成工程”、“氧化膜去除工程”、“粗面化区域形成工程”、“电极形成工程”及“半导体基体切断工程”。下面就按照工程顺序，对以往的半导体装置的制造方法进行说明。 
（a）半导体基体形成工程 
首先，从n-型半导体基板910的一侧的表面扩散p型杂质，形成p+型扩散层912；从另一侧的表面扩散n型杂质，形成n+型扩散层914，从而形成具有与主面平行的pn结的半导体基体。随后，通过热氧化在p+型扩散层912及n+型扩散层914的表面形成氧化膜916、918（参照图8（a））。 
（b）沟道形成工程 
随后，通过光刻法在氧化膜916的预定部位形成一定的开口部。 在氧化膜蚀刻后，继续进行半导体基体的蚀刻，从半导体基体的一侧的表面形成深度超过pn结的沟道920（参照图8（b））。 
（c）玻璃层形成工程 
随后，在沟道920的表面，通过电泳法在沟道920的内面及其附近的半导体基体表面上，形成由半导体接合保护用玻璃复合物构成的层，同时，通过对该由半导体接合保护用玻璃复合物构成的层进行烧制，形成钝化用的玻璃层924（参照图8（c））。 
（d）光致抗蚀剂形成工程 
随后，形成光致抗蚀剂926，覆盖玻璃层912的表面（参照图8（d））。（e）氧化膜去除工程 
随后，将光致抗蚀剂926作为掩膜进行氧化膜916的蚀刻，将在形成镀镍电极膜的部位930的氧化膜916除去（参照图9（a））。 
（f）粗面化区域形成工程 
随后，对形成镀镍电极膜的部位930的半导体基体表面进行粗面化处理，形成提高镀镍电极与半导体基体的紧贴性的粗面化区域932（参照图9（b））。 
（g）电极形成工程 
随后，对半导体基体进行镀镍，在粗面化区域932上形成正极电极934，同时，在半导体基体的另一侧表面上形成负极电极936（参照图9（c））。 
（h）半导体基体切断工程 
随后，通过切割（dicing）等在玻璃层924的中央部将半导体基体切断，将半导体基体切片化，制作成台面型半导体装置（pn二极管）（参照图9（d））。 
如以上说明所述，以往的半导体装置的制造方法，包括从形成与主面平行的pn结的半导体基体的一侧表面形成超过pn结的沟道920的工程（参照图8（a）及图8（b）），以及，在该沟道920的内部形成覆盖pn结露出部的钝化用玻璃层924的工程（参照图8（c））。因此，根据以往的半导体装置的制造方法，在沟道920的内部形成钝化用玻璃层924后，通过将半导体基体切断，即可以制造高耐压的台面型半导体装置。 
先行技术文献 
专利文献 
专利文献1日本特许公开2004-87955号公报 
发明内容
发明要解决的课题 
但是，作为钝化用玻璃层使用的玻璃材料，必须满足下述条件：（a）能够以合适的温度（例如900℃以下）进行烧制，（b）能够承受在工程中使用的药品，（c）（为防止在工程中晶片的弯曲）具有接近硅的线膨胀系数的线膨胀系数（特别是在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数），以及，（d）具有优良的绝缘性。因而，以往广泛使用的是以硅酸铅为主要成分的玻璃材料。 
然而，以硅酸铅为主要成分的玻璃材料中含有对环境负担较大的铅，因而在不远的将来，以硅酸铅为主要成分的玻璃材料将被禁止使用。 
因此，鉴于上述情况，本发明的目的在于，提供一种半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置。使用不含铅的玻璃材料，与以往使用以硅酸铅为主要成分的玻璃材料时同样， 可以制造高耐压的半导体装置的。 
解决课题的手段 
[1]本发明的半导体接合保护用玻璃复合物，其特征在于：至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属的氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K。 
[2]在本发明的半导体接合保护用玻璃复合物中，在50℃～550℃的温度范围中，平均线膨胀系数最好在3×10-6～4.5×10-6的范围内。 
[3]在本发明的半导体接合保护用玻璃复合物中，作为所述碱土金属的氧化物，含有CaO、MgO、以及BaO中的所有元素。 
[4]在本发明的半导体接合保护用玻璃复合物中，共计含有SiO2和B2O3在55mol％以上。 
[5]在本发明的半导体接合保护用玻璃复合物中，进一步含有从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。 
[6]在本发明的半导体接合保护用玻璃复合物中，含有所述镍氧化物，以作为从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。 
[7]本发明的半导体装置的制造方法，其特征在于，依次包括准备具有pn结露出的pn结露出部的半导体元件的第1工程、形成覆盖所述pn结露出部的玻璃层的第2工程，在所述第2工程中，是使用至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属的氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K的半导体接合保护用玻璃复合物形成所述玻璃层。 
[8]在本发明的半导体装置的制造方法中，所述第1工程包括准备具有与主面平行的pn结的半导体基体的准备工程、以及通过从所述半导体 基体一侧的表面形成深度超过所述pn结的沟道，在所述沟道的内部形成所述pn结露出部的工程；所述第2工程包括形成覆盖位于所述沟道内部的所述pn结露出部的所述玻璃层的工程。 
[9]在本发明的半导体装置的制造方法中，所述第2工程包括形成直接覆盖所述沟道内部的所述pn结露出部的所述玻璃层的工程。 
[10]在本发明的半导体装置的制造方法中，所述第2工程包括在所述沟道内部的所述pn结露出部上形成绝缘膜的工程，以及，形成介于所述绝缘膜覆盖所述pn结露出部的所述玻璃层的工程。 
[11]在本发明的半导体装置的制造方法中，所述第1工程包括在半导体基体表面形成所述pn结露出部的工程，所述第2工程包括形成覆盖位于所述半导体基体表面的所述pn结露出部的所述玻璃层的工程。 
[12]在本发明的半导体装置的制造方法中，所述第2工程包括形成直接覆盖位于所述半导体基体表面的所述pn结露出部的所述玻璃层的工程。 
[13]在本发明的半导体装置的制造方法中，所述第2工程包括在所述半导体基体表面的所述pn结露出部上形成绝缘膜的工程，以及，形成介于所述绝缘膜覆盖所述pn结露出部的所述玻璃层的工程。 
[14]在本发明的半导体装置的制造方法中，所述半导体接合保护用玻璃复合物，在50℃～550℃的温度范围，平均线膨胀系数最好在3×10-6～4.5×10-6的范围内。 
[15]在本发明的半导体装置的制造方法中，所述半导体接合保护用玻璃复合物，作为所述碱土金属的氧化物，含有CaO、MgO、以及BaO中的所有元素。 
[16]在本发明的半导体装置的制造方法中，所述半导体接合保护用玻 璃复合物，共计含有SiO2和B2O3在55mol％以上。 
[17]在本发明的半导体装置的制造方法中，所述半导体接合保护用玻璃复合物，进一步含有从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。 
[18]在本发明的半导体装置的制造方法中，所述半导体接合保护用玻璃复合物，最好含有镍氧化物，以作为所述从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。 
[19]本发明的半导体装置，其特征在于：包括具有pn结露出的pn结露出部的半导体元件，以及被形成为覆盖所述pn结露出部的玻璃层，所述玻璃层是使用至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属的氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K的半导体接合保护用玻璃复合物形成。 
[20]在本发明的半导体装置中，所述半导体接合保护用玻璃复合物，在50℃～550℃的温度范围中，平均线膨胀系数最好在3×10-6～4.5×10-6的范围内。 
[21]在本发明的半导体装置中，所述半导体接合保护用玻璃复合物，作为所述碱土金属的氧化物，最好含有CaO、MgO、以及BaO中的全部。 
[22]在本发明的半导体装置中，所述半导体接合保护用玻璃复合物，共计含有SiO2和B2O3在55mol％以上。 
[23]在本发明的半导体装置中，所述半导体接合保护用玻璃复合物，进一步含有从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。 
[24]在本发明的半导体装置中，半导体接合保护用玻璃复合物，含有 所述镍氧化物，以作为从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。 
发明效果 
根据本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置，从后述的实施方式可知，使用不含铅的玻璃材料，能够制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压半导体装置。 
另外，根据本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置，由于含有CaO、MgO、以及BaO中至少两种碱土金属的氧化物，因此，从后述的实施方式可知，具有在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数的值，可以制造可靠性高的半导体装置。 
另外，在本发明的半导体接合保护用玻璃复合物中，实质上不含有Pb、P、As、Sb、Li、Na、K是指，不将Pb、P、As、Sb、Li、Na、K作为成分含有，但不排除在构成玻璃的各成分的原料中作为杂质混入上述物质的玻璃复合物。在本发明的半导体装置的制造方法及半导体装置中也同样。 
在这里，实质上不含有Pb是因为，本发明的目的在于使用不含铅的玻璃材料，可以制造与以往的使用以硅酸铅为主要成分的玻璃材料时同样的高耐压半导体装置。 
另外，实质上不含有P、As、Sb是因为，当含有这些成分时虽然对于烧制温度方面有利，但在烧制中可能由于这些成分向半导体基体扩散，而导致绝缘性下降。 
另外，实质上不含有Li、Na、K是因为，当含有这些成分时虽然对 于平均线膨胀系数及烧制温度方面有利，但可能导致绝缘性下降。 
基于本发明的发明人的研究可知，即使实质上不含有这些成分（即Pb、P、As、Sb、Li、Na、K）时，至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属的氧化物的玻璃复合物，也可以作为半导体接合保护用玻璃复合物使用。即，本发明的半导体接合保护用玻璃复合物，从后述的实施方式可知，使用不含铅的玻璃材料，可以制造以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压半导体装置。 
附图说明
图1是表示实施方式6的半导体装置的制造方法的说明图； 
图2是表示实施方式6的半导体装置的制造方法的说明图； 
图3是表示实施方式7的半导体装置的制造方法的说明图； 
图4是表示实施方式7的半导体装置的制造方法的说明图； 
图5是表示实施例的结果的图表； 
图6是表示在预备评价中玻璃层124的内部产生的气泡b的说明图； 
图7是表示在实际评价中玻璃层的内部产生的气泡b的说明图； 
图8是表示以往的半导体装置的制造方法的说明图； 
图9是表示以往的半导体装置的制造方法的说明图。 
具体实施方式
下面基于附图所示的实施方式，对本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置进行说明。 
实施方式一 
实施方式一是关于半导体接合保护用玻璃复合物的实施方式。 
实施方式一的半导体接合保护用玻璃复合物，至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属的氧化物以及镍氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K。 
具体是，SiO2的含量在41.1mol％～61.1mol％的范围内，B2O3的含量在5.8mol％～15.8mol％的范围内，Al2O3的含量在7.4mol％～17.4mol％的范围内，ZnO的含量在3.0mol％～24.8mol％的范围内，碱土金属的氧化物的含量在5.5mol％～15.5mol％的范围内，镍氧化物的含量在0.01mol％～3.0mol％的范围内。并且，碱土金属的氧化物中，CaO的含量在2.8mol％～7.8mol％的范围内，MgO的含量在1.1mol％～3.1mol％的范围内，BaO的含量在1.7mol％～4.7mol％的范围内。 
实施方式一的半导体接合保护用玻璃复合物，从后述的实施方式可知，使用不含铅的玻璃材料，可以制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。 
另外，实施方式一的半导体接合保护用玻璃复合物，由于含有CaO、MgO、以及BaO中的所有碱土金属的氧化物，因此，从后述的实施方式可知，具有在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数的值，可以制造可靠性高的半导体装置。 
另外，实施方式一的半导体接合保护用玻璃复合物，由于含有CaO、MgO、以及BaO中的所有碱土金属的氧化物，因此，从后述的实施方式可知，可以抑制在半导体接合保护用玻璃复合物的制造过程中发生失透现象。 
另外，根据本发明的半导体接合保护用玻璃复合物，由于半导体接合保护用玻璃复合物中含有镍氧化物，因此，从后述的实施方式可知，在对通过电泳法形成的半导体接合保护用玻璃复合物构成的层进 行烧制的过程中，可以抑制从与半导体基体（硅）的边界面产生的气泡的产生，从而可以抑制半导体装置的反方向耐压特性劣化这一情况的发生。 
另外，根据本发明的半导体接合保护用玻璃复合物、共计含有SiO2和B2O3在55mol％以上时，耐药品性提高。 
在这里，SiO2的含量在41.1mol％～61.1mol％的范围内是因为，当SiO2的含量不足41.1mol％时，可能导致其耐药品性下降、绝缘性下降等；当SiO2的含量超过61.1mol％时，可能出现烧制温度较高的倾向。 
另外，B2O3的含量在5.8mol％～15.8mol％的范围内是因为，当B2O3的含量不足5.8mol％时，可能出现烧制温度较高的倾向；当B2O3的含量超过15.8mol％时，在烧制玻璃层的工程中硼在半导体基体扩散，而导致绝缘性下降。 
另外，Al2O3的含量在7.4mol％～17.4mol％的范围内是因为，当Al2O3的含量不足7.4mol％时，可能导致其耐药品性下降、绝缘性下降等；当Al2O3的含量超过17.4mol％时，可能出现烧制温度较高的倾向。 
另外，ZnO的含量在3.0mol％～24.8mol％的范围内是因为，当ZnO的含量不足3.0mol％时，可能出现烧制温度较高的倾向；当ZnO的含量超过24.8mol％时，可能导致其耐药品性下降、绝缘性下降等。 
另外，碱土金属的氧化物的含量在5.5mol％～15.5mol％的范围内是因为，当碱土金属的氧化物的含量不足5.5mol％时，可能出现烧制温度较高的倾向；当碱土金属的氧化物的含量超过15.5mol％时，可能导致其耐药品性下降、绝缘性下降等。 
另外，在碱土金属的氧化物中，CaO的含量在2.8mol％～7.8mol％的范围内是因为，当CaO的含量不足2.8mol％时，可能出现烧制温度 较高的倾向；当CaO的含量超过7.8mol％时，可能导致其耐药品性下降、绝缘性下降等。 
另外，MgO的含量在1.1mol％～3.1mol％的范围内是因为，当MgO的含量不足1.1mol％时，可能导致其耐药品性下降、绝缘性下降等；当MgO的含量超过3.1mol％时，可能出现烧制温度较高的倾向。 
另外，BaO的含量在1.7mol％～4.7mol％的范围内是因为，当BaO的含量不足1.7mol％时，可能出现烧制温度较高的倾向；当BaO的含量超过4.7mol％时，可能导致其耐药品性下降、绝缘性下降等。 
另外，镍氧化物的含量在0.01mol％～3.0mol％的范围内是因为，当镍氧化物的含量不足0.01mol％时，在烧制通过电泳法形成的半导体接合保护用玻璃复合物构成的层的过程中，难以抑制从与半导体基体（硅）的边界面产生的气泡的产生；当镍氧化物的含量超过3mol％时，则难以制造均质的玻璃。 
实施方式一的半导体接合保护用玻璃复合物，可以通过如下方式制造。即，按上述的构成比（摩尔比）将原料（SiO2、H3BO3、Al（OH） 3、ZnO、CaCO3、Mg（OH）2、BaO及NiO调合，通过混合机充分搅拌后，将所述混合的原料放入在电炉中上升至预定温度（例如1550℃）的白金坩锅中，经预定时间熔融。随后，使熔液从水冷辊流出，获得薄片状的玻璃片。随后，使用球磨机等将该玻璃片粉碎至规定的平均粒径，获得粉末状的玻璃复合物。 
实施方式二 
实施方式二是关于半导体接合保护用玻璃复合物的实施形态。 
实施方式二的半导体接合保护用玻璃复合物，至少含有SiO2、B2O3、Al2O3、ZnO、CaO，至少两种碱土金属的氧化物（CaO和MgO），以及镍 氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K。 
具体是，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、碱土金属的氧化物的含量以及镍氧化物的含量与实施方式一的半导体接合保护用玻璃复合物相同。并且，碱土金属的氧化物中，CaO的含量在3.8mol％～10.9mol％的范围内，MgO的含量在1.7mol％～4.7mol％的范围内。 
实施方式二的半导体接合保护用玻璃复合物，与实施方式一的半导体接合保护用玻璃复合物同样，使用不含铅的玻璃材料，可以制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。 
另外，实施方式二的半导体接合保护用玻璃复合物，由于至少含有两种碱土金属的氧化物（CaO和MgO），因此与实施方式一的半导体接合保护用玻璃复合物同样，具有在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数的值，可以制造可靠性高的半导体装置。 
另外，实施方式二的半导体接合保护用玻璃复合物，由于至少含有两种碱土金属的氧化物（CaO和MgO），因此与实施方式一的半导体接合保护用玻璃复合物同样，在制造半导体接合保护用玻璃复合物的过程中可以抑制失透现象的发生。 
另外，根据实施方式二的半导体接合保护用玻璃复合物，由于半导体接合保护用玻璃复合物含有镍氧化物，因此与实施方式一的半导体接合保护用玻璃复合物同样，在烧制通过电泳法形成的半导体接合保护用玻璃复合物构成的层的过程中，抑制从与半导体基体（硅）的边界面产生的气泡的产生，从而可以抑制半导体装置的反方向耐压物性劣化这一的发生。 
并且，将SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、碱土金属的氧化物的含量及镍氧化物的含量设定在上述范围，是根据与实施方式一的半导体接合保护用玻璃复合物的情况相同的理由。 
另外，碱土金属的氧化物中，CaO的含量在3.8mol％～10.9mol％的范围内是因为，当CaO的含量不足3.8mol％时，可能出现烧制温度较高的倾向；当CaO的含量超过10.9mol％时，可能导致其耐药品性下降、绝缘性下降等。 
另外，MgO的含量在1.7mol％～4.7mol％的范围内是因为，当MgO的含量不足1.7mol％时，可能导致其耐药品性下降、绝缘性下降；当MgO的含量超过4.7mol％时、可能出现烧制温度较高的倾向。 
实施方式二的半导体接合保护用玻璃复合物，可以通过如下方式制造。即，按上述的构成比（摩尔比）将原料（SiO2、H3BO3、Al（OH） 3、ZnO、CaCO3、Mg（OH）2、及NiO调合，通过混合机充分搅拌后，将所述混合的原料放入在电炉中上升到预定温度（例如1550℃）的白金坩锅中，经预定时间熔融。随后，使熔液从水冷辊流出，获得薄片状的玻璃片。随后，使用球磨机等将该玻璃片粉碎至规定的平均粒径，获得粉末状的玻璃复合物。 
实施方式三 
实施方式三是关于半导体接合保护用玻璃复合物的实施形态。 
实施方式三的半导体接合保护用玻璃复合物，含有至少SiO2、B2O3、Al2O3、ZnO，至少两种碱土金属的氧化物（CaO和BaO），以及镍氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K。 
SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、碱土金属的氧化物的含量以及镍氧化物的含量与实施方式一的半导体接合保护用 玻璃复合物相同。并且，碱土金属的氧化物中，CaO的含量在3.3mol％～9.3mol％的范围内，BaO的含量在2.2mol％～6.2mol％的范围内。 
实施方式三的半导体接合保护用玻璃复合物，从后述的实施方式可知，使用不含铅的玻璃材料，可以制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。 
另外，实施方式三的半导体接合保护用玻璃复合物，由于至少含有两种碱土金属的氧化物（CaO和BaO），因此，从后述的实施方式可知，具有在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数的值，因此可以制造可靠性高的半导体装置。 
另外，实施方式三的半导体接合保护用玻璃复合物，由于至少含有两种碱土金属的氧化物（CaO和BaO），因此，从后述的实施方式可知，在制造半导体接合保护用玻璃复合物的过程中可以抑制失透现象的发生。 
另外，根据实施方式三的半导体接合保护用玻璃复合物，由于半导体接合保护用玻璃复合物含有镍氧化物，因此，从后述的实施方式可知，在烧制通过电泳法形成的半导体接合保护用玻璃复合物构成的层的过程中，抑制从与半导体基体（硅）的边界面产生的气泡的产生，从而可以抑制半导体装置的反方向耐压物性劣化等情况的发生。 
并且，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、碱土金属的氧化物的含量及镍氧化物的含量设定在上述范围，是根据与实施方式一的半导体接合保护用玻璃复合物的情况相同的理由。 
另外，碱土金属的氧化物中，CaO的含量在3.3mol％～9.3mol％的范围内是因为，当CaO的含量不足3.3mol％时，可能出现烧制温度较高的倾向；当CaO的含量超过9.3mol％时，可能导致其耐药品性下降、 绝缘性下降等。 
BaO的含量在2.2mol％～6.2mol％的范围内是因为，当BaO的含量不足2.2mol％时，可能导致其耐药品性下降、绝缘性下降等；当BaO的含量超过6.2mol％时，可能出现烧制温度较高的倾向。 
实施方式三的半导体接合保护用玻璃复合物，可以通过如下方式制造。即，按上述的构成比（摩尔比）将原料（SiO2、H3BO3、Al（OH） 3、ZnO、CaCO3、BaO、及NiO调合，通过混合机充分搅拌后，将所述混合的原料放入在电炉中上升到预定温度（例如1550℃）的白金坩锅中，经预定时间熔融。随后，使熔液从水冷辊中流出，获得薄片状的玻璃片。随后，使用球磨机等将该玻璃片粉碎至规定的平均粒径，获得粉末状的玻璃复合物。 
实施方式四 
实施方式四是关于半导体接合保护用玻璃复合物的实施形态。 
实施方式四的半导体接合保护用玻璃复合物，至少含有SiO2、B2O3、Al2O3、ZnO，至少两种碱土金属的氧化物（MgO和BaO），以及镍氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K。 
具体是，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、碱土金属的氧化物的含量以及镍氧化物的含量与实施方式一的半导体接合保护用玻璃复合物相同。并且，碱土金属的氧化物中，MgO的含量在2.2mol％～6.2mol％的范围内，BaO的含量在3.3mol％～9.3mol％的范围内。 
实施方式四的半导体接合保护用玻璃复合物，与实施方式一的半导体接合保护用玻璃复合物同样，使用不含铅的玻璃材料，可以制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体 装置。 
实施方式四的半导体接合保护用玻璃复合物，由于至少含有两种碱土金属的氧化物（MgO和BaO），因此与实施方式一的半导体接合保护用玻璃复合物同样，具有在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数的值，可以制造可靠性高的半导体装置。 
另外，实施方式四的半导体接合保护用玻璃复合物，由于至少含有两种碱土金属的氧化物（MgO和BaO），因此与实施方式一的半导体接合保护用玻璃复合物同样，在制造半导体接合保护用玻璃复合物的过程中可以抑制失透现象的发生。 
另外，根据实施方式四的半导体接合保护用玻璃复合物，由于半导体接合保护用玻璃复合物含有镍氧化物，因此与实施方式一的半导体接合保护用玻璃复合物同样，在烧制通过电泳法形成的半导体接合保护用玻璃复合物构成的层的过程中，抑制从与半导体基体（硅）的边界面产生的气泡的现象，从而可以抑制半导体装置的反方向耐压物性劣化等情况的发生。 
并且，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、碱土金属的氧化物的含量及镍氧化物的含量设定在上述范围，是根据与实施方式一的半导体接合保护用玻璃复合物的情况相同的理由。 
另外，碱土金属的氧化物中，MgO的含量在2.2mol％～6.2mol％的范围内是因为，当MgO的含量不足2.2mol％时，可能导致其耐药品性下降、绝缘性下降等；当MgO的含量超过6.2mol％时，可能出现烧制温度较高的倾向。 
另外，BaO的含量在3.3mol％～9.3mol％的范围内是因为，当BaO的含量不足3.3mol％时，可能出现烧制温度较高的倾向；当BaO的含 量超过9.3mol％时，可能导致其耐药品性下降、绝缘性下降。 
实施方式四的半导体接合保护用玻璃复合物，可以通过如下方式制造。即，按上述的构成比（摩尔比）将原料（SiO2、H3BO3、Al（OH） 3、ZnO、Mg（OH）2、BaO、及NiO调合，通过混合机充分搅拌后，将所述混合的原料放入在电炉中上升到预定温度（例如1550℃）的白金坩锅中，经预定时间熔融。随后，使熔液从水冷辊流出，获得薄片状的玻璃片。随后，使用球磨机等将该玻璃片粉碎至规定的平均粒径，获得粉末状的玻璃复合物。 
实施方式五 
实施方式五是关于半导体接合保护用玻璃复合物的实施形态。 
实施方式五的半导体接合保护用玻璃复合物，基本含有与实施方式一的半导体接合保护用玻璃复合物相同的成分，但在不含有镍氧化物这一点上与实施方式一的半导体接合保护用玻璃复合物不同。即、至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中的所有碱土金属的氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K。 
具体是，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、碱土金属的氧化物的含量与实施方式一的半导体接合保护用玻璃复合物相同。 
实施方式五的半导体接合保护用玻璃复合物，与实施方式一的半导体接合保护用玻璃复合物同样，使用不含铅的玻璃材料，可以制造与以往使用以硅酸铅为主要成分的玻璃材料时同样的高耐压的半导体装置。 
实施方式五的半导体接合保护用玻璃复合物，由于含有CaO、MgO、及BaO中所有的碱土金属的氧化物，因此与实施方式一的半导体接合 保护用玻璃复合物同样，具有在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数的值，可以制造可靠性高的半导体装置。 
另外，实施方式五的半导体接合保护用玻璃复合物，由于含有CaO、MgO、及BaO中所有的碱土金属的氧化物，因此与实施方式一的半导体接合保护用玻璃复合物同样，在制造半导体接合保护用玻璃复合物的过程中可以抑制失透现象的发生。 
并且，SiO2的含量、B2O3的含量、Al2O3的含量、ZnO的含量、碱土金属的氧化物的含量设定在上述范围，是根据与实施方式一的半导体接合保护用玻璃复合物的情况相同的理由。 
另外，设定为不含有镍氧化物是由于：即使不含有镍氧化物，在烧制通过电泳法形成的半导体接合保护用玻璃复合物构成的层的过程中，也可以防止从与半导体基体（硅）的边界面产生的气泡的产生。 
实施方式五的半导体接合保护用玻璃复合物，可以通过如下方式制造。即，按上述的构成比（摩尔比）将原料（SiO2、H3BO3、Al（OH） 3、ZnO、CaCO3、Mg（OH）2、及BaO调合，通过混合机充分搅拌后，将所述混合的原料放入在电炉中上升到预定温度（例如1550℃）的白金坩锅中，经预定时间熔融。随后，使熔液从水冷辊流出，获得薄片状的玻璃片。随后，使用球磨机等将该玻璃片粉碎至规定的平均粒径，获得粉末状的玻璃复合物。 
实施方式六 
实施方式六是关于半导体装置的制造方法的实施方式。 
实施方式六的半导体装置的制造方法，依次包括准备具有pn结露出的pn结露出部的半导体元件的第1工程、形成覆盖pn结露出部的玻璃层的第2工程。另外，在所述第2工程中，是使用至少含有SiO2、B2O3、 Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属的氧化物的玻璃复合物，以及镍氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K的半导体接合保护用玻璃复合物（实施方式一的半导体接合保护用玻璃复合物）形成玻璃层。所述第1工程，包括准备具有在主面上平行的pn结的半导体基体的工程、以及，从半导体基体的一侧表面形成深度超过pn结的沟道，并在沟道的内部形成pn结露出部的工程；所述第2工程，包括在沟道内部形成直接覆盖pn结露出部的玻璃层的工程。 
图1及图2是表示实施方式六的半导体装置的制造方法的说明图。图1（a）～图1（d）及图2（a）～图2（d）为各工程图。 
如图1及图2所示，实施方式六的半导体装置的制造方法，依次实施“半导体基体形成工程”、“沟道形成工程”、“玻璃层形成工程”、“光致抗蚀剂形成工程”、“氧化膜去除工程”、“粗面化区域形成工程”、“电极形成工程”及“半导体基体切断工程”。下面按照工程顺序对实施方式六的半导体装置的制造方法进行说明。 
（a）半导体基体形成工程 
首先，从n-型半导体基板（n-型硅基板）110的一侧表面扩散p型杂质，形成p+型扩散层112，从另一侧的表面扩散n型杂质，形成n+型扩散层114，从而形成与主面平行的pn结的半导体基体。随后，通过热氧化在p+型扩散层112及n+型扩散层114的表面形成氧化膜116，118（参照图1（a））。 
（b）沟道形成工程 
随后，通过蚀刻法，在氧化膜116的预定部位形成一定的开口部。在氧化膜蚀刻后，继续进行半导体基体的蚀刻，从半导体基体的一侧的表面形成深度超过pn结的沟道120（参照图1（b））。 
（c）玻璃层形成工程 
随后，在沟道120的表面，通过电泳法在沟道120的内面及其近旁的半导体基体表面上形成实施方式一的半导体接合保护用玻璃复合物构成的层，同时，通过烧制由该半导体接合保护用玻璃复合物构成的层，形成钝化用的玻璃层124（参照图1（c））。随后，位于沟道120内部的pn结露出部变为被玻璃层124直接覆盖的状态。 
（d）光致抗蚀剂形成工程 
随后，形成覆盖玻璃层112的表面的光致抗蚀剂126（参照图1（d））。 
（e）氧化膜去除工程 
随后，将光致抗蚀剂126作为掩膜进行氧化膜116的蚀刻，去除位于形成镀镍电极膜的部位130的氧化膜116（参照图2（a））。 
（f）粗面化区域形成工程 
随后，对位于形成镀镍电极膜的部位130的半导体基体表面进行粗面化处理，形成用于提高镀镍电极与半导体基体的紧贴性的粗面化区域132（参照图2（b））。 
（g）电极形成工程 
随后，对半导体基体进行镀镍，在粗面化区域132上形成正极电极134，同时，在半导体基体的另一侧表面上形成负极电极136（参照图2（c））。 
（h）半导体基体切断工程 
随后，通过切割等在玻璃层124的中央部将半导体基体切断，将半导体基体切片化，完成台面型半导体装置（pn二极管）的制作（参照图2（d））。 
如上所述，即可制造高耐压的台面型半导体装置（实施方式六的半导体装置）。 
实施方式七 
实施方式七是关于半导体装置的制造方法的实施方式。 
实施方式七的半导体装置的制造方法，与实施方式六的半导体装置的制造方法同样，依次包括准备具有pn结露出的pn结露出部的半导体元件的第1工程、形成覆盖pn结露出部的玻璃层的第2工程。另外，在所述第2工程中，是使用至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中的所有碱土金属的氧化物，以及镍氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K的半导体接合保护用玻璃复合物（实施方式一的半导体接合保护用玻璃复合物）形成玻璃层。但与实施方式六的半导体装置的制造方法不同的是，所述第1工程，包括在半导体基体的表面上形成pn结露出部的工程；所述第2工程，包括形成直接覆盖半导体基体表面上的pn结露出部的玻璃层的工程。 
图3及图4是表示实施方式七的半导体装置的制造方法的说明图。图3（a）～图3（c）及图4（a）～图4（c）为各工程图。 
如图3及图4所示，实施方式七的半导体装置的制造方法，依次实施“半导体基体准备工程”、“p+型扩散层形成工程”、“n+型扩散层形成工程”、“玻璃层形成工程”、“玻璃层蚀刻工程”及“电极形成工程”。下面按照工程顺序，对实施方式七的半导体装置的制造方法进行说明。 
（a）半导体基体准备工程 
首先，准备在n+型硅基板210上积层有n-型外延层212的半导体基体（参照图3（a））。 
（b）p+型扩散层形成工程 
随后，在形成掩膜M1后，介于该掩膜M1，在n-型外延层212表面的预定区域，通过离子注入法导入p型杂质（例如硼离子）。随后，通过热扩散，形成p+型扩散层214（参照图3（b））。 
（c）n+型扩散层形成工程 
随后，在去除掩膜M1的同时形成掩膜M2后，介于该掩膜M2，在n-型外延层212表面的预定区域，通过离子注入法导入n型杂质（例如砷离子）。随后，通过热扩散，形成n+型扩散层216（参照图3（c））。（d）玻璃层形成工程 
随后，在去除掩膜M2后，在n-型外延层212的表面上，通过镀膜法形成由实施方式一的半导体接合保护用玻璃复合物构成的层，随后，通过对该由半导体接合保护用玻璃复合物构成的层进行烧制，形成钝化用的玻璃层215（参照图4（a））。 
（e）玻璃层蚀刻工程 
随后，在玻璃层215的表面上形成掩膜M3后，进行玻璃层的蚀刻（参照图4（b））。这样，就可以在n-型外延层212表面的预定区域上形成玻璃层217。 
（f）电极形成工程 
随后，在去除掩膜M3后，在被半导体基体表面的玻璃层217包围的区域形成正极电极218，同时，在半导体基体的背面形成负极电极220（参照图4（c））。 
如上所述，即可制造高耐压的平面型半导体装置（实施方式七的半导体装置）。 
［实施例］ 
1.样品的调制 
图5是表示实施例结果的图表。按实施例1～3及对比方式1～6所示的构成比（参照图5）调合原料，用混合机充分搅拌后，将该混合的原料放入在电炉中上升至预定温度（1350℃～1550℃）的白金坩锅中，熔融2小时。随后，使熔液从水冷辊流出，获得薄片状的玻璃片。将该玻璃片通过球磨机粉碎至平均料径为5μm的粉末，获得粉末状的玻璃复合物。 
另外，在实施例中使用的原料为SiO2、H3BO3、Al(OH)3、ZnO、CaCO3、Mg(OH)2、BaO、NiO及PbO。 
2.对通过上述方法获得的各玻璃复合物进行以下评价项目的评价。 
（1）评价项目1（环境负荷） 
本发明的目的是“使用不含铅的玻璃材料可以制造与以往使用‘以硅酸铅为主要成分的玻璃材料’时同样的高耐压的半导体装置”，因而当不含有铅成分时则评价为“○”，当含有铅成分时则评价为“×”。 
（2）评价项目2（烧制温度） 
如果烧制温度过高，则在制造中会给半导体装置带来较大影响，因而当烧制温度在900℃以下时评价为“○”，烧制温度超过900℃时评价为“×”。 
（3）评价项目3（耐药品性） 
玻璃复合物对王水及电镀液均表现为难溶性时评价为“○”，对王水及电镀液中的至少一种表现为溶解性时评价为“×”。 
（4）评价项目4（平均线膨胀系数） 
用上述“1.样品的调整”栏中得到的溶液制作薄片状的玻璃板，使用该薄片状的玻璃板，测定在50℃～550℃下的玻璃复合物的平均线膨 胀系数。其结果是，在50℃～550℃下玻璃复合物的平均线膨胀系数与硅的平均线膨胀系数(3.73×10-6)的差在“0.7×10-6”以下时评价为“○”，该差超过“0.7×10-6”时评价为“×”。并且，图5的评价项目4的栏中，括号内的数字表示在50℃～550℃下的玻璃复合物的平均线膨胀系数×10-6。 
（5）评价项目5（绝缘性） 
通过与实施方式六的半导体装置的制造方法相同的方法制作半导体装置（pn二极管），测定制作的半导体装置的反方向特性。其结果是，半导体装置的反方向特性在正常范围时评价为“○”，半导体装置的反方向物性不在正常范围时评价为“×”。 
（6）评价项目6（有无失透） 
用上述“1.样品的调整”栏中得到的溶液制作薄片状的玻璃板，将该薄片状的玻璃板加热到软化点后，冷却到室温时，没有由于结晶化而发生失透现象时评价为“○”，由于结晶化而发生失透现象时评价为“×”。 
（7）评价项目7（有无气泡产生） 
通过与实施方式六的半导体装置的制造方法相同的方法制作半导体装置（pn二极管），观察玻璃层124的内部（特别是与硅基板的边界面附近）是否产生了气泡（预备评价）。另外，在10mm角的硅基板上涂敷实施方式1～3及对比方式1～6的半导体接合保护用玻璃复合物，形成由半导体接合保护用玻璃复合物构成的层，同时通过对该半导体接合保护用玻璃复合物构成的层进行烧制形成玻璃层，观察玻璃层内部（特别是与硅基板的边界面附近）是否产生了气泡（实际评价） 
图6是表示在预备评价中玻璃层124内部产生的气泡b的说明图。 图6（a）是表示未产生气泡b时的半导体装置的断面图，图6（b）是表示产生气泡b时的半导体装置的断面图。图7是表示在实际评价中玻璃层内部产生的气泡b的说明图。图7（a）是表示未产生气泡b时n-型硅基板与玻璃层的边界面的放大示意图，图7（b）是表示产生了气泡b时硅基板与玻璃层的边界面的放大示意图。通过实验结果可知，预备评价的结果与本发明的评价结果有着良好的对应关系。另外，在实际评价中，玻璃层的内部未产生1个直径50μm以上的气泡时评价为“○”，玻璃层的内部产生了1个～20个直径50μm以上的气泡时评价为“△”，玻璃层的内部产生了20个以上直径50μm以上的气泡时评价为“×”。 
（8）综合评价 
在上述评价项目1～7中的各评价均为“○”时则评价为“○”，各评价中即使有1项为“△”或“×”时则评价为“×”。 
3.评价结果 
从图5可知，对比方式1～6的玻璃复合物在所有评价项目中均有“△”或“×”的评价，因此总评价为“×”。即，对比方式1所述的玻璃复合物在评价项目7中被评价为“△”。另外，对比方式2所述的玻璃复合物在评价项目4中被评价为“×”，在评价项目7中被评价为“△”。另外，对比方式3及对比方式4所述的玻璃复合物在评价项目2及评价项目6中被评价为“×”，在评价项目7中被评价为“△”。另外，比较例5所述的玻璃复合物在评价项目1中被评价为“×”。进一步，比较例6所述的玻璃复合物在评价项目3及对比方式4中被评价为“×”。 
与此相对，实施例1～3的玻璃复合物在所有评价项目（评价项目1～7）中均被评价为“○”。从该结果可知，实施例1～3的玻璃复合物均为不含铅的玻璃材料，同时，还满足（a）可以在合适的温度（例如900℃ 以下）下烧制、（b）能承受在工程中使用的药品、（c）具有接近硅的线膨胀系数的线膨胀系数（特别是在50℃～550℃下的平均线膨胀系数接近硅的线膨胀系数）及（d）具有优良的绝缘性等所有条件，此外，（e）将半导体接合保护用玻璃复合物加热到软化点后，冷却到室温的过程中，可以抑制失透现象的发生，以及（f）在烧制通过电泳法形成的“由半导体接合保护用玻璃复合物构成的层”的过程中，可以抑制与半导体基体（硅）的边界面产生的气泡的产生，从而可以抑制半导体装置的反方向耐压特性劣化等情况的发生。 
以上基于上述实施方式对本发明的半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置进行了说明，但本发明并不以此为限，只要不脱离其主旨范围均可以实施，例如还可以是如下的变形。 
（1）在上述实施方式六的第2工程中，是形成了直接覆盖位于沟道内部的pn结露出部的玻璃层，但本发明并不以此为限。例如，也可以是在位于沟道内部的pn结露出部上形成绝缘膜，随后再介于该绝缘膜形成覆盖pn结露出部的玻璃层。 
（2）在上述实施方式七的第2工程中，是形成了直接覆盖位于半导体基体表面的pn结露出部的玻璃层，但本发明并不以此为限。例如，也可以是在位于半导体基体表面的pn结露出部上形成绝缘膜，随后再介于该绝缘膜形成覆盖pn结露出部的玻璃层。 
（3）在上述的实施方式六中，使用实施方式一的半导体接合保护用玻璃复合物形成玻璃层，但本发明并不以此为限。例如，还可以使用实施方式2～5的半导体接合保护用玻璃复合物形成玻璃层。此外，还可以使用权利要求1的范围内的其它半导体接合保护用玻璃复合物形成 玻璃层。 
（4）在上述实施方式1～4中，作为从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少一种金属氧化物，使用的是镍氧化物，但本发明并不以此为限。例如，还可以使用铜氧化物或锰氧化物。 
符号说明 
100，200，900…半导体装置、110，910…n-型半导体基板、112，912…p+型扩散层、114，914…n-型扩散层、116，118，916，918…氧化膜、120，920…沟道、124，924…玻璃层、126，926…光致抗蚀剂、130，930…形成镀镍电极膜的部位、132，932…粗面化区域、134，934…正极电极、136，936…负极电极、210…n+型半导体基板、212…n-型外延层、214…p+型扩散层、216…n+型扩散层、215，217…玻璃层、218…正极电极层、220…负极电极层、b…气泡 。

Claims (24)

1.一种半导体接合保护用玻璃复合物，其特征在于：
至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属是氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K。
2.根据权利要求1所述的半导体接合保护用玻璃复合物，其特征在于：
其中，在50℃～550℃的温度范围中，平均线膨胀系数在3×10‐6～4.5×10‐6的范围内。
3.根据权利要求2所述的半导体接合保护用玻璃复合物，其特征在于：
含有CaO、MgO、以及BaO中的全部，以作为所述碱土金属的氧化物。
4.根据权利要求1～3中任一项所述的半导体接合保护用玻璃复合物，其特征在于：
共计含有SiO2和B2O3在55mol%以上。
5.根据权利要求1～4中任一项所述的半导体接合保护用玻璃复合物，其特征在于：
进一步含有从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。
6.根据权利要求4所述的半导体接合保护用玻璃复合物，其特征在于：
含有所述镍氧化物，以作为从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。
7.一种半导体装置的制造方法，其特征在于，依次包括：
第1工程，准备具有pn结露出的pn结露出部的半导体元件
第2工程，形成覆盖所述pn结露出部的玻璃层
其中，所述第2工程中，是使用至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属的氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K的半导体接合保护用玻璃复合物形成所述玻璃层。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于：
其中，所述第1工程包括准备具有与主面平行的pn结的半导体基体的准备工程、以及通过从所述半导体基体一侧的表面形成深度超过所述pn结的沟道，在所述沟道的内部形成所述pn结露出部的工程；
所述第2工程包括形成覆盖位于所述沟道内部的所述pn结露出部的所述玻璃层的工程。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于：
其中，所述第2工程包括形成直接覆盖位于所述沟道内部的所述pn结露出部的所述玻璃层的工程。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于：
其中，所述第2工程包括在所述沟道内部的所述pn结露出部上形成绝缘膜的工程，以及，形成介于所述绝缘膜覆盖所述pn结露出部的所述玻璃层的工程。
11.根据权利要求7所述的半导体装置的制造方法，其特征在于：
其中，所述第1工程包括在半导体基体表面形成所述pn结露出部的工程，
所述第2工程包括形成覆盖位于所述半导体基体表面的所述pn结露出部的所述玻璃层的工程。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于：
其中，所述第2工程包括形成直接覆盖位于所述半导体基体表面的所述pn结露出部的所述玻璃层的工程。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于：
其中，所述第2工程包括在所述沟道内部的所述pn结露出部上形成绝缘膜的工程，以及，形成介于所述绝缘膜覆盖所述pn结露出部的所述玻璃层的工程。
14.根据权利要求7～13中任一项所述的半导体装置的制造方法，其特征在于：
其中，所述半导体接合保护用玻璃复合物，在50℃～550℃的温度范围中，平均线膨胀系数在3×10‐6～4.5×10‐6的范围内。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于：
其中，所述半导体接合保护用玻璃复合物，含有CaO、MgO、以及BaO中的全部，以作为所述碱土金属的氧化物。
16.根据权利要求7～15中任一项所述的半导体装置的制造方法，其特征在于：
其中，所述半导体接合保护用玻璃复合物，共计含有SiO2、B2O3在55mol%以上。
17.根据权利要求7～16中任一项所述的半导体装置的制造方法，其特征在于：
其中，所述半导体接合保护用玻璃复合物，进一步含有从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于：
其中，所述半导体接合保护用玻璃复合物，含有所述镍氧化物，作为从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种所述金属氧化物。
19.一种半导体接合保护用玻璃复合物，其特征在于，具有：
具有pn结露出的pn结露出部的半导体元件；以及
形成覆盖所述pn结露出部的玻璃层，
其中，所述玻璃层是使用至少含有SiO2、B2O3、Al2O3、ZnO，CaO、MgO、以及BaO中至少两种碱土金属的氧化物，且实质上不含有Pb、P、As、Sb、Li、Na、K的半导体接合保护用玻璃复合物形成。
20.根据权利要求19所述的半导体装置，其特征在于：
其中，所述半导体接合保护用玻璃复合物，在50℃～550℃的温度范围中，平均线膨胀系数在3×10‐6～4.5×10‐6的范围内。
21.根据权利要求21所述的半导体装置，其特征在于：
其中，所述半导体接合保护用玻璃复合物，作为所述碱土金属的氧化物，含有CaO、MgO、以及BaO中的所有元素。
22.根据权利要求19～21中任一项所述的半导体装置，其特征在于：
其中，所述半导体接合保护用玻璃复合物，共计含有SiO2和B2O3在55mol%以上。
23.根据权利要求19～22所述的半导体装置，其特征在于：
其中，所述半导体接合保护用玻璃复合物，进一步含有从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。
24.根据权利要求23中任一项所述的半导体装置，其特征在于：
其中，所述半导体接合保护用玻璃复合物，含有所述镍氧化物，作为从镍氧化物、铜氧化物及锰氧化物构成的群中选择的至少1种金属氧化物。
CN201280002233.4A 2012-01-31 2012-01-31 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置 Active CN103403846B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/052108 WO2013114562A1 (ja) 2012-01-31 2012-01-31 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN103403846A true CN103403846A (zh) 2013-11-20
CN103403846B CN103403846B (zh) 2016-07-06

Family

ID=48481394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280002233.4A Active CN103403846B (zh) 2012-01-31 2012-01-31 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置

Country Status (6)

Country Link
US (1) US9099483B2 (zh)
EP (1) EP2811511B1 (zh)
JP (1) JP5184717B1 (zh)
CN (1) CN103403846B (zh)
TW (1) TWI468360B (zh)
WO (1) WO2013114562A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103890919A (zh) * 2012-05-08 2014-06-25 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
CN107533976A (zh) * 2014-10-31 2018-01-02 新电元工业株式会社 半导体装置的制造方法以及抗蚀玻璃
US9941112B2 (en) 2011-05-26 2018-04-10 Shindengen Electric Manufacturing Co., Ltd Method of manufacturing semiconductor device and semiconductor device
CN112512982A (zh) * 2018-10-04 2021-03-16 日本电气硝子株式会社 半导体元件被覆用玻璃以及使用其的半导体被覆用材料

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102023990B1 (ko) 2016-08-03 2019-09-24 페로 코포레이션 반도체 소자용 패시베이션 유리

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087955A (ja) * 2002-08-28 2004-03-18 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
CN1771211A (zh) * 2003-04-21 2006-05-10 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法
US20080161178A1 (en) * 2006-12-27 2008-07-03 Joern Besinger Method for producing an electronic component passivated by lead free glass
JP2009215089A (ja) * 2008-03-07 2009-09-24 Mitsubishi Electric Corp グリーンシート用セラミック粉末及び低温焼成多層セラミック基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645055A (en) * 1979-09-21 1981-04-24 Toshiba Corp Semiconductor device
JPS56104443A (en) * 1980-01-23 1981-08-20 Hitachi Ltd Manufacture of semiconductor device
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPS58125638A (ja) * 1982-01-21 1983-07-26 Toshiba Corp 半導体被覆用ガラス組成物
JPS59194441A (ja) * 1983-04-20 1984-11-05 Toshiba Corp プレ−ナ型半導体装置
US4714687A (en) * 1986-10-27 1987-12-22 Corning Glass Works Glass-ceramics suitable for dielectric substrates
JPH02163938A (ja) 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
DE4124515A1 (de) 1991-07-24 1993-01-28 Vdo Schindling Verfahren zum ueberwachen und verstellanordnung fuer die betaetigung eines verstellorgans einer steuerung einer verbrennungskraftmaschine
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US6171987B1 (en) * 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
JP2002012445A (ja) 2000-01-18 2002-01-15 Central Glass Co Ltd 低融点ガラス
JP3943341B2 (ja) * 2001-02-23 2007-07-11 日本電気硝子株式会社 ガラスセラミックス組成物
US7740899B2 (en) * 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP2006221942A (ja) * 2005-02-10 2006-08-24 Nippon Electric Glass Co Ltd プラズマディスプレイパネル基板作製用ガラスセット
WO2009017173A1 (ja) * 2007-08-01 2009-02-05 Asahi Glass Company, Limited 無鉛ガラス
JP5128203B2 (ja) 2007-08-22 2013-01-23 日本山村硝子株式会社 封着用ガラス組成物
JP2009203154A (ja) * 2008-01-31 2009-09-10 Ohara Inc ガラス
US20120081857A1 (en) 2009-06-25 2012-04-05 Mitsubishi Electric Corporation Terminal box for solar cell module
JP5526656B2 (ja) 2009-08-25 2014-06-18 株式会社Ｉｈｉ 防護装置及び燃焼試験設備
JP2011060857A (ja) * 2009-09-07 2011-03-24 Hitachi Maxell Ltd 集光型光発電モジュール及び集光型光発電モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087955A (ja) * 2002-08-28 2004-03-18 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
CN1771211A (zh) * 2003-04-21 2006-05-10 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法
US20080161178A1 (en) * 2006-12-27 2008-07-03 Joern Besinger Method for producing an electronic component passivated by lead free glass
JP2009215089A (ja) * 2008-03-07 2009-09-24 Mitsubishi Electric Corp グリーンシート用セラミック粉末及び低温焼成多層セラミック基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941112B2 (en) 2011-05-26 2018-04-10 Shindengen Electric Manufacturing Co., Ltd Method of manufacturing semiconductor device and semiconductor device
CN103890919A (zh) * 2012-05-08 2014-06-25 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
US9318401B2 (en) 2012-05-08 2016-04-19 Shindengen Electric Manufacturing Co., Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
CN103890919B (zh) * 2012-05-08 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
US9698069B2 (en) 2012-05-08 2017-07-04 Shindengen Electric Manufacturing Co., Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
CN107533976A (zh) * 2014-10-31 2018-01-02 新电元工业株式会社 半导体装置的制造方法以及抗蚀玻璃
CN112512982A (zh) * 2018-10-04 2021-03-16 日本电气硝子株式会社 半导体元件被覆用玻璃以及使用其的半导体被覆用材料
CN112512982B (zh) * 2018-10-04 2023-02-24 日本电气硝子株式会社 半导体元件被覆用玻璃以及使用其的半导体被覆用材料

Also Published As

Publication number Publication date
JPWO2013114562A1 (ja) 2015-05-11
TW201331147A (zh) 2013-08-01
US20140339685A1 (en) 2014-11-20
EP2811511B1 (en) 2018-12-26
EP2811511A1 (en) 2014-12-10
EP2811511A4 (en) 2015-11-18
US9099483B2 (en) 2015-08-04
JP5184717B1 (ja) 2013-04-17
TWI468360B (zh) 2015-01-11
WO2013114562A1 (ja) 2013-08-08
CN103403846B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN102781861B (zh) 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN103748667B (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
CN103890919A (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
US9236318B1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP5340511B1 (ja) 半導体装置の製造方法及び半導体装置
CN103403846A (zh) 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5833112B2 (ja) ガラス組成物の製造方法
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant