WO2013114562A1 - 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 - Google Patents

半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2013114562A1
WO2013114562A1 PCT/JP2012/052108 JP2012052108W WO2013114562A1 WO 2013114562 A1 WO2013114562 A1 WO 2013114562A1 JP 2012052108 W JP2012052108 W JP 2012052108W WO 2013114562 A1 WO2013114562 A1 WO 2013114562A1
Authority
WO
WIPO (PCT)
Prior art keywords
junction
semiconductor
glass composition
semiconductor device
protecting
Prior art date
Application number
PCT/JP2012/052108
Other languages
English (en)
French (fr)
Inventor
広野 六鎗
浩二 伊東
小笠原　淳
伊藤　一彦
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to US13/883,916 priority Critical patent/US9099483B2/en
Priority to PCT/JP2012/052108 priority patent/WO2013114562A1/ja
Priority to JP2012525767A priority patent/JP5184717B1/ja
Priority to EP12837604.3A priority patent/EP2811511B1/en
Priority to CN201280002233.4A priority patent/CN103403846B/zh
Priority to PCT/JP2012/061779 priority patent/WO2012160961A1/ja
Priority to JP2013516274A priority patent/JP5655140B2/ja
Priority to JP2013516273A priority patent/JP5655139B2/ja
Priority to PCT/JP2012/061780 priority patent/WO2012160962A1/ja
Priority to TW102103596A priority patent/TWI468360B/zh
Publication of WO2013114562A1 publication Critical patent/WO2013114562A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body

Definitions

  • the present invention relates to a glass composition for protecting a semiconductor junction, a method for manufacturing a semiconductor device, and a semiconductor device.
  • a semiconductor device manufacturing method is known in which a passivation glass layer is formed so as to cover a pn junction exposed portion in the process of manufacturing a mesa type semiconductor device (see, for example, Patent Document 1).
  • FIGS. 8 and 9 are views for explaining such a conventional method of manufacturing a semiconductor device.
  • FIG. 8A to FIG. 8D and FIG. 9A to FIG. 9D are process diagrams.
  • conventional semiconductor device manufacturing methods include a “semiconductor substrate forming step”, a “groove forming step”, a “glass layer forming step”, a “photoresist forming step”, and an “oxide removal”. Step, “roughened region forming step”, “electrode forming step” and “semiconductor substrate cutting step” are included in this order.
  • a conventional method for manufacturing a semiconductor device will be described in the order of steps.
  • n + -type diffusion layer 912 is diffused from one surface of n ⁇ -type semiconductor substrate (n ⁇ -type silicon substrate) 910, and n-type impurities from the other surface are diffused.
  • An n + -type diffusion layer 914 is formed by diffusion to form a semiconductor substrate in which a pn junction parallel to the main surface is formed.
  • oxide films 916 and 918 are formed on the surfaces of the p + type diffusion layer 912 and the n + type diffusion layer 914 by thermal oxidation (see FIG. 8A).
  • the step of forming the groove 920 exceeding the pn junction from one surface of the semiconductor substrate on which the pn junction parallel to the main surface is formed (FIG. 8A and FIG.
  • a step of forming a passivation glass layer 924 so as to cover the exposed portion of the pn junction inside the groove 920 (see FIG. 8C). Therefore, according to the conventional method for manufacturing a semiconductor device, a high-breakdown-voltage mesa semiconductor device can be manufactured by forming a passivation glass layer 924 in the groove 920 and then cutting the semiconductor substrate. .
  • a glass material used for the glass layer for passivation (a) it can be baked at an appropriate temperature (for example, 900 ° C. or less), (b) can withstand chemicals used in the process, (c) (wafer in process) Have a linear expansion coefficient close to that of silicon (especially, the average linear expansion coefficient at 50 ° C. to 550 ° C. is close to that of silicon) and (d) excellent insulation Since it is necessary to satisfy the condition of having a glass, a “glass material mainly composed of lead silicate” has been widely used.
  • glass material based on lead silicate contains lead with a large environmental load, and in the near future, the use of such “glass material based on lead silicate” is prohibited. It is thought that it will go.
  • An object of the present invention is to provide a glass composition for protecting a semiconductor junction, a method for manufacturing a semiconductor device, and a semiconductor device, which make it possible to manufacture the semiconductor device.
  • [1] glass composition for protecting a semiconductor junction of the present invention at least SiO 2, and B 2 O 3, and Al 2 O 3, ZnO and, CaO, of MgO and at least two alkaline earth metals out of BaO It contains an oxide and is substantially free of Pb, P, As, Sb, Li, Na, and K.
  • the average linear expansion coefficient is in the range of 3 ⁇ 10 ⁇ 6 to 4.5 ⁇ 10 ⁇ 6 in the temperature range of 50 ° C. to 550 ° C. Is preferred.
  • the glass composition for protecting a semiconductor junction of the present invention preferably contains all of CaO, MgO and BaO as the oxide of the alkaline earth metal.
  • the glass composition for protecting a semiconductor junction according to the present invention preferably contains 55 mol% or more of SiO 2 and B 2 O 3 in total.
  • the glass composition for protecting a semiconductor junction according to the present invention preferably further contains “at least one metal oxide selected from the group consisting of nickel oxide, copper oxide and manganese oxide”.
  • the glass composition for protecting a semiconductor junction of the present invention contains nickel oxide as the “at least one metal oxide selected from the group consisting of nickel oxide, copper oxide and manganese oxide”. It is preferable to do.
  • a method of manufacturing a semiconductor device includes a first step of preparing a semiconductor element having a pn junction exposed portion where a pn junction is exposed, and a second step of forming a glass layer so as to cover the pn junction exposed portion.
  • the second step at least SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, CaO, MgO, and BaO are included in this order.
  • a glass composition for protecting a semiconductor junction containing at least two oxides of an alkaline earth metal and substantially free of Pb, P, As, Sb, Li, Na and K And forming the glass layer.
  • the first step includes a step of preparing a semiconductor substrate having a pn junction parallel to the main surface, and the pn junction is exceeded from one surface of the semiconductor substrate. Forming the pn junction exposed portion in the groove by forming a groove having a depth, and the second step covers the pn junction exposed portion in the groove. It is preferable to include a step of forming a layer.
  • the second step includes a step of forming the glass layer so as to directly cover the exposed portion of the pn junction inside the groove.
  • the second step includes a step of forming an insulating film on the exposed portion of the pn junction in the trench, and the exposure of the pn junction through the insulating film. And forming the glass layer so as to cover the portion.
  • the first step includes a step of forming the pn junction exposed portion on the surface of the semiconductor substrate
  • the second step includes the step of forming the pn junction on the surface of the semiconductor substrate. It is preferable to include a step of forming the glass layer so as to cover the pn junction exposed portion.
  • the second step includes a step of forming the glass layer so as to directly cover the exposed pn junction on the surface of the semiconductor substrate.
  • the second step includes a step of forming an insulating film on the pn junction exposed portion on the surface of the semiconductor substrate, and the pn junction via the insulating film. And a step of forming the glass layer so as to cover the exposed portion.
  • the glass composition for protecting a semiconductor junction has an average linear expansion coefficient of 3 ⁇ 10 ⁇ 6 to 4.5 ⁇ 10 in a temperature range of 50 ° C. to 550 ° C. It is preferably in the range of ⁇ 6 .
  • the glass composition for protecting a semiconductor junction preferably contains all of CaO, MgO, and BaO as the oxide of the alkaline earth metal.
  • the glass composition for protecting a semiconductor junction preferably contains 55 mol% or more of SiO 2 and B 2 O 3 in total.
  • the glass composition for protecting a semiconductor junction is “at least one metal oxide selected from the group consisting of nickel oxide, copper oxide, and manganese oxide”. It is preferable to further contain.
  • the glass composition for protecting a semiconductor junction includes at least one metal oxide selected from the group consisting of the above-mentioned “nickel oxide, copper oxide, and manganese oxide”. ", It is preferable to contain nickel oxide.
  • a semiconductor device is a semiconductor device including a semiconductor element having a pn junction exposed portion from which a pn junction is exposed, and a glass layer formed so as to cover the pn junction exposed portion, wherein the glass layers, at least SiO 2, and B 2 O 3, contains a Al 2 O 3, and ZnO, CaO, and at least two oxides of alkaline earth metals of MgO and BaO, and a Pb, It is formed using the glass composition for semiconductor junction protection which does not contain P, As, Sb, Li, Na, and K substantially.
  • the glass composition for protecting a semiconductor junction has an average linear expansion coefficient of 3 ⁇ 10 ⁇ 6 to 4.5 ⁇ 10 ⁇ 6 in a temperature range of 50 ° C. to 550 ° C. It is preferable to be within the range.
  • the glass composition for protecting a semiconductor junction preferably contains all of CaO, MgO, and BaO as the alkaline earth metal oxide.
  • the glass composition for protecting a semiconductor junction contains 55 mol% or more of SiO 2 and B 2 O 3 in total.
  • the glass composition for protecting a semiconductor junction further contains “at least one metal oxide selected from the group consisting of nickel oxide, copper oxide, and manganese oxide”. It is preferable to do.
  • the glass composition for protecting a semiconductor junction includes the “at least one metal oxide selected from the group consisting of nickel oxide, copper oxide and manganese oxide”. It is preferable to contain nickel oxide. Show.
  • a glass material containing no lead is used, A high breakdown voltage semiconductor device can be manufactured in the same manner as in the case of using “a glass material having a main component”.
  • the glass composition for protecting a semiconductor junction since it contains an oxide of at least two alkaline earth metals among CaO, MgO, and BaO, it will be described later.
  • the average linear expansion coefficient at 50 ° C. to 550 ° C. has a value close to that of silicon, and a highly reliable semiconductor device can be manufactured.
  • Pb, P, As, Sb, Li, Na, and K are substantially free of Pb, P, and As.
  • Sb, Li, Na, and K are not included as components, and the glass composition in which the above is mixed as an impurity in the raw material of each component constituting the glass is not excluded. The same applies to the semiconductor device manufacturing method and the semiconductor device of the present invention.
  • Pb is not substantially contained because the purpose of the present invention is to use a conventional “glass material containing lead silicate as a main component using a glass material not containing lead”. Similarly, it is possible to manufacture a semiconductor device having a high breakdown voltage.
  • P, As, and Sb are substantially not contained is advantageous in terms of the firing temperature when these components are contained, but these components are contained in the semiconductor during firing. This is because the insulating properties may deteriorate due to diffusion to the substrate.
  • Li, Na, and K are not substantially contained is advantageous in terms of average linear expansion coefficient and firing temperature when these components are contained, This is because it may decrease.
  • At least A glass composition containing SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, and an oxide of at least two alkaline earth metals among CaO, MgO, and BaO is a glass for protecting a semiconductor junction. It has been found that it can be used as a composition. That is, according to the glass composition for protecting a semiconductor junction of the present invention, as will be apparent from Examples described later, a conventional “glass material mainly composed of lead silicate” using a glass material not containing lead. A high breakdown voltage semiconductor device can be manufactured as in the case of using it.
  • FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the sixth embodiment.
  • FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the sixth embodiment. It is a figure shown in order to demonstrate the manufacturing method of the semiconductor device concerning Embodiment 7. It is a figure shown in order to demonstrate the manufacturing method of the semiconductor device concerning Embodiment 7. It is a graph which shows the result of an Example. It is a figure shown in order to demonstrate the bubble b which generate
  • Embodiment 1 is an embodiment according to a glass composition for protecting a semiconductor junction.
  • the glass composition for protecting a semiconductor junction according to Embodiment 1 includes at least SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, and oxides of all alkaline earth metals among CaO, MgO, and BaO. And nickel oxide, and substantially does not contain Pb, P, As, Sb, Li, Na, and K.
  • the content of SiO 2 is in the range of 41.1 mol% to 61.1 mol%
  • the content of B 2 O 3 is in the range of 5.8 mol% to 15.8 mol%
  • Al The content of 2 O 3 is in the range of 7.4 mol% to 17.4 mol%
  • the content of ZnO is in the range of 3.0 mol% to 24.8 mol%
  • the alkaline earth metal oxide The content is in the range of 5.5 mol% to 15.5 mol%
  • the nickel oxide content is in the range of 0.01 mol% to 3.0 mol%.
  • the CaO content is in the range of 2.8 mol% to 7.8 mol%
  • the MgO content is in the range of 1.1 mol% to 3.1 mol%
  • the BaO content is in the range of 1.7 mol% to 4.7 mol%.
  • a conventional “glass material mainly composed of lead silicate” using a glass material not containing lead can be manufactured in the same manner as in the case of using.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 1, since it contains all the alkaline-earth metal oxides among CaO, MgO, and BaO, it is clear also from the Example mentioned later.
  • the average linear expansion coefficient at 50 ° C. to 550 ° C. has a value close to that of silicon, and a highly reliable semiconductor device can be manufactured.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 1, since it contains all the alkaline-earth metal oxides among CaO, MgO, and BaO, it is clear also from the Example mentioned later. It is possible to suppress the occurrence of devitrification in the process of manufacturing the glass composition for protecting a semiconductor junction.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 1
  • the glass composition for semiconductor junction protection contains nickel oxide, it is formed by the electrophoresis method so that it may become clear also from the Example mentioned later. Suppresses the generation of bubbles that may be generated from the interface with the semiconductor substrate (silicon) during the firing process of the “layer composed of a glass composition for protecting a semiconductor junction” and deteriorates the reverse breakdown voltage characteristics of the semiconductor device. It is possible to suppress the occurrence of the situation of doing.
  • the glass composition for protecting a semiconductor junction according to Embodiment 1, and SiO 2 in the case of containing B 2 O 3 and more than 55 mol% in total is improved chemical resistance.
  • the content of SiO 2 is set within the range of 41.1 mol% to 61.1 mol%.
  • the content of SiO 2 is less than 41.1 mol%, the chemical resistance may decrease. This is because the insulating property may decrease, and when the SiO 2 content exceeds 61.1 mol%, the firing temperature tends to increase.
  • the content of B 2 O 3 is in the range of 5.8 mol% to 15.8 mol% because the firing temperature is high when the content of B 2 O 3 is less than 5.8 mol%. This is because when the content of B 2 O 3 exceeds 15.8 mol%, boron may diffuse into the semiconductor substrate in the step of firing the glass layer, resulting in a decrease in insulation. It is.
  • the content of Al 2 O 3 is in the range of 7.4 mol% to 17.4 mol% because the chemical resistance is low when the content of Al 2 O 3 is less than 7.4 mol%. This is because there is a case where the temperature is lowered or the insulating property is lowered. When the content of Al 2 O 3 exceeds ⁇ 17.4 mol%, the firing temperature tends to increase.
  • the reason why the ZnO content is in the range of 3.0 mol% to 24.8 mol% is that the firing temperature tends to increase when the ZnO content is less than 3.0 mol%. In other words, when the ZnO content exceeds 24.8 mol%, the chemical resistance may be lowered or the insulation may be lowered.
  • the reason why the content of the alkaline earth metal oxide is in the range of 5.5 mol% to 15.5 mol% is that the content of the alkaline earth metal oxide is less than 5.5 mol%. This is because the firing temperature tends to be high, and when the content of the alkaline earth metal oxide exceeds 15.5 mol%, the chemical resistance is lowered or the insulation is lowered. Because there are cases.
  • the CaO content is within the range of 2.8 mol% to 7.8 mol% when the CaO content is less than 2.8 mol%. This is because the firing temperature tends to be high, and when the CaO content exceeds 7.8 mol%, chemical resistance may be lowered or insulation may be lowered.
  • the MgO content is set within the range of 1.1 mol% to 3.1 mol% when the MgO content is less than 1.1 mol%. This is because the firing temperature tends to increase when the MgO content exceeds 3.1 mol%.
  • the reason why the BaO content is in the range of 1.7 mol% to 4.7 mol% is that the firing temperature tends to increase when the BaO content is less than 1.7 mol%. In other words, when the BaO content exceeds 4.7 mol%, the chemical resistance may be lowered or the insulation may be lowered.
  • the nickel oxide content was in the range of 0.01 mol% to 3.0 mol% when the nickel oxide content was less than 0.01 mol%. This is because it may be difficult to suppress the generation of bubbles that may be generated from the interface with the semiconductor substrate (silicon) in the process of firing the “layer comprising the glass composition for protecting a semiconductor junction”, This is because when the content of nickel oxide exceeds 3.0 mol%, it may be difficult to produce a homogeneous glass.
  • the glass composition for protecting a semiconductor junction according to Embodiment 1 can be manufactured as follows. That is, the raw materials (SiO 2 , H 3 BO 3 , Al (OH) 3 , ZnO, CaCO 3 , Mg (OH) 2 , BaO and NiO are prepared so as to have the above-described composition ratio (molar ratio). Then, the mixed raw material is put into a platinum crucible raised to a predetermined temperature (for example, 1550 ° C.) in an electric furnace and melted for a predetermined time, and then the melt is poured into a water-cooled roll to form a flaky shape. Glass flakes are obtained, and then the glass flakes are pulverized with a ball mill or the like to a predetermined average particle size to obtain a powdery glass composition.
  • a predetermined temperature for example, 1550 ° C.
  • Embodiment 2 is an embodiment according to a glass composition for protecting a semiconductor junction.
  • the glass composition for protecting a semiconductor junction according to Embodiment 2 includes at least SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, and at least two alkaline earth metal oxides (CaO and MgO). And nickel oxide, and substantially free of Pb, P, As, Sb, Li, Na, and K.
  • the content of SiO 2, the content of B 2 O 3 , the content of Al 2 O 3 , the content of ZnO, the content of oxides of alkaline earth metals and the content of nickel oxide are the same as those in Embodiment 1. It is the same as the glass composition for semiconductor junction protection.
  • the CaO content is in the range of 3.8 mol% to 10.9 mol%
  • the MgO content is in the range of 1.7 mol% to 4.7 mol%.
  • a glass material that does not contain lead is used.
  • a high breakdown voltage semiconductor device can be manufactured in the same manner as in the case of using “a glass material having a main component”.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 2 since it contains the oxide (CaO and MgO) of at least 2 alkaline-earth metal, the glass composition for semiconductor junction protection which concerns on Embodiment 1 As in the case of products, the average linear expansion coefficient at 50 ° C. to 550 ° C. has a value close to that of silicon, and a highly reliable semiconductor device can be manufactured.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 2 since it contains the oxide (CaO and MgO) of at least 2 alkaline-earth metal, the glass composition for semiconductor junction protection which concerns on Embodiment 1 As in the case of a product, it is possible to suppress the occurrence of devitrification in the process of manufacturing a glass composition for protecting a semiconductor junction.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 2
  • a semiconductor device It is possible to suppress the occurrence of a situation in which the reverse breakdown voltage characteristics of the above deteriorate.
  • the CaO content is in the range of 3.8 mol% to 10.9 mol% when the CaO content is less than 3.8 mol%. This is because the firing temperature tends to increase, and when the CaO content exceeds 10.9 mol%, chemical resistance may deteriorate or insulation may decrease.
  • the MgO content is within the range of 1.7 mol% to 4.7 mol% because when the MgO content is less than 1.7 mol%, the chemical resistance is reduced or the insulation is reduced. This is because, when the MgO content exceeds 4.7 mol%, the firing temperature tends to increase.
  • the glass composition for protecting a semiconductor junction according to Embodiment 2 can be manufactured as follows. That is, raw materials (SiO 2 , H 3 BO 3 , Al (OH) 3 , ZnO, CaCO 3 , Mg (OH) 2 and NiO) are prepared so as to have the above-described composition ratio (molar ratio), and a mixer is used. After stirring well, the mixed raw material is put in a platinum crucible raised to a predetermined temperature (for example, 1550 ° C.) in an electric furnace and melted for a predetermined time. Thereafter, the melt is poured into a water-cooled roll to obtain flaky glass flakes. Thereafter, the glass flakes are pulverized with a ball mill or the like until a predetermined average particle diameter is obtained to obtain a powdery glass composition.
  • a predetermined temperature for example, 1550 ° C.
  • Embodiment 3 is an embodiment according to a glass composition for protecting a semiconductor junction.
  • the glass composition for protecting a semiconductor junction according to Embodiment 3 includes at least SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, and at least two alkaline earth metal oxides (CaO and BaO). And nickel oxide, and substantially free of Pb, P, As, Sb, Li, Na, and K.
  • the content of SiO 2, the content of B 2 O 3 , the content of Al 2 O 3 , the content of ZnO, the content of oxides of alkaline earth metals and the content of nickel oxide are the same as those in Embodiment 1. It is the same as the glass composition for semiconductor junction protection.
  • the alkaline earth metal oxides the CaO content is in the range of 3.3 mol% to 9.3 mol%, and the BaO content is in the range of 2.2 mol% to 6.2 mol%.
  • a high breakdown voltage semiconductor device can be manufactured in the same manner as in the case of using.
  • the glass composition for protecting a semiconductor junction according to the third embodiment since it contains at least two oxides of alkaline earth metal (CaO and BaO), as is clear from the examples described later,
  • the average linear expansion coefficient at 50 ° C. to 550 ° C. has a value close to that of silicon, and a highly reliable semiconductor device can be manufactured.
  • the glass composition for protecting a semiconductor junction according to the third embodiment since it contains at least two oxides of alkaline earth metal (CaO and BaO), as is clear from the examples described later, It becomes possible to suppress the occurrence of devitrification in the process of manufacturing the glass composition for protecting a semiconductor junction.
  • CaO and BaO alkaline earth metal
  • the glass composition for semiconductor junction protection which concerns on Embodiment 3 since the glass composition for semiconductor junction protection contains nickel oxide, it is formed by the electrophoresis method so that it may become clear also from the Example mentioned later. Suppresses the generation of bubbles that may be generated from the interface with the semiconductor substrate (silicon) during the firing process of the “layer composed of a glass composition for protecting a semiconductor junction” and deteriorates the reverse breakdown voltage characteristics of the semiconductor device. It is possible to suppress the occurrence of the situation of doing.
  • the CaO content is within the range of 3.3 mol% to 9.3 mol% when the CaO content is less than 3.3 mol%. This is because the firing temperature tends to be high, and when the CaO content exceeds 9.3 mol%, chemical resistance may be lowered or insulation may be lowered.
  • the BaO content is set in the range of 2.2 mol% to 6.2 mol% when the BaO content is less than 2.2 mol%. This is because the firing temperature tends to increase when the BaO content exceeds 6.2 mol%.
  • the glass composition for protecting a semiconductor junction according to Embodiment 3 can be manufactured as follows. That is, after preparing the raw materials (SiO 2 , H 3 BO 3 , Al (OH) 3 , ZnO, CaCO 3 , BaO and NiO) so as to have the above-described composition ratio (molar ratio), and thoroughly stirring with a mixer
  • the mixed raw material is put in a platinum crucible raised to a predetermined temperature (for example, 1550 ° C.) in an electric furnace and melted for a predetermined time. Thereafter, the melt is poured into a water-cooled roll to obtain flaky glass flakes. Thereafter, the glass flakes are pulverized with a ball mill or the like until a predetermined average particle diameter is obtained to obtain a powdery glass composition.
  • Embodiment 4 is an embodiment according to a glass composition for protecting a semiconductor junction.
  • the glass composition for protecting a semiconductor junction according to Embodiment 4 includes at least SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, and at least two alkaline earth metal oxides (MgO and BaO). And nickel oxide, and substantially free of Pb, P, As, Sb, Li, Na, and K.
  • the content of SiO 2, the content of B 2 O 3 , the content of Al 2 O 3 , the content of ZnO, the content of oxides of alkaline earth metals and the content of nickel oxide are the same as those in Embodiment 1. It is the same as the glass composition for semiconductor junction protection.
  • the alkaline earth metal oxides the MgO content is in the range of 2.2 mol% to 6.2 mol%, and the BaO content is in the range of 3.3 mol% to 9.3 mol%.
  • a conventional “lead silicate is used by using a glass material not containing lead.
  • a high breakdown voltage semiconductor device can be manufactured in the same manner as in the case of using “a glass material having a main component”.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 4 since it contains the oxide (MgO and BaO) of at least 2 alkaline-earth metal, the glass composition for semiconductor junction protection which concerns on Embodiment 1 As in the case of products, the average linear expansion coefficient at 50 ° C. to 550 ° C. has a value close to that of silicon, and a highly reliable semiconductor device can be manufactured.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 4 since it contains the oxide (MgO and BaO) of at least 2 alkaline-earth metal, the glass composition for semiconductor junction protection which concerns on Embodiment 1 As in the case of a product, it is possible to suppress the occurrence of devitrification in the process of manufacturing a glass composition for protecting a semiconductor junction.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 4 since the glass composition for semiconductor junction protection contains nickel oxide, it is the same as that of the case of the glass composition for semiconductor junction protection which concerns on Embodiment 1.
  • a semiconductor device It is possible to suppress the occurrence of a situation in which the reverse breakdown voltage characteristics of the above deteriorate.
  • the MgO content is in the range of 2.2 mol% to 6.2 mol% when the MgO content is less than 2.2 mol%. This is because chemical resistance may be lowered or insulation may be lowered. When the content of MgO exceeds 6.2 mol%, the firing temperature tends to increase.
  • the reason why the BaO content is in the range of 3.3 mol% to 9.3 mol% is that the firing temperature tends to increase when the BaO content is less than 3.3 mol%. In other words, when the content of BaO exceeds 9.3 mol%, chemical resistance may be lowered or insulation may be lowered.
  • the glass composition for protecting a semiconductor junction according to Embodiment 4 can be manufactured as follows. That is, raw materials (SiO 2 , H 3 BO 3 , Al (OH) 3 , ZnO, Mg (OH) 2 , BaO and NiO) are prepared so as to have the composition ratio (molar ratio) described above, and a mixer may be used. After stirring, the mixed raw material is put in a platinum crucible raised to a predetermined temperature (for example, 1550 ° C.) in an electric furnace and melted for a predetermined time. Thereafter, the melt is poured into a water-cooled roll to obtain flaky glass flakes. Thereafter, the glass flakes are pulverized with a ball mill or the like until a predetermined average particle diameter is obtained to obtain a powdery glass composition.
  • a predetermined temperature for example, 1550 ° C.
  • Embodiment 5 is an embodiment according to a glass composition for protecting a semiconductor junction.
  • the glass composition for protecting a semiconductor junction according to Embodiment 5 basically contains the same components as the glass composition for protecting a semiconductor junction according to Embodiment 1, but is free from nickel oxide. This is different from the glass composition for protecting a semiconductor junction according to the present invention. That is, the glass composition for protecting a semiconductor junction according to Embodiment 5 includes at least SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, CaO, MgO, and BaO. It contains an oxide and does not substantially contain Pb, P, As, Sb, Li, Na, and K.
  • the content of SiO 2, the content of B 2 O 3 , the content of Al 2 O 3 , the content of ZnO and the content of an oxide of alkaline earth metal are the glass composition for semiconductor junction protection according to the first embodiment. It is the same as a thing.
  • a conventional “lead silicate is used by using a glass material not containing lead.
  • a high breakdown voltage semiconductor device can be manufactured in the same manner as in the case of using “a glass material having a main component”.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 5 since it contains the oxide of all the alkaline-earth metals among CaO, MgO, and BaO, the glass for semiconductor junction protection which concerns on Embodiment 1 As in the case of the composition, the average coefficient of thermal expansion at 50 ° C. to 550 ° C. has a value close to the coefficient of thermal expansion of silicon, and a highly reliable semiconductor device can be manufactured.
  • the glass for semiconductor junction protection which concerns on Embodiment 5 since it contains the oxide of all the alkaline-earth metals among CaO, MgO, and BaO, the glass for semiconductor junction protection which concerns on Embodiment 1 As in the case of the composition, it is possible to suppress the occurrence of devitrification in the process of manufacturing the glass composition for protecting a semiconductor junction.
  • the content of SiO 2 content, B 2 O 3 content, Al 2 O 3 content, ZnO content and alkaline earth metal oxide content were within the above-mentioned ranges. This is because of the same reason as in the case of the glass composition for protecting a semiconductor junction according to Embodiment 1.
  • the semiconductor is formed in the process of firing the “layer composed of a glass composition for protecting a semiconductor junction” formed by electrophoresis even when nickel oxide is not contained. This is because it may be possible to eliminate the generation of bubbles that may occur from the interface with the substrate (silicon).
  • the glass composition for protecting a semiconductor junction according to Embodiment 5 can be manufactured as follows. That is, raw materials (SiO 2 , H 3 BO 3 , Al (OH) 3 , ZnO, CaCO 3 , Mg (OH) 2 and BaO are prepared so as to have the above composition ratio (molar ratio), and a mixer may be used. After stirring, the mixed raw material is put in a platinum crucible raised to a predetermined temperature (for example, 1550 ° C.) in an electric furnace and melted for a predetermined time, and then the melt is poured into a water-cooled roll to flake glass flakes. Thereafter, the glass flakes are pulverized with a ball mill or the like to a predetermined average particle diameter to obtain a powdery glass composition.
  • a predetermined temperature for example, 1550 ° C.
  • Embodiment 6 is an embodiment relating to a method of manufacturing a semiconductor device.
  • the method for manufacturing a semiconductor device includes a first step of preparing a semiconductor element having a pn junction exposed portion where a pn junction is exposed, and a second step of forming a glass layer so as to cover the pn junction exposed portion. In this order.
  • the second step at least SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, CaO, MgO and BaO oxides of all alkaline earth metals and nickel oxides
  • a glass composition for protecting a semiconductor junction that does not substantially contain Pb, P, As, Sb, Li, Na, and K (for protecting a semiconductor junction according to Embodiment 1)
  • a glass layer is formed using a glass composition.
  • the first step a semiconductor substrate having a pn junction parallel to the main surface is prepared, and a groove having a depth exceeding the pn junction is formed from one surface of the semiconductor substrate to expose the pn junction inside the groove.
  • the second step includes a step of forming a glass layer so as to directly cover the pn junction exposed portion inside the groove.
  • FIGS. 1 and 2 are views for explaining a method of manufacturing a semiconductor device according to the sixth embodiment.
  • FIGS. 2A to 2D are process diagrams.
  • the semiconductor device manufacturing method according to the sixth embodiment includes a “semiconductor substrate forming step”, a “groove forming step”, a “glass layer forming step”, a “photoresist forming step”, “ The “oxide film removing step”, “roughened region forming step”, “electrode forming step”, and “semiconductor substrate cutting step” are performed in this order.
  • the semiconductor device manufacturing method according to the sixth embodiment will be described below in the order of steps.
  • p + -type diffusion layer 112 is diffused by diffusion of p-type impurities from one surface of n ⁇ -type semiconductor substrate (n ⁇ -type silicon substrate) 110, and n-type impurities from the other surface.
  • An n + -type diffusion layer 114 is formed by diffusion to form a semiconductor substrate in which a pn junction parallel to the main surface is formed.
  • oxide films 116 and 118 are formed on the surfaces of the p + type diffusion layer 112 and the n + type diffusion layer 114 by thermal oxidation (see FIG. 1A).
  • (F) Roughened region forming step Next, a roughened surface for increasing the adhesion between the Ni-plated electrode and the semiconductor substrate by performing a roughening treatment on the surface of the semiconductor substrate in the portion 130 where the Ni-plated electrode film is formed.
  • the formation region 132 is formed (see FIG. 2B).
  • Electrode forming step Ni plating is performed on the semiconductor substrate to form the anode electrode 134 on the roughened region 132 and the cathode electrode 136 is formed on the other surface of the semiconductor substrate (FIG. 2C). )reference.).
  • a high-voltage mesa semiconductor device semiconductor device according to Embodiment 6
  • semiconductor device semiconductor device according to Embodiment 6
  • Embodiment 7 is an embodiment according to a method for manufacturing a semiconductor device.
  • the semiconductor device manufacturing method according to the seventh embodiment is similar to the semiconductor device manufacturing method according to the sixth embodiment, in which a first step of preparing a semiconductor element having a pn junction exposed portion where a pn junction is exposed, and a pn junction exposure. And a second step of forming a glass layer so as to cover the part in this order.
  • the second step at least SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, CaO, MgO and BaO oxides of all alkaline earth metals and nickel oxides And a glass composition for protecting a semiconductor junction that does not substantially contain Pb, P, As, Sb, Li, Na, and K (for protecting a semiconductor junction according to Embodiment 1)
  • a glass layer is formed using a glass composition.
  • the first step includes a step of forming a pn junction exposed portion on the surface of the semiconductor substrate, and the second step includes a pn on the surface of the semiconductor substrate. Forming a glass layer so as to directly cover the joint exposed portion.
  • FIGS. 3 and 4 are views for explaining the semiconductor device manufacturing method according to the seventh embodiment.
  • 3A to FIG. 3C and FIG. 4A to FIG. 4C are process diagrams.
  • the semiconductor device manufacturing method according to the seventh embodiment includes a “semiconductor substrate preparation step”, a “p + -type diffusion layer formation step”, an “n + -type diffusion layer formation step”, “ The “glass layer forming step”, “glass layer etching step” and “electrode forming step” are performed in this order.
  • the semiconductor device manufacturing method according to the seventh embodiment will be described below in the order of steps.
  • a p-type impurity for example, boron ions
  • a p + type diffusion layer 214 is formed by thermal diffusion (see FIG. 3B).
  • n + -type diffusion layer forming step Next, after removing the mask M1 and forming the mask M2, an n - type is formed on the surface of the n ⁇ -type epitaxial layer 212 via the mask M2 by ion implantation. Impurities (for example, arsenic ions) are introduced. Thereafter, an n + -type diffusion layer 216 is formed by thermal diffusion (see FIG. 3C).
  • a high breakdown voltage planar semiconductor device semiconductor device according to Embodiment 7
  • semiconductor device semiconductor device according to Embodiment 7
  • FIG. 5 is a chart showing the results of Examples.
  • the raw materials were prepared so that the composition ratios shown in Examples 1 to 3 and Comparative Examples 1 to 6 (see FIG. 5) were obtained, and after thoroughly stirring with a mixer, the mixed raw materials were heated at a predetermined temperature ( It was placed in a platinum crucible raised to 1350 ° C. to 1550 ° C. and melted for 2 hours. Thereafter, the melt was poured into a water-cooled roll to obtain flaky glass flakes. The glass flakes were pulverized with a ball mill until the average particle size became 5 ⁇ m to obtain a powdery glass composition.
  • raw materials used in the examples SiO 2, H 3 BO 3 , Al (OH) 3, ZnO, CaCO 3, Mg (OH) 2, BaO, a NiO and PbO.
  • Evaluation item 1 (environmental impact)
  • the object of the present invention is “to make it possible to manufacture a semiconductor device having a high withstand voltage using a glass material containing no lead as in the case of using a conventional“ glass material mainly composed of lead silicate ”. Therefore, when the lead component is not included, an evaluation of “ ⁇ ” is given, and when the lead component is included, an evaluation of “x” is given.
  • Evaluation item 2 (firing temperature) If the firing temperature is too high, the influence on the semiconductor device being manufactured increases. Therefore, when the firing temperature is 900 ° C. or lower, an evaluation of “O” is given, and when the firing temperature exceeds 900 ° C., Evaluation was given.
  • Evaluation item 4 (average linear expansion coefficient) A flaky glass plate is prepared from the melt obtained in the above-mentioned section “1. Preparation of sample”, and the average linear expansion of the glass composition at 50 ° C. to 550 ° C. using the flaky glass plate. The rate was measured. As a result, when the difference between the average linear expansion coefficient of the glass composition at 50 ° C. to 550 ° C. and the linear expansion coefficient of silicon (3.73 ⁇ 10 ⁇ 6 ) is “0.7 ⁇ 10 ⁇ 6 ” or less, “ An evaluation of “O” was given, and an evaluation of “X” was given when the difference exceeded “0.7 ⁇ 10 ⁇ 6 ”. In the column for evaluation item 4 in FIG. 5, the numbers in parentheses indicate the average linear expansion coefficient of glass composition at 50 ° C. to 550 ° C. ⁇ 10 + 6 .
  • Evaluation item 5 (insulation) A semiconductor device (pn diode) was manufactured by the same method as the method for manufacturing a semiconductor device according to Embodiment 6, and the reverse characteristics of the manufactured semiconductor device were measured. As a result, an evaluation of “ ⁇ ” was given when the reverse direction characteristic of the semiconductor device was in the normal range, and an evaluation of “X” was given when the reverse direction characteristic of the semiconductor device was not in the normal range.
  • Evaluation item 7 Presence of bubbles
  • a semiconductor device (pn diode) is manufactured by a method similar to the method for manufacturing a semiconductor device according to the sixth embodiment, and whether or not bubbles are generated inside the glass layer 124 (particularly, near the boundary surface with the silicon substrate). Observed (preliminary evaluation).
  • a glass layer for semiconductor junction protection according to Examples 1 to 3 and Comparative Examples 1 to 6 is applied on a 10 mm square silicon substrate to form a layer made of the glass composition for semiconductor junction protection, and the semiconductor junction A layer made of the protective glass composition was fired to form a glass layer, and whether or not bubbles were generated inside the glass layer (particularly in the vicinity of the boundary surface with the silicon substrate) was observed (this evaluation).
  • FIG. 6 is a diagram for explaining the bubbles b generated in the glass layer 124 in the preliminary evaluation.
  • FIG. 6A is a cross-sectional view of the semiconductor device when the bubble b is not generated
  • FIG. 6B is a cross-sectional view of the semiconductor device when the bubble b is generated.
  • FIG. 7 is a photograph shown to explain the bubbles b generated in the glass layer in this evaluation.
  • FIG. 7A is an enlarged view showing a boundary surface between the silicon substrate and the glass layer when the bubble b is not generated
  • FIG. 7B is a diagram illustrating the silicon substrate and the glass when the bubble b is generated. It is a figure which expands and shows the interface with a layer.
  • the glass compositions according to Examples 1 to 3 were evaluated as “ ⁇ ” for all evaluation items (evaluation items 1 to 7).
  • the glass compositions according to Examples 1 to 3 are all glass materials that do not contain lead, but can be (a) fired at an appropriate temperature (eg, 900 ° C. or lower), and used in step (b).
  • Resists chemicals (c) has a linear expansion coefficient close to that of silicon (especially the average linear expansion coefficient at 50 ° C to 550 ° C is close to that of silicon), and (d) excellent insulation Satisfying all the conditions of having a property, and further, (e) making it possible to suppress the occurrence of devitrification in the process of heating the glass composition for protecting a semiconductor junction to the softening point and then cooling, and (F) suppressing the generation of bubbles that may be generated from the interface with the semiconductor substrate (silicon) in the process of firing the “layer comprising the glass composition for protecting a semiconductor junction” formed by electrophoresis, semiconductor Makes it possible to prevent occurrence of a situation that reverse breakdown voltage characteristics of the location is deteriorated, it was found that a glass composition.
  • the glass layer is formed so as to directly cover the exposed portion of the pn junction inside the groove, but the present invention is not limited to this.
  • an insulating film may be formed on the pn junction exposed portion inside the trench, and then a glass layer may be formed so as to cover the pn junction exposed portion via the insulating film.
  • the glass layer is formed so as to directly cover the exposed pn junction on the surface of the semiconductor substrate, but the present invention is not limited to this.
  • an insulating film may be formed on the exposed pn junction on the surface of the semiconductor substrate, and then a glass layer may be formed so as to cover the exposed pn junction via the insulating film.
  • the glass layer is formed using the glass composition for protecting a semiconductor junction according to Embodiment 1, but the present invention is not limited to this.
  • the glass layer may be formed using the glass composition for protecting a semiconductor junction according to Embodiments 2 to 5.
  • you may form a glass layer using the glass composition for another semiconductor junction protection which falls in the range of Claim 1.
  • nickel oxide is used as “at least one metal oxide selected from the group consisting of nickel oxide, copper oxide and manganese oxide”.
  • the invention is not limited to this.
  • copper oxide or manganese oxide may be used.

Abstract

　少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないことを特徴とする半導体接合保護用ガラス組成物。　本発明の半導体接合保護用ガラス組成物によれば、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に、高耐圧の半導体装置を製造することが可能となる。また、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物を含有することから、５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近い値を有するようになり、高信頼性の半導体装置を製造することが可能となる。

Description

半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
　本発明は、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置に関する。
　メサ型の半導体装置を製造する過程でｐｎ接合露出部を覆うようにパッシベーション用のガラス層を形成する半導体装置の製造方法が知られている（例えば、特許文献１参照。）。
　図８及び図９は、そのような従来の半導体装置の製造方法を説明するために示す図である。図８（ａ）～図８（ｄ）及び図９（ａ）～図９（ｄ）は各工程図である。
　従来の半導体装置の製造方法は、図８及び図９に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、従来の半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
　まず、ｎ－型半導体基板（ｎ－型シリコン基板）９１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層９１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層９１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を形成する。その後、熱酸化によりｐ＋型拡散層９１２及びｎ＋型拡散層９１４の表面に酸化膜９１６，９１８を形成する（図８（ａ）参照。）。
（ｂ）溝形成工程
　次に、フォトエッチング法によって、酸化膜９１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝９２０を形成する（図８（ｂ）参照。）。
（ｃ）ガラス層形成工程
　次に、溝９２０の表面に、電気泳動法により溝９２０の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層９２４を形成する（図８（ｃ）参照。）。
（ｄ）フォトレジスト形成工程
　次に、ガラス層９１２の表面を覆うようにフォトレジスト９２６を形成する（図８（ｄ）参照。）。
（ｅ）酸化膜除去工程
　次に、フォトレジスト９２６をマスクとして酸化膜９１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位９３０における酸化膜９１６を除去する（図９（ａ）参照。）。
（ｆ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位９３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域９３２を形成する（図９（ｂ）参照。）。
（ｇ）電極形成工程
　次に、半導体基体にＮｉめっきを行い、粗面化領域９３２上にアノード電極９３４を形成するとともに、半導体基体の他方の表面にカソード電極９３６を形成する（図９（ｃ）参照。）。
（ｈ）半導体基体切断工程
　次に、ダイシング等により、ガラス層９２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）を作成する（図９（ｄ）参照。）。
　以上説明したように、従来の半導体装置の製造方法は、主面に平行なｐｎ接合が形成された半導体基体の一方の表面からｐｎ接合を超える溝９２０を形成する工程（図８（ａ）及び図８（ｂ）参照。）と、当該溝９２０の内部にｐｎ接合露出部を覆うようにパッシベーション用のガラス層９２４を形成する工程（図８（ｃ）参照。）とを含む。このため、従来の半導体装置の製造方法によれば、溝９２０の内部にパッシベーション用のガラス層９２４を形成した後半導体基体を切断することにより、高耐圧のメサ型半導体装置を製造することができる。
特開２００４－８７９５５号公報
　ところで、パッシベーション用のガラス層に用いるガラス材料としては、（ａ）適正な温度（例えば９００℃以下）で焼成できること、（ｂ）工程で使用する薬品に耐えること、（ｃ）（工程中におけるウェーハの反りを防止するため）シリコンの線膨張率に近い線膨張率を有すること（特に５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近いこと）及び（ｄ）優れた絶縁性を有することという条件を満たす必要があることから、従来より「珪酸鉛を主成分としたガラス材料」が広く用いられている。
　しかしながら、「珪酸鉛を主成分としたガラス材料」には環境負荷の大きい鉛が含まれており、近未来にはそのような「珪酸鉛を主成分としたガラス材料」の使用が禁止されていくことになると考えられる。
　そこで、本発明は、上記した事情に鑑みてなされたもので、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に、高耐圧の半導体装置を製造することを可能とする、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を提供することを目的とする。
［１］本発明の半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないことを特徴とする。
［２］本発明の半導体接合保護用ガラス組成物においては、５０℃～５５０℃の温度範囲において、平均線膨張率が３×１０－６～４．５×１０－６の範囲内にあることが好ましい。
［３］本発明の半導体接合保護用ガラス組成物においては、前記アルカリ土類金属の酸化物として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有することが好ましい。
［４］本発明の半導体接合保護用ガラス組成物においては、ＳｉＯ２と、Ｂ２Ｏ３とを合計で５５ｍｏｌ％以上含有することが好ましい。
［５］本発明の半導体接合保護用ガラス組成物においては、「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」をさらに含有することが好ましい。
［６］本発明の半導体接合保護用ガラス組成物においては、前記「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」として、ニッケル酸化物を含有することが好ましい。
［７］本発明の半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、前記ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法であって、前記第２工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする。
［８］本発明の半導体装置の製造方法においては、前記第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内部に前記ｐｎ接合露出部を形成する工程とを含み、前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことが好ましい。
［９］本発明の半導体装置の製造方法においては、前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことが好ましい。
［１０］本発明の半導体装置の製造方法においては、前記第２工程は、前記溝の内部における前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことが好ましい。
［１１］本発明の半導体装置の製造方法においては、前記第１工程は、半導体基体の表面に前記ｐｎ接合露出部を形成する工程を含み、前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことが好ましい。
［１２］本発明の半導体装置の製造方法においては、前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことが好ましい。
［１３］本発明の半導体装置の製造方法においては、前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことが好ましい。
［１４］本発明の半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、５０℃～５５０℃の温度範囲において、平均線膨張率が３×１０－６～４．５×１０－６の範囲内にあることが好ましい。
［１５］本発明の半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有することが好ましい。
［１６］本発明の半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、ＳｉＯ２と、Ｂ２Ｏ３とを合計で５５ｍｏｌ％以上含有することが好ましい。
［１７］本発明の半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」をさらに含有することが好ましい。
［１８］本発明の半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、前記「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」として、ニッケル酸化物を含有することが好ましい。
［１９］本発明の半導体装置は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、前記ｐｎ接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、前記ガラス層は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする。
［２０］本発明の半導体装置においては、前記半導体接合保護用ガラス組成物は、５０℃～５５０℃の温度範囲において、平均線膨張率が３×１０－６～４．５×１０－６の範囲内にあることが好ましい。
［２１］本発明の半導体装置においては、前記半導体接合保護用ガラス組成物は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有することが好ましい。
［２２］本発明の半導体装置においては、前記半導体接合保護用ガラス組成物は、ＳｉＯ２と、Ｂ２Ｏ３とを合計で５５ｍｏｌ％以上含有することが好ましい。
［２３］本発明の半導体装置においては、前記半導体接合保護用ガラス組成物は、「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」をさらに含有することが好ましい。
［２４］本発明の半導体装置においては、前記半導体接合保護用ガラス組成物は、前記「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」として、ニッケル酸化物を含有することが好ましい。
示す。
　本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
　また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物を含有することから、後述する実施例からも明らかなように、５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近い値を有するようになり、高信頼性の半導体装置を製造することが可能となる。
　なお、本発明の半導体接合保護用ガラス組成物において、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないとは、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記が混入したガラス組成物を排除するものではない。本発明の半導体装置の製造方法及び半導体装置においても同様である。
　ここで、Ｐｂを実質的に含有しないこととしたのは、本発明の目的が「鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるからである。
　また、Ｐと、Ａｓと、Ｓｂとを実質的に含有しないこととしたのは、これらの成分を含有する場合には焼成温度の点では有利なのではあるが、焼成中にこれらの成分が半導体基体に拡散することに起因して絶縁性が低下する場合があるからである。
　また、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないこととしたのは、これらの成分を含有する場合には平均線膨張率や焼成温度の点では有利なのではあるが、絶縁性が低下する場合があるからである。
　本発明の発明者らの研究により、これらの成分（すなわち、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋ。）を実質的に含有しない場合であっても、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有するガラス組成物は、半導体接合保護用ガラス組成物として使用可能であることが分かった。すなわち、本発明の半導体接合保護用ガラス組成物によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
実施形態６に係る半導体装置の製造方法を説明するために示す図である。 実施形態６に係る半導体装置の製造方法を説明するために示す図である。 実施形態７に係る半導体装置の製造方法を説明するために示す図である。 実施形態７に係る半導体装置の製造方法を説明するために示す図である。 実施例の結果を示す図表である。 予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。 本評価においてガラス層の内部に発生する泡ｂを説明するために示す写真である。 従来の半導体装置の製造方法を説明するために示す図である。 従来の半導体装置の製造方法を説明するために示す図である。
　以下、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置について、図に示す実施の形態に基づいて説明する。
［実施形態１］
　実施形態１は、半導体接合保護用ガラス組成物に係る実施形態である。
　実施形態１に係る半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物と、ニッケル酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないものである。
　具体的には、ＳｉＯ２の含有量が４１．１ｍｏｌ％～６１．１ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が５．８ｍｏｌ％～１５．８ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が７．４ｍｏｌ％～１７．４ｍｏｌ％の範囲内にあり、ＺｎＯの含有量が３．０ｍｏｌ％～２４．８ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が５．５ｍｏｌ％～１５．５ｍｏｌ％の範囲内にあり、ニッケル酸化物の含有量が０．０１ｍｏｌ％～３．０ｍｏｌ％の範囲内にある。そして、アルカリ土類金属の酸化物のうち、ＣａＯ含有量が２．８ｍｏｌ％～７．８ｍｏｌ％の範囲内にあり、ＭｇＯ含有量が１．１ｍｏｌ％～３．１ｍｏｌ％の範囲内にあり、ＢａＯ含有量が１．７ｍｏｌ％～４．７ｍｏｌ％の範囲内にある。
　実施形態１に係る半導体接合保護用ガラス組成物によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
　また、実施形態１に係る半導体接合保護用ガラス組成物によれば、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物を含有することから、後述する実施例からも明らかなように、５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近い値を有するようになり、高信頼性の半導体装置を製造することが可能となる。
　また、実施形態１に係る半導体接合保護用ガラス組成物によれば、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物を含有することから、後述する実施例からも明らかなように、半導体接合保護用ガラス組成物を製造する過程で失透現象が発生するのを抑制することが可能となる。
　また、実施形態１に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物がニッケル酸化物を含有するため、後述する実施例からも明らかなように、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向耐圧特性が劣化するという事態の発生を抑制することが可能となる。
　また、実施形態１に係る半導体接合保護用ガラス組成物によれば、ＳｉＯ２と、Ｂ２Ｏ３とを合計で５５ｍｏｌ％以上含有する場合には、耐薬品性が向上する。
　ここで、ＳｉＯ２の含有量を４１．１ｍｏｌ％～６１．１ｍｏｌ％の範囲内としたのは、ＳｉＯ２の含有量が４１．１ｍｏｌ％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、ＳｉＯ２の含有量が６１．１ｍｏｌ％を超える場合には、焼成温度が高くなる傾向にあるからである。
　また、Ｂ２Ｏ３の含有量を５．８ｍｏｌ％～１５．８ｍｏｌ％の範囲内としたのは、Ｂ２Ｏ３の含有量が５．８ｍｏｌ％未満である場合には、焼成温度が高くなる傾向があるからであり、Ｂ２Ｏ３の含有量が１５．８ｍｏｌ％を超える場合には、ガラス層を焼成する工程でボロンが半導体基体に拡散して絶縁性が低下する場合があるからである。
　また、Ａｌ２Ｏ３の含有量を７．４ｍｏｌ％～１７．４ｍｏｌ％の範囲内としたのは、Ａｌ２Ｏ３の含有量が７．４ｍｏｌ％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、Ａｌ２Ｏ３の含有量が～１７．４ｍｏｌ％を超える場合には、焼成温度が高くなる傾向にあるからである。
　また、ＺｎＯの含有量を３．０ｍｏｌ％～２４．８ｍｏｌ％の範囲内としたのは、ＺｎＯの含有量が３．０ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＺｎＯの含有量が２４．８ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
　また、アルカリ土類金属の酸化物の含有量を５．５ｍｏｌ％～１５．５ｍｏｌ％の範囲内としたのは、アルカリ土類金属の酸化物の含有量が５．５ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、アルカリ土類金属の酸化物の含有量が１５．５ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
　また、アルカリ土類金属の酸化物のうち、ＣａＯの含有量を２．８ｍｏｌ％～７．８ｍｏｌ％の範囲内としたのは、ＣａＯの含有量が２．８ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＣａＯの含有量が７．８ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
　また、ＭｇＯの含有量を１．１ｍｏｌ％～３．１ｍｏｌ％の範囲内としたのは、ＭｇＯの含有量が１．１ｍｏｌ％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、ＭｇＯの含有量が３．１ｍｏｌ％を超える場合には、焼成温度が高くなる傾向にあるからである。
　また、ＢａＯの含有量を１．７ｍｏｌ％～４．７ｍｏｌ％の範囲内としたのは、ＢａＯの含有量が１．７ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＢａＯの含有量が４．７ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
　また、ニッケル酸化物の含有量を０．０１ｍｏｌ％～３．０ｍｏｌ％の範囲内としたのは、ニッケル酸化物の含有量が０．０１ｍｏｌ％未満である場合には、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することのある泡の発生を抑制することが困難となる場合があるからであり、ニッケル酸化物の含有量が３．０ｍｏｌ％を超える場合には、均質なガラスを製造することが困難となる場合があるからである。
　実施形態１に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ（ＯＨ）３、ＺｎＯ、ＣａＣＯ３、Ｍｇ（ＯＨ）２、ＢａＯ及びＮｉＯを調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（例えば１５５０℃）に上昇させた白金ルツボに入れ、所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
［実施形態２］
　実施形態２は、半導体接合保護用ガラス組成物に係る実施形態である。
　実施形態２に係る半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、少なくとも２つのアルカリ土類金属の酸化物（ＣａＯ及びＭｇＯ）と、ニッケル酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないものである。
　ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、ＺｎＯの含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量は、実施形態１に係る半導体接合保護用ガラス組成物と同じである。そして、アルカリ土類金属の酸化物のうち、ＣａＯ含有量が３．８ｍｏｌ％～１０．９ｍｏｌ％の範囲内にあり、ＭｇＯ含有量が１．７ｍｏｌ％～４．７ｍｏｌ％の範囲内にある。
　実施形態２に係る半導体接合保護用ガラス組成物によれば、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
　また、実施形態２に係る半導体接合保護用ガラス組成物によれば、少なくとも２つのアルカリ土類金属の酸化物（ＣａＯ及びＭｇＯ）を含有することから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近い値を有するようになり、高信頼性の半導体装置を製造することが可能となる。
　また、実施形態２に係る半導体接合保護用ガラス組成物によれば、少なくとも２つのアルカリ土類金属の酸化物（ＣａＯ及びＭｇＯ）を含有することから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、半導体接合保護用ガラス組成物を製造する過程で失透現象が発生するのを抑制することが可能となる。
　また、実施形態２に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物がニッケル酸化物を含有するため、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向耐圧特性が劣化するという事態の発生を抑制することが可能となる。
　なお、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、ＺｎＯの含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量を上記した範囲内にしたのは、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様の理由による。
　また、アルカリ土類金属の酸化物のうち、ＣａＯの含有量を３．８ｍｏｌ％～１０．９ｍｏｌ％の範囲内としたのは、ＣａＯの含有量が３．８ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＣａＯの含有量が１０．９ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
　また、ＭｇＯの含有量を１．７ｍｏｌ％～４．７ｍｏｌ％の範囲内としたのは、ＭｇＯの含有量が１．７ｍｏｌ％％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、ＭｇＯの含有量が４．７ｍｏｌ％を超える場合には、焼成温度が高くなる傾向にあるからである。
　実施形態２に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ（ＯＨ）３、ＺｎＯ、ＣａＣＯ３、Ｍｇ（ＯＨ）２及びＮｉＯ）を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（例えば１５５０℃）に上昇させた白金ルツボに入れ、所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
［実施形態３］
　実施形態３は、半導体接合保護用ガラス組成物に係る実施形態である。
　実施形態３に係る半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、少なくとも２つのアルカリ土類金属の酸化物（ＣａＯ及びＢａＯ）と、ニッケル酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないものである。
　ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、ＺｎＯの含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量は、実施形態１に係る半導体接合保護用ガラス組成物と同じである。そして、アルカリ土類金属の酸化物のうち、ＣａＯ含有量が３．３ｍｏｌ％～９．３ｍｏｌ％の範囲内にあり、ＢａＯ含有量が２．２ｍｏｌ％～６．２ｍｏｌ％の範囲内にある。
　実施形態３に係る半導体接合保護用ガラス組成物によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
　また、実施形態３に係る半導体接合保護用ガラス組成物によれば、少なくとも２つのアルカリ土類金属の酸化物（ＣａＯ及びＢａＯ）を含有することから、後述する実施例からも明らかなように、５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近い値を有するようになり、高信頼性の半導体装置を製造することが可能となる。
　また、実施形態３に係る半導体接合保護用ガラス組成物によれば、少なくとも２つのアルカリ土類金属の酸化物（ＣａＯ及びＢａＯ）を含有することから、後述する実施例からも明らかなように、半導体接合保護用ガラス組成物を製造する過程で失透現象が発生するのを抑制することが可能となる。
　また、実施形態３に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物がニッケル酸化物を含有するため、後述する実施例からも明らかなように、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向耐圧特性が劣化するという事態の発生を抑制することが可能となる。
　なお、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、ＺｎＯの含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量を上記した範囲内にしたのは、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様の理由による。
　また、アルカリ土類金属の酸化物のうち、ＣａＯの含有量を３．３ｍｏｌ％～９．３ｍｏｌ％の範囲内としたのは、ＣａＯの含有量が３．３ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＣａＯの含有量が９．３ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
　また、ＢａＯの含有量を２．２ｍｏｌ％～６．２ｍｏｌ％の範囲内としたのは、ＢａＯの含有量が２．２ｍｏｌ％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、ＢａＯの含有量が６．２ｍｏｌ％を超える場合には、焼成温度が高くなる傾向にあるからである。
　実施形態３に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ（ＯＨ）３、ＺｎＯ、ＣａＣＯ３、ＢａＯ及びＮｉＯ）を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（例えば１５５０℃）に上昇させた白金ルツボに入れ、所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
［実施形態４］
　実施形態４は、半導体接合保護用ガラス組成物に係る実施形態である。
　実施形態４に係る半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、少なくとも２つのアルカリ土類金属の酸化物（ＭｇＯ及びＢａＯ）と、ニッケル酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないものである。
　ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、ＺｎＯの含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量は、実施形態１に係る半導体接合保護用ガラス組成物と同じである。そして、アルカリ土類金属の酸化物のうち、ＭｇＯ含有量が２．２ｍｏｌ％～６．２ｍｏｌ％の範囲内にあり、ＢａＯ含有量が３．３ｍｏｌ％～９．３ｍｏｌ％の範囲内にある。
　実施形態４に係る半導体接合保護用ガラス組成物によれば、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
　また、実施形態４に係る半導体接合保護用ガラス組成物によれば、少なくとも２つのアルカリ土類金属の酸化物（ＭｇＯ及びＢａＯ）を含有することから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近い値を有するようになり、高信頼性の半導体装置を製造することが可能となる。
　また、実施形態４に係る半導体接合保護用ガラス組成物によれば、少なくとも２つのアルカリ土類金属の酸化物（ＭｇＯ及びＢａＯ）を含有することから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、半導体接合保護用ガラス組成物を製造する過程で失透現象が発生するのを抑制することが可能となる。
　また、実施形態４に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物がニッケル酸化物を含有するため、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向耐圧特性が劣化するという事態の発生を抑制することが可能となる。
　なお、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、ＺｎＯの含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量を上記した範囲内にしたのは、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様の理由による。
　また、アルカリ土類金属の酸化物のうち、ＭｇＯの含有量を２．２ｍｏｌ％～６．２ｍｏｌ％の範囲内としたのは、ＭｇＯの含有量が２．２ｍｏｌ％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、ＭｇＯの含有量が６．２ｍｏｌ％を超える場合には、焼成温度が高くなる傾向にあるからである。
　また、ＢａＯの含有量を３．３ｍｏｌ％～９．３ｍｏｌ％の範囲内としたのは、ＢａＯの含有量が３．３ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＢａＯの含有量が９．３ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
　実施形態４に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ（ＯＨ）３、ＺｎＯ、Ｍｇ（ＯＨ）２、ＢａＯ及びＮｉＯ）を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（例えば１５５０℃）に上昇させた白金ルツボに入れ、所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
［実施形態５］
　実施形態５は、半導体接合保護用ガラス組成物に係る実施形態である。
　実施形態５に係る半導体接合保護用ガラス組成物は、基本的には実施形態１に係る半導体接合保護用ガラス組成物と同様の成分を含有するが、ニッケル酸化物を含有しない点で実施形態１に係る半導体接合保護用ガラス組成物とは異なる。すなわち、実施形態５に係る半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないものである。
　ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、ＺｎＯの含有量及びアルカリ土類金属の酸化物の含有量は、実施形態１に係る半導体接合保護用ガラス組成物と同じである。
　実施形態５に係る半導体接合保護用ガラス組成物によれば、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
　また、実施形態５に係る半導体接合保護用ガラス組成物によれば、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物を含有することから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、５０℃～５５０℃における平均熱膨張率がシリコンの熱膨張係数に近い値を有するようになり、高信頼性の半導体装置を製造することが可能となる。
　また、実施形態５に係る半導体接合保護用ガラス組成物によれば、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物を含有することから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、半導体接合保護用ガラス組成物を製造する過程で失透現象が発生するのを抑制することが可能となる。
　なお、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、ＺｎＯの含有量及びアルカリ土類金属の酸化物の含有量の含有量を上記した範囲内にしたのは、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様の理由による。
　また、ニッケル酸化物を含有しないこととしたのは、ニッケル酸化物を含有しない場合であっても、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することがある泡の発生を無くすことができる場合があるからである。
　実施形態５に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ（ＯＨ）３、ＺｎＯ、ＣａＣＯ３、Ｍｇ（ＯＨ）２及びＢａＯを調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（例えば１５５０℃）に上昇させた白金ルツボに入れ、所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
［実施形態６］
　実施形態６は、半導体装置の製造方法に係る実施形態である。
　実施形態６に係る半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物と、ニッケル酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない半導体接合保護用ガラス組成物（実施形態１に係る半導体接合保護用ガラス組成物）を用いてガラス層を形成する。第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、半導体基体の一方の表面からｐｎ接合を超える深さの溝を形成することにより、溝の内部にｐｎ接合露出部を形成する工程とを含み、第２工程は、溝の内部におけるｐｎ接合露出部を直接覆うようにガラス層を形成する工程を含む。
　図１及び図２は、実施形態６に係る半導体装置の製造方法を説明するために示す図である。図１（ａ）～図１（ｄ）及び図２（ａ）～図２（ｄ）は各工程図である。
　実施形態６に係る半導体装置の製造方法は、図１及び図２に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態６に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
　まず、ｎ－型半導体基板（ｎ－型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を形成する。その後、熱酸化によりｐ＋型拡散層１１２及びｎ＋型拡散層１１４の表面に酸化膜１１６，１１８を形成する（図１（ａ）参照。）。
（ｂ）溝形成工程
　次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図１（ｂ）参照。）。
（ｃ）ガラス層形成工程
　次に、溝１２０の表面に、電気泳動法により溝１２０の内面及びその近傍の半導体基体表面に実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図１（ｃ）参照。）。従って、溝１２０の内部におけるｐｎ接合露出部はガラス層１２４に直接覆われた状態となる。
（ｄ）フォトレジスト形成工程
　次に、ガラス層１１２の表面を覆うようにフォトレジスト１２６を形成する（図１（ｄ）参照。）。
（ｅ）酸化膜除去工程
　次に、フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図２（ａ）参照。）。
（ｆ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域１３２を形成する（図２（ｂ）参照。）。
（ｇ）電極形成工程
　次に、半導体基体にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基体の他方の表面にカソード電極１３６を形成する（図２（ｃ）参照。）。
（ｈ）半導体基体切断工程
　次に、ダイシング等により、ガラス層１２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）を作成する（図２（ｄ）参照。）。
　以上のようにして、高耐圧のメサ型半導体装置（実施形態６に係る半導体装置）を製造することができる。
［実施形態７］
　実施形態７は、半導体装置の製造方法に係る実施形態である。
　実施形態７に係る半導体装置の製造方法は、実施形態６に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうちすべてのアルカリ土類金属の酸化物と、ニッケル酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない半導体接合保護用ガラス組成物（実施形態１に係る半導体接合保護用ガラス組成物）を用いてガラス層を形成する。但し、実施形態６に係る半導体装置の製造方法の場合とは異なり、第１工程は、半導体基体の表面にｐｎ接合露出部を形成する工程を含み、第２工程は、半導体基体の表面におけるｐｎ接合露出部を直接覆うようにガラス層を形成する工程とを含む。
　図３及び図４は、実施形態７に係る半導体装置の製造方法を説明するために示す図である。図３（ａ）～図３（ｃ）及び図４（ａ）～図４（ｃ）は各工程図である。
　実施形態７に係る半導体装置の製造方法は、図３及び図４に示すように、「半導体基体準備工程」、「ｐ＋型拡散層形成工程」、「ｎ＋型拡散層形成工程」、「ガラス層形成工程」、「ガラス層エッチング工程」及び「電極形成工程」をこの順序で実施する。以下、実施形態７に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体準備工程
　まず、ｎ＋型シリコン基板２１０上にｎ－型エピタキシャル層２１２が積層された半導体基体を準備する（図３（ａ）参照。）。
（ｂ）ｐ＋型拡散層形成工程
　次に、マスクＭ１を形成した後、当該マスクＭ１を介してｎ－型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｐ型不純物（例えばボロンイオン）を導入する。その後、熱拡散することにより、ｐ＋型拡散層２１４を形成する（図３（ｂ参照。）。
（ｃ）ｎ＋型拡散層形成工程
　次に、マスクＭ１を除去するとともにマスクＭ２を形成した後、当該マスクＭ２を介してｎ－型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｎ型不純物（例えばヒ素イオン）を導入する。その後、熱拡散することにより、ｎ＋型拡散層２１６を形成する（図３（ｃ）参照。）。
（ｄ）ガラス層形成工程
　次に、マスクＭ２を除去した後、ｎ－型エピタキシャル層２１２の表面に、スピンコート法により、実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成し、その後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層２１５を形成する（図４（ａ）参照。）。
（ｅ）ガラス層エッチング工程
　次に、ガラス層２１５の表面にマスクＭ３を形成した後、ガラス層のエッチングを行う（図４（ｂ）参照。）。これにより、ｎ－型エピタキシャル層２１２の表面における所定領域にガラス層２１７が形成されることとなる。
（ｆ）電極形成工程
　次に、マスクＭ３を除去した後、半導体基体の表面におけるガラス層２１７で囲まれた領域にアノード電極２１８を形成するとともに、半導体基体の裏面にカソード電極２２０を形成する（図４（ｃ）参照。）。
　以上のようにして、高耐圧のプレーナ型半導体装置（実施形態７に係る半導体装置）を製造することができる。
［実施例］
１．試料の調整
　図５は、実施例の結果を示す図表である。実施例１～３及び比較例１～６に示す組成比（図５参照。）になるように原料を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（１３５０℃～１５５０℃）まで上昇させた白金ルツボに入れ、２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が５μｍとなるまで粉砕して、粉末状のガラス組成物を得た。
　なお、実施例において使用した原料は、ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ（ＯＨ）３、ＺｎＯ、ＣａＣＯ３、Ｍｇ（ＯＨ）２、ＢａＯ、ＮｉＯ及びＰｂＯである。
２．上記方法により得た各ガラス組成物を以下の評価項目により評価した。
（１）評価項目１（環境負荷）
　本発明の目的が「鉛を含まないガラス材料を用いて、従来の『珪酸鉛を主成分としたガラス材料』を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるため、鉛成分を含まない場合に「○」の評価を与え、鉛成分を含む場合に「×」の評価を与えた。
（２）評価項目２（焼成温度）
　焼成温度が高すぎると製造中の半導体装置に与える影響が大きくなるため、焼成温度が９００℃以下である場合に「○」の評価を与え、焼成温度が９００℃を超える場合に「×」の評価を与えた。
（３）評価項目３（耐薬品性）
　ガラス組成物が王水及びめっき液の両方に対して難溶性を示す場合に「○」の評価を与え、王水及びめっき液の少なくとも一方に対して溶解性を示す場合に「×」の評価を与えた。
（４）評価項目４（平均線膨張率）
　上記した「１．試料の調整」の欄で得られた融液から薄片状のガラス板を作製し、当該薄片状のガラス板を用いて、５０℃～５５０℃におけるガラス組成物の平均線膨張率を測定した。その結果、５０℃～５５０℃におけるガラス組成物の平均線膨張率とシリコンの線膨張率（３．７３×１０－６）との差が「０．７×１０－６」以下の場合に「○」の評価を与え、当該差が「０．７×１０－６」を超える場合に「×」の評価を与えた。なお、図５の評価項目４の欄中、括弧内の数字は、５０℃～５５０℃におけるガラス組成物の平均線膨張率×１０＋６の値を示す。
（５）評価項目５（絶縁性）
　実施形態６に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、作製した半導体装置の逆方向特性を測定した。その結果、半導体装置の逆方向特性が正常範囲にある場合に「○」の評価を与え、半導体装置の逆方向特性が正常範囲にない場合に「×」の評価を与えた。
（６）評価項目６（失透の有無）
　上記した「１．試料の調整」の欄で得られた融液から薄片状のガラス板を作製し、当該薄片状のガラス板を軟化点まで加熱した後に室温まで冷却したときに、結晶化による失透現象が発生しなかった場合に「○」の評価を与え、結晶化による失透現象が発生した場合に「×」の評価を与えた。
（７）評価項目７（泡の有無）
　実施形態６に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、ガラス層１２４の内部（特に、シリコン基板との境界面近傍）に泡が発生しているかどうかを観察した（予備評価）。また、１０ｍｍ角のシリコン基板上に実施例１～３及び比較例１～６に係る半導体接合保護用ガラス組成物を塗布して半導体接合保護用ガラス組成物からなる層を形成するとともに当該半導体接合保護用ガラス組成物からなる層を焼成することによりガラス層を形成し、ガラス層の内部（特に、シリコン基板との境界面近傍）に泡が発生しているかどうかを観察した（本評価）。
　図６は、予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。図６（ａ）は泡ｂが発生しなかった場合の半導体装置の断面図であり、図６（ｂ）は泡ｂが発生した場合の半導体装置の断面図である。図７は、本評価においてガラス層の内部に発生する泡ｂを説明するために示す写真である。図７（ａ）は泡ｂが発生しなかった場合におけるシリコン基板とガラス層との境界面を拡大して示す図であり、図７（ｂ）は泡ｂが発生した場合におけるシリコン基板とガラス層との境界面を拡大して示す図である。実験の結果、予備評価の結果と本発明の評価結果には良好な対応関係があることがわかった。また、本評価において、ガラス層の内部に直径５０μｍ以上の泡が１個も発生しなかった場合に「○」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が１個～２０個発生した場合に「△」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が２０個以上発生した場合に「×」の評価を与えた。
（８）総合評価
　上記した評価項目１～７についての各評価がすべて「○」の場合に「○」の評価を与え、各評価のうち１つでも「△」又は「×」がある場合に「×」の評価を与えた。
３．評価結果
　図５からも分かるように、比較例１～６に係るガラス組成物はいずれも、いずれかの評価項目で「△」又は「×」の評価があり、「×」の総合評価が得られた。すなわち、比較例１に係るガラス組成物は、評価項目７で「△」の評価が得られた。また、比較例２に係るガラス組成物は、評価項目４で「×」の評価が得られ、評価項目７で「△」の評価が得られた。また、比較例３及び４に係るガラス組成物は、評価項目２及び６で「×」の評価が得られ、評価項目７で「△」の評価が得られた。また、比較例５に係るガラス組成物は、評価項目１で「×」の評価が得られた。さらにまた、比較例６に係るガラス組成物は、評価項目３及び４で「×」の評価が得られた。
　これに対して、実施例１～３に係るガラス組成物はいずれも、すべての評価項目（評価項目１～７）について「○」の評価が得られた。その結果、実施例１～３に係るガラス組成物はいずれも、鉛を含まないガラス材料でありながら、（ａ）適正な温度（例えば９００℃以下）で焼成できること、（ｂ）工程で使用する薬品に耐えること、（ｃ）シリコンの線膨張率に近い線膨張率を有すること（特に５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近いこと）及び（ｄ）優れた絶縁性を有することという条件をすべて満たし、さらには、（ｅ）半導体接合保護用ガラス組成物を軟化点まで加熱した後冷却する過程で失透現象の発生を抑制することを可能とすること、及び、（ｆ）電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向耐圧特性が劣化するという事態の発生を抑制することを可能とする、ガラス組成物であることが分かった。
　以上、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
（１）上記の実施形態６においては、第２工程において、溝の内部におけるｐｎ接合露出部を直接覆うようにガラス層を形成したが、本発明はこれに限定されるものではない。例えば、溝の内部におけるｐｎ接合露出部上に絶縁膜を形成し、その後、当該絶縁膜を介してｐｎ接合露出部を覆うようにガラス層を形成してもよい。
（２）上記の実施形態７においては、第２工程において、半導体基体の表面におけるｐｎ接合露出部を直接覆うようにガラス層を形成したが、本発明はこれに限定されるものではない。例えば、半導体基体の表面におけるｐｎ接合露出部上に絶縁膜を形成し、その後、当該絶縁膜を介してｐｎ接合露出部を覆うようにガラス層を形成してもよい。
（３）上記の実施形態６及び７においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、実施形態２～５に係る半導体接合保護用ガラス組成物を用いてガラス層を形成してもよい。さらにまた、請求項１の範囲に入る別の半導体接合保護用ガラス組成物を用いてガラス層を形成してもよい。
（４）上記の実施形態１～４においては、「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」として、ニッケル酸化物を用いたが、本発明はこれに限定されるものではない。例えば、銅酸化物又はマンガン酸化物を用いてもよい。
１００，２００，９００…半導体装置、１１０，９１０…ｎ－型半導体基板、１１２，９１２…ｐ＋型拡散層、１１４，９１４…ｎ－型拡散層、１１６，１１８，９１６，９１８…酸化膜、１２０，９２０…溝、１２４，９２４…ガラス層、１２６，９２６…フォトレジスト、１３０，９３０…Ｎｉめっき電極膜を形成する部位、１３２，９３２…粗面化領域、１３４，９３４…アノード電極、１３６，９３６…カソード電極、２１０…ｎ＋型半導体基板、２１２…ｎ－型エピタキシャル層、２１４…ｐ＋型拡散層、２１６…ｎ＋型拡散層、２１５，２１７…ガラス層、２１８…アノード電極層、２２０…カソード電極層、ｂ…泡

Claims (24)

  1. 　少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないことを特徴とする半導体接合保護用ガラス組成物。
  2. 　５０℃～５５０℃の温度範囲において、平均線膨張率が３×１０－６～４．５×１０－６の範囲内にあることを特徴とする請求項１に記載の半導体接合保護用ガラス組成物。
  3. 　前記アルカリ土類金属の酸化物として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有することを特徴とする請求項２に記載の半導体接合保護用ガラス組成物。
  4. 　ＳｉＯ２と、Ｂ２Ｏ３とを合計で５５ｍｏｌ％以上含有することを特徴とする請求項１～３のいずれかに記載の半導体接合保護用ガラス組成物。
  5. 　「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」をさらに含有することを特徴とする請求項１～４のいずれかに記載の半導体接合保護用ガラス組成物。
  6. 　前記「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」として、ニッケル酸化物を含有することを特徴とする請求項４に記載の半導体接合保護用ガラス組成物。
  7. 　ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、
    　前記ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法であって、
    　前記第２工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする半導体装置の製造方法。
  8. 　前記第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内部に前記ｐｎ接合露出部を形成する工程とを含み、
    　前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 　前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 　前記第２工程は、前記溝の内部における前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 　前記第１工程は、半導体基体の表面に前記ｐｎ接合露出部を形成する工程を含み、
    　前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
  12. 　前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 　前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
  14. 　前記半導体接合保護用ガラス組成物は、５０℃～５５０℃の温度範囲において、平均線膨張率が３×１０－６～４．５×１０－６の範囲内にあることを特徴とする請求項７～１３のいずれかに記載の半導体装置の製造方法。
  15. 　前記半導体接合保護用ガラス組成物は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有することを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 　前記半導体接合保護用ガラス組成物は、ＳｉＯ２と、Ｂ２Ｏ３とを合計で５５ｍｏｌ％以上含有することを特徴とする請求項７～１５のいずれかに記載の半導体装置の製造方法。
  17. 　前記半導体接合保護用ガラス組成物は、「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」をさらに含有することを特徴とする請求項７～１６のいずれかに記載の半導体装置の製造方法。
  18. 　前記半導体接合保護用ガラス組成物は、前記「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」として、ニッケル酸化物を含有することを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 　ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、
    　前記ｐｎ接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、
    　前記ガラス層は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ｐと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする半導体装置。
  20. 　前記半導体接合保護用ガラス組成物は、５０℃～５５０℃の温度範囲において、平均線膨張率が３×１０－６～４．５×１０－６の範囲内にあることを特徴とする請求項１９に記載の半導体装置。
  21. 　前記半導体接合保護用ガラス組成物は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＭｇＯ及びＢａＯのすべてを含有することを特徴とする請求項２１に記載の半導体装置。
  22. 　前記半導体接合保護用ガラス組成物は、ＳｉＯ２と、Ｂ２Ｏ３とを合計で５５ｍｏｌ％以上含有することを特徴とする請求項１９～２１のいずれかに記載の半導体装置。
  23. 　前記半導体接合保護用ガラス組成物は、「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」をさらに含有することを特徴とする請求項１９～２２のいずれかに記載の半導体装置。
  24. 　前記半導体接合保護用ガラス組成物は、前記「ニッケル酸化物、銅酸化物及びマンガン酸化物よりなる群から選択された少なくとも１つの金属酸化物」として、ニッケル酸化物を含有することを特徴とする請求項２３に記載の半導体装置。
PCT/JP2012/052108 2011-05-23 2012-01-31 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 WO2013114562A1 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
US13/883,916 US9099483B2 (en) 2012-01-31 2012-01-31 Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
PCT/JP2012/052108 WO2013114562A1 (ja) 2012-01-31 2012-01-31 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP2012525767A JP5184717B1 (ja) 2012-01-31 2012-01-31 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
EP12837604.3A EP2811511B1 (en) 2012-01-31 2012-01-31 Glass composition for semiconductor junction protection, production method for semiconductor device, and semiconductor device
CN201280002233.4A CN103403846B (zh) 2012-01-31 2012-01-31 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
PCT/JP2012/061779 WO2012160961A1 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置
JP2013516274A JP5655140B2 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置
JP2013516273A JP5655139B2 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置
PCT/JP2012/061780 WO2012160962A1 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置
TW102103596A TWI468360B (zh) 2012-01-31 2013-01-30 Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/052108 WO2013114562A1 (ja) 2012-01-31 2012-01-31 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
WO2013114562A1 true WO2013114562A1 (ja) 2013-08-08

Family

ID=48481394

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/052108 WO2013114562A1 (ja) 2011-05-23 2012-01-31 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Country Status (6)

Country Link
US (1) US9099483B2 (ja)
EP (1) EP2811511B1 (ja)
JP (1) JP5184717B1 (ja)
CN (1) CN103403846B (ja)
TW (1) TWI468360B (ja)
WO (1) WO2013114562A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102781861B (zh) 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
EP2849213B1 (en) * 2012-05-08 2017-04-19 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
WO2016067477A1 (ja) * 2014-10-31 2016-05-06 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
JP6830524B2 (ja) 2016-08-03 2021-02-17 フエロ コーポレーション 半導体装置用パッシベーションガラス
JP7185181B2 (ja) * 2018-10-04 2022-12-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645055A (en) * 1979-09-21 1981-04-24 Toshiba Corp Semiconductor device
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JP2002012445A (ja) * 2000-01-18 2002-01-15 Central Glass Co Ltd 低融点ガラス
JP2004087955A (ja) 2002-08-28 2004-03-18 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
JP2006221942A (ja) * 2005-02-10 2006-08-24 Nippon Electric Glass Co Ltd プラズマディスプレイパネル基板作製用ガラスセット
JP2009046371A (ja) * 2007-08-22 2009-03-05 Nihon Yamamura Glass Co Ltd 封着用ガラス組成物
JP2009203154A (ja) * 2008-01-31 2009-09-10 Ohara Inc ガラス
JP2009215089A (ja) * 2008-03-07 2009-09-24 Mitsubishi Electric Corp グリーンシート用セラミック粉末及び低温焼成多層セラミック基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104443A (en) * 1980-01-23 1981-08-20 Hitachi Ltd Manufacture of semiconductor device
JPS58125638A (ja) * 1982-01-21 1983-07-26 Toshiba Corp 半導体被覆用ガラス組成物
JPS59194441A (ja) * 1983-04-20 1984-11-05 Toshiba Corp プレ−ナ型半導体装置
US4714687A (en) * 1986-10-27 1987-12-22 Corning Glass Works Glass-ceramics suitable for dielectric substrates
JPH02163938A (ja) 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
DE4124515A1 (de) 1991-07-24 1993-01-28 Vdo Schindling Verfahren zum ueberwachen und verstellanordnung fuer die betaetigung eines verstellorgans einer steuerung einer verbrennungskraftmaschine
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US6171987B1 (en) * 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
JP3943341B2 (ja) * 2001-02-23 2007-07-11 日本電気硝子株式会社 ガラスセラミックス組成物
US7740899B2 (en) 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
CN100368340C (zh) * 2003-04-21 2008-02-13 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
WO2009017173A1 (ja) * 2007-08-01 2009-02-05 Asahi Glass Company, Limited 無鉛ガラス
US20120081857A1 (en) 2009-06-25 2012-04-05 Mitsubishi Electric Corporation Terminal box for solar cell module
JP5526656B2 (ja) 2009-08-25 2014-06-18 株式会社Ｉｈｉ 防護装置及び燃焼試験設備
JP2011060857A (ja) * 2009-09-07 2011-03-24 Hitachi Maxell Ltd 集光型光発電モジュール及び集光型光発電モジュールの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645055A (en) * 1979-09-21 1981-04-24 Toshiba Corp Semiconductor device
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JP2002012445A (ja) * 2000-01-18 2002-01-15 Central Glass Co Ltd 低融点ガラス
JP2004087955A (ja) 2002-08-28 2004-03-18 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
JP2006221942A (ja) * 2005-02-10 2006-08-24 Nippon Electric Glass Co Ltd プラズマディスプレイパネル基板作製用ガラスセット
JP2009046371A (ja) * 2007-08-22 2009-03-05 Nihon Yamamura Glass Co Ltd 封着用ガラス組成物
JP2009203154A (ja) * 2008-01-31 2009-09-10 Ohara Inc ガラス
JP2009215089A (ja) * 2008-03-07 2009-09-24 Mitsubishi Electric Corp グリーンシート用セラミック粉末及び低温焼成多層セラミック基板

Also Published As

Publication number Publication date
CN103403846B (zh) 2016-07-06
EP2811511B1 (en) 2018-12-26
CN103403846A (zh) 2013-11-20
JP5184717B1 (ja) 2013-04-17
TWI468360B (zh) 2015-01-11
JPWO2013114562A1 (ja) 2015-05-11
US9099483B2 (en) 2015-08-04
TW201331147A (zh) 2013-08-01
EP2811511A1 (en) 2014-12-10
EP2811511A4 (en) 2015-11-18
US20140339685A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
JP5548276B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP4927237B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5827398B2 (ja) 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
JP5340511B1 (ja) 半導体装置の製造方法及び半導体装置
JP5184717B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5508547B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5833112B2 (ja) ガラス組成物の製造方法
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5139596B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2012525767

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2012837604

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13883916

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12837604

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE