CN107533976B - 半导体装置的制造方法以及抗蚀玻璃 - Google Patents

半导体装置的制造方法以及抗蚀玻璃 Download PDF

Info

Publication number
CN107533976B
CN107533976B CN201480082676.8A CN201480082676A CN107533976B CN 107533976 B CN107533976 B CN 107533976B CN 201480082676 A CN201480082676 A CN 201480082676A CN 107533976 B CN107533976 B CN 107533976B
Authority
CN
China
Prior art keywords
oxide film
resist glass
glass layer
semiconductor device
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480082676.8A
Other languages
English (en)
Other versions
CN107533976A (zh
Inventor
小笠原淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN107533976A publication Critical patent/CN107533976A/zh
Application granted granted Critical
Publication of CN107533976B publication Critical patent/CN107533976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Glass Compositions (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体装置的制造方法，包含将形成于半导体基板表面的氧化膜部分去除的氧化膜去除工序，其特征在于：所述氧化膜去除工序包括：第一工序，在不运用光刻工序的情况下在所述氧化膜的上方面上选择性地形成抗蚀玻璃层；第二工序，对所述抗蚀玻璃层进行烧制从而使该抗蚀玻璃层致密化；以及第三工序，以所述抗蚀玻璃层为掩膜将所述氧化膜部分去除，其中，所述抗蚀玻璃层由至少含有SiO2、B2O3、Al2O3、CaO、MgO以及BaO中的至少两种碱土类金属氧化物的、并且，实质上不含有Pb、As、Sb、Li、Na、K、Zn的抗蚀玻璃所构成。通过本发明的半导体装置的制造方法，就能够在氧化膜形成工序中不易发生硅外露等的不良情况，并且能够以高生产性来制造半导体装置。

Description

半导体装置的制造方法以及抗蚀玻璃
技术领域
本发明涉及半导体装置的制造方法以及抗蚀玻璃(Resist glass)。
背景技术
以往，包含有将形成于半导体基板表面的氧化膜部分去除的氧化膜去除工序的半导体装置的制造方法已被普遍认知(例如，参照专利文献1)。
以往的半导体装置的制造方法如图9所示，依次包括：半导体基板准备工序(省略图示)，准备在主面上具有平行pn结的，并且主面被氧化膜916所覆盖的半导体基板910；沟槽形成工序(参照图9(a))，通过从半导体基板910一方的主面形成深度超过pn结的沟槽920，从而在沟槽920的内部形成pn结露出部；玻璃层形成工序(参照图9(b))，形成玻璃层922使其覆盖沟槽920内部的pn结露出部；光刻胶(Photo resist)层形成工序(参照图9(c))，形成光刻胶层924(由有机光刻胶构成)使其覆盖玻璃层922；氧化膜去除工序(参照图9(d))，将光刻胶层924作为掩膜，将形成于半导体基板910表面的氧化膜916通过蚀刻部分去除；光刻胶层去除工序(省略图示)，将光刻胶层924去除；以及电极形成工序(参照图9(e))，在形成电极的部位930上形成电极934。
根据以往的半导体装置的制造方法，通过在沟槽920内部形成用于钝化(Passivation)的玻璃层922之后将半导体基板进行切割，就能够制造高可靠性的台面型半导体装置。
【先行技术文献】
【专利文献1】特开2004-87955号公报
然而，在以往的半导体装置的制造方法中，由于玻璃层922的表面并非是平坦的，因此在光刻胶层形成工序中光刻胶层924的厚度容易产生不均一的情况(参照图10(a))。所以，在将光刻胶层924形成得较薄的情况下，在氧化膜去除工序中蚀刻液就可能会从光刻胶层924中较薄的部分侵入至玻璃层922处，从而导致玻璃层922被蚀刻液侵蚀后产生硅外露等的不良情况(参照图10(b)以及图10(c))。
另外，近年来，在半导体装置的技术邻域中，也在寻求具有高生产性的半导体装置的制造方法。
因此，鉴于上述的情况，本发明的目的为提供一种半导体装置的制造方法，能够在氧化膜形成工序中不易发生硅外露等的不良情况，并且能够以高生产性来制造半导体装置。以及，提供一种用于该半导体的制造方法的抗蚀玻璃。
发明内容
【1】本发明的半导体装置的制造方法，包含将形成于半导体基板表面的氧化膜部分去除的氧化膜去除工序，其特征在于：所述氧化膜去除工序包括：第一工序，在不运用光刻工序的情况下在所述氧化膜的上方面上选择性地形成抗蚀玻璃层；第二工序，对所述抗蚀玻璃层进行烧制从而使该抗蚀玻璃层致密化；以及第三工序，以所述抗蚀玻璃层为掩膜将所述氧化膜部分去除，其中，所述抗蚀玻璃层由至少含有SiO2、B2O3、Al2O3、CaO、MgO、以及BaO中的至少两种碱土类金属氧化物的、并且，实质上不含有Pb、As、Sb、Li、Na、K、Zn的抗蚀玻璃所构成。
【2】在本发明的半导体的制造方法中，理想的情况是：所述抗蚀玻璃中SiO2的含量在58mol％～72mol％范围内、B2O3的含量在7mol％～17mol％范围内、Al2O3的含量在7mol％～17mol％范围内、碱土类金属氧化物的含量在6mol％～16mol％范围内。
【3】本发明的半导体装置的制造方法，包含将形成于半导体基板表面的氧化膜部分去除的氧化膜去除工序，其特征在于：所述氧化膜去除工序包括：第一工序，在不使用光刻工序的情况下在所述氧化膜的上方面上选择性地形成抗蚀玻璃层；第二工序，对所述抗蚀玻璃层进行烧制从而使该抗蚀玻璃层致密化；以及第三工序，以所述抗蚀玻璃层为掩膜将所述氧化膜部分去除，其中，所述抗蚀玻璃层由至少含有SiO2、B2O3、Al2O3、ZnO、CaO、MgO、以及BaO中的至少两种碱土类金属氧化物的、并且，实质上不含有Pb、As、Sb、Li、Na、K的、SiO2的含量在50mol％～65mol％范围内的、B2O3的含量在8mol％～18mol％范围内的、Al2O3的含量在4mol％～15mol％范围内的、ZnO的含量在4mol％～14mol％范围内的、碱土类金属氧化物的含量在6mol％～16mol％范围内的抗蚀玻璃所构成。
【4】在本发明的半导体的制造方法中，理想的情况是：在所述氧化膜去除工序之后，不包含去除所述抗蚀玻璃层的工序。
【5】在本发明的半导体的制造方法中，理想的情况是：在所述第三工序中，使用含有氟酸的蚀刻液去除所述氧化膜。
【6】在本发明的半导体的制造方法中，理想的情况是：在所述氧化膜去除工序之前，依次包含有：半导体基板准备工序，准备在主面上具有平行pn结，并且主面被氧化膜覆盖的半导体基板；以及沟槽形成工序，通过从所述半导体基板一方的主面形成深度超过pn结的沟槽，从而在所述沟槽的内部形成pn结露出部，其中，在所述第一工序中，通过电泳法，在所述氧化膜的上方面中所述沟槽周围的区域以及所述沟槽的内面形成所述抗蚀玻璃层，在所述第三工序中，以所述抗蚀玻璃层为掩膜去除所述氧化膜，在所述氧化膜去除工序之后，包含电极形成工序，在所述第三工序中所述氧化膜已被去除的区域上形成电极。
【7】在本发明的半导体的制造方法中，理想的情况是：在所述氧化膜去除工序之前，依次包含有：准备具有pn结露出于表面的pn结露出部的半导体基板的工序；以及在所述半导体基板的表面形成氧化膜的工序，其中，在所述第一工序中，通过屏幕印刷法，在所述氧化膜的上方面中经由所述氧化膜覆盖所述pn结露出部的区域上形成所述抗蚀玻璃层，在所述第三工序中，以所述抗蚀玻璃层为掩膜去除所述氧化膜，在所述氧化膜去除工序之后，包含电极形成工序，在所述第三工序中所述氧化膜已被去除的区域上形成电极。
【8】本发明的抗蚀玻璃，其特征在于：至少含有SiO2、B2O3、Al2O3、ZnO、CaO、MgO以及BaO中的至少两种碱土类金属氧化物，并且，实质上不含有Pb、As、Sb、Li、Na、K。
【9】本发明的抗蚀玻璃，至少含有SiO2、B2O3、Al2O3、CaO、MgO以及BaO中的至少两种碱土类金属氧化物，并且，实质上不含有Pb、As、Sb、Li、Na、K、Zn，其特征在于：其中，SiO2的含量在50mol％～65mol％范围内、B2O3的含量在8mol％～18mol％范围内、Al2O3的含量在4mol％～15mol％范围内、ZnO的含量在4mol％～14mol％范围内、碱土类金属氧化物的含量在6mol％～16mol％范围内。
发明效果
根据本发明的半导体装置的制造方法，由于抗蚀玻璃层是由上述【1】中所记载的抗蚀玻璃(即，实质上不含有Zn的抗蚀玻璃)或上述【3】中所记载的抗蚀玻璃(即，ZnO的含量在4mol％～14mol％范围内的抗蚀玻璃)所构成，因此从后述的试验例一中也能够明白，所述抗蚀玻璃层是一种对蚀刻液具有高耐性的抗蚀玻璃层。其结果就是：本发明的半导体装置的制造方法是一种在氧化膜去除工序中不易发生硅外露等的不良情况的半导体装置的制造方法。
另外，根据本发明的半导体装置的制造方法，由于抗蚀玻璃层是由上述【1】中所记载的抗蚀玻璃(即，实质上不含有Zn的抗蚀玻璃)或上述【3】中所记载的抗蚀玻璃(即，ZnO的含量在4mol％～14mol％范围内的抗蚀玻璃)所构成，因此从后述的试验例二中也能够明白，在氧化膜去除工序中作为掩膜使用的抗蚀玻璃层能够直接作为钝化用的玻璃层继续使用，所以就不再需要去除抗蚀玻璃层的工序。其结果就是：能够以高生产性来制造半导体装置。
另外，根据本发明的半导体装置的制造方法，在第一工序中，由于是在不运用光刻工序的情况下来形成抗蚀玻璃层，因此无需光刻工序。其结果就是：本发明的半导体装置的制造方法，以此观点来说，也能够以高生产性来制造半导体装置。
综上所述，根据本发明的半导体装置的制造方法，就能够在氧化膜形成工序中不易发生硅外露等的不良情况，并且能够以高生产性来制造半导体装置。
另外，根据本发明的半导体装置的制造方法，由于抗蚀玻璃层是由上述【1】或上述【3】中所记载的抗蚀玻璃(即，实质上不含有Pb的抗蚀玻璃)所构成，因此在氧化膜去除工序中就不会因蚀刻液导致Pb从抗蚀玻璃层溶出。所以，在形成电极的部位上就不会附着Pb，从而在其前后的电极形成工序中容易形成电极。
本发明的抗蚀玻璃，由于是上述【8】中所记载的抗蚀玻璃(即，实质上不含有Zn的抗蚀玻璃)或上述【9】中所记载的抗蚀玻璃(即，ZnO的含量在4mol％～14mol％范围内的抗蚀玻璃)，因此从后述的试验例一也能够明白，通过在制造半导体装置的过程中使用该抗蚀玻璃，就能够形成对蚀刻液具有高耐性的抗蚀玻璃层。其结果就是：本发明的抗蚀玻璃是一种在制造半导体装置的过程中使用时，在氧化膜去除工序中不易发生硅外露等不良情况的抗蚀玻璃。
另外，本发明的抗蚀玻璃，由于是上述【8】中所记载的抗蚀玻璃(即，实质上不含有Zn的抗蚀玻璃)或上述【9】中所记载的抗蚀玻璃(即，ZnO的含量在4mol％～14mol％范围内的抗蚀玻璃)，因此从后述的试验例二也能够明白，通过在制造半导体装置的过程中使用该抗蚀玻璃，就能够将抗蚀玻璃层直接作为钝化用的玻璃层继续使用，所以就不再需要去除抗蚀玻璃层的工序。其结果就是：本发明的抗蚀玻璃是一种能够以高生产性制造半导体装置的抗蚀玻璃。
另外，根据本发明的抗蚀玻璃，由于在制造半导体装置的过程中通过使用本发明的抗蚀玻璃，就能够通过电泳法或屏幕印刷法在不运用光刻工序的情况下来形成抗蚀玻璃层，因此无需光刻工序。其结果就是：本发明的抗蚀玻璃，以此观点来说，也是一种能够以高生产性来制造半导体装置的抗蚀玻璃。
综上所述，本发明的抗蚀玻璃，是一种在半导体装置的制造过程中使用时，能够在氧化膜形成工序中不易发生硅外露等的不良情况，并且能够以高生产性来制造半导体装置的抗蚀玻璃。
另外，根据本发明的抗蚀玻璃，由于是上述【8】或上述【9】中所记载的抗蚀玻璃(即，实质上不含有Pb的抗蚀玻璃)，因此通过在制造半导体装置的过程中使用该抗蚀玻璃，在氧化膜去除工序中就不会因蚀刻液导致Pb从抗蚀玻璃层溶出。所以，在形成电极的部位上就不会附着Pb，从而在其前后的电极形成工序中容易形成电极。
另外，在本发明中，至少含有某特定成分(SiO2、B2O3、Al2O3等)除了表示仅含有该某特定成分的情况之外，还包含除了该某成分以外，玻璃中还含有通常可含有的成分的情况。
另外，在本发明中，实质上不含有某特定元素(Pb、As、Sb等)是指：该某特定元素不作为成分所含有，但不排除构成抗蚀玻璃的各成分的原料中作为掺杂物混入上述特定元素的情况。
另外，在本发明中，不含有某特定元素(Pb、As、Sb等)是指：不含有该某特定元素的氧化物、以及该某特定元素的氮化物等。
简单附图说明
图1是实施方式一所涉及的半导体装置的制造方法的说明图。图1(a)～图1(d)是各工序图。
图2是实施方式一所涉及的半导体装置的制造方法的说明图。图2(a)～图2(d)是各工序图。
图3是实施方式一所涉及的半导体装置的制造方法的效果的说明图。图3(a)是氧化膜去除工序中即将实施第三工序之前的图，图3(b)是氧化膜去除工序中刚实施完第三工序之后的图。
图4是实施方式二所涉及的半导体装置的制造方法的说明图。图4(a)～图4(d)是各工序图。
图5是实施方式二所涉及的半导体装置的制造方法的说明图。图5(a)～图5(d)是各工序图。
图6是试验例一中使用的各试样的规格图表以及试验例一的评价结果图表。
图7是试验例二中使用的各试样的规格图表以及试验例二的评价结果图表。
图8是半导体装置中的反向特性图。图8(a)是试样4(实施例)的反向特性图，图8(b)是试样5(实施例)的反向特性图。
图9是以往的半导体装置的制造方法的说明图。图9(a)～图9(d)是各工序图。
图10是以往的半导体装置的制造方法的问题点的说明图。图10(a)是刚实施完光刻胶形成工序之后的图，图10(b)是刚实施完氧化膜去除工序之后的图，图10(c)是刚实施完光刻胶去除工序之后的图。
具体实施方式
以下，将依据附图中所示的实施方式，对本发明的半导体装置的制造方法以及抗蚀玻璃进行说明。
【实施方式一】
实施方式一所涉及的半导体装置的制造方法，如图1以及图2所示所示，依次包括：半导体基板准备工序、沟槽形成工序、氧化膜去除工序、粗面化区域形成工序、电极形成工序、以及半导体基板切割工序。
(a)半导体基板准备工序
首先，通过从n-型半导体基板(n-型硅基板)110的一方的表面的p型掺杂物扩散来形成p+型半导体层112，并且通过从另一方的表面的n型掺杂物扩散来形成n+型半导体层114，从而形成在主面上形成有平行pn结的半导体基板。然后，通过热氧化在p+型半导体层112以及n+型半导体层114的表面形成氧化膜116、118(参照图1(a))。
(b)沟槽形成工序
接下来，通过光刻蚀法，在氧化膜116的规定区域上形成规定的开口部。在对氧化膜蚀刻后，对半导体基板继续进行蚀刻，并且从半导体基板的一方的表面上形成深度超过pn结的沟槽120(参照图1(b))。通过这样，在沟槽120的内部形成pn结露出部。
(c)氧化膜去除工序
接下来，将形成在半导体基板110表面的氧化膜116部分去除。氧化膜去除工序依次包括：形成抗蚀玻璃层124的第一工序、使抗蚀玻璃层124致密化的第二工序、以及以抗蚀玻璃层124为掩膜将氧化膜116部分去除的第三工序。另外，在氧化膜去除工序之后，不包含去除抗蚀玻璃层124的工序，而是将抗蚀玻璃层124继续作为钝化用的玻璃使用。
(c-1)第一工序
首先，通过电泳法，在不运用光刻工序的情况下在氧化膜116的上方面中沟槽的周围的区域以及沟槽的内面上形成抗蚀玻璃层124(参照图1(c))。这样，沟槽120内部中的pn结露出部就会成为被抗蚀玻璃层124直接覆盖的状态。
抗蚀玻璃层124由至少含有SiO2、B2O3、Al2O3、CaO、MgO以及BaO中的至少两种碱土类金属氧化物，并且，实质上不含有Pb、As、Sb、Li、Na、K、Zn的抗蚀玻璃所构成。具体来说，抗蚀玻璃层124是由使上述原料溶融后得到的融液所制作的玻璃微粒子构成的，并且，是由不含有将上述原料中的任意成分作为填充物的抗蚀玻璃构成的。
抗蚀玻璃中SiO2的含量在58mol％～72mol％范围内、B2O3的含量在7mol％～17mol％范围内、Al2O3的含量在7mol％～17mol％范围内、碱土类金属氧化物的含量在6mol％～16mol％范围内。
(c-2)第二工序
接下来，对抗蚀玻璃层124在规定温度条件下进行烧制从而使抗蚀玻璃层124致密化(参照图1(d))。
(c-3)第三工序
接下来，以抗蚀玻璃层124为掩膜将氧化膜116的上方面中沟槽的周围的区域以外的区域上(形成镀Ni电极膜的区域130)的氧化膜116去除(参照图2(a))。在第三工序中，使用含有氟酸的蚀刻液(例如，缓冲氟酸)来去除氧化膜116。
(d)粗面化区域形成工序
接下来，对在氧化膜去除工序中氧化膜116被去除的区域中(形成镀Ni电极膜的区域130)的半导体基板110表面进行粗面化处理，从而形成用于提高镀Ni电极膜与半导体基板之间密合性的粗面化区域132(参照图2(b))。
(e)电极形成工序
接下来，在半导体基板上进行镍电镀，从而在粗面化区域132上(第三工序中氧化膜116被去除的区域上)形成阳电极134的同时，在半导体基板110的另一方的表面上形成阴电极136(参照图2(c))。
(f)半导体基板切割工序
接下来，通过切割划片等(Dicing)方式，在抗蚀玻璃层124的中央部对半导体基板进行切割使半导体基板芯片化，从而制造台面型半导体元件(pn二极管)100(参照图2(d))。
通过上述方法，就能够制造实施方式一所涉及的半导体装置10。
根据实施方式一所涉及的半导体装置的制造方法，由于抗蚀玻璃层124是由上述所记载的抗蚀玻璃(即，实质上不含有Zn的抗蚀玻璃)构成的，因此从后述试验一的试样1的结果中也能够明白，其是一种对蚀刻液具有高耐性的坑蚀玻璃层。其结果就是：实施方式一所涉及的半导体装置的制造方法，是一种在氧化膜去除工序中不易发生硅外露等不良情况(参照图10中被虚线A包围的部分)的半导体装置的制造方法。
另外，根据实施方式一所涉及的半导体装置的制造方法，由于抗蚀玻璃层124是由上述所记载的抗蚀玻璃所构成，因此从后述的试验例二的试样4以及试样5的结果中也能够明白，在氧化膜去除工序中作为掩膜使用的抗蚀玻璃层124能够直接作为钝化用的玻璃层继续使用，所以就不再需要去除抗蚀玻璃层124的工序。其结果就是：能够以高生产性来制造半导体装置。
另外，根据实施方式一所涉及的半导体装置的制造方法，在第一工序中，由于是在不运用光刻工序的情况下来形成抗蚀玻璃层124，因此无需光刻工序。其结果就是：实施方式一所涉及的半导体装置的制造方法，以此观点来说，也能够以高生产性来制造半导体装置。
综上所述，实施方式一所涉及的半导体装置的制造方法，就能够在氧化膜形成工序中不易发生硅外露等的不良情况，并且能够以高生产性来制造半导体装置。
另外，根据实施方式一所涉及的半导体装置的制造方法，由于抗蚀玻璃层124是由上述所记载的抗蚀玻璃(即，实质上不含有Pb的抗蚀玻璃)所构成，因此在氧化膜去除工序(第三工序)中就不会因蚀刻液导致Pb从抗蚀玻璃层124溶出。所以，在形成电极的部位130上就不会附着Pb，从而在其前后的电极形成工序中容易形成电极。
另外，根据实施方式一所涉及的半导体装置的制造方法，由于抗蚀玻璃中SiO2的含量在58mol％～72mol％范围内、B2O3的含量在7mol％～17mol％范围内、Al2O3的含量在7mol％～17mol％范围内、碱土类金属氧化物的含量在6mol％～16mol％范围内，因此从后述试验例二的试样4以及试样5的结果中也能够明白，抗蚀玻璃层124是一种具有优良性质的钝化用玻璃层(例如，是一种能够以适宜地温度进行烧制，并且，对工序中使用的药品具有耐性，并且，具有用于防止工序中晶片歪曲的接近于硅的线膨胀率，并且，具有优良的绝缘型的玻璃层)。
另外，根据实施方式一所涉及的半导体装置的制造方法，由于在氧化膜去除工序之后，不包含去除抗蚀玻璃层的工序，因此能够进一步地以高生产性制造半导体装置。
另外，根据实施方式一所涉及的半导体装置的制造方法，由于在第三工工序中，是使用含有氟酸的蚀刻液来去除氧化膜116，因此能够高效的去除氧化膜116.再有，抗蚀玻璃层124由于是由上述的抗蚀玻璃构成，因此对含有氟酸的蚀刻液具有高耐性。所以，实施方式一所涉及的半导体装置的制造方法，是一种即便是在第三工工序中使用含有氟酸的蚀刻液来去除氧化膜116，在氧化膜去除工序中也不易发生硅外露等的不良情况的半导体装置的制造方法。
然而，在以往的半导体装置的制造方法中，由于是以光刻胶层924作为掩膜来去除氧化膜，因此很难将玻璃层922端部近旁的氧化膜去除(参照图10(b)以及图10(c)中被虚线B包围的部分)。不过，根据实施方式一所涉及的半导体装置的制造方法，由于在第一工序中，是通过电泳法在氧化膜的上方面中沟槽的周围的区域以及沟槽的内面上形成抗蚀玻璃层，并且，在第三工序中，是以抗蚀玻璃层作为掩膜来去除氧化膜，因此能够将直到抗蚀玻璃层124端部为止的氧化膜去除(参照图3(b)中被虚线B包围的部分)。因此，相比通过以往的半导体装置的制造方法制造出的半导体装置，能够形成更大面积的电极，其结果就是：能够制造出正向特性良好的半导体装置。
实施方式一所涉及的抗蚀玻璃，由于是上述所记载的抗蚀玻璃(即，实质上不含有Zn的抗蚀玻璃)，因此从后述的试验例一也能够明白，通过在制造半导体装置的过程中使用该抗蚀玻璃，就能够形成对蚀刻液具有高耐性的抗蚀玻璃层124。其结果就是：实施方式一所涉及的抗蚀玻璃是一种在制造半导体装置的过程中使用时，在氧化膜去除工序中不易发生硅外露等不良情况的抗蚀玻璃。
另外，实施方式一所涉及的抗蚀玻璃，由于是上述所记载的抗蚀玻璃，因此从后述的试验例二的试样4以及试样5的结果中也能够明白，通过在制造半导体装置的过程中使用该抗蚀玻璃，就能够将抗蚀玻璃层124直接作为钝化用的玻璃层继续使用，所以就不再需要去除抗蚀玻璃层124的工序。其结果就是：实施方式一所涉及的抗蚀玻璃是一种能够以高生产性制造半导体装置的抗蚀玻璃。
另外，根据实施方式一所涉及的抗蚀玻璃，由于在制造半导体装置的过程中通过使用实施方式一所涉及的抗蚀玻璃，就能够通过电泳法或屏幕印刷法在不运用光刻工序的情况下来形成抗蚀玻璃层，因此无需光刻工序。其结果就是：实施方式一所涉及的抗蚀玻璃，以此观点来说，也是一种能够以高生产性来制造半导体装置的抗蚀玻璃。
综上所述，实施方式一所涉及的抗蚀玻璃，是一种在半导体装置的制造过程中使用时，能够在氧化膜形成工序中不易发生硅外露等的不良情况，并且能够以高生产性来制造半导体装置的抗蚀玻璃。
另外，根据实施方式一所涉及的抗蚀玻璃，由于是上述所记载的抗蚀玻璃(即，实质上不含有Pb的抗蚀玻璃)，因此通过在制造半导体装置的过程中使用该抗蚀玻璃，在氧化膜去除工序中就不会因蚀刻液导致Pb从抗蚀玻璃层溶出。所以，在形成电极的部位上就不会附着Pb，从而在其前后的电极形成工序中容易形成电极。
【实施方式二】
实施方式二所涉及的半导体装置的制造方法，基本上与实施方式一所涉及的半导体装置的制造方法具有同样的工序，但是在抗蚀玻璃层的组成上不同于实施方式一所涉及的半导体装置的制造方法。即，在实施方式二所涉及的半导体装置的制造方法中，抗蚀玻璃层由ZnO的含量在4mol％～14mol％范围内的抗蚀玻璃构成，具体来说，是由至少含有SiO2、B2O3、Al2O3、ZnO、CaO、MgO以及BaO中的至少两种碱土类金属氧化物，并且，实质上不含有Pb、As、Sb、Li、Na、K，其中，SiO2的含量在50mol％～65mol％范围内、B2O3的含量在8mol％～18mol％范围内、Al2O3的含量在4mol％～15mol％范围内、ZnO的含量在4mol％～14mol％范围内、碱土类金属氧化物的含量在6mol％～16mol％范围内的抗蚀玻璃所构成。
像这样，实施方式二所涉及的半导体装置的制造方法，虽然在抗蚀玻璃层的组成上不同于实施方式一所涉及的半导体装置的制造方法，但是由于抗蚀玻璃层是由上述所记载的抗蚀玻璃(即，ZnO的含量在4mol％～14mol％范围内的抗蚀玻璃)构成，因此从后述试验一的试样2的结果中也能够明白，其与实施方式一所涉及的半导体装置的制造方法一样，是一种对蚀刻液具有高耐性的坑蚀玻璃层。其结果就是：实施方式二所涉及的半导体装置的制造方法，是一种在氧化膜去除工序中不易发生硅外露等不良情况的半导体装置的制造方法。
另外，根据实施方式二所涉及的半导体装置的制造方法，由于抗蚀玻璃层是由上述所记载的抗蚀玻璃所构成，因此从后述的试验例二的试样6以及试样7的结果中也能够明白，在氧化膜去除工序中作为掩膜使用的抗蚀玻璃层能够直接作为钝化用的玻璃层继续使用，所以就不再需要去除抗蚀玻璃层的工序。其结果就是：能够以高生产性来制造半导体装置。
再有，实施方式二所涉及的半导体装置的制造方法，由于在除了抗蚀玻璃层的组成以外的点上与实施方式一所涉及的半导体装置的制造方法具有同样的工序，因此具有实施方式一所涉及的半导体装置的制造方法所具有的相关效果。
【实施方式三】
实施方式三所涉及的半导体装置的制造方法，基本上与实施方式一所涉及的半导体装置的制造方法具有同样的工序，但是在制造的半导体装置为平面型半导体装置这一点上不同于实施方式一所涉及的半导体装置的制造方法。即，在实施方式三所涉及的半导体装置的制造方法中，如图4以及图5所示，所制造的半导体装置为：具备具有pn结露出于表面的pn结露出部的半导体基板的平面型半导体装置(pn二极管)。
实施方式三所涉及的半导体装置的制造方法，如图4以及图5所示，依次实施：“半导体基板准备工序”、“p+型半导体层形成工序”、“n+型半导体层形成工序”、“氧化膜形成工序”、“氧化膜去除工序”、“电极形成工序”、以及“半导体基板切割工序”。以下，将对实施方式三所涉及的半导体装置的制造方法按工序顺序进行说明。
(a)半导体基板准备工序
首先，准备在n+型半导体层(n+型硅基板)210上层积有n-型半导体层(n-型外延层)212的半导体基板(参照图4(a))。
(b)p+型半导体层形成工序
接下来，在形成掩膜M1之后，经由该掩膜M1在n-型半导体层212的表面的规定区域上通过离子(Ion)注入法导入p型掺杂物(例如硼离子)。然后，通过进行热扩散，形成p+型半导体层214(参照图4(b))。此时，半导体基板的表面上就会形成pn结露出部。
(c)n+型半导体层形成工序
接下来，在随着去除掩膜M1的同时形成掩膜M2之后，经由该掩膜M2在n-型半导体层212的表面的规定区域上通过离子(Ion)注入法导入n型掺杂物(例如砷离子)。然后，通过进行热扩散，形成n+型半导体层216(参照图4(c))。
(d)氧化膜形成工序
接下来，在去除掩膜M2之后，通过使用了干氧(DryO2)的热氧化法在n-型半导体层212的表面(以及n+型硅基板210的背面)形成由硅氧化膜构成的氧化膜215(参照图4(d))。氧化膜215的厚度定为5nm～100nm范围内(例如20nm)。氧化膜215的形成，具体是在将半导体基板放入扩散炉之后，以在流通氧气的同时在900℃的温度下处理10分钟为条件进行的。另外，氧化膜215的厚度如不足5nm，则可能会导致制造出的半导体装置无法获得降低反向电流的效果。
(e)氧化膜去除工序
接下来，将形成在半导体基板表面的氧化膜215部分去除。氧化膜去除工序依次包括：在不运用光刻工序的情况下在氧化膜215的上方面上选择性地形成抗蚀玻璃层217的第一工序、对抗蚀玻璃层217进行烧制从而使抗蚀玻璃层217致密化的第二工序、以及以抗蚀玻璃层217作为掩膜将氧化膜215部分去除的第三工序。另外，在氧化膜去除工序之后，不包含去除抗蚀玻璃层217的工序。
(e-1)第一工序
首先，通过屏幕印刷法，在氧化膜215的上方面中经由氧化膜215覆盖pn结露出部的区域上在不运用光刻工序的情况下形成抗蚀玻璃层217(参照图5(a))。
(e-2)第二工序
接下来，在规定的温度条件下对抗蚀玻璃层217进行烧制从而使该抗蚀玻璃层217致密化(参照图5(b))。
(e-3)第三工序
接下来，以抗蚀玻璃层217为掩膜将氧化膜215部分去除(参照图5(c))。在第三工序中，使用含有氟酸的蚀刻液(例如，缓冲氟酸)来去除氧化膜215。
(f)电极形成工序
接下来，在半导体基板的表面中氧化膜215已被去除的区域上形成阳电极218的同时，在半导体基板的背面形成阴电极220(参照图5(d))。
(g)半导体基板切割工序
接下来，通过切割划片等方式，对半导体基板进行切割使半导体基板芯片化，从而制造半导体装置200(未图示)。
如上述般，就能够制造高可靠性的平面型半导体装置(实施方式三中的半导体装置)200。
像这样，虽然实施方式三所涉及的半导体装置的制造方法，在制造出的半导体装置为平面型半导体装置而非台面型半导体装置这一点上来说不同于实施方式一，但是与实施方式一一样，由于抗蚀玻璃层217是由上述所记载的抗蚀玻璃(即，实质上不含有Zn的抗蚀玻璃)构成，因此是一种对蚀刻液具有高耐性的坑蚀玻璃层。其结果就是：实施方式三所涉及的半导体装置的制造方法，是一种在氧化膜去除工序中不易发生硅外露等不良情况的半导体装置的制造方法。
另外，根据实施方式三所涉及的半导体装置的制造方法，由于抗蚀玻璃层217是由上述所记载的抗蚀玻璃所构成，因此在氧化膜去除工序中作为掩膜使用的抗蚀玻璃层217能够直接作为钝化用的玻璃层继续使用，所以就不再需要去除抗蚀玻璃层217的工序。其结果就是：能够以高生产性来制造半导体装置。
综上所述，根据实施方式三所涉及的半导体装置的制造方法，就能够在氧化膜去除工序中不易发生硅外露等的不良情况，并且，能够以高生产性来制造半导体装置。
再有，实施方式三所涉及的半导体装置的制造方法，由于在除了制造出的半导体装置为平面型半导体装置而非台面型半导体装置这一点以外与实施方式一所涉及的半导体装置的制造方法具有同样的工序，因此也具有实施方式一所涉及的半导体装置的制造方法所具有的相关效果。
【试验例】
＜试验例一＞
试验例一是用于确认“本发明的抗蚀玻璃能够形成对蚀刻液具有高耐性的抗蚀玻璃层”的试验例。
1.试样1的调制
(1)试样1(实施例)
使用与实施方式一所涉及的抗蚀玻璃同样的抗蚀玻璃，通过电泳法在镜面的硅晶片的表面形成抗蚀玻璃层，并且对该抗蚀玻璃层进行烧制后，按10mm×10mm的尺寸对硅晶片进行切割后，作为试样1。
(2)试样2(实施例)
使用与实施方式二所涉及的抗蚀玻璃同样的抗蚀玻璃，通过电泳法在镜面的硅晶片的表面形成抗蚀玻璃层，并且对该抗蚀玻璃层进行烧制后，按10mm×10mm的尺寸对硅晶片进行切割后，作为试样2。
(3)试样3(比较例)
使用一般的含铅玻璃，通过电泳法在镜面的硅晶片的表面形成抗蚀玻璃层，并且对该抗蚀玻璃层进行烧制后，按10mm×10mm的尺寸对硅晶片进行切割后，作为试样3。
2.评价方法
在各试样(试样1～3)的抗蚀玻璃层形成面上形成具有4mmφ的开口的有机光刻胶，然后，将各试样在氟酸缓冲溶液(HF：NH4F＝1：10)中浸渍十分钟后，去除有机光刻胶，并且通过景深法对蚀刻部与非蚀刻部之间的段差(四处部位)进行了测定。根据其结果，对已测定部位上的段差的平均值小于等于6.0μm时给予了“○”评价，对已测定部位上的段差的平均值超过6.0μm时给予了“×”评价。
3.评价结果
从图6中能够明白，在试样1(实施例)中，上述段差的平均值小于等于1μm，在试样2(实施例)中，上述段差的平均值在1μm～2μm范围内。因此，由于均满足了评价基准从而均给予了“○”评价。相对于此，由于在试样3(比较例)中，上述段差的平均值在12μm～15μm范围内，因此给予了“×”评价。
由此，“本发明的抗蚀玻璃能够形成对蚀刻液具有高耐性的抗蚀玻璃层”就得到了确认。因此，也就能够明白“本发明的抗蚀玻璃是一种在制造半导体装置的过程中使用时，在氧化膜去除工序中不易发生硅外露等不良情况的抗蚀玻璃。”
＜试验例二＞
试验例二是用于确认“本发明的抗蚀玻璃，通过在制造半导体装置的过程中使用，就能够将抗蚀玻璃层直接作为钝化用的玻璃层继续使用”的试验例。
1.试样的调制
对原料进行调和使原料组成比变为试样4～7(实施例)以及试样8～10(比较例)中所示的组成比(参照图7)，并利用搅拌器进行充分搅拌后，将混合后的原料放入铂金熔炉中，并在电炉中使温度上升至规定温度(1350℃～1550℃)后溶融两小时。然后，融液流至水冷却辊从而得到薄片状的玻璃鳞片(Glass flake)。再利用球磨机将该玻璃鳞片粉碎至平均粒径为5μm从而得到粉末状的抗蚀玻璃。
试样4～7(实施例)中使用的原料为：SiO2、H3BO3、Al2O3、ZnO、CaCO3、BaCO3、MgO、NiO、以及ZrO2。
2.评价
使用通过上述方法得到的各抗蚀玻璃通过以下评价项目进行了评价。
(1)评价项目一(烧制温度)
对在使用各抗蚀玻璃形成抗蚀玻璃层并对该抗蚀玻璃层进行烧制使抗蚀玻璃层致密化时的温度(烧制温度)进行了测定。由于一旦烧制温度过高则对制造中的半导体装置造成的影响就会变大，因此将烧制温度低于或等于1000℃时给予了“○”评价，将烧制温度超过1000℃时给予了“×”评价。
(2)评价项目二(耐药性)
将抗蚀玻璃相对于王水、电镀液、以及氟酸均呈现出难溶性时给予了“○”评价，对于王水、电镀液、以及氟酸中的至少一种呈现出溶解性时给予了“×”评价。其中，关于相对于氟酸是否呈现出难溶性的试验，是通过以下的两种试验方法(试样方法一以及二)来实施的。
(2-1)试验方法一
使用各抗蚀玻璃，通过电泳法在镜面的硅晶片的表面形成抗蚀玻璃层，并且对该抗蚀玻璃层进行烧制后，按10mm×10mm的尺寸对硅晶片进行切割后作为试验片。然后，再将各试验片在氟酸溶液(6％)中浸渍五分钟，对浸渍前后的重量变化进行了测定。
(2-2)试验方法二
使用各抗蚀玻璃，通过电泳法在镜面的硅晶片的表面形成抗蚀玻璃层，并且对该抗蚀玻璃层进行烧制后，将硅晶片制作成10mm×10mm尺的试样。然后，在这些试样的抗蚀玻璃层形成面上形成具有4mmφ的开口的有机光刻胶，并将这些作为试验片。然后，再将各试验片在氟酸溶液(6％)中浸渍五分钟后，去除有机光刻胶，并且通过景深法对蚀刻部与非蚀刻部之间的段差(四处部位)进行了测定。
(2-3)评价项目二中的评价
对试验方法一中试验片的重量变化小于等于2.0mg，试验方法二中测定的四处部位的段差的平均值小于等于6μm的情况给予了“○”评价，对于试验方法一中试验片的重量变化超过2.0mg，以及，试验方法二中测定的四处部位的段差的平均值超过6μm中的至少任意一种情况给予了“×”评价。
(3)评价项目三(平均线膨胀率)
由通过上述“1.试样的调制”中记载的方法制作出的抗蚀玻璃的融液来制作薄片状的抗蚀玻璃板，并使用该薄片状的抗蚀玻璃板，在50℃～550℃的条件下测定了抗蚀玻璃的平均线膨胀率。平均线膨胀率的测定，是通过使用岛津制作所生产的热机械分析装置TMA-60，并以长度为20mm的单硅结晶为标准试样，通过全膨胀测定法(升温速度为10℃/分钟)实施的。其结果是：50℃～550℃时的平均线膨胀率与硅的线膨胀率(3.73×10-6)之间的差在小于等于“0.5×10-6”时给予了“○”评价，该差在超过“0.5×10-6”时给予了“×”评价。在图7中的评价项目四一栏中，括号内的数字表示50℃～550℃时抗蚀玻璃的平均线膨胀率×10-6的值。
(4)评价项目四(绝缘性)
通过除了在作为抗蚀玻璃，是使用试样4～10的抗蚀玻璃这一点以外与实施方式一所涉及的半导体装置的制造方法相同的方法来制作耐压为600V级的半导体装置(pn二极管)，并对制作出的半导体装置的反向特性进行了测定(关于试样4以及5，参照图8)。但是，在试样7(实施例)中，是在沟槽的内表面形成绝缘膜(热氧化膜)后，在该绝缘膜上形成了抗蚀玻璃层。另外，在试样8～10(比较例)中，是以在抗蚀玻璃层上形成的抗蚀玻璃层作为掩膜取代以抗蚀玻璃层作为掩膜来去除氧化膜的。结果为：对半导体装置的反向特性处于正常范围内的情况给予了“○”评价，对半导体装置的反向特性处于正常范围外的情况给予了“×”评价。
(5)综合评价
对在上述的评价项目一至四中均获得了“○”评价的情况给予了“○”评价，对在上述的评价项目一至四中只要获得了一个“×”评价的情况给予了“×”评价。
3.评价结果
从图7中也能明白，试样8～10(比较例)所涉及的抗蚀玻璃中的任意一种均至少在某一个评价项目上获得了“×”评价，因此综合评价被评为了“×”评价。具体为：试样8～10(比较例)所涉及的抗蚀玻璃在评价项目二上获得了“×”评价，试样9(比较例)所涉及的抗蚀玻璃在评价项目三上获得了“×”评价。
相对于此，试样4～7(实施例)所涉及的抗蚀玻璃中的任意一种均在所有评价项目(评价项目一至四)上获得了“○”评价。其结果就是：能够确认试样4～7(实施例)所涉及的抗蚀玻璃中的任意一种抗蚀玻璃，是一种均满足了作为钝化用玻璃的以下所有条件，即满足了：(a)能够以适宜的温度(例如1000℃以下)进行烧制、(b)能够耐受住工序中使用的药品、(c)具有接近于硅的线膨胀率的线膨胀率(特别是50℃～550℃下的平均线膨胀率接近于硅的线膨胀率)、以及(d)具有优良的绝缘性，的抗蚀玻璃。
由此，就能够确认“本发明的抗蚀玻璃，通过在制造半导体装置的过程中使用，就能够将抗蚀玻璃层直接作为钝化用的玻璃层继续使用”。因此，由于不再需要去除抗蚀玻璃层的工序，所以就能够确认本发明的抗蚀玻璃是一种能够以高生产性制造半导体装置的抗蚀玻璃。
以上，基于上述的实施方式对本发明进行了说明了，本发明不仅限于上述的实施方式。在不脱离主旨的范围内能够在各种各样的方式下实施，例如，可以是如下的变形。
(1)上述实施方式中记载的构成要素的数量、材质、形状、位置、大小等均为示例，可以在不损害本发明效果的范围内进行变更。
(2)在上述实施方式三中，虽然是使用实施方式一所涉及的抗蚀玻璃(即，实质上不含有Zn的抗蚀玻璃)，但是本发明不限于此。例如，也可以使用实施方式二所涉及的抗蚀玻璃(即，ZnO的含量在4mol％～14mol％范围内的抗蚀玻璃)。
(3)虽然上述实施方式一中是使用电泳法来形成抗蚀玻璃层，并且上述上述实施方式三种是使用屏幕印刷法来形成抗蚀玻璃层，但是本发明不限于此。也可以使用其他适宜的方法(例如，旋涂法(Spin-coated)、刮片法(Doctor blade)等的其他形成抗蚀玻璃层的方法)来形成抗蚀玻璃层。
(4)在上述实施方式一中，虽然是在沟槽的内面上直接形成抗蚀玻璃层，但是本发明不限于此。例如，也可以是在沟槽的内面上形成绝缘膜(热氧化膜)后再形成抗蚀玻璃层。此情况下，由于半导体基板与抗蚀玻璃层之间介入有润湿性比半导体基板更高的绝缘膜，因此在抗蚀玻璃层烧制过程中半导体基板与抗蚀玻璃层之间的界面上就不易产生出气泡。所以，就能够在不添加镍氧化物等具有脱泡作用的成分或是即便是添加的话也能够以较小的添加量(例如2.0mol％以下)来抑制这样的气泡产生。
(5)在上述实施方式一中，虽然是以二极管(台面型pn二极管以及平面型pn二极管)的制造方法为例对本发明进行了说明，但是本发明不限于此。本发明也能够适用于二极管以外的半导体装置(例如，晶闸管、功率MOSFET、IGBT等)的制造方法。
(6)在上述实施方式一中，虽然作为半导体基板使用了硅基板，但是本发明不限于此。例如，也可以使用SiC基板、GaN基板、GaO基板等半导体基板。
符号说明
100、200、900…半导体装置；110、910…n-型半导体基板；112、912…p+型扩散层；114、914…n-型扩散层；116、118、215、916、918…氧化膜；120、920…沟槽；122、217…抗蚀玻璃层；130、930…形成镀Ni电极膜的区域；132、932…粗面化区域；134、934…阳电极；136、936…阴电极；210…n+型半导体基板；212…n-型外延层；214…p+型扩散层；216…n+型扩散层；218…阳电极层；220…阴电极层

Claims (4)

1.一种半导体装置的制造方法，包含将形成于半导体基板表面的氧化膜部分去除的氧化膜去除工序，其特征在于：
所述氧化膜去除工序包括：
第一工序，在不使用光刻工序的情况下在所述氧化膜的上方面上选择性地形成抗蚀玻璃层；
第二工序，对所述抗蚀玻璃层进行烧制从而使该抗蚀玻璃层致密化；以及
第三工序，在所述抗蚀玻璃层上什么都没有的状态下，以所述抗蚀玻璃层为掩膜将所述氧化膜部分去除，
其中，所述抗蚀玻璃层由至少含有SiO2、B2O3、Al2O3、ZnO、CaO、MgO、以及BaO中的至少两种碱土类金属氧化物的、并且，实质上不含有Pb、As、Sb、Li、Na、K的、
SiO2的含量在50mol％～65mol％范围内的、
B2O3的含量在8mol％～18mol％范围内的、
Al2O3的含量在4mol％～15mol％范围的、
ZnO的含量在4mol％～14mol％范围内的、
碱土类金属氧化物的含量在6mol％～16mol％范围内的抗蚀玻璃所构成，
在所述第三工序中，使用含有HF以及NH4F的氟酸缓冲溶液作为蚀刻液去除所述氧化膜。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，在所述氧化膜去除工序之后，不包含去除所述抗蚀玻璃层的工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
其中，在所述氧化膜去除工序之前，依次包含有：
半导体基板准备工序，准备在主面上具有平行pn结，并且主面被氧化膜覆盖的半导体基板；以及
沟槽形成工序，通过从所述半导体基板一方的主面形成深度超过pn结的沟槽，从而在所述沟槽的内部形成pn结露出部，
其中，在所述第一工序中，通过电泳法，在所述氧化膜的上方面中所述沟槽周围的区域以及所述沟槽的内面形成所述抗蚀玻璃层，
在所述第三工序中，以所述抗蚀玻璃层为掩膜去除所述氧化膜，
在所述氧化膜去除工序之后，包含
电极形成工序，在所述第三工序中所述氧化膜已被去除的区域上形成电极。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
其中，在所述氧化膜去除工序之前，依次包含有：
准备具有pn结露出于表面的pn结露出部的半导体基板的工序；以及
在所述半导体基板的表面形成氧化膜的工序，
其中，在所述第一工序中，通过屏幕印刷法，在所述氧化膜的上方面中经由所述氧化膜覆盖所述pn结露出部的区域上形成所述抗蚀玻璃层，
在所述第三工序中，以所述抗蚀玻璃层为掩膜去除所述氧化膜，
在所述氧化膜去除工序之后，包含
电极形成工序，在所述第三工序中所述氧化膜已被去除的区域上形成电极。
CN201480082676.8A 2014-10-31 2014-10-31 半导体装置的制造方法以及抗蚀玻璃 Active CN107533976B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/079150 WO2016067477A1 (ja) 2014-10-31 2014-10-31 半導体装置の製造方法及びレジストガラス

Publications (2)

Publication Number Publication Date
CN107533976A CN107533976A (zh) 2018-01-02
CN107533976B true CN107533976B (zh) 2020-12-22

Family

ID=55856855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480082676.8A Active CN107533976B (zh) 2014-10-31 2014-10-31 半导体装置的制造方法以及抗蚀玻璃

Country Status (5)

Country Link
US (1) US10186425B2 (zh)
EP (1) EP3214641B1 (zh)
JP (1) JP6588028B2 (zh)
CN (1) CN107533976B (zh)
WO (1) WO2016067477A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309015B (zh) * 2017-07-26 2020-09-29 天津环鑫科技发展有限公司 一种两阶段式电泳工艺
CN108365015A (zh) * 2017-12-29 2018-08-03 济南兰星电子有限公司 半导体二极管芯片及其制作方法
CN110061066B (zh) * 2019-04-30 2024-02-09 苏州固锝电子股份有限公司 一种浅沟槽的电极同侧二极管芯片的制造工艺
JP7491020B2 (ja) * 2020-03-31 2024-05-28 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
CN116959979B (zh) * 2023-07-14 2024-02-23 常州银河电器有限公司 耐高温的gpp芯片的生产工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087955A (ja) * 2002-08-28 2004-03-18 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
JP2004296770A (ja) * 2003-03-27 2004-10-21 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法
CN103518254A (zh) * 2012-05-08 2014-01-15 新电元工业株式会社 半导体装置的制造方法以及半导体装置
CN103703548A (zh) * 2012-05-08 2014-04-02 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4019248A (en) * 1974-06-04 1977-04-26 Texas Instruments Incorporated High voltage junction semiconductor device fabrication
DE2730130C2 (de) * 1976-09-14 1987-11-12 Mitsubishi Denki K.K., Tokyo Verfahren zum Herstellen von Halbleiterbauelementen
US6534346B2 (en) * 2000-05-16 2003-03-18 Nippon Electric Glass Co., Ltd. Glass and glass tube for encapsulating semiconductors
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US7438829B2 (en) * 2003-11-13 2008-10-21 E.I. Du Pont De Nemours And Company Thick film getter paste compositions for use in moisture control
JP5841306B2 (ja) 2009-05-08 2016-01-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012004444A (ja) 2010-06-18 2012-01-05 Sumitomo Electric Ind Ltd 半導体装置の製造方法
WO2013030922A1 (ja) * 2011-08-29 2013-03-07 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2013114562A1 (ja) * 2012-01-31 2013-08-08 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
CN102781861B (zh) * 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
EP2849213B1 (en) * 2012-05-08 2017-04-19 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP5922254B2 (ja) 2012-11-21 2016-05-24 アルバック成膜株式会社 機能部品の製造方法
WO2014155739A1 (ja) * 2013-03-29 2014-10-02 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087955A (ja) * 2002-08-28 2004-03-18 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
JP2004296770A (ja) * 2003-03-27 2004-10-21 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法
CN103518254A (zh) * 2012-05-08 2014-01-15 新电元工业株式会社 半导体装置的制造方法以及半导体装置
CN103703548A (zh) * 2012-05-08 2014-04-02 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置

Also Published As

Publication number Publication date
JP6588028B2 (ja) 2019-10-09
US10186425B2 (en) 2019-01-22
EP3214641B1 (en) 2021-05-05
EP3214641A4 (en) 2018-07-04
JPWO2016067477A1 (ja) 2017-06-01
US20170323791A1 (en) 2017-11-09
EP3214641A1 (en) 2017-09-06
CN107533976A (zh) 2018-01-02
WO2016067477A1 (ja) 2016-05-06

Similar Documents

Publication Publication Date Title
CN107533976B (zh) 半导体装置的制造方法以及抗蚀玻璃
US9698069B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9236318B1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
KR101851884B1 (ko) 반도체 장치의 제조 방법 및 유리 피막 형성 장치
US9006113B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9455231B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
CN103518254B (zh) 半导体装置的制造方法以及半导体装置
US9190365B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9099483B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
WO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant