WO2012160632A1 - 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 - Google Patents
半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- WO2012160632A1 WO2012160632A1 PCT/JP2011/061714 JP2011061714W WO2012160632A1 WO 2012160632 A1 WO2012160632 A1 WO 2012160632A1 JP 2011061714 W JP2011061714 W JP 2011061714W WO 2012160632 A1 WO2012160632 A1 WO 2012160632A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- junction
- semiconductor device
- mol
- semiconductor
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 183
- 239000011521 glass Substances 0.000 title claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000000203 mixture Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims description 31
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 15
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 14
- 229910052796 boron Inorganic materials 0.000 claims abstract description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 14
- 229910052700 potassium Inorganic materials 0.000 claims abstract description 14
- 229910052744 lithium Inorganic materials 0.000 claims abstract description 13
- 229910052708 sodium Inorganic materials 0.000 claims abstract description 13
- 229910052745 lead Inorganic materials 0.000 claims abstract description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 59
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 22
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 18
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052593 corundum Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 2
- 238000011156 evaluation Methods 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000010304 firing Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000002161 passivation Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- -1 Al (OH) 3 Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C3/00—Glass compositions
- C03C3/04—Glass compositions containing silica
- C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
- C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
Definitions
- the step of forming the groove 920 exceeding the pn junction from one surface of the semiconductor substrate on which the pn junction parallel to the main surface is formed (FIG. 6A and FIG.
- a step of forming a passivation glass layer 924 so as to cover the exposed portion of the pn junction inside the groove 920 (see FIG. 6C). Therefore, according to the conventional method for manufacturing a semiconductor device, a high-breakdown-voltage mesa semiconductor device can be manufactured by forming a passivation glass layer 924 in the groove 920 and then cutting the semiconductor substrate. .
- the second step includes a step of forming the glass layer so as to directly cover the exposed portion of the pn junction inside the groove.
- forming the glass layer so as to cover the pn junction exposed portion “directly” means forming the glass layer so as to cover the pn junction exposed portion “directly without an insulating layer or the like”.
- the first step includes a step of forming the pn junction exposed portion on the surface of the semiconductor substrate
- the second step includes the step on the surface of the semiconductor substrate. It is preferable to include a step of forming the glass layer so as to cover the pn junction exposed portion.
- the second step includes a step of forming the glass layer so as to directly cover the pn junction exposed portion on the surface of the semiconductor substrate.
- forming the glass layer so as to cover the pn junction exposed portion “directly” means forming the glass layer so as to cover the pn junction exposed portion “directly without an insulating layer or the like”.
- Pb is not substantially contained because the purpose of the present invention is to use a conventional “glass material containing lead silicate as a main component using a glass material not containing lead”. Similarly, it is possible to manufacture a semiconductor device having a high breakdown voltage.
- FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the second embodiment.
- FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the second embodiment.
- FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the third embodiment.
- FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the third embodiment. It is a graph which shows the result of an Example. It is a figure shown in order to demonstrate the manufacturing method of the conventional semiconductor device. It is a figure shown in order to demonstrate the manufacturing method of the conventional semiconductor device.
- the glass layer is formed in the second step so as to directly cover the exposed pn junction on the surface of the semiconductor substrate, but the present invention is not limited to this.
- an insulating film may be formed on the exposed pn junction on the surface of the semiconductor substrate, and then a glass layer may be formed so as to cover the exposed pn junction via the insulating film.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Glass Compositions (AREA)
- Formation Of Insulating Films (AREA)
Abstract
少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しないことを特徴とする半導体接合保護用ガラス組成物。SiO2の含有量が40mol%~60mol%の範囲内にあり、Al2O3の含有量が5mol%~15mol%の範囲内にあり、ZnOの含有量が30mol%~50mol%の範囲内にあることが好ましい。 本発明の半導体接合保護用ガラス組成物によれば、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
Description
本発明は、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置に関する。
メサ型の半導体装置を製造する過程でpn接合露出部を覆うようにパッシベーション用のガラス層を形成する半導体装置の製造方法が知られている(例えば、特許文献1参照。)。
図6及び図7は、そのような従来の半導体装置の製造方法を説明するために示す図である。図6(a)~図6(d)及び図7(a)~図7(d)は各工程図である。
従来の半導体装置の製造方法は、図6及び図7に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、従来の半導体装置の製造方法を工程順に説明する。
従来の半導体装置の製造方法は、図6及び図7に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、従来の半導体装置の製造方法を工程順に説明する。
(a)半導体基体形成工程
まず、n-型半導体基板(n-型シリコン基板)910の一方の表面からのp型不純物の拡散によりp+型拡散層912、他方の表面からのn型不純物の拡散によりn+型拡散層914を形成して、主面に平行なpn接合が形成された半導体基体を形成する。その後、熱酸化によりp+型拡散層912及びn+型拡散層914の表面に酸化膜916,918を形成する(図6(a)参照。)。
まず、n-型半導体基板(n-型シリコン基板)910の一方の表面からのp型不純物の拡散によりp+型拡散層912、他方の表面からのn型不純物の拡散によりn+型拡散層914を形成して、主面に平行なpn接合が形成された半導体基体を形成する。その後、熱酸化によりp+型拡散層912及びn+型拡散層914の表面に酸化膜916,918を形成する(図6(a)参照。)。
(b)溝形成工程
次に、フォトエッチング法によって、酸化膜916の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からpn接合を超える深さの溝920を形成する(図6(b)参照。)。
次に、フォトエッチング法によって、酸化膜916の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からpn接合を超える深さの溝920を形成する(図6(b)参照。)。
(c)ガラス層形成工程
次に、溝920の表面に、電気泳動法により溝920の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層924を形成する(図6(c)参照。)。
次に、溝920の表面に、電気泳動法により溝920の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層924を形成する(図6(c)参照。)。
(d)フォトレジスト形成工程
次に、ガラス層912の表面を覆うようにフォトレジスト926を形成する(図6(d)参照。)。
次に、ガラス層912の表面を覆うようにフォトレジスト926を形成する(図6(d)参照。)。
(e)酸化膜除去工程
次に、フォトレジスト926をマスクとして酸化膜916のエッチングを行い、Niめっき電極膜を形成する部位930における酸化膜916を除去する(図7(a)参照。)。
次に、フォトレジスト926をマスクとして酸化膜916のエッチングを行い、Niめっき電極膜を形成する部位930における酸化膜916を除去する(図7(a)参照。)。
(f)粗面化領域形成工程
次に、Niめっき電極膜を形成する部位930における半導体基体表面の粗面化処理を行い、Niめっき電極と半導体基体との密着性を高くするための粗面化領域932を形成する(図7(b)参照。)。
次に、Niめっき電極膜を形成する部位930における半導体基体表面の粗面化処理を行い、Niめっき電極と半導体基体との密着性を高くするための粗面化領域932を形成する(図7(b)参照。)。
(g)電極形成工程
次に、半導体基体にNiめっきを行い、粗面化領域932上にアノード電極934を形成するとともに、半導体基体の他方の表面にカソード電極936を形成する(図7(c)参照。)。
次に、半導体基体にNiめっきを行い、粗面化領域932上にアノード電極934を形成するとともに、半導体基体の他方の表面にカソード電極936を形成する(図7(c)参照。)。
(h)半導体基体切断工程
次に、ダイシング等により、ガラス層924の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置(pnダイオード)を作成する(図7(d)参照。)。
次に、ダイシング等により、ガラス層924の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置(pnダイオード)を作成する(図7(d)参照。)。
以上説明したように、従来の半導体装置の製造方法は、主面に平行なpn接合が形成された半導体基体の一方の表面からpn接合を超える溝920を形成する工程(図6(a)及び図6(b)参照。)と、当該溝920の内部にpn接合露出部を覆うようにパッシベーション用のガラス層924を形成する工程(図6(c)参照。)とを含む。このため、従来の半導体装置の製造方法によれば、溝920の内部にパッシベーション用のガラス層924を形成した後半導体基体を切断することにより、高耐圧のメサ型半導体装置を製造することができる。
ところで、パッシベーション用のガラス層に用いるガラス材料としては、(a)適正な温度(例えば900℃以下)で焼成できること、(b)工程で使用する薬品に耐えること、(c)シリコンに近い熱膨張係数を有すること及び(d)優れた絶縁性を有することという条件を満たす必要があることから、従来より「珪酸鉛を主成分としたガラス材料」が広く用いられている。
しかしながら、「珪酸鉛を主成分としたガラス材料」には環境負荷の大きい鉛が含まれており、近未来にはそのような「珪酸鉛を主成分としたガラス材料」の使用が禁止されていくことになると考えられる。
そこで、本発明は、上記した事情に鑑みてなされたもので、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に、高耐圧の半導体装置を製造することを可能とする、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を提供することを目的とする。
[1]本発明の半導体接合保護用ガラス組成物は、少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しないことを特徴とする。
[2]本発明の半導体接合保護用ガラス組成物においては、SiO2の含有量が40mol%~60mol%の範囲内にあり、Al2O3の含有量が5mol%~15mol%の範囲内にあり、ZnOの含有量が30mol%~50mol%の範囲内にあることが好ましい。
[3]本発明の半導体装置の製造方法は、pn接合が露出するpn接合露出部を有する半導体素子を準備する第1工程と、前記pn接合露出部を覆うようにガラス層を形成する第2工程とをこの順序で含む半導体装置の製造方法であって、前記第2工程においては、少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする。
[4]本発明の半導体装置の製造方法においては、前記第1工程は、主面に平行なpn接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記pn接合を超える深さの溝を形成することにより、前記溝の内部に前記pn接合露出部を形成する工程とを含み、前記第2工程は、前記溝の内部における前記pn接合露出部を覆うように前記ガラス層を形成する工程を含むことが好ましい。
[5]本発明の半導体装置の製造方法においては、前記第2工程は、前記溝の内部における前記pn接合露出部を直接覆うように前記ガラス層を形成する工程を含むことが好ましい。この場合において、pn接合露出部を「直接」覆うようにガラス層を形成するとは、pn接合露出部を「絶縁層などを介することなく直接」覆うようにガラス層を形成することを意味する。
[6]本発明の半導体装置の製造方法においては、前記第2工程は、前記溝の内部における前記pn接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記pn接合露出部を覆うように前記ガラス層を形成する工程とを含むことが好ましい。
[7]本発明の半導体装置の製造方法においては、前記第1工程は、半導体基体の表面に前記pn接合露出部を形成する工程を含み、前記第2工程は、前記半導体基体の表面における前記pn接合露出部を覆うように前記ガラス層を形成する工程を含むことが好ましい。
[8]本発明の半導体装置の製造方法においては、前記第2工程は、前記半導体基体の表面における前記pn接合露出部を直接覆うように前記ガラス層を形成する工程を含むことが好ましい。この場合において、pn接合露出部を「直接」覆うようにガラス層を形成するとは、pn接合露出部を「絶縁層などを介することなく直接」覆うようにガラス層を形成することを意味する。
[9]本発明の半導体装置の製造方法においては、前記第2工程は、前記半導体基体の表面における前記pn接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記pn接合露出部を覆うように前記ガラス層を形成する工程とを含むことが好ましい。
[10]本発明の半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、SiO2の含有量が40mol%~60mol%の範囲内にあり、Al2O3の含有量が5mol%~15mol%の範囲内にあり、ZnOの含有量が30mol%~50mol%の範囲内にあることが好ましい。
[11]本発明の半導体装置は、pn接合が露出するpn接合露出部を有する半導体素子と、前記pn接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、前記ガラス層は、少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする。
[12]本発明の半導体装置においては、前記半導体接合保護用ガラス組成物は、SiO2の含有量が40mol%~60mol%の範囲内にあり、Al2O3の含有量が5mol%~15mol%の範囲内にあり、ZnOの含有量が30mol%~50mol%の範囲内にあることが好ましい。
本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
なお、本発明の半導体接合保護用ガラス組成物において、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しないとは、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記が混入したガラス組成物を排除するものではない。本発明の半導体装置の製造方法及び半導体装置においても同様である。
ここで、Pbを実質的に含有しないこととしたのは、本発明の目的が「鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるからである。
また、Bと、Pと、Asと、Sbとを実質的に含有しないこととしたのは、これらの成分を含有する場合には焼成温度の点では有利なのではあるが、焼成中にこれらの成分が半導体基体に拡散することに起因して絶縁性が低下する場合があるからである。
また、Liと、Naと、Kとを実質的に含有しないこととしたのは、これらの成分を含有する場合には焼成温度の点では有利なのではあるが、絶縁性や耐薬品性が低下する場合があるからである。
本発明の発明者らの研究により、これらの成分(すなわち、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、K。)を実質的に含有しない場合でであっても、少なくともSiO2と、Al2O3と、ZnOとを含有するガラス組成物は、半導体接合保護用ガラス組成物として使用可能であることが分かった。すなわち、本発明の半導体接合保護用ガラス組成物によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
以下、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置について、図に示す実施の形態に基づいて説明する。
[実施形態1]
実施形態1は、半導体接合保護用ガラス組成物に係る実施形態である。
実施形態1は、半導体接合保護用ガラス組成物に係る実施形態である。
実施形態1に係る半導体接合保護用ガラス組成物は、少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しないものである。
具体的には、SiO2の含有量が40mol%~60mol%の範囲内(例えば50mol%)にあり、Al2O3の含有量が5mol%~15mol%の範囲内(例えば10mol%)にあり、ZnOの含有量が30mol%~50mol%の範囲内(例えば40mol%)にある。
実施形態1に係る半導体接合保護用ガラス組成物によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高耐圧の半導体装置を製造することが可能となる。
ここで、SiO2の含有量を40mol%~60mol%の範囲内としたのは、SiO2の含有量が40mol%未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、SiO2の含有量が60mol%を超える場合には、焼成温度が高くなる傾向にあるからである。
また、Al2O3の含有量を5mol%~15mol%の範囲内としたのは、Al2O3の含有量が5mol%未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、Al2O3の含有量が15mol%を超える場合には、焼成温度が高くなる傾向にあるからである。
また、ZnOの含有量を30mol%~50mol%の範囲内としたのは、ZnOの含有量が30mol%未満である場合には、焼成温度が高くなる傾向にあるからであり、ZnOの含有量が50mol%を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。
実施形態1に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比(モル比)になるように原料(SiO2、Al(OH)3、ZnO)を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度に上昇させた白金ルツボに入れ、所定時間溶融させる。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を得る。
[実施形態2]
実施形態2は、半導体装置の製造方法に係る実施形態である。
実施形態2は、半導体装置の製造方法に係る実施形態である。
実施形態2に係る半導体装置の製造方法は、pn接合が露出するpn接合露出部を有する半導体素子を準備する第1工程と、pn接合露出部を覆うようにガラス層を形成する第2工程とをこの順序で含む半導体装置の製造方法である。そして、当該第2工程においては、少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しない半導体接合保護用ガラス組成物(実施形態1に係る半導体接合保護用ガラス組成物)を用いてガラス層を形成することとしている。第1工程は、主面に平行なpn接合を備える半導体基体を準備する工程と、半導体基体の一方の表面からpn接合を超える深さの溝を形成することにより、溝の内部にpn接合露出部を形成する工程とを含み、第2工程は、溝の内部におけるpn接合露出部を直接覆うようにガラス層を形成する工程を含む。
図1及び図2は、実施形態2に係る半導体装置の製造方法を説明するために示す図である。図1(a)~図1(d)及び図2(a)~図2(d)は各工程図である。
実施形態2に係る半導体装置の製造方法は、図1及び図2に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態2に係る半導体装置の製造方法を工程順に説明する。
実施形態2に係る半導体装置の製造方法は、図1及び図2に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態2に係る半導体装置の製造方法を工程順に説明する。
(a)半導体基体形成工程
まず、n-型半導体基板(n-型シリコン基板)110の一方の表面からのp型不純物の拡散によりp+型拡散層112、他方の表面からのn型不純物の拡散によりn+型拡散層114を形成して、主面に平行なpn接合が形成された半導体基体を形成する。その後、熱酸化によりp+型拡散層112及びn+型拡散層114の表面に酸化膜116,118を形成する(図1(a)参照。)。
まず、n-型半導体基板(n-型シリコン基板)110の一方の表面からのp型不純物の拡散によりp+型拡散層112、他方の表面からのn型不純物の拡散によりn+型拡散層114を形成して、主面に平行なpn接合が形成された半導体基体を形成する。その後、熱酸化によりp+型拡散層112及びn+型拡散層114の表面に酸化膜116,118を形成する(図1(a)参照。)。
(b)溝形成工程
次に、フォトエッチング法によって、酸化膜116の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からpn接合を超える深さの溝120を形成する(図1(b)参照。)。
次に、フォトエッチング法によって、酸化膜116の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からpn接合を超える深さの溝120を形成する(図1(b)参照。)。
(c)ガラス層形成工程
次に、溝120の表面に、電気泳動法により溝120の内面及びその近傍の半導体基体表面に実施形態1に係る半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層124を形成する(図1(c)参照。)。従って、溝120の内部におけるpn接合露出部はガラス層124に直接覆われた状態となる。
次に、溝120の表面に、電気泳動法により溝120の内面及びその近傍の半導体基体表面に実施形態1に係る半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層124を形成する(図1(c)参照。)。従って、溝120の内部におけるpn接合露出部はガラス層124に直接覆われた状態となる。
(d)フォトレジスト形成工程
次に、ガラス層112の表面を覆うようにフォトレジスト126を形成する(図1(d)参照。)。
次に、ガラス層112の表面を覆うようにフォトレジスト126を形成する(図1(d)参照。)。
(e)酸化膜除去工程
次に、フォトレジスト126をマスクとして酸化膜116のエッチングを行い、Niめっき電極膜を形成する部位130における酸化膜116を除去する(図2(a)参照。)。
次に、フォトレジスト126をマスクとして酸化膜116のエッチングを行い、Niめっき電極膜を形成する部位130における酸化膜116を除去する(図2(a)参照。)。
(f)粗面化領域形成工程
次に、Niめっき電極膜を形成する部位130における半導体基体表面の粗面化処理を行い、Niめっき電極と半導体基体との密着性を高くするための粗面化領域132を形成する(図2(b)参照。)。
次に、Niめっき電極膜を形成する部位130における半導体基体表面の粗面化処理を行い、Niめっき電極と半導体基体との密着性を高くするための粗面化領域132を形成する(図2(b)参照。)。
(g)電極形成工程
次に、半導体基体にNiめっきを行い、粗面化領域132上にアノード電極134を形成するとともに、半導体基体の他方の表面にカソード電極136を形成する(図2(c)参照。)。
次に、半導体基体にNiめっきを行い、粗面化領域132上にアノード電極134を形成するとともに、半導体基体の他方の表面にカソード電極136を形成する(図2(c)参照。)。
(h)半導体基体切断工程
次に、ダイシング等により、ガラス層124の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置(pnダイオード)を作成する(図2(d)参照。)。
次に、ダイシング等により、ガラス層124の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置(pnダイオード)を作成する(図2(d)参照。)。
以上のようにして、高耐圧のメサ型半導体装置(実施形態2に係る半導体装置)を製造することができる。
[実施形態3]
実施形態3は、半導体装置の製造方法に係る実施形態である。
実施形態3は、半導体装置の製造方法に係る実施形態である。
実施形態3に係る半導体装置の製造方法は、実施形態2に係る半導体装置の製造方法と同様に、pn接合が露出するpn接合露出部を有する半導体素子を準備する第1工程と、pn接合露出部を覆うようにガラス層を形成する第2工程とをこの順序で含む半導体装置の製造方法である。そして、当該第2工程においては、少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しない半導体接合保護用ガラス組成物(実施形態1に係る半導体接合保護用ガラス組成物)を用いてガラス層を形成することとしている。但し、実施形態2に係る半導体装置の製造方法の場合とは異なり、第1工程は、半導体基体の表面にpn接合露出部を形成する工程を含み、第2工程は、半導体基体の表面におけるpn接合露出部を直接覆うようにガラス層を形成する工程とを含む。
図3及び図4は、実施形態3に係る半導体装置の製造方法を説明するために示す図である。図3(a)~図3(c)及び図4(a)~図4(c)は各工程図である。
実施形態3に係る半導体装置の製造方法は、図3及び図4に示すように、「半導体基体準備工程」、「p+型拡散層形成工程」、「n+型拡散層形成工程」、「ガラス層形成工程」、「ガラス層エッチング工程」及び「電極形成工程」をこの順序で実施する。以下、実施形態3に係る半導体装置の製造方法を工程順に説明する。
実施形態3に係る半導体装置の製造方法は、図3及び図4に示すように、「半導体基体準備工程」、「p+型拡散層形成工程」、「n+型拡散層形成工程」、「ガラス層形成工程」、「ガラス層エッチング工程」及び「電極形成工程」をこの順序で実施する。以下、実施形態3に係る半導体装置の製造方法を工程順に説明する。
(a)半導体基体準備工程
まず、n+型シリコン基板210上にn-型エピタキシャル層212が積層された半導体基体を準備する(図3(a)参照。)。
まず、n+型シリコン基板210上にn-型エピタキシャル層212が積層された半導体基体を準備する(図3(a)参照。)。
(b)p+型拡散層形成工程
次に、マスクM1を形成した後、当該マスクM1を介してn-型エピタキシャル層212の表面における所定領域にイオン注入法によりp型不純物(例えばボロンイオン)を導入する。その後、熱拡散することにより、p+型拡散層214を形成する(図3(b参照。)。
次に、マスクM1を形成した後、当該マスクM1を介してn-型エピタキシャル層212の表面における所定領域にイオン注入法によりp型不純物(例えばボロンイオン)を導入する。その後、熱拡散することにより、p+型拡散層214を形成する(図3(b参照。)。
(c)n+型拡散層形成工程
次に、マスクM1を除去するとともにマスクM2を形成した後、当該マスクM2を介してn-型エピタキシャル層212の表面における所定領域にイオン注入法によりn型不純物(例えばヒ素イオン)を導入する。その後、熱拡散することにより、n+型拡散層216を形成する(図3(c)参照。)。
次に、マスクM1を除去するとともにマスクM2を形成した後、当該マスクM2を介してn-型エピタキシャル層212の表面における所定領域にイオン注入法によりn型不純物(例えばヒ素イオン)を導入する。その後、熱拡散することにより、n+型拡散層216を形成する(図3(c)参照。)。
(d)ガラス層形成工程
次に、マスクM2を除去した後、n-型エピタキシャル層212の表面に、スピンコート法により、実施形態1に係る半導体接合保護用ガラス組成物からなる層を形成し、その後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層215を形成する(図4(a)参照。)。
次に、マスクM2を除去した後、n-型エピタキシャル層212の表面に、スピンコート法により、実施形態1に係る半導体接合保護用ガラス組成物からなる層を形成し、その後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層215を形成する(図4(a)参照。)。
(e)ガラス層エッチング工程
次に、ガラス層215の表面にマスクM3を形成した後、ガラス層のエッチングを行う(図4(b)参照。)。これにより、n-型エピタキシャル層212の表面における所定領域にガラス層216が形成されることとなる。
次に、ガラス層215の表面にマスクM3を形成した後、ガラス層のエッチングを行う(図4(b)参照。)。これにより、n-型エピタキシャル層212の表面における所定領域にガラス層216が形成されることとなる。
(f)電極形成工程
次に、マスクM3を除去した後、半導体基体の表面におけるガラス層216で囲まれた領域にアノード電極218を形成するとともに、半導体基体の裏面にカソード電極220を形成する(図4(c)参照。)。
次に、マスクM3を除去した後、半導体基体の表面におけるガラス層216で囲まれた領域にアノード電極218を形成するとともに、半導体基体の裏面にカソード電極220を形成する(図4(c)参照。)。
以上のようにして、高耐圧のプレーナ型半導体装置(実施形態3に係る半導体装置)を製造することができる。
[実施例]
1.試料の調整
図5は、実施例の結果を示す図表である。実施例1並びに比較例1及び2に示す組成比(図5参照。)になるように原料を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で1550℃まで上昇させた白金ルツボに入れ、2時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が5μmとなるまで粉砕して、粉末状のガラス組成物を得た。
1.試料の調整
図5は、実施例の結果を示す図表である。実施例1並びに比較例1及び2に示す組成比(図5参照。)になるように原料を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で1550℃まで上昇させた白金ルツボに入れ、2時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が5μmとなるまで粉砕して、粉末状のガラス組成物を得た。
なお、実施例において使用した原料は、SiO2、Al(OH)3、ZnO、PbO、H3BO3である。
2.上記方法により得た各ガラス組成物を以下の評価方法により評価した。
(1)評価方法1(環境負荷)
本発明の目的が「鉛を含まないガラス材料を用いて、従来の『珪酸鉛を主成分としたガラス材料』を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるため、鉛成分を含まない場合に「○」の評価を与え、鉛成分を含む場合に「×」の評価を与えた。
本発明の目的が「鉛を含まないガラス材料を用いて、従来の『珪酸鉛を主成分としたガラス材料』を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるため、鉛成分を含まない場合に「○」の評価を与え、鉛成分を含む場合に「×」の評価を与えた。
(2)評価方法2(焼成温度)
焼成温度が高すぎると製造中の半導体装置に与える影響が大きくなるため、焼成温度が900℃以下である場合に「○」の評価を与え、焼成温度が900℃~1000℃の範囲内にある場合に「△」の評価を与え、焼成温度が1000℃を超える場合に「×」の評価を与えた。
焼成温度が高すぎると製造中の半導体装置に与える影響が大きくなるため、焼成温度が900℃以下である場合に「○」の評価を与え、焼成温度が900℃~1000℃の範囲内にある場合に「△」の評価を与え、焼成温度が1000℃を超える場合に「×」の評価を与えた。
(3)評価方法3(耐薬品性)
ガラス組成物が王水、めっき液及びフッ酸のすべてに対して不溶性を示す場合に「○」の評価を与え、王水、めっき液及びフッ酸のいずれかに対して溶解性を示す場合に「×」の評価を与えた。
ガラス組成物が王水、めっき液及びフッ酸のすべてに対して不溶性を示す場合に「○」の評価を与え、王水、めっき液及びフッ酸のいずれかに対して溶解性を示す場合に「×」の評価を与えた。
(4)評価方法4(平均熱膨張率)
50℃~550℃におけるガラス組成物の平均熱膨張率とシリコンの平均熱膨張率(3.73×10-6)との差が「0.5×10-6」以下の場合に「○」の評価を与え、当該差が「0.5×10-6~1.0×10-6」の範囲内にある場合に「△」の評価を与え、当該差が「1.0×10-6」を超える場合に「×」の評価を与えた。
50℃~550℃におけるガラス組成物の平均熱膨張率とシリコンの平均熱膨張率(3.73×10-6)との差が「0.5×10-6」以下の場合に「○」の評価を与え、当該差が「0.5×10-6~1.0×10-6」の範囲内にある場合に「△」の評価を与え、当該差が「1.0×10-6」を超える場合に「×」の評価を与えた。
(5)評価方法5(絶縁性)
実施形態2に係る半導体装置の製造方法と同様の方法によって半導体装置(pnダイオード)を作製し、作製した半導体装置の逆方向特性を測定した。その結果、半導体装置の逆方向特性が正常である場合に「○」の評価を与え、半導体装置の逆方向特性が異常である場合に「×」の評価を与えた。
実施形態2に係る半導体装置の製造方法と同様の方法によって半導体装置(pnダイオード)を作製し、作製した半導体装置の逆方向特性を測定した。その結果、半導体装置の逆方向特性が正常である場合に「○」の評価を与え、半導体装置の逆方向特性が異常である場合に「×」の評価を与えた。
(6)総合評価
上記した評価方法1~5についての各評価がすべて「○」の場合に「○」の評価を与え、各評価のうち1つでも「△」がある場合に「△」の評価を与え、各評価のうち1つでも「×」がある場合に「×」の評価を与えた。
上記した評価方法1~5についての各評価がすべて「○」の場合に「○」の評価を与え、各評価のうち1つでも「△」がある場合に「△」の評価を与え、各評価のうち1つでも「×」がある場合に「×」の評価を与えた。
3.評価結果
図5からも分かるように、比較例1に係るガラス組成物は、評価項目1で「×」の評価が得られた。また、比較例2に係るガラス組成物は、評価項目3で「×」の評価が得られた。これに対して、実施例1に係るガラス組成物は、いずれの評価項目(評価項目1~5)についても「○」の評価が得られた。その結果、実施形1に係るガラス組成物は、鉛を含まないガラス材料でありながら、(a)適正な温度(例えば900℃以下)で焼成できること、(b)工程で使用する薬品に耐えること、(c)シリコンに近い熱膨張係数を有すること及び(d)優れた絶縁性を有することという条件をすべて満たすガラス組成物であることが分かった。
図5からも分かるように、比較例1に係るガラス組成物は、評価項目1で「×」の評価が得られた。また、比較例2に係るガラス組成物は、評価項目3で「×」の評価が得られた。これに対して、実施例1に係るガラス組成物は、いずれの評価項目(評価項目1~5)についても「○」の評価が得られた。その結果、実施形1に係るガラス組成物は、鉛を含まないガラス材料でありながら、(a)適正な温度(例えば900℃以下)で焼成できること、(b)工程で使用する薬品に耐えること、(c)シリコンに近い熱膨張係数を有すること及び(d)優れた絶縁性を有することという条件をすべて満たすガラス組成物であることが分かった。
以上、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
(1)上記の実施形態2においては、第2工程において、溝の内部におけるpn接合露出部を直接覆うようにガラス層を形成したが、本発明はこれに限定されるものではない。例えば、溝の内部におけるpn接合露出部上に絶縁膜を形成し、その後、当該絶縁膜を介してpn接合露出部を覆うようにガラス層を形成してもよい。
(2)上記の実施形態3においては、第2工程において、半導体基体の表面におけるpn接合露出部を直接覆うようにガラス層を形成したが、本発明はこれに限定されるものではない。例えば、半導体基体の表面におけるpn接合露出部上に絶縁膜を形成し、その後、当該絶縁膜を介してpn接合露出部を覆うようにガラス層を形成してもよい。
100,200,900…半導体装置、110,910…n-型半導体基板、112,912…p+型拡散層、114,914…n-型拡散層、116,118,916,918…酸化膜、120,920…溝、124,924…ガラス層、126,926…フォトレジスト、130,930…Niめっき電極膜を形成する部位、132,932…粗面化領域、134,934…アノード電極、136,936…カソード電極、210…n+型半導体基板、212…n-型エピタキシャル層、214…p+型拡散層、216…n+型拡散層、215,216…ガラス層、218…アノード電極層、220…カソード電極層
Claims (12)
- 少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しないことを特徴とする半導体接合保護用ガラス組成物。
- SiO2の含有量が40mol%~60mol%の範囲内にあり、
Al2O3の含有量が5mol%~15mol%の範囲内にあり、
ZnOの含有量が30mol%~50mol%の範囲内にあることを特徴とする請求項1に記載の半導体接合保護用ガラス組成物。 - pn接合が露出するpn接合露出部を有する半導体素子を準備する第1工程と、
前記pn接合露出部を覆うようにガラス層を形成する第2工程とをこの順序で含む半導体装置の製造方法であって、
前記第2工程においては、少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする半導体装置の製造方法。 - 前記第1工程は、主面に平行なpn接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記pn接合を超える深さの溝を形成することにより、前記溝の内部に前記pn接合露出部を形成する工程とを含み、
前記第2工程は、前記溝の内部における前記pn接合露出部を覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記第2工程は、前記溝の内部における前記pn接合露出部を直接覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第2工程は、前記溝の内部における前記pn接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記pn接合露出部を覆うように前記ガラス層を形成する工程とを含むことを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第1工程は、半導体基体の表面に前記pn接合露出部を形成する工程を含み、
前記第2工程は、前記半導体基体の表面における前記pn接合露出部を覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記第2工程は、前記半導体基体の表面における前記pn接合露出部を直接覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記第2工程は、前記半導体基体の表面における前記pn接合露出部上に絶縁膜を形成する工程と、前記絶縁膜を介して前記pn接合露出部を覆うように前記ガラス層を形成する工程とを含むことを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記半導体接合保護用ガラス組成物は、
SiO2の含有量が40mol%~60mol%の範囲内にあり、
Al2O3の含有量が5mol%~15mol%の範囲内にあり、
ZnOの含有量が30mol%~50mol%の範囲内にあることを特徴とする請求項3~9のいずれかに記載の半導体装置の製造方法。 - pn接合が露出するpn接合露出部を有する半導体素子と、
前記pn接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、
前記ガラス層は、少なくともSiO2と、Al2O3と、ZnOとを含有し、かつ、Pbと、Bと、Pと、Asと、Sbと、Liと、Naと、Kとを実質的に含有しない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする半導体装置。 - 前記半導体接合保護用ガラス組成物は、
SiO2の含有量が40mol%~60mol%の範囲内にあり、
Al2O3の含有量が5mol%~15mol%の範囲内にあり、
ZnOの含有量が30mol%~50mol%の範囲内にあることを特徴とする請求項11に記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012511481A JP5139596B2 (ja) | 2011-05-23 | 2011-05-23 | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 |
PCT/JP2011/061714 WO2012160632A1 (ja) | 2011-05-23 | 2011-05-23 | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 |
PCT/JP2012/061780 WO2012160962A1 (ja) | 2011-05-23 | 2012-05-08 | 半導体装置の製造方法及び半導体装置 |
JP2013516274A JP5655140B2 (ja) | 2011-05-23 | 2012-05-08 | 半導体装置の製造方法及び半導体装置 |
PCT/JP2012/061779 WO2012160961A1 (ja) | 2011-05-23 | 2012-05-08 | 半導体装置の製造方法及び半導体装置 |
JP2013516273A JP5655139B2 (ja) | 2011-05-23 | 2012-05-08 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/061714 WO2012160632A1 (ja) | 2011-05-23 | 2011-05-23 | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2012160632A1 true WO2012160632A1 (ja) | 2012-11-29 |
Family
ID=47216736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2011/061714 WO2012160632A1 (ja) | 2011-05-23 | 2011-05-23 | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5139596B2 (ja) |
WO (1) | WO2012160632A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104254907A (zh) * | 2013-03-29 | 2014-12-31 | 新电元工业株式会社 | 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347731A (zh) * | 2013-08-08 | 2015-02-11 | 无锡华润华晶微电子有限公司 | 一种二极管结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS556806A (en) * | 1978-06-29 | 1980-01-18 | Toshiba Corp | Semiconductor device |
JPS5526656A (en) * | 1978-08-17 | 1980-02-26 | Hitachi Ltd | Semiconductor element coverd with glass |
JP2004115368A (ja) * | 2003-10-31 | 2004-04-15 | Nitto Boseki Co Ltd | ガラス繊維の製造方法、ガラス繊維、ガラス繊維編組物、ガラス繊維強化樹脂及びプリント配線板 |
JP2009203154A (ja) * | 2008-01-31 | 2009-09-10 | Ohara Inc | ガラス |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59194441A (ja) * | 1983-04-20 | 1984-11-05 | Toshiba Corp | プレ−ナ型半導体装置 |
US4714687A (en) * | 1986-10-27 | 1987-12-22 | Corning Glass Works | Glass-ceramics suitable for dielectric substrates |
JP3943341B2 (ja) * | 2001-02-23 | 2007-07-11 | 日本電気硝子株式会社 | ガラスセラミックス組成物 |
US7740899B2 (en) * | 2002-05-15 | 2010-06-22 | Ferro Corporation | Electronic device having lead and cadmium free electronic overglaze applied thereto |
JP4022113B2 (ja) * | 2002-08-28 | 2007-12-12 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置 |
-
2011
- 2011-05-23 JP JP2012511481A patent/JP5139596B2/ja active Active
- 2011-05-23 WO PCT/JP2011/061714 patent/WO2012160632A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS556806A (en) * | 1978-06-29 | 1980-01-18 | Toshiba Corp | Semiconductor device |
JPS5526656A (en) * | 1978-08-17 | 1980-02-26 | Hitachi Ltd | Semiconductor element coverd with glass |
JP2004115368A (ja) * | 2003-10-31 | 2004-04-15 | Nitto Boseki Co Ltd | ガラス繊維の製造方法、ガラス繊維、ガラス繊維編組物、ガラス繊維強化樹脂及びプリント配線板 |
JP2009203154A (ja) * | 2008-01-31 | 2009-09-10 | Ohara Inc | ガラス |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104254907A (zh) * | 2013-03-29 | 2014-12-31 | 新电元工业株式会社 | 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5139596B2 (ja) | 2013-02-06 |
JPWO2012160632A1 (ja) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4927237B1 (ja) | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 | |
JP5548276B2 (ja) | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 | |
JP5827398B2 (ja) | 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置 | |
JP5340511B1 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5184717B1 (ja) | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 | |
JP5508547B1 (ja) | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 | |
WO2012160962A1 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5833112B2 (ja) | ガラス組成物の製造方法 | |
JP5139596B2 (ja) | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 | |
JP4993399B1 (ja) | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 | |
JP5655140B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5655139B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5848821B2 (ja) | 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENP | Entry into the national phase |
Ref document number: 2012511481 Country of ref document: JP Kind code of ref document: A |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11866167 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 11866167 Country of ref document: EP Kind code of ref document: A1 |