TWI466288B - Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device - Google Patents

Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device Download PDF

Info

Publication number
TWI466288B
TWI466288B TW101131255A TW101131255A TWI466288B TW I466288 B TWI466288 B TW I466288B TW 101131255 A TW101131255 A TW 101131255A TW 101131255 A TW101131255 A TW 101131255A TW I466288 B TWI466288 B TW I466288B
Authority
TW
Taiwan
Prior art keywords
mol
content
range
junction
semiconductor
Prior art date
Application number
TW101131255A
Other languages
English (en)
Other versions
TW201320332A (zh
Inventor
Atsushi Ogasawara
Kazuhiko Ito
Koji Ito
Original Assignee
Shindengen Electric Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Mfg filed Critical Shindengen Electric Mfg
Publication of TW201320332A publication Critical patent/TW201320332A/zh
Application granted granted Critical
Publication of TWI466288B publication Critical patent/TWI466288B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Description

半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置
本發明涉及一種半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置。
在以往的半導體裝置製造方法中，我們已知在製造檯面型半導體裝置的過程中，為了覆蓋pn結露出部而形成鈍化用的玻璃層的方法(例如，參照專利文獻1)。
圖8及圖9是表示上述以往的半導體裝置的製造方法的說明圖。圖8(a)~圖8(d)及圖9(a)~圖9(d)為各工程圖。
如圖8及圖9所示，以往的半導體裝置的製造方法，依次包含「半導體基體形成工程」、「溝形成工程」、「玻璃層形成工程」、「光致抗蝕劑形成工程」、「氧化膜除去工程」、「粗面化區域形成工程」、「電極形成工程」及「半導體基體切斷工程」。下面就按照工程順序，對以往的半導體裝置的製造方法進行說明。
(a)半導體基體形成工程
首先，從n-型半導體基板910的一側的表面擴散p型雜質，形成p+型擴散層912；從另一側的表面擴散n型雜質，形成n+型擴散層914，從而形成具有與主面平行的pn結的半導體基體。隨後，通過熱氧化在p+型擴散層912及n+型擴散層914的表面形成氧化膜916、918(參照圖8(a))。
(b)溝形成工程
隨後，通過光刻法在氧化膜916的預定部位形成一定的開口部。在氧化膜蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的一側的表面形成深度超過pn結的溝920(參照圖8(b))。
(c)玻璃層形成工程
隨後，在溝920的表面，通過電泳法在溝920的內面及其附近的半導體基體表面上，形成由半導體接合保護用玻璃複合物構成的層，同時，通過對該由半導體接合保護用玻璃複合物構成的層進行燒制，形成鈍化用的玻璃層924(參照圖8(c))。
(d)光致抗蝕劑形成工程
隨後，形成光致抗蝕劑926，覆蓋玻璃層912的表面(參照圖8(d))。
(e)氧化膜除去工程
隨後，將光致抗蝕劑926作為掩膜進行氧化膜916的蝕刻，將在形成鍍Ni電極膜的部位930的氧化膜916除去(參照圖9(a))。
(f)粗面化區域形成工程
隨後，對形成鍍Ni電極膜的部位930的半導體基體表面進行粗面化處理，形成提高鍍Ni電極與半導體基體的緊貼性的粗面化區域932(參照圖9(b))。
(g)電極形成工程
隨後，對半導體基體進行鍍Ni，在粗面化區域932上形成正極電極934，同時，在半導體基體的另一側表面上形成負極電極936(參照圖9(c))。
(h)半導體基體切斷工程
隨後，通過切割(dicing)等在玻璃層924的中央部將半導體基體切斷，將半導體基體切片化，製作成檯面型半導體裝置(pn二極體)(參照圖9(d))。
如以上說明所述，以往的半導體裝置的製造方法，包括從形成有與主面平行的pn結的半導體基體的一側表面形成超過pn結的溝920的工程(參照圖8(a)及圖8(b))，以及，在該溝920的內部形成覆蓋pn結露出部的鈍化用玻璃層924的 工程(參照圖8(c))。因此，通過以往的半導體裝置的製造方法，在溝920的內部形成鈍化用玻璃層924後，通過將半導體基體切斷，即可以製造高耐壓的檯面型半導體裝置。
先行技術文獻 專利文獻
專利文獻1 日本特許公開2004-87955號公報
但是，作為鈍化用的玻璃層使用的玻璃材料，必須滿足下述條件：(a)能夠以合適的溫度(例如1100℃以下)進行燒制，(b)能夠承受在工程中使用的藥品，(c)具有接近矽的熱膨脹係數(特別是在50℃~500℃下的平均熱膨脹率接近矽)，以及，(d)具有優良的絕緣性。因而，以往廣泛使用的是“以矽酸鉛為主要成分的玻璃材料”。
然而，「以矽酸鉛為主要成分的玻璃材料」中含有對環境負擔較大的鉛，因而在不遠的將來，「以矽酸鉛為主要成分的玻璃材料」將被禁止使用。
另一方面，本發明的發明人通過實驗得知，作為鈍化用玻璃層使用的玻璃材料，當使用不含鉛的玻璃材料時，例如即使在製造半導體接合保護用玻璃複合物的過程中不產生氣泡，也可能在燒制通過電泳法形成的「半導體接合保護用玻璃複合物構成的層」的過程中，從與半導體基體(矽)的邊界面上產生氣泡。在這種情況下，半導體裝置的反方向耐壓特性將會劣化。
因此，鑒於上述情況，本發明的目的在於，提供一種半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置。使用不含鉛的玻璃材料，與以往使用「以矽酸鉛為主要成分的玻璃材料」時同樣，可以製造高耐壓的半導體裝置，而且， 在燒制通過電泳法形成的「半導體接合保護用玻璃複合物構成的層」的過程中，可以抑制從與半導體基體(矽)的邊界面產生的氣泡的產生，抑制半導體裝置的反方向耐壓特性劣化等情況的發生。
本發明的半導體接合保護用玻璃複合物，至少含有SiO2、Al2O3、MO、以及，「從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物」，且實質上不含有Pb、P、As、Sb、Li、Na、K。其中，所述MO中的M表示鹼土金屬。
在本發明的半導體接合保護用玻璃複合物中，作為所述「從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物」，最好含有鎳氧化物。
在本發明的半導體接合保護用玻璃複合物中，SiO2的含量在53mol%~73mol%的範圍內，Al2O3的含量在11mol%~21mol%的範圍內，CaO的含量在3mol%~9mol%的範圍內，MgO的含量在11mol%~21mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
在本發明的半導體接合保護用玻璃複合物中，SiO2的含量在32mol%~48mol%的範圍內，Al2O3的含量在9mol%~13mol%的範圍內，CaO的含量在15mol%~23mol%的範圍內，ZnO的含量在18mol%~28mol%的範圍內，B2O3的含量在3mol%~10mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
本發明的半導體裝置的製造方法，依次包括準備具有pn結露出的pn結露出部的半導體元件的第1工程、形成覆蓋所述pn結露出部的玻璃層的第2工程，在所述第2工程中，是 使用至少含有SiO2、Al2O3、MO、以及，“從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物”、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物形成所述玻璃層。其中，所述MO中的M表示鹼土金屬。
在本發明的半導體裝置的製造方法中，所述第1工程包括準備具有與主面平行的pn結的半導體基體的準備工程、以及通過從所述半導體基體一側的表面形成深度超過所述pn結的溝，在所述溝的內部形成所述pn結露出部的工程；所述第2工程包括形成覆蓋位於所述溝內部的所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第2工程包括形成直接覆蓋所述溝內部的所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第2工程包括在所述溝內部的所述pn結露出部上形成絕緣膜的工程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第1工程包括在半導體基體表面形成所述pn結露出部的工程，所述第2工程包括形成覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第2工程包括形成直接覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述第2工程包括在所述半導體基體表面的所述pn結露出部上形成絕緣膜的工 程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，作為所述“從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物”，最好含有鎳氧化物。
在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，SiO2的含量在53mol%~73mol%的範圍內，Al2O3的含量在11mol%~21mol%的範圍內，CaO的含量在3mol%~9mol%的範圍內，MgO的含量在11mol%~21mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃複合物，SiO2的含量在32mol%~48mol%的範圍內，Al2O3的含量在9mol%~13mol%的範圍內，CaO的含量在15mol%~23mol%的範圍內，ZnO的含量在18mol%~28mol%的範圍內，B2O3的含量在3mol%~10mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
本發明的半導體裝置，包括具有pn結露出的pn結露出部的半導體元件，以及被形成為覆蓋所述pn結露出部的玻璃層，所述玻璃層是使用至少含有SiO2、Al2O3、MO、以及，“從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物”、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物形成。
在本發明的半導體裝置中，所述半導體接合保護用玻璃複合物，作為所述“從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物”，最好含有鎳氧化物。
在本發明的半導體裝置中，所述半導體接合保護用玻璃複 合物，SiO2的含量在53mol%~73mol%的範圍內，Al2O3的含量在11mol%~21mol%的範圍內，CaO的含量在3mol%~9mol%的範圍內，MgO的含量在11mol%~21mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
在本發明的半導體裝置中，所述半導體接合保護用玻璃複合物，SiO2的含量在32mol%~48mol%的範圍內，Al2O3的含量在9mol%~13mol%的範圍內，CaO的含量在15mol%~23mol%的範圍內，ZnO的含量在18mol%~28mol%的範圍內，B2O3的含量在3mol%~10mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
從後述的實施方式可知，通過本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置，使用不含鉛的玻璃材料，能夠製造與以往使用「以矽酸鉛為主要成分的玻璃材料」時同樣的高耐壓半導體裝置。
另外，通過本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置，由於半導體接合保護用玻璃複合物中含有從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物，從後述的實施方式可知，在對通過電泳法形成的“半導體接合保護用玻璃複合物構成的層”進行燒制的過程中，可以抑制從與半導體基體(矽)的邊界面產生的氣泡的產生，從而可以抑制半導體裝置的反方向耐壓物性劣化等情況的發生。另外，當半導體接合保護用玻璃複合物含有鎳氧化物等的金屬氧化物時，在燒制「由半導體接合保護用玻璃複合物構成的層」的過程中，關於抑制在與半導體基體(矽)的邊界面產生的氣泡的原因尚不明確，但據本發明的發明人推測，也許是「由於半導體接合保護用玻璃複合物對於半導體基體(矽)的濡濕性變高，因而難以產生氣泡」。
在本發明的半導體接合保護用玻璃複合物中，實質上不含有Pb、P、As、Sb、Li、Na、K是指，不將Pb、P、As、Sb、Li、Na、K作為成分含有，但不排除構成玻璃的各成分的原料中作為雜質混入上述物質的玻璃複合物。在本發明的半導體裝置的製造方法及半導體裝置中也同樣。
在這裡，實質上不含有Pb是因為，本發明的目的是使用「不含鉛的玻璃材料，可以製造與以往的使用『以矽酸鉛為主要成分的玻璃材料』時同樣的高耐壓半導體裝置」。
另外，實質上不含有P、As、Sb是因為，當含有這些成分時雖然對於燒制溫度方面有利，但在燒制中可能由於這些成分向半導體基體擴散，而導致絕緣性下降。
另外，實質上不含有Li、Na、K是因為，當含有這些成分時雖然對於平均熱膨脹率及燒制溫度方面有利，但可能導致絕緣性下降。
基於本發明的發明人的研究可知，即使實質上不含有這些成分(即Pb、P、As、Sb、Li、Na、K。)時，至少含有SiO2、Al2O3、MO、以及“從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物”的玻璃複合物，也可以作為半導體接合保護用玻璃複合物使用。即，本發明的半導體接合保護用玻璃複合物，通過後述的實施方式可知，使用不含鉛的玻璃材料，可以製造以往使用“以矽酸鉛為主要成分的玻璃材料”時同樣的高耐壓半導體裝置。
下面基於附圖所示的實施方式，對本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置進行說明。
實施方式一
實施方式一是關於半導體接合保護用玻璃複合物的實施方式。
實施方式一的半導體接合保護用玻璃複合物，含有SiO2、Al2O3、CaO、MgO、以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K。
具體是，SiO2的含量在53mol%~73mol%的範圍內(例如62.6mol%)，Al2O3的含量在11mol%~21mol%的範圍內(例如15.3mol%)，CaO的含量在3mol%~9mol%的範圍內(例如5.5mol%)，MgO的含量在11mol%~21mol%的範圍內(例如15.6mol%)，鎳氧化物的含量在0.01mol%~3mol%的範圍內(例如1mol%)。
實施方式一的半導體接合保護用玻璃複合物，通過後述的實施例可知，使用不含鉛的玻璃材料，可以製造與以往使用“以矽酸鉛為主要成分的玻璃材料”時同樣的高耐壓的半導體裝置。
另外，實施方式一的半導體接合保護用玻璃複合物，通過所述的實施例可知，由於半導體接合保護用玻璃複合物中含有鎳氧化物，在燒制通過電泳法形成的「半導體接合保護用玻璃複合物構成的層」的過程中，可以抑制從與半導體基體(矽)的邊界面產生的氣泡的產生，從而可以抑制半導體裝置的反方向耐壓特性的劣化等情況的發生。
在這裡，SiO2的含量在53mol%~73mol%的範圍內是因為，當SiO2的含量不足53mol%時，可能導致其耐藥品性下降、絕緣性下降等；當SiO2的含量超過73mol%時，可能出現燒制溫度較高的傾向。
另外，Al2O3的含量在11mol%~21mol%的範圍內是因為，當Al2O3的含量不足11mol%時，可能導致其耐藥品性下降、 絕緣性下降等；當Al2O3的含量超過21mol%時，可能出現燒制溫度較高的傾向。
另外，CaO的含量在3mol%~9mol%的範圍內是因為，當CaO的含量不足3mol%時，可能出現燒制溫度較高的傾向；當CaO的含量超過9mol%時，可能導致其耐藥品性下降、絕緣性下降等。
另外，MgO的含量在11mol%~21mol%的範圍內是因為，當MgO的含量不足11mol%時，可能導致其耐藥品性下降、絕緣性下降等；當MgO的含量超過21mol%時，可能出現燒制溫度較高的傾向。
另外，鎳氧化物的含量在0.01mol%~3mol%的範圍內是因為，當鎳氧化物的含量不足0.01mol%時，在燒制通過電泳法形成的“半導體接合保護用玻璃複合物構成的層”的過程中，難以抑制從與半導體基體(矽)的邊界面產生的氣泡的產生；當鎳氧化物的含量超過3mol%時，則難以製造均質的玻璃。
實施方式一的半導體接合保護用玻璃複合物，可以通過如下方式製造。即，按上述的構成比(摩爾比)將原料(SiO2、Al(OH)3、CaCO3、Mg(OH)2及NiO調合，通過混合機充分攪拌後，將所述混合的原料放入在電爐中以預定溫度上升的白金坩鍋中，經預定時間熔融。隨後，將熔液從水冷輥中流出，獲得薄片狀的玻璃片。隨後，使用球磨機等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式二
實施方式二的半導體接合保護用玻璃複合物，含有SiO2、Al2O3、CaO、ZnO、B2O3、以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K。
具體是，SiO2的含量在32mol%~48mol%的範圍內(例如 39.6mol%)，Al2O3的含量在9mol%~13mol%的範圍內(例如10.9mol%)，CaO的含量在15mol%~23mol%的範圍內(例如18.8mol%)，ZnO的含量在18mol%~28mol%的範圍內(例如22.8mol%)，B2O3的含量在3mol%~10mol%的範圍內(例如6.9mol%)，鎳氧化物的含量在0.01mol%~3mol%的範圍內(例如1mol%)。
實施方式一的半導體接合保護用玻璃複合物，通過後述的實施例可知，使用不含鉛的玻璃材料，可以製造與以往使用「以矽酸鉛為主要成分的玻璃材料」時同樣的高耐壓的半導體裝置。
另外，實施方式一的半導體接合保護用玻璃複合物，通過所述的實施例可知，由於半導體接合保護用玻璃複合物中含有鎳氧化物，在燒制通過電泳法形成的「半導體接合保護用玻璃複合物構成的層」的過程中，可以抑制從與半導體基體(矽)的邊界面產生的氣泡的產生，從而可以抑制半導體裝置的反方向耐壓特性的劣化等情況的發生。
在這裡，SiO2的含量在32mol%~48mol%的範圍內是因為，當SiO2的含量不足32mol%時，可能導致其耐藥品性下降、絕緣性下降等；當SiO2的含量超過48mol%時，可能出現燒制溫度較高的傾向。
另外，Al2O3的含量在9mol%~13mol%的範圍內是因為，當Al2O3的含量不足9mol%時，可能導致其耐藥品性下降、絕緣性下降等；當Al2O3的含量超過13mol%時，可能出現燒制溫度較高的傾向。
另外，CaO的含量在15mol%~2301%的範圍內是因為，當CaO的含量不足15mol%時，可能出現燒制溫度較高的傾向；當CaO的含量超過23mol%時，可能導致其耐藥品性下降、絕 緣性下降等。
另外，ZnO的含量在18mol%~28mol%的範圍內是因為，當ZnO的含量不足18mol%時，可能出現燒制溫度較高的傾向；當ZnO的含量超過28mol%時可能導致其耐藥品性下降、絕緣性下降、玻璃層的內部產生氣泡等。
另外，B2O3的含量在3mol%~10mol%的範圍內是因為，當B2O3的含量不足3mol%時，可能出現燒制溫度較高的傾向；當B2O3的含量超過10mol%時，可能導致絕緣性下降。
另外，鎳氧化物的含量在0.01mol%~3mol%的範圍內是因為，當鎳氧化物的含量不足0.01mol%時，在燒制通過電泳法形成的“半導體接合保護用玻璃複合物構成的層”的過程中，難以抑制從與半導體基體(矽)的邊界面產生的氣泡的產生；當鎳氧化物的含量超過3mol%時，則難以製造均質的玻璃。
實施方式二的半導體接合保護用玻璃複合物，可以通過如下方式製造。即，按上述的構成比(摩爾比)將原料(SiO2、Al(OH)3、CaCO3、ZnO、H3BO3及NiO調合，通過混合機充分攪拌後，將所述混合的原料放入在電爐中以預定溫度上升的白金坩鍋中，經預定時間熔融。隨後，將熔液從水冷輥中流出，獲得薄片狀的玻璃片。隨後，使用球磨機等將該玻璃片粉碎至規定的平均粒徑，獲得粉末狀的玻璃複合物。
實施方式三
實施方式三是關於半導體裝置的製造方法的實施。
實施方式三的半導體裝置的製造方法，依次包括準備具有pn結露出的pn結露出部的半導體元件的第1工程、形成覆蓋pn結露出部的玻璃層的第2工程。另外，在所述第2工程中，是使用含有SiO2、Al2O3、CaO、MgO、以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用 玻璃複合物(實施方式一的半導體接合保護用玻璃複合物)形成玻璃層。所述第1工程，包括準備具有在主面上平行的pn結的半導體基體的工程、以及，通過從半導體基體的一側表面形成深度超過pn強的溝，並在溝的內部形成pn結露出部的工程；所述第2工程，包括在溝內部形成直接覆蓋pn結露出部的玻璃層的工程。
圖1及圖2是表示實施方式三的半導體裝置的製造方法的說明圖。圖1(a)~圖1(d)及圖2(a)~圖2(d)為各工程圖。
如圖1及圖2所示，實施方式三的半導體裝置的製造方法，依次實施「半導體基體形成工程」、「溝形成工程」、「玻璃層形成工程」、「光致抗蝕劑形成工程」、「氧化膜除去工程」、「粗面化區域形成工程」、「電極形成工程」及「半導體基體切斷工程」。下面按照工程順序對實施方式三的半導體裝置的製造方法進行說明。
(a)半導體基體形成工程
首先，從n-型半導體基板(n-型矽基板)110的一側表面擴散p型雜質，形成p+型擴散層112，從另一側的表面擴散n型雜質，形成n+型擴散層114，從而形成在主面形成有平行的pn結的半導體基體。隨後，通過熱氧化在p+型擴散層112及n+型擴散層114的表面形成氧化膜116，118(參照圖1(a)。)。
(b)溝形成工程
隨後，通過蝕刻法，在氧化膜116的預定部位形成規定的開口部。在氧化膜蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的一側表面形成深度超過pn結的溝120(參照圖1(b)。)。
(c)玻璃層形成工程
隨後，在溝120的表面，通過電泳法在溝120的內面及其近旁的半導體基體表面上形成由實施方式一的半導體接合保護用玻璃複合物構成的層，同時，通過燒制由該半導體接合保護用玻璃複合物構成的層，形成鈍化用的玻璃層124(參照圖1(c)。)。隨後，位於溝120內部的pn結露出部變為被玻璃層124直接覆蓋的狀態。
(d)光致抗蝕劑形成工程
隨後，形成覆蓋玻璃層112的表面的光致抗蝕劑126(參照圖1(d)。)。
(e)氧化膜除去工程
隨後，將光致抗蝕劑126作為掩膜進行氧化膜116的蝕刻，除去位於形成了鍍Ni電極膜的部位130的氧化膜116(參照圖2(a)。)。
(f)粗面化區域形成工程
隨後，對位於形成了鍍Ni電極膜的部位130的半導體基體表面進行粗面化處理，形成用於提高鍍Ni電極與半導體基體的緊貼性的粗面化區域132(參照圖2(b)。)。
(g)電極形成工程
隨後，對半導體基體進行鍍Ni，在粗面化區域132上形成正極電極134，同時，在半導體基體的另一側表面上形成負極電極136(參照圖2(c)。)。
(h)半導體基體切斷工程
隨後，通過切割等在玻璃層124的中央部將半導體基體切斷，將半導體基體切片化，完成檯面型半導體裝置(pn二極體)的製作(參照圖2(d)。)。
如上所述，即可製造高耐壓的檯面型半導體裝置(實施方式三的半導體裝置)。
實施方式四
實施方式四是關於半導體裝置的製造方法的實施方式。
實施方式四的半導體裝置的製造方法，與實施方式三的半導體裝置的製造方法同樣，依次包括準備具有pn結露出的pn結露出部的半導體元件的第1工程、形成覆蓋pn結露出部的玻璃層的第2工程。另外，在所述第2工程中，是使用含有SiO2、Al2O3、CaO、MgO、以及鎳氧化物，且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物(實施方式一的半導體接合保護用玻璃複合物)形成玻璃層。但與實施方式三的半導體裝置的製造方法不同的是，所述第1工程，包括在半導體基體的表面上形成pn結露出部的工程；所述第2工程，包括形成直接覆蓋半導體基體表面上的pn結露出部的玻璃層的工程。
圖3及圖4是表示實施方式四的半導體裝置的製造方法的說明圖。圖3(a)~圖3(c)及圖4(a)~圖4(c)為各工程圖。
如圖3及圖4所示，實施方式車的半導體裝置的製造方法，依次實施「半導體基體準備工程」、「p+型擴散層形成工程」、「n+型擴散層形成工程」、「玻璃層形成工程」、「玻璃層蝕刻工程」及「電極形成工程」。下面按照工程順序，對實施方式四的半導體裝置的製造方法進行說明。
(a)半導體基體準備工程
首先，準備在n+型矽基板210上積層有n-型外延層212的半導體基體(參照圖3(a)。)。
(b)p+型擴散層形成工程
隨後，在形成掩膜M1後，介於該掩膜M1，在n-型外延層212表面的規定區域，通過離子注入法導入p型雜質(例如硼離子)。隨後，通過熱擴散，形成p+型擴散層214(參照圖3(b)。)。
(c)n+型擴散層形成工程
隨後，在除去掩膜M1的同時形成掩膜M2後，介於該掩膜M2，在n-型外延層212表面的規定區域，通過離子注入法導入n型雜質(例如砷離子)。隨後，通過熱擴散，形成n+型擴散層216(參照圖3(c)。)。
(d)玻璃層形成工程
隨後，在除去掩膜M2後，在n-型外延層212的表面上，通過鍍膜法形成由實施方式一的半導體接合保護用玻璃複合物構成的層，隨後，通過對該由半導體接合保護用玻璃複合物構成的層進行燒制，形成鈍化用的玻璃層215(參照圖4(a)。)。
(e)玻璃層蝕刻工程
隨後，在玻璃層215的表面上形成掩膜M3後，進行玻璃層的蝕刻(參照圖4(b)。)。這樣，就可以在n-型外延層212表面的規定區域上形成玻璃層217。
(f)電極形成工程
隨後，在除去掩膜M3後，在被半導體基體表面的玻璃層217包圍的區域形成正極電極218，同時，在半導體基體的內面形成負極電極220(參照圖4(c)。)。
如上所述，即可製造高耐壓的平面型半導體裝置(實施方式四的半導體裝置)。
〔實施例〕
1.試料的調整
圖5是表示實施例結果的圖表。按實施例1~2及比較例1~4所示的構成比(參照圖5。)調合原料，用混合機充分攪拌後，將該混合的原料放入在電爐中上升至1550℃的白金坩鍋中，熔融2小時。隨後，將熔液從水冷輥流出，獲得薄片狀的玻璃片。將該玻璃片通過球磨機粉碎至平均料徑為5μm的粉末，獲得粉末狀的玻璃複合物。
另外，在實施例中使用的原料為SiO2、Al(OH)3、CaCO3、Mg(OH)2、ZnO、H3BO3、NiO及PbO。
2.對通過上述方法獲得的各玻璃複合物進行以下評價項目的評價。
(1)評價專案1(環境負荷)
本發明的目的是“使用不含鉛的玻璃材料可以製造與以往使用‘以矽酸鉛為主要成分的玻璃材料’時同樣的高耐壓的半導體裝置”，因而當不含有鉛成分時則評價為“○”，當含有鉛成分時則評價為“×”。
(2)評價專案2(燒制溫度)
如果燒制溫度過高，則在製造中會給半導體裝置帶來較大影響，因而當燒制溫度在1100℃以下時評價為“○”，燒制溫度在1100℃~1200℃的範圍內時評價為“△”，燒制溫度超過1200℃時評價為“×”。
(3)評價專案3(耐藥品性)
玻璃複合物對王水、電鍍液及氟酸均表現為難溶性時評價為“○”，對王水、電鍍液及氟酸中的任一種表現為溶解性時評價為“×”。
(4)評價項目4(平均熱膨脹率)
在50℃~550℃下玻璃複合物的平均熱膨脹率與矽的平均熱膨脹率(3.73×10-6)的差在“0.5×10-6”以下時評價為“○”，該差在“0.5×10-6~1.0×10-6”的範圍內時評價為“△”，該差超過“1.0×10-6”時評價為“×”。
(5)評價專案5(絕緣性)
通過與實施方式三的半導體裝置的製造方法相同的方法製作半導體裝置(pn二極體)，測定製作的半導體裝置的反方向特性。其結果，半導體裝置的反方向特性在正常範圍時評價為“○”，半導體裝置的反方向物性不在正常範圍時評價為“×”。
(6)評價專案6(有無氣泡產生)
通過與實施方式三的半導體裝置的製造方法相同的方法製作半導體裝置(pn二極體)，觀察玻璃層的內部(特別是與矽基板的邊介面附近)是否產生了氣泡(預備評價)。另外，在10mm角的矽基板上塗敷實施方式一的半導體接合保護用玻璃複合物，形成由半導體接合保護用玻璃複合物構成的層，同時通過對該半導體接合保護用玻璃複合物構成的層進行燒制形成玻璃層，觀察玻璃層內部(特別是與矽基板的邊介面附近)是否產生了氣泡(實際評價)
圖6是表示在預備評價中玻璃層124內部產生的氣泡b的說明圖。圖6(a)是表示未產生氣泡b時的半導體裝置的斷面圖，圖6(b)是表示產生氣泡b時的半導體裝置的斷面圖。圖7是表示在實際評價中玻璃層124內部產生的氣泡b的說明圖。圖7(a)是表示未產生氣泡b時n-型矽基板110與玻璃層124的邊介面的放大示意圖，圖7(b)是表示產生了氣泡b時n-型矽基板110與玻璃層124的邊介面的放大示意圖。通過實驗結果可知，預備評價的結果與本發明的評價結果 有著良好的對應關係。另外，在實際評價中，玻璃層124的內部未產生1個直徑50μm以上的氣泡時評價為“○”，玻璃層124的內部產生了1個~20個直徑50μm以上的氣泡時評價為“△”，玻璃層124的內部產生了20個以上直徑50μm以上的氣泡時評價為“×”。
(8)綜合評價
在上述評價專案1~6中的各評價均為“○”時則評價為“○”，各評價中有1項為“△”時則評價為“△”，各評價中有1項為“×”時則評價為“×”。
3.評價結果
從圖5可知，比較例1的玻璃複合物及比較例2的玻璃複合物，在評價專案6中被評價為“△”。比較例3的玻璃複合物在評價專案1中被評價為“×”。另外，比較例4的玻璃複合物在評價專案3中被評價為“×”。而與此相對，實施例1的玻璃複合物及實施例2的玻璃複合物，在所有評價專案(評價專案1~6)中均被評價為“○”。從該結果可知，實施例1的玻璃複合物及實施例2的玻璃複合物均為不含鉛的玻璃材料，同時，還滿足(a)可以在合適的溫度(例如1100℃以下)下燒制、(b)能承受在工程中使用的藥品、(c)具有接近矽的熱膨脹係數(特別是在50℃~500℃下的平均熱膨脹率接近矽)及(d)具有優良的絕緣性等所有條件，此外，在燒制通過電泳法形成的“由半導體接合保護用玻璃複合物構成的層”的過程中，可以抑制與半導體基體(矽)的邊介面產生的氣泡的產生，從而可以抑制半導體裝置的反方向耐壓特性劣化等情況的發生。
以上基於上述實施方式對本發明的半導體接合保護用玻璃複合物、半導體裝置的製造方法及半導體裝置進行了說明，但本發明並不以此為限，只要不脫離其主旨範圍均可以實施， 例如還可以是如下的變形。
(1)在上述實施方式三的第2工程中，是形成了直接覆蓋位於溝內部的pn結露出部的玻璃層，但本發明並不以此為限。例如，也可以是在位於溝內部的pn結露出部上形成絕緣膜，隨後再介於該絕緣膜形成覆蓋pn結露出部的玻璃層。
(2)在上述實施方式四的第2工程中，是形成了直接覆蓋位於半導體基體表面的pn結露出部的玻璃層，但本發明並不以此為限。例如，也可以是在位於半導體基體表面的pn結露出部上形成絕緣膜，隨後再介於該絕緣膜形成覆蓋pn結露出部的玻璃層。
(3)在上述的實施方式三及實施方式四中，均使用實施方式一的半導體接合保護用玻璃複合物形成玻璃層，但本發明並不以此為限。例如，還可以使用實施方式二的半導體接合保護用玻璃複合物形成玻璃層。此外，還可以使用權利要求1的範圍內的其它半導體接合保護用玻璃複合物形成玻璃層。
(4)在上述實施方式一及實施方式二中，作為“從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少一種金屬氧化物”，使用的是鎳氧化物，但本發明並不以此為限。例如，還可以使用銅氧化物或錳氧化物。
100、200、900‧‧‧半導體裝置
110、910‧‧‧n-型半導體基板
112、912‧‧‧p+型擴散層
114、914‧‧‧n-型擴散層
116、118、916、918‧‧‧氧化膜
120、920‧‧‧溝
124、924‧‧‧玻璃層
126、926‧‧‧光致抗蝕劑
130、930‧‧‧形成鍍Ni電極膜的部位
132、932‧‧‧粗面化區域
134、934‧‧‧正極電極
136、936‧‧‧負極電極
210‧‧‧n+型半導體基板
212‧‧‧n-型外延層
214‧‧‧p+型擴散層
216‧‧‧n+型擴散層
215、217‧‧‧玻璃層
218‧‧‧正極電極層
220‧‧‧負極電極層
B‧‧‧氣泡
圖1是表示實施方式3的半導體裝置的製造方法的說明圖；圖2是表示實施方式3的半導體裝置的製造方法的說明圖；圖3是表示實施方式4的半導體裝置的製造方法的說明圖；圖4是表示實施方式4的半導體裝置的製造方法的說明圖；圖5是表示實施例的結果的圖表； 圖6是表示在預備評價中玻璃層124的內部產生的氣泡b的說明圖；圖7是表示在實際評價中玻璃層124的內部產生的氣泡b的說明圖；圖8是表示以往的半導體裝置的製造方法的說明圖；圖9是表示以往的半導體裝置的製造方法的說明圖。

Claims (15)

  1. 一種半導體接合保護用玻璃複合物，其特徵在於：至少含有SiO2、Al2O3、MO、以及，「從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物」，且實質上不含有Pb、P、As、Sb、Li、Na、K，其中，所述MO中的M表示鹼土金屬，且所述「從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物」中含有鎳氧化物。
  2. 如申請專利範圍第1項所述的半導體接合保護用玻璃複合物，其特徵在於：其中，SiO2的含量在53mol%~73mol%的範圍內，Al2O3的含量在11mol%~21mol%的範圍內，CaO的含量在3mol%~9mol%的範圍內，MgO的含量在11mol%~21mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
  3. 如申請專利範圍第1項所述的半導體接合保護用玻璃複合物，其特徵在於：其中，SiO2的含量在32mol%~48mol%的範圍內，Al2O3的含量在9mol%~13mol%的範圍內，CaO的含量在15mol%~23mol%的範圍內，ZnO的含量在18mol%~28mol%的範圍內，B2O3的含量在3mol%~10mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
  4. 一種半導體裝置的製造方法，其特徵在於，依次包括：第1工程，準備具有pn結露出的pn結露出部的半導體元件；第2工程，形成覆蓋所述pn結露出部的玻璃層； 其中，在所述第2工程中，是使用至少含有SiO2、Al2O3、MO、以及，「從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物」、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物形成所述玻璃層，其中，所述MO中的M表示鹼土金屬，且所述「從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物」中含有鎳氧化物。
  5. 如申請專利範圍第4項所述的半導體裝置的製造方法，其特徵在於：其中，所述第1工程包括準備具有與主面平行的pn結的半導體基體的準備工程、以及通過從所述半導體基體一側的表面形成深度超過所述pn結的溝，在所述溝的內部形成所述pn結露出部的工程；所述第2工程包括形成覆蓋位於所述溝內部的所述pn結露出部的所述玻璃層的工程。
  6. 如申請專利範圍第5項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工程包括形成直接覆蓋位於所述溝內部的所述pn結露出部的所述玻璃層的工程。
  7. 如申請專利範圍第5項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工程包括在所述溝內部的所述pn結露出部上形成絕緣膜的工程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
  8. 如申請專利範圍第4項所述的半導體裝置的製造方法，其特徵在於：其中，所述第1工程包括在半導體基體表面形成所述pn結 露出部的工程，所述第2工程包括形成覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
  9. 如申請專利範圍第8項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工程包括形成直接覆蓋位於所述半導體基體表面的所述pn結露出部的所述玻璃層的工程。
  10. 如申請專利範圍第8項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工程包括在位於所述半導體基體表面的所述pn結露出部上形成絕緣膜的工程，以及，形成介於所述絕緣膜覆蓋所述pn結露出部的所述玻璃層的工程。
  11. 如申請專利範圍第4項所述的半導體裝置的製造方法，其特徵在於：其中，在所述半導體接合保護用玻璃複合物中，SiO2的含量在53mol%~73mol%的範圍內，Al2O3的含量在11mol%~21mol%的範圍內，CaO的含量在3mol%~9mol%的範圍內，MgO的含量在11mol%~21mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
  12. 如申請專利範圍第4項所述的半導體裝置的製造方法，其特徵在於：其中，在所述半導體接合保護用玻璃複合物中，SiO2的含量在32mol%~48mol%的範圍內，Al2O3的含量在9mol%~13mol%的範圍內，CaO的含量在15mol%~23mol%的範圍內，ZnO的含量在18mol%~28mol%的範圍內，B2O3的含量在3mol%~10mol%的範圍內， 鎳氧化物的含量在0.01mol%~3mol%的範圍內。
  13. 一種半導體裝置，其特徵在於，包括：具有pn結露出的pn結露出部的半導體元件，以及被形成為覆蓋所述pn結露出部的玻璃層，其中，所述玻璃層是使用至少含有SiO2、Al2O3、MO、以及，「從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物」、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃複合物形成；其中，所述MO中的M表示鹼土金屬，且所述「從鎳氧化物、銅氧化物及錳氧化物構成的群中選擇的至少1種金屬氧化物」中含有鎳氧化物。
  14. 如申請專利範圍第13項所述的半導體裝置，其特徵在於：其中，在所述半導體接合保護用玻璃複合物中，SiO2的含量在53mol%~73mol%的範圍內，Al2O3的含量在11mol%~21mol%的範圍內，CaO的含量在3mol%~9mol%的範圍內，MgO的含量在11mol%~21mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
  15. 如申請專利範圍第13項所述的半導體裝置，其特徵在於：其中，在所述半導體接合保護用玻璃複合物中，SiO2的含量在32mol%~48mol%的範圍內，Al2O3的含量在9mol%~13mol%的範圍內，CaO的含量在15mol%~23mol%的範圍內，ZnO的含量在18mol%~28mol%的範圍內，B2O3的含量在3mol%~10mol%的範圍內，鎳氧化物的含量在0.01mol%~3mol%的範圍內。
TW101131255A 2011-08-29 2012-08-28 Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device TWI466288B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/069448 WO2013030922A1 (ja) 2011-08-29 2011-08-29 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201320332A TW201320332A (zh) 2013-05-16
TWI466288B true TWI466288B (zh) 2014-12-21

Family

ID=47693200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131255A TWI466288B (zh) 2011-08-29 2012-08-28 Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device

Country Status (6)

Country Link
US (1) US9006113B2 (zh)
JP (1) JP5548276B2 (zh)
CN (1) CN103748667B (zh)
FR (1) FR2979479B1 (zh)
TW (1) TWI466288B (zh)
WO (1) WO2013030922A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5827397B2 (ja) 2012-05-08 2015-12-02 新電元工業株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP5508547B1 (ja) * 2012-05-08 2014-06-04 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
US9236318B1 (en) * 2013-03-29 2016-01-12 Shindengen Electric Manufacturing Co., Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
KR101581666B1 (ko) * 2014-06-10 2015-12-31 한국세라믹기술원 세라믹 부재의 재생을 위한 유리 하드코팅제 조성물을 이용한 세라믹 부재의 재생방법
WO2016067477A1 (ja) * 2014-10-31 2016-05-06 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
KR101851884B1 (ko) * 2014-11-13 2018-04-24 신덴겐코교 가부시키가이샤 반도체 장치의 제조 방법 및 유리 피막 형성 장치
CN108191449B (zh) * 2018-01-03 2021-04-27 上海富乐华半导体科技有限公司 一种铜-氧化铝陶瓷基板及其制备方法
JP7216323B2 (ja) * 2019-01-29 2023-02-01 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
CN110620139A (zh) * 2019-09-03 2019-12-27 常山弘远电子有限公司 一种ac-dc高压续流二极管芯片结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214699B1 (en) * 1998-04-01 2001-04-10 Texas Instruments Incorporated Method for forming an isolation structure in a substrate
JP2004087955A (ja) * 2002-08-28 2004-03-18 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
US20050031837A1 (en) * 2003-08-05 2005-02-10 Yong Cho Thick film dielectric compositions for use on aluminum nitride substrates

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPS59174544A (ja) * 1983-03-25 1984-10-03 Nippon Electric Glass Co Ltd 半導体被覆用ガラス
JPH02163938A (ja) 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
DE4124515A1 (de) 1991-07-24 1993-01-28 Vdo Schindling Verfahren zum ueberwachen und verstellanordnung fuer die betaetigung eines verstellorgans einer steuerung einer verbrennungskraftmaschine
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US7740899B2 (en) * 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
DE102005031658B4 (de) 2005-07-05 2011-12-08 Schott Ag Bleifreies Glas für elektronische Bauelemente
US20070154713A1 (en) * 2005-12-30 2007-07-05 3M Innovative Properties Company Ceramic cutting tools and cutting tool inserts, and methods of making the same
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
JP5128203B2 (ja) * 2007-08-22 2013-01-23 日本山村硝子株式会社 封着用ガラス組成物
JP5683778B2 (ja) * 2008-09-29 2015-03-11 日本山村硝子株式会社 無鉛無ビスマスガラス組成物
JP2010280554A (ja) * 2009-06-08 2010-12-16 Nippon Electric Glass Co Ltd 色素増感型太陽電池用ガラスおよび色素増感型太陽電池用材料
WO2011093177A1 (ja) * 2010-01-28 2011-08-04 日本電気硝子株式会社 半導体被覆用ガラスおよびそれを用いてなる半導体被覆用材料
JP2012012231A (ja) * 2010-06-29 2012-01-19 Central Glass Co Ltd 無鉛低融点ガラス組成物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214699B1 (en) * 1998-04-01 2001-04-10 Texas Instruments Incorporated Method for forming an isolation structure in a substrate
JP2004087955A (ja) * 2002-08-28 2004-03-18 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
US20050031837A1 (en) * 2003-08-05 2005-02-10 Yong Cho Thick film dielectric compositions for use on aluminum nitride substrates

Also Published As

Publication number Publication date
TW201320332A (zh) 2013-05-16
JPWO2013030922A1 (ja) 2015-03-23
JP5548276B2 (ja) 2014-07-16
FR2979479B1 (fr) 2018-09-28
US20130154064A1 (en) 2013-06-20
WO2013030922A1 (ja) 2013-03-07
US9006113B2 (en) 2015-04-14
CN103748667B (zh) 2016-09-14
FR2979479A1 (fr) 2013-03-01
CN103748667A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
TWI466288B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
JP4927237B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
TWI553738B (zh) half A manufacturing method of a conductor device, and a semiconductor device
JP5827398B2 (ja) 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
TWI468360B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
JP6588028B2 (ja) 半導体装置の製造方法及びレジストガラス
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5833112B2 (ja) ガラス組成物の製造方法
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5139596B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法