TWI424472B - Method for fabricating glass for semiconductor bonding, method for manufacturing semiconductor device, and semiconductor device - Google Patents

Method for fabricating glass for semiconductor bonding, method for manufacturing semiconductor device, and semiconductor device Download PDF

Info

Publication number
TWI424472B
TWI424472B TW101118618A TW101118618A TWI424472B TW I424472 B TWI424472 B TW I424472B TW 101118618 A TW101118618 A TW 101118618A TW 101118618 A TW101118618 A TW 101118618A TW I424472 B TWI424472 B TW I424472B
Authority
TW
Taiwan
Prior art keywords
mol
junction
semiconductor
semiconductor device
exposed portion
Prior art date
Application number
TW101118618A
Other languages
English (en)
Other versions
TW201248687A (en
Inventor
Atsushi Ogasawara
Kazuhiko Ito
Koji Ito
Original Assignee
Shindengen Electric Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Mfg filed Critical Shindengen Electric Mfg
Publication of TW201248687A publication Critical patent/TW201248687A/zh
Application granted granted Critical
Publication of TWI424472B publication Critical patent/TWI424472B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H01L29/0661—
    • H01L29/8611—
    • H01L29/8613—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Glass Compositions (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體接合保護用玻璃組成物、半導體裝置的製造方法及半導體裝置
本發明涉及一種半導體接合保護用玻璃組成物、半導體裝置的製造方法及半導體裝置。
以往已經有在檯面型半導體裝置的製造過程中，形成鈍化用的玻璃層來覆蓋pn接合露出部的半導體裝置的製造方法(例如，參照專利文獻1)。
圖6及圖7是表示以往的半導體裝置的製造方法的說明圖。圖6(a)~圖6(d)及圖7(a)~圖7(d)為各工序圖。
如圖6及圖7所示，以往的半導體裝置的製造方法依次包括半導體基體形成工序、槽形成工序、玻璃層形成工序、光致抗蝕劑形成工序、氧化膜除去工序、粗面化區域形成工序、電極形成工序及半導體基體切斷工序。下面按照工序順序對以往的半導體裝置的製造方法進行說明。
(a)半導體基體形成工序
首先，通過p型雜質從n-型半導體基板(n-型矽基板)910的一側表面的擴散形成p+型擴散層912，通過n型雜質從另一側表面的擴散形成n+型擴散層914，從而形成具有與主面平行的pn接合的半導體基體。隨後，通過熱氧化在p+型擴散層912及n+型擴散層914的表面上形成氧化膜916、918(參照圖6(a))。
(b)槽形成工序
隨後，通過光刻法在氧化膜916的一定部位形成一定的開口部。在氧化膜蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體另一側的表面形成超過pn接合的深度的槽920(參照圖6(b))。
(c)玻璃層形成工序
隨後，在槽920的表面，通過電泳法在槽920的內面及其附近的半導體基體表面上形成由半導體接合保護用玻璃組成物構成的層，同時，通過對由該半導體接合保護用玻璃組成物構成的層進行燒制，形成鈍化用的玻璃層924(參照圖6(c))。
(d)光致抗蝕劑形成工序
隨後形成光致抗蝕劑926以覆蓋玻璃層912的表面(參照圖6(d))。
(e)氧化膜除去工序
隨後，將光致抗蝕劑926作為掩膜進行氧化膜916的蝕刻，將位於形成鍍Ni電極膜的部位930的氧化膜916除去(參照圖7(a))。
(f)粗面化區域形成工序
隨後對位於形成鍍Ni電極膜的部位930的半導體基體表面進行粗面化處理，形成增強鍍Ni電極與半導體基體的緊密性的粗面化區域932(參照圖7(b))。
(g)電極形成工序
隨後在半導體基體上進行鍍Ni，在粗面化區域932上形成正極電極934，同時在半導體基體的另一側表面上形成負極電極936(參照圖7(c))。
(h)半導體基體切斷工序
隨後，通過切割等，在玻璃層924的中央部將半導體基體切斷，使半導體基體晶片化，完成檯面型半導體裝置(pn二極體)的製作(參照圖7(d))。
如以上說明所述，以往的半導體裝置的製造方法，包括從形成了與主面平行的pn接合的半導體基體一側的表面形成超過pn接 合的槽920的工序(參照圖6(a)及圖6(b))、以及在該槽920的內部形成覆蓋pn接合露出部的鈍化用玻璃層924的工序(參照圖6(c))。因此，通過以往的半導體裝置的製造方法，在槽920的內部形成鈍化用的玻璃層924後，通過將半導體基體切斷，即可製造高耐壓的檯面型半導體裝置。
先行技術文獻
專利文獻
專利文獻1 日本特許公開2004-87955號公報
但是，作為鈍化用的玻璃層使用的玻璃材料，必須滿足下述條件：(a)通過正確的溫度(例如900℃以下)燒制；(b)能夠耐受在工序中使用的藥品；(c)具有接近矽的熱膨脹係數(特別是在50℃~500℃的平均熱膨脹率接近矽)；(d)具有優良的絕緣性。因而，以往“以矽酸鉛為主要成分的玻璃材料”被廣泛應用。
然而，由於「以矽酸鉛為主要成分的玻璃材料」中含有環境負荷較大的鉛，所以將來這種「以矽酸鉛為主要成分的玻璃材料」可能將被禁止使用。
發明內容
鑒於上述情況，本發明的目的在於：使用不含鉛的材料，提供一種與以往使用「以矽酸鉛為主要成分的玻璃材料」同樣可以製造高耐壓的半導體裝置的、半導體接合保護用玻璃組成物、半導體裝置的製造方法及半導體裝置。
本發明的半導體接合保護用玻璃組成物的特徵在於，至少含 有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3，且實質上不含有Pb、P、As、Sb、Li、Na、K。
在本發明的半導體接合保護用玻璃組成物中，SiO2的含有量在32mol%~48mol%的範圍內，Al2O3的含有量在9mol%~13mol%的範圍內，ZnO的含有量在18mol%~28mol%的範圍內，CaO的含有量在15mol%~23mol%的範圍內，B2O3的含有量在3mol%~10mol%的範圍內。
本發明的半導體裝置的製造方法的特徵在於，依次包含準備具有pn接合露出的pn接合露出部的半導體元件的第1工序、形成覆蓋所述pn接合露出部的玻璃層的第2工序，在所述第2工序中，使用至少含有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃組成物形成所述玻璃層。
在本發明的半導體裝置的製造方法中，所述第1工序包括準備具有與主面平行的pn接合的半導體基體的工序，以及，通過從所述半導體基體一側的表面形成超過所述pn接合的深度的槽，從而在所述槽的內部形成所述pn接合露出部的工序；所述第2工序包括形成覆蓋所述槽的內部的所述pn接合露出部的所述玻璃層的工序。
在本發明的半導體裝置的製造方法中，所述第2工序包括形成將所述槽內部的所述pn接合露出部直接覆蓋的所述玻璃層的工序。在這裡，形成將pn接合露出部“直接”覆蓋的玻璃層是指，形成“不介於絕緣層等直接”將pn接合露出部覆蓋的玻璃層。
在本發明的半導體裝置的製造方法中，所述第2工序包括在所述槽的內部的所述pn接合露出部上形成絕緣膜的工序，以及形成介於所述絕緣膜覆蓋所述pn接合露出部的所述玻璃層的工序。
在本發明的半導體裝置的製造方法中，所述第1工序包括在 半導體基體的表面上形成所述pn接合露出部的工序，所述第2工序包括形成覆蓋所述半導體基體的表面的所述pn接合露出部的所述玻璃層的工序。
在本發明的半導體裝置的製造方法中，所述第2工序包括形成直接覆蓋所述半導體基體的表面的所述pn接合露出部的所述玻璃層的工序。在這裡，形成直接覆蓋pn接合露出部的玻璃層是指，形成「不介於絕緣層等直接」覆蓋pn接合露出部的玻璃層。
在本發明的半導體裝置的製造方法中，所述第2工序包括在所述半導體基體的表面的所述pn接合露出部上形成絕緣膜的工序，以及，形成介於所述絕緣膜覆蓋所述pn接合露出部的所述玻璃層的工序。
在本發明的半導體裝置的製造方法中，所述半導體接合保護用玻璃組成物，其SiO2的含有量在32mol%~48mol%的範圍內，Al2O3的含有量在9mol%~13mol%的範圍內，ZnO的含有量在18mol%~28mol的範圍內，CaO的含有量在15mol%~23mol%的範圍內，B2O3的含有量在3mol%~10mol%的範圍內。
本發明的半導體裝置，包括具有pn接合露出的pn接合露出部的半導體元件和被形成為覆蓋所述pn接合露出部的玻璃層，所述玻璃層是使用至少含有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃組成物形成。
在本發明的半導體裝置中，SiO2的含有量在32mol%~48mol%的範圍內，Al2O3的含有量在9mol%~13mol%的範圍內，ZnO的含有量在18mol%~28mol%的範圍內，CaO的含有量在15mol%~23mol%的範圍內，B2O3的含有量在3mol%~10mol%的範圍內。
通過後述的實施方式可知，基於本發明的半導體接合保護用玻璃組成物、半導體裝置的製造方法及半導體裝置，使用不含鉛的玻璃材料，可以製造與以往使用「以矽酸鉛為主要成分的玻璃材料」時相同的高耐壓的半導體裝置。
另外，在本發明中，由於B2O3的含有量在3mol%以上，因而與不含B2O3的玻璃組成物相比，燒制溫度更低(例如在900度以下)，可以較容易地形成玻璃層。而且，由於B2O3的含有量在10mol%以下，因而在燒制玻璃層的工序中，不會因硼在半導體基板上擴散導致絕緣性降低。
在本發明的半導體接合保護用玻璃組成物中，實質上不含有Pb、P、As、Sb、Li、Na、K是指，作為成分不含有Pb、P、As、Sb、Li、Na、K，但不排除構成玻璃的各成分的原料中作為雜質混入上述物質的玻璃組成物。在本發明的半導體裝置的製造方法及半導體裝置中也同樣。
在這裡，實質上不含有Pb是因為，本發明的目的在於使用不含鉛的玻璃材料，可以製造與以住使用「以矽酸鉛為主要成分的玻璃材料」時同樣的高耐壓的半導體裝置”。
另外，實質上不含有P、As、Sb是因為，含有這些成分雖然在燒制溫度方面有利，但在燒制中這些成分可能在半導體基體上擴散，導致其絕緣性降低。
另外，實質上不含有Li、Na、K是因為，含有這些成分時雖然在平均熱膨脹率及燒制溫度方面有利，但可能導致絕緣性降低。
通過本發明的發明人們的研究可知，即使實質上不含有這些成分(即Pb、P、As、Sb、Li、Na、K。)，至少含有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3的玻璃組成物，可以作為半導體接合保護用玻璃組成物使用。即，通過後述的實施方式可知，基於本發明的半導體接合保護用玻璃組成物，可以製造與以往使 用「以矽酸鉛為主要成分的玻璃材料」時同樣的高耐壓的半導體裝置。
下面基於附圖所示的實施方式，對本發明的半導體接合保護用玻璃組成物、半導體裝置的製造方法及半導體裝置進行說明。
實施方式一
實施方式一是關於半導體接合保護用玻璃組成物的實施方式。
實施方式一的半導體接合保護用玻璃組成物，至少含有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3，且實質上不含有Pb、P、As、Sb、Li、Na、K。
具體是，SiO2的含有量在32mol%~48mol%的範圍內(例如40mol%)，Al2O3的含有量在9mol%~13mol%的範圍內(例如11mol%)，ZnO的含有量在18mol%~28mol%的範圍內(例如23mol%)，CaO的含有量在15mol%~23mol%的範圍內(例如19mol%)，B2O3的含有量在3mol%~10mol%的範圍內(例如7mol%)。
通過後述的實施方式可知，實施方式一的半導體接合保護用玻璃組成物，使用不含鉛的玻璃材料，可以製造與以往使用。「以矽酸鉛為主要成分的玻璃材料」時相同的高耐壓的半導體裝置。
在這裡，SiO2的含有量在32mol%~48mol%的範圍內，是因為如果SiO2的含有量低於32mol%時，可能出現耐藥品性降低、絕緣性降低的情況；而如果SiO2的含有量高於48mol%時，則可能導致燒制溫度變高。
另外，Al2O3的含有量在9mol%~13mol%的範圍內，是因為如果Al2O3的含有量低於9mol%時，可能出現耐藥品性降低、絕緣性降低的情況；而如果Al2O3的含有量高於13mol%時，則可能導致燒制溫度變高。
另外，ZnO的含有量在18mol%~28mol%的範圍內，是因為 如果ZnO的含有量低於18mol%時，可能導致燒制溫度變高；而如果ZnO的含有量高於28mol%時，則可能出現耐藥品性降低、絕緣性降低的情況。
另外，CaO的含有量在15mol%~23mol%的範圍內，是因為如果CaO的含有量低於15mol%時，可能導致燒制溫度變高；而如果CaO的含有量高於23mol%時，則可能出現耐藥品性降低、絕緣性降低的情況。
另外，B2O3的含有量在3mol%~10mol%的範圍內，是因為如果B2O3的含有量低於3mol%時，可能導致燒制溫度變高；而如果B2O3的含有量高於10mol%時，則可能出現絕緣性降低的情況。
實施方式一的半導體接合保護用玻璃組成物，可以按下述方式製造。即，按上述組成比例(摩爾比)調製原料(SiO2、Al(OH)3、ZnO、CaO、H3BO3)，通過混合機充分攪拌後，將混合的原料放入在電爐中上升至一定溫度的白金坩堝中，經一定時間熔融。隨後，使融液流出至水冷輥，獲得薄片狀的玻璃片。最後將該玻璃片用球磨機等粉碎至一定的平均粒徑，獲得粉末狀的玻璃組成物。
實施方式二
實施方式二是關於半導體裝置的製造方法的實施方式。
實施方式二的半導體裝置的製造方法，是依次包括準備具有pn接合露出的pn接合露出部的半導體元件的第1工序、形成將pn接合露出部覆蓋的玻璃層的第2工序的半導體裝置的製造方法。而且，在所述第2工序中，是使用至少含有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃組成物(實施方式一的半導體接合保護用玻璃組成物)形成玻璃層。第1工序包括準備具有與主面平行的pn接合的半導體基體的工序，以及，通過從所述半導體基體一側的表面形成超過所述pn接合的深度的槽，從而在所述槽的內部形成所述pn接合露出部的工序，第2工序包 括形成直接覆蓋所述槽的內部的所述pn接合露出部的玻璃層的工序。
圖1及圖2是表示實施方式二的半導體裝置的製造方法的說明圖。圖1(a)~圖1(d)及圖2(a)~圖2(d)為各工序圖。
如圖1及圖2所示，實施方式二的半導體裝置的製造方法，是依次實施「半導體基體形成工序」、「槽形成工序」、「玻璃層形成工序」、「光致抗蝕劑形成工序」、「氧化膜除去工序」、「粗面化區域形成工序」、「電極形成工序」及「半導體基體切斷工序」。下面按照工序順序對實施方式二的半導體裝置的製造方法進行說明。
(a)半導體基體形成工序
首先，從n-形半導體基板(n-型矽基板)110的一側表面通過p型雜質的擴散形成p+型擴散層112、從另一側的表面通過n型雜質的擴散形成n+型擴散層114，從而形成被形成有與主面平行的pn接合的半導體基體。隨後，通過熱氧化在p+型擴散層112及n+型擴散層114的表面形成氧化膜116、118(參照圖1(a))。
(b)槽形成工序
隨後，通過光刻法在氧化膜116的一定部位形成一定的開口部。氧化膜蝕刻後，繼續進行半導體基體的蝕刻，從半導體基體的一側表面形成超過pn接合的深度的槽120(參照圖1(b))。
(c)玻璃層形成工序
隨後，在槽120的表面，通過電泳法在槽120的內面及其附近的半導體基體表面形成由實施方式一的半導體接合保護用玻璃組成物構成的層，同時，通過燒制所述由半導體接合保護用玻璃組成物構成的層，形成鈍化用的玻璃層124(參照圖1(c))。這樣，槽120內部的pn接合露出部即為被玻璃層124直接覆蓋的狀態。
(d)光致抗蝕劑形成工序
隨後，形成覆蓋玻璃層112的表面的光致抗蝕劑126(參照 圖1(d))。
(e)氧化膜除去工序
隨後，將光致抗蝕劑126作為掩膜進行氧化膜116的蝕刻，除去位於形成了鍍Ni電極膜的部位130的氧化膜116(參照圖2(a))。
(f)粗面化區域形成工序
隨後進行位於形成了鍍Ni電極膜的部位130的半導體基體表面的粗面化處理，形成增強鍍Ni電極與半導體基體的緊密性的粗面化區域132(參照圖2(b))。
(g)電極形成工序
隨後在半導體基體上進行鍍Ni，在粗面化區域132上形成正極電極134，同時在半導體基體的另一側表面上形成負極電極136(參照圖2(c))。
(h)半導體基體切斷工序
隨後，通過切割等，在玻璃層124的中央部將半導體基體切斷，使半導體基體晶片化，完成檯面型半導體裝置(pn二極體)的製作(參照圖2(d))。
通過上述工序，即可製造高耐壓的檯面型半導體裝置(實施方式二的半導體裝置)。
實施方式三
實施方式三是關於半導體裝置的製造方法的實施方式。
實施方式三的半導體裝置的製造方法，與實施方式二的半導體裝置的製造方法同樣，依次包含準備具有pn接合露出的pn接合露出部的半導體元件的第1工序、以及形成覆蓋pn接合露出部的玻璃層的第2工序。而且，在所述第2工序中，使用至少含有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃組成物(實施方式一的半導體接合保護用玻璃組成物)形成所述玻璃層。但是，與實施方式二的半導體裝置的製造方法不同的是， 第1工序包含在半導體基體的表面形成pn接合露出部的工序，第2工序包含形成直接覆蓋位於半導體基體表面的pn接合露出部的玻璃層的工序。
圖3及圖4是表示實施方式三的半導體裝置的製造方法的說明圖。圖3(a)~圖3(c)及圖4(a)~圖4(c)為各工序圖。
如圖3及圖4所示，實施方式三的半導體裝置的製造方法，是依次實施「半導體基體形成工序」、「p+型擴散層形成工序」、「n+型擴散層形成工序」、「玻璃層形成工序」、「玻璃層蝕刻工序」及「電極形成工序」。下面按照工序順序對實施方式三的半導體裝置的製造方法進行說明。
(a)半導體基體準備工序
首先，準備在n+型矽基板210上積層有n-型外延層212的半導體基體(參照圖3(a))。
(b)p+型擴散層形成工序
接下來，在形成掩膜M1後，介於該掩膜M1，在n-型外延層212的表面的一定區域通過離子注入法導入p型雜質(例如硼離子)。隨後，通過熱擴散，形成p+型擴散層214(參照圖3(b))。
(c)n+型擴散層形成工序
隨後，在除去掩膜M1的同時，形成掩膜M2，之後介於該掩膜M2在n-型外延層212的表面的一定區域通過離子注入法導入n型雜質(例如砷離子)。之後通過熱擴散，形成n+型擴散層216(參照圖3(c))。
(d)玻璃層形成工序
隨後，除去掩膜M2，之後在n-型外延層212的表面，通過旋塗法形成由實施方式一的半導體接合保護用玻璃組成物構成的層，然後通過燒制該由半導體接合保護用玻璃組成物構成的層，形成鈍化用的玻璃層215(參照圖4(a))。
(e)玻璃層蝕刻工序
接下來，在玻璃層215的表面形成掩膜M3後，進行玻璃層 的蝕刻(參照圖4(b))。這樣，即可在n-型外延層212的表面的一定區域形成玻璃層216。
(f)電極形成工序
接下來，除去掩膜M3後，在半導體基體的表面的玻璃層216圍繞的區域形成正極電極218，同時在半導體基體的內面形成負極電極220(參照圖4(c))。
通過上述工序，即可製造高耐壓的平面型半導體裝置(實施方式三的半導體裝置)。
實施例
1.試料的調整
圖5是表示實施例的結果的圖表。按照實施例1及比較例1、2所示的組成比例(參照圖5)調製原料，通過混合機攪拌後，將混合的原烊放入在電爐中升溫至1550℃的白金坩堝，熔融2小時。隨後，使融液流出至水冷輥，獲得薄片狀的玻璃片。使用球磨機將該玻璃片粉碎至平均粒徑5μm，獲得粉末狀的玻璃組成物。
另外，實施例中使用的原料為SiO2、Al(OH)3、ZnO、CaO、H3BO3、PbO。
2.使用下述評估方法，對通過上述方法獲得的各玻璃組成物進行評估。
(1)評估方法1(環境負荷)
本發明的目的在於，“使用不含鉛的玻璃材料，可以製造與以往使用‘以矽酸鉛為主要成分的玻璃材料’時相同的高耐壓的半導體裝置”，因而不含有鉛成分時則評估為“○”，含有鉛成分時則評估為“×”。
(2)評估方法2(燒制溫度)
如果燒制溫度過高，則在製造中會給半導體裝置造成較大影響，因而燒制溫度在900℃以下時則評估為“○”，燒制溫度在900℃~1000℃的範圍內時則評估為“△”，燒制溫度超過1000℃ 時則評估為“×”。
(3)評估方法3(耐藥品性)
玻璃組成物對王水、鍍液及氟酸均表現為難溶性時，則評估為“○”，對王水、鍍液及氟酸中的任一種表現為溶解性時，則評估為“×”。
(4)評估方法4(平均熱膨脹率)
50℃~550℃下的玻璃組成物的平均熱膨脹率與矽的平均熱膨脹率(3.73×10-6)的差在“0.5×10-6”以下時則評估為“○”，該差在“0.5×10-6~1.0×10-6”的範圍內時評估為“△”，該差超過“1.0×10-6”時則評估為“×”。
(5)評估方法5(絕緣性)
通過與實施方式二的半導體裝置的製造方法同樣的方法製作半導體裝置(pn二極體)，測定製作的半導體裝置的反向特性。半導體裝置的反向特性正常時則評估為“○”，半導體裝置的反向特性異常時則評估為“×”。
(6)綜合評估
上述評估方法1~5的各項評估均為“○”的則評估為“○”，各項評估中有1項或以上為“△”的則評估為“△”，各項評估中有1項或以上為“×”的則評估為“×”。
3.評估結果
如圖5所示，比較例1的玻璃組成物在評估專案1中得到了“×”的評估。另外，比較例2的玻璃組成物在評估專案3中得到了“×”的評估。與此相對，實施例1的玻璃組成物在任一評估專案(評估專案1~5)中均得到了“○”的評估。其結果是，實施方式一的玻璃組成物在作為不含鉛的玻璃材料的同時，還完全滿足下述條件：(a)可以在適當的溫度(例如900℃以下)下燒制；(b)可以耐受工序中使用的藥品；(c)具有接近矽的熱膨脹係數(特別是在50℃~500℃下的平均熱膨脹率接近矽)；(d)具有優良的絕緣性。
以上通過具體實施方式對本發明的半導體接合保護用玻璃組成物、半導體裝置的製造方法及半導體裝置進行了說明，但本發明並不以此為限，只要在不脫離其主旨的範圍內均可實施，例如還可以有如下的變形：
(1)在上述的實施方式二中，在第2工序中是形成了直接覆蓋位於槽內部的pn接合露出部的玻璃層，但本發明並不以此為限。例如，還可以是在槽內部的pn接合露出部上形成絕緣膜，隨後形成介於該絕緣膜覆蓋pn接合露出部的玻璃層。
(2)在上述的實施方式3中，在第2工序中是形成了直接覆蓋位於半導體基體表面的pn接合露出部的玻璃層，但本發明並不以此為限。例如，還可以是在半導體基體表面的pn接合露出部上形成絕緣膜，隨後形成介於該絕緣膜覆蓋pn接合露出部的玻璃層。
100、200、900‧‧‧半導體裝置
110、910‧‧‧n-型半導體基板
112、912‧‧‧p+型擴散層
114、914‧‧‧n-型擴散層
116、118、916、918‧‧‧氧化膜
120、920‧‧‧槽
124、924‧‧‧玻璃層
126、926‧‧‧光致抗蝕劑
130、930‧‧‧形成鍍Ni電極膜的部位
132、932‧‧‧粗面化區域
134、934‧‧‧正極電極
136、936‧‧‧負極電極
210‧‧‧n+型半導體基板
212‧‧‧n-型外延層
214‧‧‧p+型擴散層
216‧‧‧n+型擴散層
215、216‧‧‧玻璃層
218‧‧‧正極電極層
220‧‧‧負極電極層
圖1是表示實施方式二的半導體裝置的製造方法的說明圖；圖2是表示實施方式二的半導體裝置的製造方法的說明圖；圖3是表示實施方式三的半導體裝置的製造方法的說明圖；圖4是表示實施方式三的半導體裝置的製造方法的說明圖；圖5是表示實施例的結果的圖表；圖6是表示以往的半導體裝置的製造方法的說明圖；圖7是表示以往的半導體裝置的製造方法的說明圖。

Claims (12)

  1. 一種半導體接合保護用玻璃組成物，其特徵在於：至少含有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3，且實質上不含有Pb、P、As、Sb、Li、Na、K。
  2. 如申請專利範圍第1項所述的半導體接合保護用玻璃組成物，其特徵在於：其中，SiO2的含有量在32mol%~48mol%的範圍內，Al2O3的含有量在9mol%~13mol%的範圍內，ZnO的含有量在18mol%~28mol%的範圍內，CaO的含有量在15mol%~23mol%的範圍內。
  3. 一種半導體裝置的製造方法，其特徵在於，依次包括：準備具有pn接合露出的pn接合露出部的半導體元件的第1工序；形成覆蓋所述pn接合露出部的玻璃層的第2工序，其中，在所述第2工序中，使用至少含有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃組成物並形成所述玻璃層。
  4. 如申請專利範圍第3項所述的半導體裝置的製造方法，其特徵在於：其中，所述第1工序包括準備具有與主面平行的pn接合的半導體基體的工序，以及，通過從所述半導體基體一側的表面形成超過所述pn接合的深度的槽，從而在所述槽的內部形成所述 pn接合露出部的工序；所述第2工序包括形成覆蓋所述槽的內部的所述pn接合露出部的所述玻璃層的工序。
  5. 如申請專利範圍第4項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工序包括形成將位於所述槽內部的所述pn接合露出部直接覆蓋的所述玻璃層的工序。
  6. 如申請專利範圍第4項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工序包括在所述槽的內部的所述pn接合露出部上形成絕緣膜的工序，以及形成介於所述絕緣膜覆蓋所述pn接合露出部的所述玻璃層的工序。
  7. 如申請專利範圍第3項所述的半導體裝置的製造方法，其特徵在於：其中，所述第1工序包括在半導體基體的表面上形成所述pn接合露出部的工序；所述第2工序包括形成覆蓋位於所述半導體基體表面的所述pn接合露出部的所述玻璃層的工序。
  8. 如申請專利範圍第7項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工序包括形成直接覆蓋位於所述半導體基體表面的所述pn接合露出部的所述玻璃層的工序。
  9. 如申請專利範圍第7項所述的半導體裝置的製造方法，其特徵在於：其中，所述第2工序包括在位於所述半導體基體表面的所述pn 接合露出部上形成絕緣膜的工序，以及，形成介於所述絕緣膜覆蓋所述pn接合露出部的所述玻璃層的工序。
  10. 如申請專利範圍第3~9項中任一項所述的半導體裝置的製造方法，其特徵在於：其中，所述半導體接合保護用玻璃組成物，其SiO2的含有量在32mol%~48mol%的範圍內，Al2O3的含有量在9mol%~13mol%的範圍內，ZnO的含有量在18mol%~28mol的範圍內，CaO的含有量在15mol%~23mol%的範圍內。
  11. 一種半導體裝置，其特徵在於，包括：具有pn接合露出的pn接合露出部的半導體元件；被形成為覆蓋所述pn接合露出部的玻璃層，其中，所述玻璃層是使用至少含有SiO2、Al2O3、ZnO、CaO、3mol%~10mol%的B2O3、且實質上不含有Pb、P、As、Sb、Li、Na、K的半導體接合保護用玻璃組成物形成。
  12. 如申請專利範圍第11項所述的半導體裝置，其特徵在於：其中，所述半導體接合保護用玻璃組成物，其SiO2的含有量在32mol%~48mol%的範圍內，Al2O3的含有量在9mol%~13mol%的範圍內，ZnO的含有量在18mol%~28mol%的範圍內，CaO的含有量在15mol%~23mol%的範圍內。
TW101118618A 2011-05-26 2012-05-25 Method for fabricating glass for semiconductor bonding, method for manufacturing semiconductor device, and semiconductor device TWI424472B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/062134 WO2012160704A1 (ja) 2011-05-26 2011-05-26 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201248687A TW201248687A (en) 2012-12-01
TWI424472B true TWI424472B (zh) 2014-01-21

Family

ID=46261513

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101118618A TWI424472B (zh) 2011-05-26 2012-05-25 Method for fabricating glass for semiconductor bonding, method for manufacturing semiconductor device, and semiconductor device

Country Status (6)

Country Link
US (2) US9159549B2 (zh)
EP (1) EP2717299B1 (zh)
JP (1) JP4927237B1 (zh)
CN (1) CN102781861B (zh)
TW (1) TWI424472B (zh)
WO (1) WO2012160704A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5848821B2 (ja) * 2012-05-08 2016-01-27 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
CN104025267B (zh) * 2012-05-08 2017-02-15 新电元工业株式会社 树脂封装型半导体装置以及树脂封装型半导体装置的制造方法
WO2013168238A1 (ja) 2012-05-08 2013-11-14 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2014155739A1 (ja) * 2013-03-29 2014-10-02 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP6588028B2 (ja) * 2014-10-31 2019-10-09 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
KR101851884B1 (ko) 2014-11-13 2018-04-24 신덴겐코교 가부시키가이샤 반도체 장치의 제조 방법 및 유리 피막 형성 장치
WO2018193554A1 (ja) * 2017-04-19 2018-10-25 新電元工業株式会社 半導体装置の製造方法
JP7185181B2 (ja) * 2018-10-04 2022-12-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
JP7218531B2 (ja) * 2018-10-04 2023-02-07 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体被覆用材料
US20220319942A1 (en) * 2019-09-24 2022-10-06 Nippon Electric Glass Co., Ltd. Glass for covering semiconductor element and material for covering semiconductor element using same
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device
TW202428532A (zh) * 2022-11-09 2024-07-16 日商日本電氣硝子股份有限公司 玻璃

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645055A (en) * 1979-09-21 1981-04-24 Toshiba Corp Semiconductor device
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
TW200416206A (en) * 2003-02-19 2004-09-01 Yamato Electronic Co Ltd Lead-free glass for sealing treatment, sealed workpiece using it and method of sealing treatment
JP2006221942A (ja) * 2005-02-10 2006-08-24 Nippon Electric Glass Co Ltd プラズマディスプレイパネル基板作製用ガラスセット
TW200722287A (en) * 2005-08-25 2007-06-16 Asahi Glass Co Ltd Base with film and glass for film formation
JP2009203154A (ja) * 2008-01-31 2009-09-10 Ohara Inc ガラス

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1180908A (en) 1966-11-17 1970-02-11 English Electric Co Ltd Improvements in or relating to processes for Forming an Insulating Coating on Silicon, and to Coated Silicon
JPS5240071A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Semiconductor device
JPS5951137B2 (ja) 1976-09-16 1984-12-12 三菱電機株式会社 半導体装置の製造方法
DE2730130C2 (de) 1976-09-14 1987-11-12 Mitsubishi Denki K.K., Tokyo Verfahren zum Herstellen von Halbleiterbauelementen
JPS5393783A (en) 1977-01-26 1978-08-17 Nec Home Electronics Ltd Mesa type semiconductor device
JPS5526656A (en) 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
FR2458144A1 (fr) * 1979-05-29 1980-12-26 Thomson Csf Structure de passivation d'un affleurement de jonction semi-conductrice et son procede de fabrication
FR2487576A1 (fr) * 1980-07-24 1982-01-29 Thomson Csf Procede de fabrication de diodes mesa glassivees
DE3247938A1 (de) * 1982-12-24 1984-07-05 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiterbauelement hoher sperrspannungsbelastbarkeit
JPS59174544A (ja) * 1983-03-25 1984-10-03 Nippon Electric Glass Co Ltd 半導体被覆用ガラス
US4714687A (en) * 1986-10-27 1987-12-22 Corning Glass Works Glass-ceramics suitable for dielectric substrates
US5298330A (en) * 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
JPH0186629U (zh) 1987-11-30 1989-06-08
JPH02163938A (ja) 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
US5047369A (en) 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
DE4124515A1 (de) 1991-07-24 1993-01-28 Vdo Schindling Verfahren zum ueberwachen und verstellanordnung fuer die betaetigung eines verstellorgans einer steuerung einer verbrennungskraftmaschine
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5652176A (en) * 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
JP3339549B2 (ja) * 1996-10-14 2002-10-28 株式会社日立製作所 ガラス被覆半導体装置及びその製造方法
JP3780061B2 (ja) 1997-04-17 2006-05-31 株式会社日立製作所 面実装型半導体装置
JPH1186629A (ja) 1997-09-12 1999-03-30 Mitsubishi Electric Corp イオン伝導性材料、その製造方法およびそれを用いた電池
US5998037A (en) * 1997-12-22 1999-12-07 Ferro Corporation Porcelain enamel composition for electronic applications
US6171987B1 (en) 1997-12-29 2001-01-09 Ben-Gurion University Of The Negev Cadmium-free and lead-free glass compositions, thick film formulations containing them and uses thereof
US6214699B1 (en) * 1998-04-01 2001-04-10 Texas Instruments Incorporated Method for forming an isolation structure in a substrate
JP2002016272A (ja) 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
US6620996B2 (en) 2000-05-29 2003-09-16 Kyocera Corporation Photoelectric conversion device
JP3943341B2 (ja) * 2001-02-23 2007-07-11 日本電気硝子株式会社 ガラスセラミックス組成物
US7740899B2 (en) 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN100368340C (zh) 2003-04-21 2008-02-13 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法
US7030048B2 (en) * 2003-08-05 2006-04-18 E. I. Du Pont De Nemours And Company Thick film dielectric compositions for use on aluminum nitride substrates
JP4736342B2 (ja) 2004-04-09 2011-07-27 株式会社村田製作所 ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
JP2006221941A (ja) * 2005-02-09 2006-08-24 Nissin Ion Equipment Co Ltd イオン注入装置およびイオン注入方法
TWI414218B (zh) 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
JP2006253669A (ja) 2005-02-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板
JP4697397B2 (ja) 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
US20070154713A1 (en) * 2005-12-30 2007-07-05 3M Innovative Properties Company Ceramic cutting tools and cutting tool inserts, and methods of making the same
DE102006023115A1 (de) 2006-05-16 2007-11-22 Schott Ag Backlightsystem mit IR-Absorptionseigenschaften
DE102006062428B4 (de) 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
JP5365517B2 (ja) 2007-08-01 2013-12-11 旭硝子株式会社 無鉛ガラス
JP5128203B2 (ja) 2007-08-22 2013-01-23 日本山村硝子株式会社 封着用ガラス組成物
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
WO2010150391A1 (ja) 2009-06-25 2010-12-29 三菱電機株式会社 太陽電池モジュール用端子ボックス
JP5526656B2 (ja) 2009-08-25 2014-06-18 株式会社Ｉｈｉ 防護装置及び燃焼試験設備
JP2011060857A (ja) 2009-09-07 2011-03-24 Hitachi Maxell Ltd 集光型光発電モジュール及び集光型光発電モジュールの製造方法
CN105152532A (zh) * 2010-01-28 2015-12-16 日本电气硝子株式会社 半导体覆盖用玻璃和使用该玻璃形成的半导体覆盖用材料
TW201143152A (en) * 2010-03-31 2011-12-01 Asahi Glass Co Ltd Substrate for light-emitting element and light-emitting device employing it
WO2013061383A1 (ja) 2011-10-28 2013-05-02 パナソニック株式会社 薄膜半導体装置及びその製造方法
CN104205242A (zh) * 2011-12-22 2014-12-10 赫劳斯贵金属北美康舍霍肯有限责任公司 用于低电阻接触层的太阳能电池糊剂
EP2811511B1 (en) 2012-01-31 2018-12-26 Shindengen Electric Manufacturing Co., Ltd. Glass composition for semiconductor junction protection, production method for semiconductor device, and semiconductor device
JP5827398B2 (ja) 2012-05-08 2015-12-02 新電元工業株式会社 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
CN104025267B (zh) 2012-05-08 2017-02-15 新电元工业株式会社 树脂封装型半导体装置以及树脂封装型半导体装置的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645055A (en) * 1979-09-21 1981-04-24 Toshiba Corp Semiconductor device
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
TW200416206A (en) * 2003-02-19 2004-09-01 Yamato Electronic Co Ltd Lead-free glass for sealing treatment, sealed workpiece using it and method of sealing treatment
JP2006221942A (ja) * 2005-02-10 2006-08-24 Nippon Electric Glass Co Ltd プラズマディスプレイパネル基板作製用ガラスセット
TW200722287A (en) * 2005-08-25 2007-06-16 Asahi Glass Co Ltd Base with film and glass for film formation
JP2009203154A (ja) * 2008-01-31 2009-09-10 Ohara Inc ガラス

Also Published As

Publication number Publication date
CN102781861A (zh) 2012-11-14
US9941112B2 (en) 2018-04-10
JP4927237B1 (ja) 2012-05-09
US20130075873A1 (en) 2013-03-28
TW201248687A (en) 2012-12-01
EP2717299A1 (en) 2014-04-09
EP2717299B1 (en) 2016-07-27
JPWO2012160704A1 (ja) 2014-07-31
CN102781861B (zh) 2016-07-06
US20140312472A1 (en) 2014-10-23
US9159549B2 (en) 2015-10-13
WO2012160704A1 (ja) 2012-11-29
EP2717299A4 (en) 2015-04-08

Similar Documents

Publication Publication Date Title
TWI424472B (zh) Method for fabricating glass for semiconductor bonding, method for manufacturing semiconductor device, and semiconductor device
US9318401B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
TWI466288B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
TWI553738B (zh) half A manufacturing method of a conductor device, and a semiconductor device
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
TWI468360B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
JP5139596B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP4993399B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5833112B2 (ja) ガラス組成物の製造方法
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法