JP2006253669A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2006253669A
JP2006253669A JP2006033080A JP2006033080A JP2006253669A JP 2006253669 A JP2006253669 A JP 2006253669A JP 2006033080 A JP2006033080 A JP 2006033080A JP 2006033080 A JP2006033080 A JP 2006033080A JP 2006253669 A JP2006253669 A JP 2006253669A
Authority
JP
Japan
Prior art keywords
core
sub
terminal
type
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006033080A
Other languages
English (en)
Inventor
Masaki Muramatsu
正樹 村松
Shinji Yuri
伸治 由利
Kazuhiro Urashima
和浩 浦島
Hiroshi Yamamoto
洋 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006033080A priority Critical patent/JP2006253669A/ja
Publication of JP2006253669A publication Critical patent/JP2006253669A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】熱応力による断線等が発生しにくく、しかも基板接続構造全体の低背化も容易に図ることができて接続工数も削減できる中間基板を提供する。
【解決手段】中間基板は、高分子材料により板状に構成され、第一主表面に自身の厚さを減ずる形で副コア収容部１００ｈが開口形成されたコア本体部１００ｍと、セラミックにより板状に構成され、副コア収容部１００ｈ内にコア本体部１００ｍと厚さ方向を一致させる形で収容されたセラミック副コア部１とからなる基板コア１００を有する。第一端子アレー５は、基板コア１００の板面と平行な基準面への正射投影において、セラミック副コア部１の投影領域内に全体が包含される位置関係にて形成されて形成されている。副コア収容部１００ｈは、副コア部１の板面と平行な平面による断面内縁形状が四辺形状であり、かつ、その角部に寸法０．１ｍｍ以上２ｍｍ以下のアール部Ｒが形成されてなる。
【選択図】図４

Description

この発明は配線基板に関する。
特開２００１−０３５９６６号公報
ＣＰＵやその他のＬＳＩなどの高速動作する半導体集積回路素子は近年ますます小型化しており、信号端子、電源端子あるいはグランド端子の数が増加し、端子間距離も縮小しつつある。多数の端子が密集した集積回路側の端子アレーは、フリップチップ形態でマザーボード側に接続する技術が一般化しているが、集積回路側の端子アレーとマザーボード側の端子アレーとは端子間隔に大きな差があり、これを変換するための中間基板としての配線基板が必要となる。
上記のような中間基板のうち、オーガニックパッケージ基板と称されるものは、高分子材料からなる誘電体層と導体層とが積層された配線積層部を有し、該配線積層部の誘電体層にて形成された第一主表面上に、フリップチップ接続用の端子アレーが配置される。配線積層部は、ガラス繊維にて強化されたエポキシ樹脂など、高分子材料を主体とする基板コア上に形成される。ＩＣ側の端子間隔と、接続先となる主基板（マザーボード）側の端子間隔との間に相当の開きがある場合、その変換のための配線やビアの配設パターンは、端子数が増加していることも相まって、微細化及び複雑化する傾向にあるが、オーガニックパッケージ基板は、フォトリソグラフィー技術とメッキ技術との組み合わせにより、このように微細で複雑な配線パターンも高精度かつ容易に形成できる利点がある。
しかしながら、オーガニックパッケージ基板は、接続先となる主基板（例えばマザーボード）が高分子材料を主体とするものであることに加え、自身の構成材料自体も高分子材料を主体とするものであるから、半田リフローなどの熱履歴が加わると、シリコンを主体とする半導体集積回路素子（線膨張係数は例えば２〜３ｐｐｍ／℃）と主基板（線膨張係数は例えば１７〜１８ｐｐｍ／℃）との線膨張係数差を吸収しきれず、半田剥がれなどの不具合につながる惧れがある。
他方、特許文献１等には、基板の主材料をセラミックで構成した、セラミックパッケージ基板が開示されている。このようなセラミックパケージ基板を用いると、フリップチップ接続された半導体集積回路素子と主基板との間の大きな線膨張係数の差を埋めることができ、特に半導体集積回路素子との端子間のはんだ接合部が熱応力により断線したりする不具合を効果的に防止することができる。
しかしながら、セラミックパッケージ基板は、配線部が金属ペーストの印刷・焼成を利用して形成されるため、フォトリソグラフィー技術が利用できるオーガニックパッケージ基板ほどには配線部を微細化・高集積化することは困難であり、半導体集積回路素子側の端子間隔の縮小にも限界がある。そこで、主基板側にオーガニックパッケージ基板からなる第一の中間基板を接続し、その第一の中間基板にセラミックからなる第二の中継基板を接続し、その第二の中継基板に半導体集積回路素子を接続する多段の基板接続構造を考えることもできるが、中間基板の枚数が増える分だけ、基板接続構造の高さ方向の寸法が増大するので小形化の要求に応じることが困難となり、また、接続工程数も増えるので非能率となる欠点もある。
本発明の課題は、熱応力による断線等が発生しにくく、しかも基板接続構造全体の低背化も容易に図ることができて接続工数も削減できる配線基板を提供することにある。
発明を解決するための手段及び発明の効果
上記の課題を解決するために、本発明の配線基板の第一は、
高分子材料により板状に構成され、第一主表面に自身の厚さを減ずる形で副コア収容部が開口形成されたコア本体部と、コア本体部よりも線膨張係数が小さい材料により板状に構成され、副コア収容部内にコア本体部と厚さ方向を一致させる形で収容された副コア部とからなる基板コアと、副コア収容部の内周面と副コア部の外周面との隙間を充填する高分子材料からなる充填結合層とを有し、
基板コアの第一主表面側に形成され、一方が電源端子、他方がグランド端子として機能する第一側第一種端子及び第一側第二種端子と、第一側信号端子とからなる第一端子アレーと、
基板コアの第二主表面側に形成され、第一側第一種端子及び第二種端子にそれぞれ導通する第二側第一種端子及び第二側第二種端子と、第一側信号端子に導通する第二側信号端子とからなる第二端子アレーとを有し、
第一端子アレーが、基板コアの板面と平行な基準面への正射投影において、副コア部の投影領域と重なる位置関係にて形成されてなり、さらに、
副コア収容部は、副コア部の板面と平行な平面による断面の内周縁が四辺形状であり、かつ、その角部に寸法０．１ｍｍ以上２ｍｍ以下のアール部又は面取り部が形成されてなることを特徴とする。
また、同じく第二は、高分子材料により板状に構成され、第一主表面に自身の厚さを減ずる形で副コア収容部が開口形成されたコア本体部と、コア本体部よりも線膨張係数が小さい材料により板状に構成され、副コア収容部内にコア本体部と厚さ方向を一致させる形で収容された副コア部とからなる基板コアと、副コア収容部の内周面と副コア部の外周面との隙間を充填する高分子材料からなる充填結合層とを有し、
基板コアの第一主表面側に形成され、一方が電源端子、他方がグランド端子として機能する第一側第一種端子及び第一側第二種端子と、第一側信号端子とからなる第一端子アレーと、
基板コアの第二主表面側に形成され、第一側第一種端子及び第二種端子にそれぞれ導通する第二側第一種端子及び第二側第二種端子と、第一側信号端子に導通する第二側信号端子とからなる第二端子アレーとを有し、
第一端子アレーが、基板コアの板面と平行な基準面への正射投影において、副コア部の投影領域と重なる位置関係にて形成されてなり、さらに、
副コア収容部は、副コア部の板面と平行な平面による断面の内周縁が、外向きに凸な曲率半径０．１ｍｍ以上の曲線部のみからなることを特徴とする。
上記構成によると、半導体集積回路素子側とフリップチップ接続される第一端子アレーの領域と重なるように、高分子材料からなるコア本体よりも線膨張係数の小さい材料からなる副コア部を、基板コア内に埋設した構造を有するので、第一端子アレー内の端子に対し、半導体集積回路素子側との線膨張係数差を十分に縮小することができ、ひいては熱応力による断線等を大幅に生じにくくすることができる。また、第一の中間基板に相当するコア本体部に、第二の中間基板に相当する副コア部を埋設するので、中間基板を用いた半導体集積回路素子と主基板との接続構造全体の低背化を図ることができ、接続工数も削減できる。
ところで、上記本発明のいずれの構成においても、副コア部とコア本体部とが、副コア収容部の内周面と副コア部の外周面との隙間を充填する高分子材料からなる充填結合層により結合される。副コア収容部の内縁角部が、全て９０°の直角（いわゆるピン角）に形成されていると、ここに充填される充填結合層も副コア収容部に倣って直角の出隅部を四隅に有する。液状の高分子材料にて充填結合層を副コア収容部に充填し固化させると、出隅部付近に微細な気泡が形成される場合がある。また、熱サイクル試験などの際に、充填結合層の出隅部付近にクラックを生じる場合もある。上記クラックや気泡が生じると副コア部と充填結合層との密着性が低下して、配線基板が破損したり、コア本体部及び副コア部上に追って設けるビルドアップ樹脂絶縁層の形成に支障を来たしたりする、という問題があった。
しかしながら、本発明の第一によれば、充填結合層の上記出隅部にも、副コア収容部のアール面に倣った湾曲面または面取りに倣った傾斜面が形成される。このため、かかる出隅部付近の高分子材料に気泡が形成されにくくなり、かつ温度履歴を受けても応力の集中を回避できるため、クラック等が発生しにくくなる。従って、副コア部と充填結合層との密着性が確保され、配線基板が不用意に破損したり、ビルドアップ樹脂絶縁層の形成に支障を来たしたりする不具合も効果的に防止できる。なお、アール部や面取り部の寸法（前者の場合は曲率半径、後者の場合は配線基板の側面長手方向における面取り寸法）が０．１ｍｍ未満では、充填結合層の出隅部が狭小となり過ぎ、気泡やクラックが生じやすくなる。一方、アール部や面取り部の寸法が２ｍｍを超えると、上記不具合の防止効果が飽和する場合がある。
他方、本発明の第二によれば、副コア収容部の内縁が、外向きに凸な曲率半径０．１ｍｍ以上の曲線部のみからなるので、充填結合層に気泡等の残留を生じやすい出隅部が形成されにくくなり、かつ温度履歴を受けても応力の集中を回避できるため、クラック等が発生しにくくなる。従って、副コア部と充填結合層との密着性が確保され、配線基板が不用意に破損したり、ビルドアップ樹脂絶縁層の形成に支障を来たしたりする不具合も効果的に防止できる。なお、本発明の第二において、「副コア収容部の内縁が、外向きに凸な曲率半径０．１ｍｍ以上の曲線部のみからなる」ということは、副コア収容部の内縁の形状的構成要素から「曲率半径０．１ｍｍ未満の曲線部」は排除される、ということと等価である。そして、この「曲率半径０．１ｍｍ未満の曲線部」の概念には、「曲率半径０．１ｍｍ未満となっているピン角部」が含まれるものとする。該本発明の第二においては、副コア収容部の断面の内周縁を円状に形成すれば、特に効果的である。
以下、本発明の第一と第二のいずれにも共通に付加可能な要件について説明する。
まず、副コア部は、該副コア部の板面と平行な平面による断面の外周縁を四辺形状とすることができ、かつ、その角部に寸法０．１ｍｍ以上２ｍｍ以下のアール部又は面取り部を形成することができる。副コア部の角部がピン角になっていると、温度履歴が加わったときに、充填結合層の角部に副コア部からのバックストレスが集中しやすく、クラックが生じやすい場合がある。また、副コア部の角部先端を起点に充填結合層へクラックが生じやすくなる。しかし、副コア部の角部に上記のようなアール部又は面取り部を形成することで、充填結合層の角部への応力集中を一層緩和しやすくできる。また、副コア部の角部先端を起点としたクラックの発生を効果的に抑制できる。
次に、第一端子アレーは、基板コアの板面と平行な基準面への正射投影において、副コア部の投影領域内に全体が包含される位置関係にて形成することができる。上記構成によると、半導体集積回路素子側とフリップチップ接続される第一端子アレーの全領域を包含するように寸法調整された副コア部を、基板コア内に埋設した構造を有するので、第一端子アレー内の全ての端子に対し、半導体集積回路素子側との線膨張係数差を十分に縮小することができ、ひいては熱応力による断線等をさらに生じにくくすることができる。また、第一の中間基板に相当するコア本体部に、第二の中間基板に相当する副コア部を埋設するので、中間基板を用いた半導体集積回路素子と主基板との接続構造全体の低背化を図ることができ、接続工数も削減できる。該効果は、副コア部が第一端子アレーの形成領域と同等もしくは大面積にて形成されている場合に特に著しい。
副コア部は、コア本体部よりも線膨張係数の小さければ材質は特に限定されない。しかしながら、高分子材料の線膨張係数が比較的高いことなどを考慮すれば、副コア部はセラミックからなるセラミック副コア部とすることが、半導体集積回路素子との間の線膨張係数差を縮小効果をより顕著に達成する観点において好都合である。
この場合、セラミック副コア部をなすセラミックは、アルミナ（７〜８ｐｐｍ／℃）や、ガラスセラミック（ホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを４０〜６０重量部添加した一種の複合材料である）などを使用できる。前者は線膨張係数が種々のセラミックの中でも特に小さく、接続するべき半導体集積回路素子との間の線膨張係数差の縮小効果に優れる。他方、後者は、低温焼成が容易であり、また、必要に応じて金属配線部やビアなどを形成する際にも、ＣｕやＡｇを主体とする比較的低融点の高導電率金属材料との同時焼成が可能であるなどの利点がある。
また、セラミック副コア部をなすセラミックは、Ｓｉ成分の含有率がＳｉＯ２換算にて６８質量％以上９９質量％以下であり、Ｓｉ以外のカチオン成分が、室温から２００℃までの温度範囲においてＳｉＯ２よりも線膨張係数の大きい酸化物を形成する酸化物形成カチオンにて構成されることにより、１ｐｐｍ／℃室温から２００℃までの平均の線膨張係数が１ｐｐｍ／℃以上７ｐｐｍ／℃以下に調整されてなる酸化物系ガラス材料で構成することもできる。
室温から２００℃までの温度範囲におけるＳｉＯ２の線膨張係数は１ｐｐｍ／℃前後と非常に小さく、それよりも線膨張係数の大きい酸化物を形成する酸化物形成カチオンを含有した上記のようなガラス材料で副コア部を構成することにより、その酸化物形成カチオンの種類と含有量に応じてガラス材料の線膨張係数を１ｐｐｍ／℃以上の任意の値に自由に調整できる。その結果、該ガラス材料を用いた副コア部は、実装される半導体集積回路素子との線膨張係数の差を可及的に縮小することができ、フリップチップ接続等による半導体集積回路素子との端子接続状態の信頼性を大幅に向上させることができる。
接続対象となる半導体集積回路素子がＳｉ半導体部品である場合は、Ｓｉの線膨張係数が３ｐｐｍ／℃前後であることから、酸化物系ガラス材料の線膨張係数は１ｐｐｍ以上６ｐｐｍ以下、特に、２ｐｐｍ／℃以上５ｐｐｍ／℃以下に調整することが望ましい。他方、接続対象となる半導体集積回路素子がＧａＡｓと格子整合するＩＩＩ−Ｖ族化合物からなる化合物半導体部品である場合、該半導体の線膨張係数が５〜６ｐｐｍ／℃程度なので、酸化物系ガラス材料の線膨張係数が４ｐｐｍ／℃以上７ｐｐｍ／℃以下に調整されていることが望ましい。いずれの場合も、副コア部上に実装された半導体集積回路素子との端子接続構造に、部品／基板間の線膨張係数差に基づく熱的な剪断応力が作用しにくくなり、接続破断などの不具合発生確率を大幅に減ずることができる。
この場合、副コア部を構成する酸化物系ガラス材料のＳｉＯ２の含有率が６８質量％未満では、ガラス材料の線膨張係数を７ｐｐｍ／℃以下に留めることが困難となり、半導体部品との間の線膨張係数差を十分に縮小できなくなる。９９質量％を超えると、ガラス融点が上昇し、気泡残留等の小さい良質のガラスをガラスの製造コストが増大する。また、ガラス材料の線膨張係数１ｐｐｍ／℃以上に確保することが難しくなる場合もある。
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明の配線基板の一実施形態をなす中間基板（配線基板）２００を、半導体集積回路素子２と主基板３との間に配置される中間基板として構成した例である。また、本実施形態において板状部材の第一主表面は、図中にて上側に表れている面とし、第二主表面は下側に表れている面とする。
半導体集積回路素子２は第二主表面に各々複数の信号端子、電源端子及びグランド端子からなる素子側端子アレー４を有し、中間基板２００の第一主表面に形成された第一端子アレー５に対し、半田接続部６を介してフリップチップ接続されている。他方、主基板３はマザーボード、あるいは２段目の中間基板をなすオーガニック積層パッケージ基板であり、いずれもセラミック粒子あるいは繊維をフィラーとして強化された高分子材料を主体に構成されており、半田ボールあるいは金属ピンからなる主基板側端子アレー８において、中間基板２００の第二主表面に形成された第二端子アレー７に対し、半田接続部６を介して接続されている。
図３に示すように、中間基板（配線基板）２００は、主に高分子材料により板状に構成され、第一主表面に自身の厚さを減ずる形で副コア収容部１００ｈが開口形成されたコア本体部１００ｍと、セラミックにより板状に構成され、副コア収容部１００ｈ内にコア本体部１００ｍと厚さ方向を一致させる形で収容されたセラミック副コア部１とからなる基板コア１００を有する。該基板コア１００の第一主表面側には、一方が電源端子、他方がグランド端子として機能する第一側第一種端子５ａ及び第一側第二種端子５ｂと、第一側信号端子５ｓとからなる第一端子アレー５が形成されている。
そして、第一端子アレー５は、基板コア１００の板面と平行な基準面への正射投影において、セラミック副コア部１の投影領域内に全体が包含される位置関係にて形成されて形成されている。つまり、第一側第一種端子５ａ、第一側第二種端子５ｂ及び第一側信号端子５ｓの全てが、セラミック副コア部１上にて半導体集積回路素子２（の素子側端子アレー４）とフリップチップ接合される。これにより、第一端子アレー５内の全ての端子に対し、半導体集積回路素子２側との線膨張係数差を十分に縮小することができ、ひいては熱応力による断線等を大幅に生じにくくすることができる。図３の中間基板２００においては、セラミック副コア部１が第一端子アレー５の形成領域よりも大面積とされ、熱応力低減効果がより高められている。
コア本体部１００ｍは、例えば、耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で板状に構成される。
また、セラミック副コア部１の構成セラミック材料としては、アルミナ（熱膨張係数７〜８ｐｐｍ／℃）や、ホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを４０〜６０重量部添加したガラスセラミックや、Ｂｉ２Ｏ３−ＣａＯ−ＺｎＯ−Ｎｂ２Ｏ５系セラミックなどの低温焼成セラミックを使用できる。また、その他のセラミック材料としては、窒化アルミニウム、窒化珪素、ムライト、二酸化珪素、酸化マグネシウムなども使用可能である。さらに、セラミック副コア部１は、コア本体部１００ｍよりも線膨張係数が小さい、という条件を充足できるのであれば、例えば高分子材料とセラミックとの複合材料（例えば、コア本体部よりもセラミックの重量含有比率の高い、高分子材料とセラミックとの複合材料）にて構成することもできる。他方、参考技術として、セラミック副コア部１を、半導体素子との線膨張係数が類似している観点から、シリコン副コア部で置き換えることも可能である。
他方、セラミック副コア部をなすセラミックは、ガラス材料、例えば骨格成分が二酸化珪（シリカ）であるシリカ系ガラスで構成することもできる。この場合、セラミック誘電体としての用途に適した物性調整を行なうため、ＳｉＯ２以外の種々のガラス添加成分を配合することができる。上記ガラス材料は、溶融ガラスの流動性を高め、気泡残留等を抑制する観点においては、煤溶材成分として、Ｎａ２Ｏ、Ｋ２ＯあるいはＬｉ２Ｏなどのアルカリ金属酸化物や、Ｂ２Ｏ３（硼酸）の配合が有効である。他方、ＢａＯやＳｒＯなどのアルカリ土類金属酸化物を添加すると、ガラス材料の誘電率特性を向上させることができる。しかし、過剰の添加は、ガラスの線膨張係数の増大、ひいては部品側との線膨張係数差の拡大を招きやすくなり、熱応力による接続不良などにつながる場合がある。また、ガラス軟化点の上昇により流動性低下が著しくなり、気泡残留等の不具合を招く場合がある。
そして、ガラスの線膨張係数の増大抑制には、ＳｉＯ２成分の含有率を高めること、あるいはＺｎＯをガラス添加成分として配合することがそれぞれ有効である。一方、Ｔｉ、ＺｒないしＨｆの酸化物は、ガラスの誘電率特性向上の他、ガラスの耐水性改善にも効果がある。しかし、過剰の添加は、ガラス軟化点の上昇により流動性低下が著しくなり、気泡残留等の不具合を招く場合がある。
シリカ系ガラス材料（酸化物系ガラス材料）は、Ｓｉ成分の含有率がＳｉＯ２換算にて６８質量％以上９９質量％以下であり、Ｓｉ以外のカチオン成分が、室温から２００℃までの温度範囲においてＳｉＯ２よりも線膨張係数の大きい酸化物（以下、線膨張係数調整用酸化物という）を形成する酸化物形成カチオンにて構成されることにより、室温から２００℃までの平均の線膨張係数が１ｐｐｍ／℃以上７ｐｐｍ／℃以下に調整されたものを採用することにより、（線膨張係数がＳｉＯ２より大きい）酸化物成分の種類と含有量とに応じて、ガラス材料の線膨張係数を１ｐｐｍ／℃以上の任意の値に自由に調整できる。その結果、セラミック副コア部１は、実装される半導体部品２との線膨張係数の差を可及的に縮小することができる。半導体集積回路素子２がＳｉ半導体部品（室温から２００℃までの平均の線膨張係数：３ｐｐｍ／℃）の場合、シリカ系ガラス材料の線膨張係数は１ｐｐｍ以上６ｐｐｍ以下、特に、２ｐｐｍ／℃以上５ｐｐｍ／℃以下に調整することが望ましい。他方、半導体集積回路素子２はＧａＡｓと格子整合するＩＩＩ−Ｖ族化合物からなる化合物半導体部品（例えばＧａＡｓ系の次世代型高速ＣＰＵやＭＭＩＣ（Monolithic
Microwave Integrated Circuit））で構成することもできるがこの場合は、該半導体の線膨張係数が５〜６ｐｐｍ／℃程度なので、シリカ系ガラス材料の線膨張係数が４ｐｐｍ／℃以上７ｐｐｍ／℃以下に調整されていることが望ましい。
ＳｉＯ２よりも線膨張係数の大きい酸化物は、アルカリ金属酸化物（Ｎａ２Ｏ、Ｋ２Ｏ、Ｌｉ２Ｏ：２０〜５０ｐｐｍ／℃）、アルカリ土類金属酸化物（ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ：８〜１５ｐｐｍ／℃）、ＺｎＯ（６ｐｐｍ／℃）、Ａｌ２Ｏ３（７ｐｐｍ／℃）など、種々例示でき、誘電特性や融点、さらにはガラス流動性などを考慮して適宜選定すればよい。なお、ＳｉＯ２の含有率は、線膨張係数を上記範囲内のものとするために、６８質量％以上９９質量％以下（好ましくは８０質量％以上８５質量％以下）に調整し、残部を上記の線膨張係数調整用酸化物にて構成することができる。
以下は、本発明に採用可能なガラス組成の具体例である：
ＳｉＯ２：８０．９質量％、Ｂ２Ｏ３：１２．７質量％、Ａｌ２Ｏ３：２．３質量％、Ｎａ２Ｏ：４．０質量％、Ｋ２Ｏ：０．０４質量％、Ｆｅ２Ｏ３：０．０３質量％
軟化点：８２１℃、線膨張係数（２０℃から２００℃までの平均値）：３．２５ｐｐｍ／℃
次に、基板コア１００の第二主表面側には、第一側第一種端子５ａ及び第一側第二種端子５ｂにそれぞれ導通する第二側第一種端子７ａ及び第二側第二種端子７ｂと、第一側信号端子５ｓに導通する第二側信号端子７ｓとからなる第二端子アレー７が形成されている。そして、第一端子アレー５が、基板コア１００の板面と平行な基準面（例えば、基板コア１００の第一主表面自身に設定できる）への正射投影において、セラミック副コア部１の投影領域内に全体が包含される位置関係にて形成されてなる。なお、副コア収容部１００ｈ内にてセラミック副コア部１とコア本体部１００ｍとの隙間をなす空間には、高分子材料からなる充填結合層５５が形成されている。この充填結合層５５は、セラミック副コア部１をコア本体部１００ｍに対して固定するとともに、セラミック副コア部１とコア本体部１００ｍとの面内方向及び厚さ方向の線膨張係数差を自身の弾性変形により吸収する役割を果たす。
図２に示すように、第一端子アレー５において、第一側第一種端子５ａと第一側第二種端子５ｂとは互い違いの格子状（あるいは千鳥状でもよい）に配列されている。同様に第二端子アレー７においても、第二側第一種端子７ａと第二側第二種端子７ｂとが、第一端子アレー５の端子配列に対応した互い違いの格子状（あるいは千鳥状でもよい）に配列されている。なお、いずれのアレー５，７も、電源端子とグランド端子との格子状配列を取り囲む形態で複数の第一側信号端子５ｓ及び第二側信号端子７ｓを有している。
図３において基板コア１００は、コア本体部１００ｍの第一主表面とともにセラミック副コア部１の第一主表面が、高分子材料からなる誘電体層１０２と、配線又はグランド用もしくは電源用の面導体を含む導体層とが交互に積層された第一配線積層部６１（いわゆるビルドアップ配線層）にて覆われてなり、第一端子アレー５が該第一配線積層部６１の第一主表面に露出形成されてなる。この構成によると、コア本体部１００ｍとともにセラミック副コア部１を第一配線積層部６１にて一括して覆うため、第一配線積層部６１及び第一端子アレー５を、一般のビルドアップ型オーガニックパッケージ基板とほとんど同一の工程にて形成でき、製造工程の簡略化に寄与する。
また、基板コア１００の第二主表面は、高分子材料からなる誘電体層１０２と、配線又はグランド用もしくは電源用の面導体を含む導体層とが交互に積層された第二配線積層部６２にて覆われてなり、第二端子アレー７が該第二配線積層部６２の第一主表面に露出形成されてなる。
いずれの配線積層部６１，６２においても誘電体層１０２は、エポキシ樹脂などの樹脂組成物からなるビルドアップ樹脂絶縁層として、厚さが例えば２０μｍ以上５０μｍ以下に形成される。本実施形態において誘電体層１０２はエポキシ樹脂にて構成され、ＳｉＯ２からなる誘電体フィラーを１０質量％以上３０質量％以下の比率にて配合したものであり、比誘電率εが２〜４（例えば３程度）に調整されている。また、導体層は、配線及び面導体のいずれも、誘電体層１０２上へのパターンメッキ層（例えば電解Ｃｕメッキ層である）として、厚さが例えば１０μｍ以上２０μｍ以下に形成される。なお、導体層はパターニングにより、一部導体が配置されない領域を有する。また、その導体非形成領域では上下の誘電体層が直接接触する場合がある。
図３においては、第一端子アレー５の第一側第一種端子５ａ及び第一側第二種端子５ｂに対応し、かつ第二端子アレー７の第二側第一種端子７ａ及び第二側第二種端子７ｂにそれぞれ導通する第一種副コア導体５１ａ及び第二種副コア導体５１ｂが、セラミック副コア部１の厚さ方向に形成されている。また、それら第一種副コア導体５１ａ及び第二種副コア導体５１ｂが、第一配線積層部６１の各誘電体層１０２を貫く形で形成されたビア導体１０７を介して第一側第一種端子５ａ及び第一側第二種端子５ｂにそれぞれ導通してなる。セラミック副コア部１内に、グランド用及び電源用の導体５１ａ，５１ｂを並列形成することで、グランド用及び電源用の経路の低インダクタンス化ひいては低インピーダンス化を図ることができる。なお、第一種副コア導体５１ａ及び第二種副コア導体５１ｂは、いずれもビア導体１０７を介して、第二配線積層部６２内の第二側第一種面導体２１１ａ及び第二側第二種面導体２１１ｂに結合されている。さらに、これら第二側第一種面導体２１１ａ及び第二側第二種面導体２１１ｂに、前述の第二端子アレー７の第二側第一種端子７ａ及び第二側第二種端子７ｂがそれぞれ接続されている。
上記のようなセラミック副コア部１は、構成セラミックの原料粉末を含有した周知のセラミックグリーンシートと、パンチングあるいはレーザー穿孔等により形成したビアホールに、金属粉末ペーストを充填したものを積層して焼成することにより、前述の副コア導体５１ａ，５１ｂ（さらには後述の５１ｓ）を積層ビアとして形成したものである。
また、配線積層部６１，６２のビア導体１０７は、誘電体層１０２にフォトビアプロセス（誘電体層１０２は感光性樹脂組成物、例えば紫外線硬化型エポキシ樹脂にて構成される）、あるいはレーザー穿孔ビアプロセス（誘電体層１０２は非感光性樹脂組成物にて構成される）などの周知の手法によりビアホールを穿設し、その内側をメッキ等によるビア導体で充填もしくは覆った構造を有する。なお、いずれの配線積層部６１，６２も、端子アレー５，７を露出させる形で、感光性樹脂組成物よりなるソルダーレジスト層１０１にて覆われている。
図２に示すように、第一端子アレー５（及び第二端子アレー７）においては、第一側第一種端子５ａ及び第一側第二種端子５ｂがアレー内側領域に、第一側信号端子５ｓがアレー外側領域にそれぞれ配置されている。図３に示すように、第一配線積層部６１内には、第一側信号端子５ｓに導通する形で、セラミック副コア部１の配置領域の外側に信号伝達経路を引き出す第一側信号用配線１０８が設けられている。該第一側信号用配線１０８の末端は、セラミック副コア部１を迂回する形でコア本体部１００ｍの厚さ方向に形成された信号用貫通孔導体１０９ｓに導通してなる。
半導体集積回路素子２の素子側端子アレー４は、信号端子４ｓが電源用及びグランド用の端子４ａ，４ｂと同様に狭間隔で配置されており、アレーの外周部に位置する信号端子４ｓは、中間基板２００の裏面側に形成された第二端子アレー内の、対応する第二側信号端子７ｓまでの面内方向距離も大きくなり、多くの場合、セラミック副コア部１の外にはみ出さざるを得ない。しかし、上記の構成によれば、半田接続される素子側信号端子４ｓと第一側信号端子５ｓとは、線膨張係数差縮小効果が顕著なセラミック副コア部１の直上に位置させることができ、かつ、十分遠方の第二側信号端子７ｓに対しても問題なく導通状態を形成できる。
なお、コア本体部１００ｍに形成される貫通孔導体１０９ｓは、配線積層部６１，６２に形成されるビア導体１０７よりも軸断面径が大である。このような貫通孔導体は、例えばコア本体部１００ｍを板厚方向に貫く形でドリル等により貫通孔を穿設し、その内面をＣｕメッキ等による金属層にて覆うことにより形成できる。貫通孔導体１０９ｓの内側はエポキシ樹脂等の樹脂製穴埋め材１０９ｆにより充填される。さらに、貫通孔導体１０９ｓの両端面は、導体パッド１１０により封止される。また、ビア導体１０７や導体パッド１１０と、電源層やグランド層などの面導体との直流的な分離を図りたい場合は、該面導体に形成した孔部１０７ｉを形成し、その内側に円環状の隙間を隔てた形でビア導体１０７あるいは導体パッド１１０を配置すればよい。
なお、図３の中間基板２００においては、副コア収容部１００ｈはコア本体部１００ｍを貫通する形態にて構成され、第二配線積層部６２が副コア収容部１００ｈに収容されたセラミック副コア部１の第二主表面と接して形成されている。この構成では、セラミック副コア部１の位置から、線膨張係数の大きい高分子材料が主体となるコア本体部１００ｍが排除されるので、半導体集積回路素子２と中間基板２００との間の線膨張係数差の縮小効果をより顕著に達成できる。
図１２は、図３の中間基板２００において、副コア収容部１００ｈ及び副コア部１の、副コア部１の板面と平行な平面（Ｓ−Ｓ）による断面を模式的に示すものである。副コア収容部１００ｈの内周面と副コア部１の外周面との隙間は、前述の充填結合層５５にて充填されている。そして、副コア収容部１００ｈは、上記断面による内周縁が四辺形状であり、かつ、その角部に寸法０．１ｍｍ以上２ｍｍ以下のアール部Ｒが形成されている。上記角部に対応する位置にて充填結合層５５に形成される出隅部にも、副コア収容部１００ｈのアール面に倣った湾曲面が形成される。このため、かかる出隅部付近の高分子材料に気泡が形成されにくくなり、かつ温度履歴を受けても応力の集中を回避できるため、クラック等が発生しにくくなる。なお、上記アール部Ｒに代えて、図１３に示すように、同様の寸法範囲の面取り部Ｔを形成してもよい。図１２及び図１３において、副コア収容部１００ｈの内縁は、角部のアール部Ｒないし面取り部Ｔ以外の各辺部が直線状に形成されている。また、０．１ｍｍ以上２ｍｍ以下のアール部Ｒないし面取り部Ｔの形成により、気泡残留やクラック防止効果が最も顕著に発揮されるのは、副コア部１の一辺寸法をＬ、充填結合層５５の肉厚（アール部ないし面取り部の形成されていない部分において、副コア収容部１００ｈの内周面と、これに対向する副コア部１の外周面との距離）をθとしたとき、θ／Ｌが０．０４０以上０．０９０以下に調整される場合である（例えばθ＝０．８ｍｍ、Ｌ＝１２ｍｍ、θ／Ｌ＝０．０６７）。また、同様の観点にて、肉厚θの絶対値は、０．５０ｍｍ以上２．００ｍｍ以下、望ましくは０．７５ｍｍ以上１．５０ｍｍ以下、より望ましくは０．７５ｍｍ以上１．２５ｍｍ以下に設定するのがよい。
副コア収容部１００ｈの内周縁は、図１４のように形成することもできる。すなわち、各角部には寸法０．１ｍｍ以上２ｍｍ以下のアール部Ｒが形成されているが、残余の各辺部が、該アール部よりも曲率半径の大きい外向きに凸な曲線部Ｂとなっている。つまり、副コア収容部１００ｈは、副コア部１の板面と平行な平面による断面の内周縁が、外向きに凸な曲率半径０．１ｍｍ以上の曲線部のみからなる。この構成によっても、気泡残留やクラック発生の抑制効果が同様にもたらされる。さらに、図１５に示すごとく、副コア収容部１００ｈの断面内周縁Ｃを円状とすれば、効果はさらに高められる。
また、図１２〜図１５のいずれの構成においても、副コア部１の角部はピン角状になっているが、各図にて一点鎖線で示すように、副コア部１の角部に寸法０．１ｍｍ以上２ｍｍ以下のアール部ｒを形成することができる。これにより、充填結合層５３の角部（出隅部）への応力集中を一層緩和しやすくできる。また、副コア部１の角部を起点とする充填結合層５３へのクラック発生も抑制できる。各図にて破線で示すように、アール部ｒに代えて同様の寸法範囲の面取り部ｔを形成してもよく、同様の効果を達成できる。なお、副コア部１の角部を起点とするクラック発生の抑制効果は、θ／Ｌが０．０４０以上０．０９０以下に調整される場合に最も顕著に発揮される。また、同様の観点にて、肉厚θの絶対値は、０．７５ｍｍ以上１．５０ｍｍ以下、望ましくは０．７５ｍｍ以上１．２５ｍｍ以下に設定するのがよい。
さらに、副コア部１の外周縁は、図１６のように形成することもできる。すなわち、各角部には寸法０．１ｍｍ以上２ｍｍ以下のアール部Ｒが形成されているが、残余の各辺部が、該アール部よりも曲率半径の大きい外向きに凸な曲線部Ｂとなっている。つまり、副コア部１は、副コア部１の板面と平行な平面による断面の外周縁が、外向きに凸な曲率半径０．１ｍｍ以上の曲線部のみからなる。この構成によっても、気泡残留やクラック発生の抑制効果が同様にもたらされる。さらに、図１７に示すごとく、副コア部１の断面内周縁Ｃを円状とすれば、効果はさらに高められる。
上記の効果を確認するために行なった実験結果について説明する。図１の構造の中間基板（配線基板）２００の試験品を、次のような構成にて作製した。まず、コア本体部１００ｍはガラス繊維強化エポキシ樹脂の両面に銅箔が貼付された基板とし、厚さを０．８７ｍｍに設定した。副コア収容部１００ｈの一辺の寸法Ｌを１３．５ｍｍ〜１５ｍｍの範囲で種々設定した。また、各角部に形成するアールの大きさは０．５ｍｍ及び１．５ｍｍの２水準とした。他方、セラミック副コア部１は、寸法１２ｍｍ×１２ｍｍ厚さ０．８７ｍｍのチタン酸バリウムとニッケル電極の交互積層体の焼結品とした。各角部には寸法０．３１１ｍｍ以上１．１７４ｍｍ以下の種々の値の面取り部ｔを切削機で削り取ることにより形成した。
上記のようなセラミック副コア部１を副コア収容部１００ｈ内に配置し、両者の隙間に充填結合層５５としてエポキシ樹脂を充填し硬化させ、試験品とした。隙間の調整により、充填結合層５５の形成肉厚θを０．７５ｍｍ以上１．５０ｍｍ以下の種々の値に設定した。これらの試験品に対し、米国ＭＩＬ規格８８３Ｄに規定された熱衝撃試験を、該規格の条件Ｃにて９０サイクル行ない、副コア収容部１００ｈの角部及びセラミック副コア部１の角部にクラックが生じているか否かを確認した。そして、セラミック副コア部１側の面取り部の寸法を、０．１ｍｍ未満、０．１ｍｍ以上０．６ｍｍ未満及び０．６ｍｍ以上の３つの水準に分類し、それぞれクラックが生じた試験品の数比率（各水準についても総試験品数は７〜１０とした）を求めた。その結果、副コア収容部１００ｈの角部でクラック発生した試験品は認められなかった。他方、セラミック副コア部１の角部については、全ての試験品についてクラックが認められなかった場合に優良（◎）、クラックが認められなかった試験品が１つでもあれば良好（○）、副コア収容部１００ｈの角部にはクラック発生しなかったものの、セラミック副コア部１の角部については全てクラック発生が認められた場合は可（△）として判定した。以上の結果を表１〜表３に示す。
Figure 2006253669
Figure 2006253669
Figure 2006253669
以上の結果、セラミック副コア部１の角部に形成する面取り量を０．１ｍｍ以上、特に０．６ｍｍ以上とすることで、該セラミック副コア部１の角部を起点としたクラックを効果的に抑制できていることがわかる。
また、図１２〜図１５のいずれの構成においても、副コア部１の板面と平行な平面による断面の外周縁が、四辺形状であり、角部はピン角状になっているが、各図にて一点鎖線で示すように、副コア部１の角部に寸法０．１ｍｍ以上２ｍｍ以下のアール部ｒを形成することができる。これにより、充填結合層５５の角部（出隅部）への応力集中を一層緩和しやすくできる。また、副コア部１の角部を起点とする充填結合層５５へのクラック発生も抑制できる。各図にて破線で示すように、アール部ｒに代えて同様の寸法範囲の面取り部ｔを形成してもよく、同様の効果を達成できる。なお、副コア部１の角部を起点とするクラック発生の抑制効果は、θ／Ｌが０．０４０以上０．０９０以下に調整される場合に最も顕著に発揮される。また、同様の観点にて、肉厚θの絶対値は、０．７５ｍｍ以上１．５０ｍｍ以下、望ましくは０．７５ｍｍ以上１．２５ｍｍ以下に設定するのがよい。
さらに、副コア部１の外縁形状は、図１６のように形成することもできる。すなわち、各角部には寸法０．１ｍｍ以上２ｍｍ以下のアール部ｒが形成されているが、残余の各辺部が、該アール部よりも曲率半径の大きい外向きに凸な曲線部Ｂ’となっている。つまり、副コア部１は、副コア部１の板面と平行な平面による断面の外周縁が、外向きに凸な曲率半径０．１ｍｍ以上の曲線部のみからなる。この構成によっても、気泡残留やクラック発生の抑制効果が同様にもたらされる。さらに、図１７に示すごとく、副コア部１の断面内周縁Ｃを円状とすれば、効果はさらに高められる。
以下、本発明の中間基板（配線基板）の種々の変形例について説明する。なお、以下の構成において、図３の中中間基板（配線基板）２００と同様に構成されて部分は、共通の符号を付与して詳細な説明は省略する。まず、図４の中間基板（配線基板）３００は、その副コア収容部１００ｈが、コア本体部１００ｍの第一主表面に開口する有底の凹状部として構成されている。第二配線積層部６２は、該凹状部の裏面側にてコア本体部１００ｍの第二主表面と接して形成されている。この構造は、コア本体部１００ｍの第二主表面側にセラミック副コア部１が露出しないので、平坦な第二配線積層部６２をより簡便に形成できる利点がある。具体的には、コア本体部１００ｍの、副コア収容部１００ｈの底部をなす部分を貫通する形で第二端子アレー７をなす各端子と導通する底部貫通孔導体部２０９が形成され、セラミック副コア部１に形成された各副コア導体５１ａ、５１ｂがそれら底部貫通孔導体部２０９に導通している。より詳しくは、底部貫通孔導体部２０９側のパッド８０と、副コア導体側のパッド７０とが半田接続部６’を介してフリップチップ接続された形態となっている。副コア部１及び副コア収容部１００ｈの断面形状については、図１２〜図１５を用いて説明したものと同様のものを採用できる。
次に、図５の中間基板４００は、第一端子アレー５の第一側第一種端子５ａ及び第一側第二種端子５ｂに各々導通する第一側第一種面導体１１１ａ及び第一側第二種面導体１１１ｂが、第一配線積層部６１内において、それぞれセラミック副コア部１とともにコア本体部１００ｍの第一主表面を覆う形で形成されている。また、それら第一側第一種面導体１１１ａ及び第一側第二種面導体１１１ｂは、セラミック副コア部１を迂回する形でコア本体部１００ｍの厚さ方向に形成された第一種貫通孔導体１０９ａ及び第二種貫通孔導体１０９ｂにそれぞれ導通している。この構成によると、セラミック副コア部１内に、第一側第一種端子５ａ及び第一側第二種端子５ｂに導通する副コア導体が形成されない。Ｃｕ等の導体用金属は線膨張係数が比較的大きいが、上記構成によると、金属製の副コア導体の形成体積率を減少させることができるので、セラミック副コア部１全体の平均的な線膨張係数を小さくでき、ひいては、半導体集積回路素子２と中間基板２００との間の線膨張係数差の縮小効果をより顕著に達成できる。なお、第一種貫通孔導体１０９ａ及び第二種貫通孔導体１０９ｂは、いずれもビア導体１０７を介して、第二配線積層部６２内の第二側第一種面導体２１１ａ及び第二側第二種面導体２１１ｂに結合されている。
この場合、第一端子アレー５において、図２のごとく、第一側第一種端子５ａ及び第一側第二種端子５ｂがアレー内側領域に、第一側信号端子５ｓがアレー外側領域にそれぞれ配置される場合は、図３と同様に、第一側信号端子５ｓに導通する形で第一配線積層部６１内に、セラミック副コア部１の配置領域の外側に信号伝達経路を引き出す第一側信号用配線１０８を設けることができる。該第一側信号用配線１０８の末端は、セラミック副コア部１を迂回する形でコア本体部１００ｍの厚さ方向に形成された信号用貫通孔導体１０９ｓに導通させることができる。この構成により、セラミック副コア部１からは副コア導体を完全に排除でき、セラミックのムク板にて構成することができるから、半導体集積回路素子２と中間基板２００との間の線膨張係数差の縮小効果向上だけでなく、セラミック副コア部１の製造工程も大幅に簡略化できる。副コア部１及び副コア収容部１００ｈの断面形状については、図１２〜図１５を用いて説明したものと同様のものを採用できる。
図６の中間基板（配線基板）５００は、図５の中間基板４００を図４の中間基板３００と同様に、副コア収容部１００ｈを、コア本体部１００ｍの第一主表面に開口する有底の凹状部として構成した例である。ここでは、セラミック副コア部１に副コア導体が形成されておらず、従って、副コア収容部１００ｈの底部をなす部分には図４の底部貫通孔導体部２０９は形成されていない。副コア部１及び副コア収容部１００ｈの断面形状については、図１２〜図１５を用いて説明したものと同様のものを採用できる。
次に、図７の中間基板（配線基板）６００は、第一端子アレー５を構成する第一側第一種端子５ａ及び第一側第二種端子５ｂがセラミック副コア部１の第一主表面上に露出形成されている。また、第一端子アレー５の第一側第一種端子５ａ及び第一側第二種端子５ｂに対応し、かつ第二端子アレー７の第二側第一種端子７ａ及び第二側第二種端子７ｂにそれぞれ導通する第一種副コア導体５１ａ及び第二種副コア導体５１ｂが、該セラミック副コア部１の厚さ方向に形成されている。この構成によると、セラミック副コア部１の第一主表面から、高分子材料を主体とした第一配線積層部６１が排除され、半導体集積回路素子２とセラミック副コア部１とが半田接続部６により直結される。これにより、半導体集積回路素子２と中間基板（配線基板）２００との間の線膨張係数差の縮小効果がより向上する。また、セラミック副コア部１の直上では、端子に導通する配線の引き回しがなされないので、該端子に導通する伝送経路の低インダクタンス化ひいては低インピーダンス化を図ることができる。なお、この実施形態の中間基板（配線基板）６００においては、第一側配線積層部が形成されていない。副コア部１及び副コア収容部１００ｈの断面形状については、図１２〜図１５を用いて説明したものと同様のものを採用できる。
図７の中間基板（配線基板）６００においては、第一端子アレー５を構成する第一側信号端子５ｓがセラミック副コア部１の第一主表面上に露出形成され、該第一側信号端子５ｓに対応し、かつ第二端子アレー７の第二側信号端子７ｓに導通する信号用副コア導体５１ｓが、該セラミック副コア部１の厚さ方向に形成されている。この構成は、第一端子アレー５の端子間距離がそれほど小さくない場合に採用でき、信号端子に対しても副コア導体５１ｓが形成されるので、グランド用及び電源用の伝送経路だけでなく、信号用の伝送経路の低インダクタンス化ひいては低インピーダンス化も図ることができる。副コア部１及び副コア収容部１００ｈの断面形状については、図１２〜図１５を用いて説明したものと同様のものを採用できる。
他方、図１１の中間基板（配線基板）１０００においては、セラミック副コア部１の第一主表面の外周縁部が、コア本体部１００ｍの第一主表面とともに、高分子材料からなる誘電体層１０２と、配線又はグランド用もしくは電源用の面導体を含む導体層とが交互に積層された第一配線積層部６１にて覆われている。第一側信号端子５ｓは、第一配線積層部６１の表面に露出する形で形成されている。そして、第一側信号端子５ｓに導通する形で第一配線積層部６１内には、セラミック副コア部１の配置領域の外側に信号伝達経路を引き出す第一側信号用配線１０８が設けられている。第一側信号用配線１０８の末端は、セラミック副コア部１を迂回する形でコア本体部１００ｍの厚さ方向に形成された信号用貫通孔導体１０９ｓに導通している。この構成は、アレー外周部の信号用端子に導通する配線を面内外方に大きく引き出すことができるので、第一端子アレー５の端子間距離が小さい場合に有利であるといえる。副コア部１及び副コア収容部１００ｈの断面形状については、図１２〜図１５を用いて説明したものと同様のものを採用できる。
図８の中間基板（配線基板）７００は、図３の配線基板２００のセラミック副コア部１を面内方向にさらに拡張するとともに、第一端子アレー５の第一側信号端子５ｓに対応し、かつ第二端子アレー７の第二側信号端子７ｓに導通する信号用副コア導体５１ｓを、副コア部１の厚さ方向に形成した例である。副コア部１及び副コア収容部１００ｈの断面形状については、図１２〜図１５を用いて説明したものと同様のものを採用できる。
また、以上の実施形態においては、いずれも副コア部１が半導体集積回路素子２よりも大面積に形成されていたが、副コア部１を半導体集積回路素子２の投影領域とほぼ同面積に形成することもできる。さらに、図９の中間基板（配線基板）８００のごとく、第一端子アレー５の全てを副コア部１の領域内に収めつつ、副コア部１を半導体集積回路素子２よりも小面積に構成することも可能である。また、半導体集積回路素子２よりも外周に位置する端子における半田接続部６の接続状態への影響がそれ程懸念されない場合には、図１０の中間基板（配線基板）９００のごとく、第一端子アレー５の領域よりも副コア部１を小面積に構成することも不可能ではない。
本発明の中間基板の使用形態の一例を示す側面模式図。 図１の中間基板の第一端子アレーの配置形態の一例を示す平面図。 本発明の中間基板の第一実施形態を示す断面模式図。 同じく第二実施形態を示す断面模式図。 同じく第三実施形態を示す断面模式図。 同じく第四実施形態を示す断面模式図。 同じく第五実施形態を示す断面模式図。 同じく第六実施形態を示す断面模式図。 同じく第七実施形態を示す断面模式図。 同じく第八実施形態を示す断面模式図。 同じく第九実施形態を示す断面模式図。 副コア収容部と副コア部の断面形状の第一例を示す模式図。 同じく第二例を示す模式図。 同じく第三例を示す模式図。 同じく第四例を示す模式図。 同じく第五例を示す模式図。 同じく第六例を示す模式図。
符号の説明
１ セラミック副コア部
５ 第一端子アレー
５ａ 第一側第一種端子
５ｂ 第一側第二種端子
５ｓ 第一側信号端子
７ 第二端子アレー
７ａ 第二側第一種端子
７ｂ 第二側第二種端子
５１ａ 第一種副コア導体
５１ｂ 第二種副コア導体
５１ｓ 信号用副コア導体
５３ 充填結合層
Ｒ，ｒ アール部
Ｔ，ｔ 面取り部
６１ 第一配線積層部
１００ 基板コア
１００ｈ 副コア収容部
１００ｍ コア本体部
１０２ 誘電体層
１０７ ビア導体
１０８ 第一側信号用配線
１０９ａ 第一種貫通孔導体
１０９ｂ 第二種種貫通孔導体
１０９ｓ 信号用貫通孔導体
１１１ａ 第一側第一種面導体
１１１ｂ 第一側第二種面導体
２００，３００，４００，５００，６００，７００，８００，９００，１０００ 中間基板（配線基板）

Claims (17)

  1. 高分子材料により板状に構成され、第一主表面に自身の厚さを減ずる形で副コア収容部が開口形成されたコア本体部と、前記コア本体部よりも線膨張係数が小さい材料により板状に構成され、前記副コア収容部内に前記コア本体部と厚さ方向を一致させる形で収容された副コア部とからなる基板コアと、前記副コア収容部の内周面と前記副コア部の外周面との隙間を充填する高分子材料からなる充填結合層とを有し、
    前記基板コアの第一主表面側に形成され、一方が電源端子、他方がグランド端子として機能する第一側第一種端子及び第一側第二種端子と、第一側信号端子とからなる第一端子アレーと、
    前記基板コアの第二主表面側に形成され、前記第一側第一種端子及び第二種端子にそれぞれ導通する第二側第一種端子及び第二側第二種端子と、前記第一側信号端子に導通する第二側信号端子とからなる第二端子アレーとを有し、
    前記第一端子アレーが、前記基板コアの板面と平行な基準面への正射投影において、前記副コア部の投影領域と重なる位置関係にて形成されてなり、さらに、
    前記副コア収容部は、前記副コア部の板面と平行な平面による断面の内周縁が四辺形状であり、かつ、その角部に寸法０．１ｍｍ以上２ｍｍ以下のアール部又は面取り部が形成されてなることを特徴とする配線基板。
  2. 高分子材料により板状に構成され、第一主表面に自身の厚さを減ずる形で副コア収容部が開口形成されたコア本体部と、前記コア本体部よりも線膨張係数が小さい材料により板状に構成され、前記副コア収容部内に前記コア本体部と厚さ方向を一致させる形で収容された副コア部とからなる基板コアと、前記副コア収容部の内周面と前記副コア部の外周面との隙間を充填する高分子材料からなる充填結合層とを有し、
    前記基板コアの第一主表面側に形成され、一方が電源端子、他方がグランド端子として機能する第一側第一種端子及び第一側第二種端子と、第一側信号端子とからなる第一端子アレーと、
    前記基板コアの第二主表面側に形成され、前記第一側第一種端子及び第二種端子にそれぞれ導通する第二側第一種端子及び第二側第二種端子と、前記第一側信号端子に導通する第二側信号端子とからなる第二端子アレーとを有し、
    前記第一端子アレーが、前記基板コアの板面と平行な基準面への正射投影において、前記副コア部の投影領域と重なる位置関係にて形成されてなり、さらに、
    前記副コア収容部は、前記副コア部の板面と平行な平面による断面の内周縁が、外向きに凸な曲率半径０．１ｍｍ以上の曲線部のみからなることを特徴とする配線基板。
  3. 前記副コア収容部は、前記断面内縁が円状に形成されてなる請求項２記載の配線基板。
  4. 前記副コア部は、該副コア部の板面と平行な平面による断面の外周縁が四辺形状であり、かつ、その角部に寸法０．１ｍｍ以上２ｍｍ以下のアール部又は面取り部が形成されてなる請求項１ないし請求項３のいずれか１項に記載の配線基板。
  5. 前記副コア部は、前記副コア部の板面と平行な平面による断面の外周縁が、外向きに凸な曲率半径０．１ｍｍ以上の曲線部のみからなる請求項１ないし請求項３のいずれか１項に記載の配線基板。
  6. 前記副コア部は、前記断面の外周縁が円状に形成されてなる請求項５記載の配線基板。
  7. 前記第一端子アレーが、前記基板コアの板面と平行な基準面への正射投影において、前記副コア部の投影領域内に全体が包含される位置関係にて形成されてなる請求項１ないし請求項６のいずれか１項に記載の配線基板。
  8. 前記基板コアは、前記コア本体部の第一主表面とともに前記副コア部の第一主表面が、高分子材料からなる誘電体層と、配線又はグランド用もしくは電源用の面導体を含む導体層とが積層された第一配線積層部にて覆われてなり、前記第一端子アレーが該第一配線積層部の第一主表面に露出形成されてなる請求項１ないし請求項６のいずれか１項に記載の配線基板。
  9. 前記第一端子アレーの前記第一側第一種端子及び第一側第二種端子に対応し、かつ前記第二端子アレーの前記第二側第一種端子及び第二側第二種端子にそれぞれ導通する第一種副コア導体及び第二種副コア導体が、前記副コア部の厚さ方向に形成され、それら第一種副コア導体及び第二種副コア導体が、前記第一配線積層部の前記各誘電体層を貫く形で形成されたビア導体を介して前記第一側第一種端子及び第一側第二種端子にそれぞれ導通してなる請求項８記載の配線基板。
  10. 前記第一端子アレーの前記第一側第一種端子及び第一側第二種端子に各々導通する第一側第一種面導体及び第一側第二種面導体が、前記第一配線積層部内において、それぞれ前記副コア部とともに前記コア本体部の第一主表面を覆う形で形成され、
    それら第一側第一種面導体及び第一側第二種面導体が、前記副コア部を迂回する形で前記コア本体部の厚さ方向に形成された第一種貫通孔導体及び第二種貫通孔導体にそれぞれ導通してなる請求項９記載の配線基板。
  11. 前記第一端子アレーにおいて、前記第一側第一種端子及び第一側第二種端子がアレー内側領域に、前記第一側信号端子がアレー外側領域にそれぞれ配置され、
    前記第一側信号端子に導通する形で前記第一配線積層部内に、前記副コア部の配置領域の外側に信号伝達経路を引き出す第一側信号用配線が設けられ、該第一側信号用配線の末端が、前記副コア部を迂回する形で前記コア本体部の厚さ方向に形成された信号用貫通孔導体に導通してなる請求項８ないし請求項１０のいずれか１項に記載の配線基板。
  12. 前記第一端子アレーを構成する前記第一側第一種端子及び前記第一側第二種端子が前記副コア部の第一主表面上に露出形成され、前記第一端子アレーの前記第一側第一種端子及び第一側第二種端子に対応し、かつ前記第二端子アレーの前記第二側第一種端子及び第二側第二種端子にそれぞれ導通する第一種副コア導体及び第二種副コア導体が、該副コア部の厚さ方向に形成されてなる請求項１ないし請求項７のいずれか１項に記載の配線基板。
  13. 前記第一端子アレーを構成する前記第一側信号端子が前記副コア部の第一主表面上に露出形成され、該第一側信号端子に対応し、かつ前記第二端子アレーの前記第二側信号端子に導通する信号用副コア導体が、該副コア部の厚さ方向に形成されてなる請求項１２記載の配線基板。
  14. 前記副コア部の第一主表面の外周縁部が、前記コア本体部の第一主表面とともに、高分子材料からなる誘電体層と、配線又はグランド用もしくは電源用の面導体を含む導体層とが積層された第一配線積層部にて覆われてなり、前記第一側信号端子が前記第一配線積層部の表面に露出する形で形成され、
    前記第一側信号端子に導通する形で前記第一配線積層部内に、前記副コア部の配置領域の外側に信号伝達経路を引き出す第一側信号用配線が設けられ、該第一側信号用配線の末端が、前記副コア部を迂回する形で前記コア本体部の厚さ方向に形成された信号用貫通孔導体に導通してなる請求項１３記載の配線基板。
  15. 前記副コア部が前記第一端子アレーの形成領域と同等もしくは大面積にて形成されている請求項１ないし請求項１４のいずれか１項に記載の配線基板。
  16. 前記副コア部はセラミックからなるセラミック副コア部とされている請求項１ないし請求項１５のいずれか１項に記載の配線基板。
  17. 前記セラミック副コア部をなすセラミックがアルミナ又はガラスセラミックからなる請求項１６記載の配線基板。
JP2006033080A 2005-02-09 2006-02-09 配線基板 Pending JP2006253669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006033080A JP2006253669A (ja) 2005-02-09 2006-02-09 配線基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005033558 2005-02-09
JP2006033080A JP2006253669A (ja) 2005-02-09 2006-02-09 配線基板

Publications (1)

Publication Number Publication Date
JP2006253669A true JP2006253669A (ja) 2006-09-21

Family

ID=37093757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006033080A Pending JP2006253669A (ja) 2005-02-09 2006-02-09 配線基板

Country Status (1)

Country Link
JP (1) JP2006253669A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135438A (ja) * 2006-11-27 2008-06-12 Sumitomo Bakelite Co Ltd 多層回路基板
JP2010232636A (ja) * 2009-03-27 2010-10-14 Ibiden Co Ltd 多層プリント配線板
JP2012023237A (ja) * 2010-07-15 2012-02-02 Nec Corp 機能素子内蔵基板
JP2013062296A (ja) * 2011-09-12 2013-04-04 Shinko Electric Ind Co Ltd 配線基板、及び半導体パッケージ
JP2013122963A (ja) * 2011-12-09 2013-06-20 Ngk Spark Plug Co Ltd 配線基板
WO2013168237A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
US9941112B2 (en) 2011-05-26 2018-04-10 Shindengen Electric Manufacturing Co., Ltd Method of manufacturing semiconductor device and semiconductor device
JP2021530863A (ja) * 2018-07-25 2021-11-11 テーデーカー エレクトロニクス アーゲー 基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107439A (ja) * 1996-09-27 1998-04-24 Kyocera Corp 積層セラミック基板の製造方法
JP2002246506A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板
JP2003309207A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板
JP2004146495A (ja) * 2002-10-23 2004-05-20 Toppan Printing Co Ltd プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
JP2004172305A (ja) * 2002-11-19 2004-06-17 Kyocera Corp 多層配線基板
JP2004530285A (ja) * 2000-10-19 2004-09-30 インテル コーポレイション 集積デバイスを有するマイクロ電子基板
JP2005019572A (ja) * 2003-06-24 2005-01-20 Ngk Spark Plug Co Ltd 中間基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107439A (ja) * 1996-09-27 1998-04-24 Kyocera Corp 積層セラミック基板の製造方法
JP2004530285A (ja) * 2000-10-19 2004-09-30 インテル コーポレイション 集積デバイスを有するマイクロ電子基板
JP2002246506A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板
JP2003309207A (ja) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd 配線基板
JP2004146495A (ja) * 2002-10-23 2004-05-20 Toppan Printing Co Ltd プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
JP2004172305A (ja) * 2002-11-19 2004-06-17 Kyocera Corp 多層配線基板
JP2005019572A (ja) * 2003-06-24 2005-01-20 Ngk Spark Plug Co Ltd 中間基板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135438A (ja) * 2006-11-27 2008-06-12 Sumitomo Bakelite Co Ltd 多層回路基板
US8829355B2 (en) 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
JP2010232636A (ja) * 2009-03-27 2010-10-14 Ibiden Co Ltd 多層プリント配線板
JP2012023237A (ja) * 2010-07-15 2012-02-02 Nec Corp 機能素子内蔵基板
US9941112B2 (en) 2011-05-26 2018-04-10 Shindengen Electric Manufacturing Co., Ltd Method of manufacturing semiconductor device and semiconductor device
JP2013062296A (ja) * 2011-09-12 2013-04-04 Shinko Electric Ind Co Ltd 配線基板、及び半導体パッケージ
JP2013122963A (ja) * 2011-12-09 2013-06-20 Ngk Spark Plug Co Ltd 配線基板
CN103890919A (zh) * 2012-05-08 2014-06-25 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
JP5827398B2 (ja) * 2012-05-08 2015-12-02 新電元工業株式会社 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
US9318401B2 (en) 2012-05-08 2016-04-19 Shindengen Electric Manufacturing Co., Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9698069B2 (en) 2012-05-08 2017-07-04 Shindengen Electric Manufacturing Co., Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
WO2013168237A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP2021530863A (ja) * 2018-07-25 2021-11-11 テーデーカー エレクトロニクス アーゲー 基板

Similar Documents

Publication Publication Date Title
US6979890B2 (en) Intermediate substrate
TWI414218B (zh) 配線基板及配線基板內建用之電容器
JP2005039243A (ja) 中間基板
JP4654133B2 (ja) 配線基板
JP2005039217A (ja) 中間基板
JP2006253669A (ja) 配線基板
CN101047159B (zh) 多层互连基板、半导体装置及阻焊剂
US9277657B2 (en) Wiring board
KR102450599B1 (ko) 패키지기판
US8487439B2 (en) Laminated and sintered ceramic circuit board, and semiconductor package including the circuit board
JP2008042064A (ja) セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
JP2008109094A (ja) 素子搭載用基板および半導体モジュール
JP2005243831A (ja) セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板
US9674944B2 (en) Printed circuit board and manufacturing method thereof
JP4686907B2 (ja) セラミック基板の製造方法
JP2013197437A (ja) 積層焼結セラミックインターポーザ、及び当該積層焼結セラミックインターポーザを含む半導体パッケージ
JP2005191307A (ja) 配線基板
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2006066737A (ja) 中間基板
JPH06275956A (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
KR20170047774A (ko) 인쇄회로기판 및 그 제조방법
JPH06283867A (ja) 多層プリント配線板
JP2005191299A (ja) 配線基板
JP2017092380A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2013033935A (ja) 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120627

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130215