CN101047159B - 多层互连基板、半导体装置及阻焊剂 - Google Patents

多层互连基板、半导体装置及阻焊剂 Download PDF

Info

Publication number
CN101047159B
CN101047159B CN2006101075053A CN200610107505A CN101047159B CN 101047159 B CN101047159 B CN 101047159B CN 2006101075053 A CN2006101075053 A CN 2006101075053A CN 200610107505 A CN200610107505 A CN 200610107505A CN 101047159 B CN101047159 B CN 101047159B
Authority
CN
China
Prior art keywords
solder mask
mask layer
layer
substrate
multilayer interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101075053A
Other languages
English (en)
Other versions
CN101047159A (zh
Inventor
仓科守
水谷大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101047159A publication Critical patent/CN101047159A/zh
Application granted granted Critical
Publication of CN101047159B publication Critical patent/CN101047159B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

本发明涉及一种多层互连基板、半导体装置及阻焊剂，该多层互连基板包括：树脂层叠结构，其中层叠设置有多个内建层，所述多个内建层中的每一层均包括绝缘层及互连图案；及包括阻焊剂树脂合成物且设置在所述树脂层叠结构的顶面及底面的第一和第二阻焊剂层，其中，所述第一和第二阻焊剂层的每一层均包括玻璃纤维织物；其中，所述玻璃纤维织物包含组织高度稀松的织物。

Description

多层互连基板、半导体装置及阻焊剂
技术领域
本发明总体上涉及半导体装置，尤其涉及一种树脂材料及利用该树脂材料的多层互连基板。 
背景技术
现今的高性能半导体装置使用多层树脂基板用作其上携带半导体芯片的封装基板。 
另一方面，现今用于高性能半导体装置的半导体芯片中会产生大量的热，因而，在该携带半导体芯片的多层树脂基板中易于产生由热应力导致的翘曲。应该注意的是，半导体芯片相对于树脂基板具有更大的弹性模量。 
这样，当通过焊料凸块等将半导体装置安装于电路基板上时，由于该半导体装置所产生的热能，使得大量的应力作用于该焊料凸块上；从而导致在该半导体芯片和该封装基板之间，或者该封装基板和该电路基板之间的电连接及机械连接遭到毁坏或损坏。 
为了抑制封装基板的这种翘曲问题，已经开始使用具有大弹性模量的多层树脂基板，其中该大弹性模量的多层树脂基板的结构为在该多层树脂基板的中央部安置有以玻璃纤维织物进行加强的核心层。 
另一方面，对于具有这种厚的核心层的封装基板，该基板的厚度增大，而基板厚度的增大导致在信号路径中例如形成于基板中的通路插塞(via-plug)的电感增加的问题。从而导致电信号的传输速度下降的问题。 
因此，一直在努力通过将该核心层从多层树脂基板中去除从而实现厚度只有500μm或更少的极薄多层树脂基板。 
参考文献： 
专利参考文件1：日本特开2000-133683号公报 
专利参考文件2：日本特开平11-345898号公报 
专利参考文件3：日本特开平9-289269号公报 
专利参考文件4：WO00/49652 
专利参考文件5：日本特开2002-187935号公报 
专利参考文件6：日本特开2001-127095号公报 
图1显示了传统的具有核心的多层树脂基板。 
参考图1，在树脂基板11的中心部分处设有核心部分(core part)11C，该核心部分11包含层叠的11C1和11C2，其每一层的厚度为40-60μm并均由浸渍有玻璃纤维织物11G的树脂层形成，其中，在该核心部分11C上形成有内建的(build-up)绝缘膜11A及11B，绝缘膜11A及11B上具有互连图案12A及12B。此外，在该核心部分11C的下方形成有内建的绝缘膜11D及11E，绝缘膜11D及11E上具有互连图案12D及12E。 
此外，贯穿该核心部分11C形成有通路(through-via)12C，用来连接该互连层12A及互连层12D。 
此外，在最外部的内建绝缘膜11B及11E上分别形成有阻焊剂膜13A及13B，其中，在该阻焊剂膜13A中形成有电极焊盘14A，而在该阻焊剂膜13B中形成有电极焊盘14B。 
在这样形成的多层树脂基板11上，面朝下地安装有半导体芯片15，其中半导体芯片15的电极凸起16与对应的电极焊盘14A连接。此外，在该半导体芯片15及该阻焊剂膜13A之间的空隙中充填有底部填充树脂层(underfill resin layer)17。 
在该树脂基板11的背面，在该电极焊盘14B上形成有焊料凸块17，用于将由半导体芯片15及多层树脂基板11形成的半导体装置安装到电路基板上。 
不过，对于具有这样核心部分11C的多层树脂基板11而言，也存在基板的总厚度(包括该核心部分11C1及11C2)超过500μm的情形。一般来说，会使用不止一层的核心层，且核心层的总厚度会大于500μm。在这种情况下，由通路12C形成的、并从该电极焊盘14B延伸到该电极焊盘14A的信号路径的长度也超过500μm，并且通过这种长的信息路径所传输的信号由于电感的增加而会经历延迟。 
避免这个问题的一种方法是如图2所示将该核心部分11C消除从而减少该多层树脂基板的厚度。不过，这种所谓的“无核心部分的树脂基板(其不包括核心部分)”会导致弹性模量的下降——从有核心部分11C时的20GPa的数值下降到10GPa或更少；而这样会导致前面提到的树脂基板的翘曲或变形成为主要的问题。在图2中，应该注意到的是之前解释过的部分由相同的附图标记表示，故其说明省略。
当带有半导体芯片的树脂基板产生翘曲时，在树脂基板及安装有具有该树脂基板的半导体装置的电路基板之间的结合部会作用有大的应力，从而导致该结合部遭损毁或损坏的问题。 
发明内容
根据本发明的一个方案，其提供了一种多层互连基板，包括： 
树脂层叠结构，其中层叠设置有多个内建层，所述多个内建层中的每一层均包括绝缘层及互连图案；及 
第一和第二阻焊剂层，包括阻焊剂树脂合成物，且设置在所述树脂层叠结构的顶面及底面， 
其中，所述第一阻焊剂层和第二阻焊剂层中均包括玻璃纤维织物； 
其中，所述玻璃纤维织物包含组织高度稀松的织物。 
在本发明另一方案中，其提供一种半导体装置，包括： 
多层互连基板；及 
以面朝下的状态安装于所述多层互连基板上的半导体芯片， 
所述多层互连基板包括： 
树脂层叠结构，其中层叠设置有多个内建层，所述多个内建层中的每一层均包括绝缘层及互连图案；及 
包括阻焊剂树脂合成物且设置在树脂层叠结构的顶面及底面的第一阻焊剂层和第二阻焊剂层，第一和第二阻焊剂层均包括玻璃纤维织物；及 
电极焊盘，其形成于所述第一阻焊剂层和第二阻焊剂层上； 
其中，所述玻璃纤维织物包含组织高度稀松的织物。 
在本发明的另一方案中，其提供了一种阻焊剂，包括： 
具有阻焊剂树脂合成物的层，及浸渍在具有所述阻焊剂树脂合成物的所述层中的玻璃纤维织物；其中，所述玻璃纤维织物包含组织高度稀松的织物。 
根据本发明，通过将阻焊剂浸渍到玻璃纤维织物中而机械地加强阻焊剂膜，从而改善了该阻焊剂膜的弹性模量。因此，通过将此刚性的阻焊剂膜设置于无核心的内建多层基板的正面及背面，该无核心的内建基板可从前侧和后侧被机械性地加强，而此结构也可在保证足够弹性模量的同时减少基板的厚度。通过此结构，互连基板中信号路径的电感减小，从而成功地抑制信号的延迟。应该注意到的是，阻焊剂膜并未构成信号路径，所以，阻焊剂膜由于所包含的玻璃纤维织物而导致的厚度的增加不会对互连基板的电特性带来任何负面影响。不管互连基板的厚度如何减少，由于该互连基板具有大的弹性模量，因此当半导体芯片以倒装芯片方式安装于互连基板上并且这样安装的半导体芯片产生热时，在互连基板中仅有轻度的翘曲及变形。从而，在半导体芯片及互连基板之间以及该互连基板及该电路基板之间形成高度可靠的电学及机械的连接。 
此外，该阻焊剂膜也执行传统阻焊剂膜的功能，例如防止焊料桥接、减少焊料拾取、防止焊料炉的污染、在组装时保护基板、消除铜互连图案的氧化或侵蚀，以及消除电迁移等。 
本发明的其他目的和其他特征通过下面的详细描述并结合附图将变得清楚。 
附图说明
图1示出了根据本发明现有技术的、利用具有核心的多层树脂基板的半导体装置的构造图； 
图2示出了一半导体装置的构造图，其中图1所示构造中的核心部分已被去除； 
图3显示了根据本发明实施例的半导体装置的构造图； 
图4A至图4G显示了图3所示的半导体装置的制作过程。 
具体实施方式
图3示出了根据本发明第一实施例的半导体装置20的构造。 
参考图3，该半导体装置20由树脂多层互连基板21以及通过焊料凸块22A以倒装芯片方式安装于该树脂多层互连基板21上的半导体芯片22形成，其中该树脂多层互连基板21包括树脂内建叠层21A，树脂内建叠层21A中层叠设置有多个内建层21A1-21A6，并且在该树脂内建叠层21A的顶面和底面上分别形成有阻焊剂层21B及21C。所述内建层21A1-21A6的每一层均形成有Cu互连图案21Ac，Cu互连图案21Ac是例如直径为40μm的通路 图案(via pattern)和线宽及线间距为30μm/30μm的图案(a line-and-spacepattern of 30μm/30μm)的六层叠加的形式。因此，该Cu互连图案21Ac的一部分形成贯穿该树脂内建叠层21A的通路21At。 
应该注意的是，对于本实施例的半导体装置20，阻焊剂层21B及21C可以使用这样的复合材料，其中阻焊剂树脂合成物浸渍有例如弹性模量为40GPa的玻璃纤维织物21G。从而无论该阻焊剂树脂合成物本身是否是弹性模量为2-3GPa的弹性模量的传统产品，该阻焊剂层21B及21C均具有10-30GPa的弹性模量，例如15GPa。 
根据图3的构造，该刚性的阻焊剂层21B及21C被设置于具有小弹性模量的树脂内建叠层21A的正面及背面，这样该树脂内建叠层21A被从前侧及后侧机械性地加强。因此，基板的翘曲或变形可被有效地抑制。 
此外，在与该内建层21A6的互连图案21Ac相接触的阻焊剂层21B内形成有电极焊盘21b的阵列，并且在阻焊剂层21C内类似地形成有电极焊盘21c。从而，阻焊剂层21B及21C执行传统阻焊剂膜的功能，例如防止焊料桥接、减少焊料拾取(solder pickup)、防止焊料炉的污染、在组装时保护基板、消除铜互连图案的氧化或侵蚀，以及消除电迁移等。因此，用于传统阻焊剂的环氧树脂、丙烯酸酯树脂或环氧丙烯酸脂中的任何一种均可用作构成该阻焊剂层21B及21C的树脂材料。 
尽管能想到使用包含有参考图1说明的核心材料11C1及11C2所用到的玻璃纤维织物的预浸料坯来用于该阻焊剂层21B及21C，但是这些设计用于核心层的材料当用于该阻焊剂层21B及21C时并不能满意地执行阻焊剂的功能。 
因此，难以在该多层树脂基板的最外表面设置传统的核心材料。 
至于玻璃纤维织物21G，优选地使用由高密度的、组织高度稀松的织物构成的扁平玻璃纤维织物。 
此外，该半导体芯片22以倒装芯片方式安装于该电极焊盘21b上，并且在该电极焊盘21c上形成有焊料凸块23，以用于安装到电路基板上。 
对于具有这种结构的多层互连基板21，包含有玻璃纤维织物的阻焊剂层21B及21C位于在该树脂内建叠层21A中形成的信号路径的外部，从而不会因为该阻焊剂层21B及21C而导致该信号路径内的电感的增加。尽管该阻焊 剂层21B及21C由于玻璃纤维织物的浸渍从而其厚度相对于传统的焊接膜可能有所增加，但对于信号通过该基板的传输特性没有太大影响。 
虽然优选地该阻焊剂层21B及21C具有与图1所示构造中的核心层11C1 及11C2的厚度大致相等的40-60μm的厚度，但是只要该厚度不超过该核心层厚度的大约10倍，就不会对该多层互连基板21的电学特性产生负面影响。 
下面将参考图4A至图4G对图3所示的该多层互连基板21的制作过程进行说明。 
参考图4A，在由Cu或Cu合金构成的支撑部件20S上形成第一层Cu互连图案21Ac，然后通过真空压制方法层叠设置由Tomoegawa Paper Co.Ltd出售的商品名为TLF-30的树脂层而形成该第一层的内建绝缘膜21A1。 
接下来，在图4B的过程中，通过CO2激光钻孔方法在该内建绝缘膜21A1 上形成开口21Av，然后通过Rohm and Haas Company出售的非电解质电镀液在图4B所示结构的整个表面上形成Cu籽晶层(未在图中显示)。 
进一步地，在图4C的步骤中，通过Photec RY-3229(Hitachi Chemical Co.Ltd.的商品名)该Cu籽晶层上形成抗蚀图，然后利用该抗蚀图作为掩模，通过进行Cu的电解电镀处理在开口21Av中填充Cu层。这样，形成Cu互连图案21Ac。需要注意的是，图4C显示的是在通过电解电镀方法形成Cu层之后将抗蚀图及不必要的Cu籽晶层除去的状态。 
进一步地，通过重复图4A-图4C中的过程，层叠设置绝缘膜21A1-21A6，然后如图4D所示形成包括铜互连图案21Ac及该通路21At的树脂内建叠层21A。 
接下来，在图4E的步骤中，在该树脂内建叠层21A上形成该阻焊剂层21B，其中该阻焊剂层21B由浸渍有阻焊剂的玻璃纤维织物形成，其中由Taiyo Ink MFG.Co.Ltd.出售的商品名为PSR-4000SP的阻焊剂用于此目的。至于该玻璃纤维织物，可以使用由Asahi Fiberglass Co.Ltd.提供的产品名为“High-Open Fabric Flat Roving Glass”的组织高度稀松的玻璃纤维织物。 
进一步地，在图4F的步骤中，通过蚀刻去除该支撑部件20S，并且与该阻焊剂层21B类似地在该树脂内建叠层21A的底部表面上形成阻焊剂层21C。 
进一步地，在图4G的步骤中，通过激光钻孔方法在阻焊剂层21B内形 成与下方的互连图案21Ac或通路21At对应的开口，并在所述开口中形成电极焊盘21b。另外，在图4G的步骤中，同样通过激光钻孔方法在阻焊剂层21C内形成与该树脂内建叠层21A中的互连图案21Ac或通路21At对应的开口，并在所述开口中形成电极焊盘21c。 
对这样形成的多层互连基板21的翘曲进行测量。已经证实当基板每边的尺寸为4cm时，翘曲被成功地抑制为约50μm。尤其是已经证实可将安装有半导体22的、各边尺寸为2cm的区域中的翘曲抑制为约20μm。从而证明无需利用任何加强件即可将半导体芯片22设置于这种多层互连基板21上。 
此外，在使用弹性模量为10GPa的常用的底部填充树脂(SumitomoBakelite Co.Ltd.的产品名称为CRP-40753S3的产品)作为充填该半导体芯片22和该基板21之间空隙的底部填充树脂层22B的状态下，对半导体芯片22以倒装芯片方式安装在该多层互连基板21上的结构进行热循环测试。在-10C及100C之间重复该热循环测试300次。其结果证实了不会产生例如该半导体芯片和该多层树脂基板21之间的电连接的剥离或断开。 
此外，对安装半导体芯片22之后的翘曲进行了测量，证实在各边尺寸为4cm的基板中的翘曲为100μm或更少，并且未产生通路接触部(via-contact)的分离或断开。 
在此要注意的是，该底部填充的树脂层22B可加入或不加入填料颗粒。 
通过在图3的构造中仍使用相同的阻焊剂材料(Taiyo Ink MFG.Co.Ltd.的PSR-4000SP)但未浸渍玻璃纤维织物的对比试验发现，对于各边尺寸为4cm的基板，其翘曲的幅度的值从浸渍玻璃纤维织物时的50μm增大到300μm。至于各边尺寸为2cm的芯片安装区域，证实了翘曲从20μm增加至约100μm，而如此大的翘曲使得如不利用基板上的加强件则无法将半导体芯片22安装于该基板上。 
因此，在另一对比试验中，前述对比试验中的多层树脂互连基板沿其外围设有厚度为1mm的Cu加强件。这样，该基板的翘曲被抑制为约100μm。此外，该半导体芯片22类似地通过底部填充树脂进行安装，然后在-10℃及100℃之间重复热循环测试300次。在此对比试验中，证实在基板与该芯片之间可造成断开。 
此外，在安装有该半导体芯片的状态下对基板翘曲的测量发现，该对比 试验中的翘曲高达300μm，且该半导体芯片会分离并在通路内出现断开。 
这样，通过利用玻璃纤维织物对设于基板最外表面的阻焊剂层进行机械地加强，本发明能有效地抑制该无核心的多层树脂基板的翘曲或变形。 
此外，应该注意到，利用含有玻璃纤维织物的阻焊剂层对该多层树脂基板进行机械地加强并不局限于无核心基板；对于图1中具有核心部分的基板，当基板的厚度为500μm或更小时同样有效，只不过翘曲及变形成为严重的问题。 
由于本发明的阻焊剂层21B及21C含有玻璃纤维织物，因此这些层的钻孔处理则通过激光束来进行。因此，该阻焊剂层无需具有光敏性。不过，这并不代表传统的光敏阻焊剂不能用于本发明。事实上，本发明实施例所用的阻焊剂(Taiyo Ink MFG.Co.Ltd.的PSR-4000SP)正是光敏阻焊剂。 
此外，本发明并不仅局限于之前所述的实施例，在不背离本发明范围的情况下可以进行各种变体及修改。 

Claims (6)

1.一种多层互连基板，包括：
树脂层叠结构，其中层叠设置有多个内建层，所述多个内建层中的每一层均包括绝缘层及互连图案；及
第一和第二阻焊剂层，包括阻焊剂树脂合成物，且设置在所述树脂层叠结构的顶面及底面，
其中，所述第一阻焊剂层和第二阻焊剂层中均包括玻璃纤维织物，
其中，所述玻璃纤维织物包含组织高度稀松的织物，
其中，所述多层互连基板是不包括核心部分的无核心部分的树脂基板，所述多层互连基板的厚度为500μm或更小；
且所述第一阻焊剂层和第二阻焊剂层的弹性模量均大于所述树脂层叠结构的弹性模量。
2.如权利要求1所述的多层互连基板，其中所述第一阻焊剂层和第二阻焊剂层的弹性模量均为10-30GPa。
3.如权利要求1所述的多层互连基板，其中所述第一阻焊剂层和第二阻焊剂层的厚度均为40-60μm。
4.如权利要求1所述的多层互连基板，其中所述第一阻焊剂层和第二阻焊剂层形成有各自的电极焊盘。
5.一种半导体装置，包括：
多层互连基板；及
以面朝下的状态安装于所述多层互连基板上的半导体芯片，
所述多层互连基板包括：
树脂层叠结构，其中层叠设置有多个内建层，所述多个内建层中的每一层均包括绝缘层及互连图案；及
包括阻焊剂树脂合成物且设置在所述树脂层叠结构的顶面及底面的第一阻焊剂层和第二阻焊剂层，所述第一阻焊剂层和第二阻焊剂层均包括玻璃纤维织物；及
电极焊盘，其形成于所述第一阻焊剂层和第二阻焊剂层内，
其中，所述玻璃纤维织物包含组织高度稀松的织物，
其中，所述多层互连基板是不包括核心部分的无核心部分的树脂基板，所述多层互连基板的厚度为500μm或更小；
且所述第一阻焊剂层和第二阻焊剂层的弹性模量均大于所述树脂叠层结构的弹性模量。
6.如权利要求5所述的半导体装置，其中所述第一阻焊剂层和第二阻焊剂层的弹性模量均为10-30GPa。
CN2006101075053A 2006-03-27 2006-07-27 多层互连基板、半导体装置及阻焊剂 Expired - Fee Related CN101047159B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006086562 2006-03-27
JP2006086562A JP4929784B2 (ja) 2006-03-27 2006-03-27 多層配線基板、半導体装置およびソルダレジスト
JP2006-086562 2006-03-27

Publications (2)

Publication Number Publication Date
CN101047159A CN101047159A (zh) 2007-10-03
CN101047159B true CN101047159B (zh) 2012-02-08

Family

ID=38532147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101075053A Expired - Fee Related CN101047159B (zh) 2006-03-27 2006-07-27 多层互连基板、半导体装置及阻焊剂

Country Status (5)

Country Link
US (1) US20070221400A1 (zh)
JP (1) JP4929784B2 (zh)
KR (1) KR100769637B1 (zh)
CN (1) CN101047159B (zh)
TW (1) TWI310969B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP5335364B2 (ja) * 2007-10-31 2013-11-06 三洋電機株式会社 素子搭載用基板、半導体モジュール及び携帯機器
TWI382502B (zh) * 2007-12-02 2013-01-11 Univ Lunghwa Sci & Technology 晶片封裝之結構改良
KR100908986B1 (ko) 2007-12-27 2009-07-22 대덕전자 주식회사 코어리스 패키지 기판 및 제조 방법
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
KR100923883B1 (ko) 2008-04-25 2009-10-28 대덕전자 주식회사 강도가 부가된 코어 리스 인쇄회로기판 제조 방법
KR100956688B1 (ko) 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US8389870B2 (en) 2010-03-09 2013-03-05 International Business Machines Corporation Coreless multi-layer circuit substrate with minimized pad capacitance
KR101122140B1 (ko) 2010-05-11 2012-03-16 엘지이노텍 주식회사 단일층 인쇄회로기판 및 그 제조방법
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
JP5444136B2 (ja) * 2010-06-18 2014-03-19 新光電気工業株式会社 配線基板
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
TWI541957B (zh) * 2012-05-11 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其封裝基板
CN104105346B (zh) * 2013-04-15 2018-01-30 上海嘉捷通电路科技股份有限公司 一种带突点焊盘印制板的制造方法
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2986062B1 (en) * 2013-05-03 2017-04-12 Huawei Technologies Co., Ltd. Power control method, device and system
US9837369B2 (en) 2013-09-27 2017-12-05 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
KR101548816B1 (ko) 2013-11-11 2015-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6761224B2 (ja) * 2014-02-19 2020-09-23 味の素株式会社 プリント配線板、半導体装置及び樹脂シートセット
US20160254220A1 (en) * 2015-02-26 2016-09-01 Bridge Semiconductor Corporation Low warping coreless substrate and semiconductor assembly using the same
JP6832630B2 (ja) * 2016-03-28 2021-02-24 富士通インターコネクトテクノロジーズ株式会社 配線基板の製造方法
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR102185706B1 (ko) * 2017-11-08 2020-12-02 삼성전자주식회사 팬-아웃 반도체 패키지
JP6915659B2 (ja) * 2017-12-06 2021-08-04 味の素株式会社 樹脂シート
KR102257926B1 (ko) 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
WO2023157624A1 (ja) * 2022-02-15 2023-08-24 凸版印刷株式会社 インターポーザ、半導体パッケージ及びそれらの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441314B2 (en) * 1999-03-11 2002-08-27 Shinko Electric Industries Co., Inc. Multilayered substrate for semiconductor device
CN1730548A (zh) * 2004-08-06 2006-02-08 株式会社日本触媒 树脂组合物、其制造方法及固化物

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830504B2 (ja) * 1991-05-16 1998-12-02 松下電工株式会社 半導体装置実装用基板
US6404049B1 (en) * 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
JP3158034B2 (ja) * 1995-12-28 2001-04-23 太陽インキ製造株式会社 光硬化性・熱硬化性ソルダーレジストインキ組成物
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
US6136497A (en) * 1998-03-30 2000-10-24 Vantico, Inc. Liquid, radiation-curable composition, especially for producing flexible cured articles by stereolithography
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
EP1030366B1 (en) * 1999-02-15 2005-10-19 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP2001073249A (ja) * 1999-08-31 2001-03-21 Unitika Glass Fiber Co Ltd プリント配線基板用のガラスクロス
JP4674340B2 (ja) * 2000-04-14 2011-04-20 三菱瓦斯化学株式会社 プリプレグ及び金属箔張り積層板
JP2002026529A (ja) * 2000-07-03 2002-01-25 Ibiden Co Ltd 多層プリント配線板
JP4845274B2 (ja) * 2001-02-27 2011-12-28 京セラ株式会社 配線基板及びその製造方法
KR100516795B1 (ko) * 2001-10-31 2005-09-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 다층 회로 기판의 제조 방법
JP2003218543A (ja) * 2002-01-25 2003-07-31 Kyocera Corp 多層配線基板
US20030219656A1 (en) * 2002-04-11 2003-11-27 Baughman Donald Richard Waterborne printed circuit board coating compositions
AU2003228106A1 (en) * 2002-05-24 2003-12-12 Nippon Shokubai Co., Ltd. Fire retardant resin composition, method of its production, shaped articles comprising the same, and silica
JP4191055B2 (ja) * 2004-01-23 2008-12-03 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法、及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441314B2 (en) * 1999-03-11 2002-08-27 Shinko Electric Industries Co., Inc. Multilayered substrate for semiconductor device
CN1730548A (zh) * 2004-08-06 2006-02-08 株式会社日本触媒 树脂组合物、其制造方法及固化物

Also Published As

Publication number Publication date
JP4929784B2 (ja) 2012-05-09
KR100769637B1 (ko) 2007-10-23
JP2007266136A (ja) 2007-10-11
TWI310969B (en) 2009-06-11
KR20070096741A (ko) 2007-10-02
US20070221400A1 (en) 2007-09-27
TW200737380A (en) 2007-10-01
CN101047159A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
CN101047159B (zh) 多层互连基板、半导体装置及阻焊剂
JP5010737B2 (ja) プリント配線板
KR101319358B1 (ko) 다층 배선 기판 및 그 제조 방법
JP4203435B2 (ja) 多層樹脂配線基板
KR101198061B1 (ko) 프린트 배선판 및 그 제조 방법
US5768108A (en) Multi-layer wiring structure
EP0624904A2 (en) A multi-layer wiring board and a manufacturing method thereof
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
KR100999531B1 (ko) 인쇄회로기판 및 그 제조방법
KR101505743B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
CN102656955A (zh) 制造具有不对称积层的基板的方法
JP2004311849A (ja) 配線基板およびその製造方法
JP5221887B2 (ja) 配線基盤の製造方法
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101059630B1 (ko) 더미패턴을 구비하는 인쇄회로기판 및 그 제조방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
CN108305864B (zh) 端子
JP6950795B2 (ja) ガラス回路基板
KR100733245B1 (ko) 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법
TW202322669A (zh) 電路板及具有該電路板之半導體封裝
JP2006019640A (ja) 配線基板の製造方法
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法
KR20170047774A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20180727

CF01 Termination of patent right due to non-payment of annual fee