JP2006019640A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2006019640A JP2006019640A JP2004198156A JP2004198156A JP2006019640A JP 2006019640 A JP2006019640 A JP 2006019640A JP 2004198156 A JP2004198156 A JP 2004198156A JP 2004198156 A JP2004198156 A JP 2004198156A JP 2006019640 A JP2006019640 A JP 2006019640A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- positioning holes
- panel
- manufacturing
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】多層配線基板の実装用位置決めホールの形成工程に要するコストや工数を削減すると共に、不良発生率の低減等を図る。
【解決手段】複数の配線基板領域1、1…を有する多層配線構造の配線基板パネル2を作製する。配線基板パネル2の段階で、複数の配線基板領域1、1…に対してそれぞれ複数の位置決めホール21を形成する。複数の位置決めホール21を形成した後に、配線基板パネル2を複数の配線基板領域1、1…に沿って切断する。このような工程に基づいて位置決めホール21を有する複数の多層配線基板を作製する。
【選択図】図2
【解決手段】複数の配線基板領域1、1…を有する多層配線構造の配線基板パネル2を作製する。配線基板パネル2の段階で、複数の配線基板領域1、1…に対してそれぞれ複数の位置決めホール21を形成する。複数の位置決めホール21を形成した後に、配線基板パネル2を複数の配線基板領域1、1…に沿って切断する。このような工程に基づいて位置決めホール21を有する複数の多層配線基板を作製する。
【選択図】図2
Description
本発明は、半導体素子用の樹脂パッケージ等として用いられる配線基板の製造方法に関する。
半導体素子用のパッケージとしては、軽量・低コスト、高電気特性等の特徴を有する樹脂パッケージが多用されている。このような樹脂パッケージには、半導体素子の高集積化、高性能化、多端子化等に対応するために、高密度な配線を備えることが求められている。そこで、樹脂パッケージの基体となる配線基板には、高密度の配線を実現することが可能な多層プリント配線基板が適用されるようになってきている。
多層プリント配線基板の構造としては、例えばスルーホールを有する基板(いわゆるコア基板)の両面に絶縁層と配線層とを交合に積層したビルドアップ構造が知られている。このような多層プリント配線基板を製造するにあたっては、まず複数の配線基板に対応するコア基板に対して、絶縁層と配線層とを順に積層したビルドアップ層を形成する工程(ビルドアップ工程)を一括して実施する。ビルドアップ工程で複数の配線基板領域を有する配線基板パネルを作製する。この後、配線基板パネルを複数の配線基板領域に沿って切断する。このようにして、複数の多層プリント配線基板を作製する。
ところで、上述したような多層プリント配線基板の製造工程においては、コア基板に対するスルーホールの形成工程やビルドアップ層におけるバイアホールの形成工程等、種々の穴明け工程が実施される。スルーホールやバイアホールの形成工程に関しては、従来から種々の提案がなされており、形状精度の向上や形成コストの削減等が図られている(例えば特許文献1〜2参照)。さらに、多層プリント配線基板の製造工程においては、スルーホールやバイアホールの形成工程以外に、例えば樹脂パッケージをマザーボード上に実装する際の位置決めホール(オリエンテーションホール)の形成工程等も実施される。
特に、多層プリント配線基板をLGA(ランドグリッドアレイ)パッケージに適用する場合には、LGAパッケージとマザーボードとの位置合せを高精度に行う必要がある。このため、樹脂パッケージに対して高精度に位置決めホールを形成することが求められる。樹脂パッケージにおける位置決めホールの形成精度を高めるためには、多層プリント配線基板を最終形状まで加工した後に位置決めホールを形成した方が有利である。そこで、位置決めホールの形成工程は、一般的には複数の配線基板領域を有する配線基板パネルを切断し、個々の多層プリント配線基板に分離した後に実施される。
なお、COF(Chip on Film)用基板やTAB(Tape Automated Bonding)用基板等のフレキシブル基板を用いた配線基板においては、テープ状基板の段階で配線パターンの位置決め等に使用される穴を形成することも行われている(例えば特許文献3参照)。これに対して、リジッドな多層プリント配線基板を用いた樹脂パッケージにおいては、上述した形成精度等の点から、個々の配線基板(パッケージ)に分離した後に位置決めホールの形成工程が実施される。
樹脂パッケージ等に適用される多層プリント配線基板において、実装時の位置決めホールは複数形成することが一般的である。従来の多層プリント配線基板の製造工程では、複数の位置決めホールを最終形状まで加工した多層プリント配線基板に形成している。このため、穴明け加工を行う多層プリント配線基板の方向性を個々に確認する必要がある。これは穴明け加工に要するコストや工数の増大原因となっている。また、多層プリント配線基板の形状等によっては、穴明け位置を誤認しやすい場合がある。これは不良品の発生原因となり、多層プリント配線基板の歩留りの低下や製造コストの増大等を招いている。
本発明はこのような課題に対処するためになされたものである。本発明は多層プリント配線基板の実装用位置決めホールの形成工程に要するコストや工数の削減、さらには不良発生率の低減等を実現した配線基板の製造方法を提供することを目的としている。
本発明に係る配線基板の製造方法は、複数の配線基板領域を有する多層配線構造の配線基板パネルを作製する工程と、前記配線基板パネルの段階で前記複数の配線基板領域に対してそれぞれ複数の位置決めホールを形成する工程と、前記配線基板パネルを前記複数の配線基板領域に沿って切断し、前記位置決めホールを有する複数の多層配線基板を作製する工程とを具備することを特徴としている。
本発明の配線基板の製造方法においては、配線基板パネルの段階で位置決めホールの形成工程を実施するため、配線基板パネルの方向性を確認するだけで、各配線基板領域に対して位置決めホールを確実に形成することができる。また、位置決めホールの形成工程に要するコストや工数も削減することができる。
本発明に係る配線基板の製造方法の一態様は、前記位置決めホールを前記配線基板領域の対角線上の角部を含む2個所または3個所の角部に形成することを特徴としている。対角線上の角部を含む2個所または3個所の角部に位置決めホールを形成する場合においても、配線基板パネルの段階で位置決めホールの形成工程を実施することによって、各配線基板領域に対して確実にかつ低コストで位置決めホールを形成することができる。
本発明に係る配線基板の製造方法の他の一態様は、前記複数の位置決めホールが大きさの異なるホールを有することを特徴としている。このように、大きさが異なる複数の位置決めホールを形成する場合においても、配線基板パネルの段階で位置決めホールの形成工程を実施することによって、各配線基板領域に対して確実にかつ低コストで位置決めホールを形成することができる。
本発明に係る配線基板の製造方法のさらに他の一態様は、前記位置決めホールの形成工程が、前記配線基板パネルに設けられた位置マークを基準として、前記複数の配線基板領域に対して第1の位置決めホールを順に形成する工程と、前記第1の位置決めホールが形成された前記複数の配線基板領域に対して、前記第1の位置決めホールとは異径の第2の位置決めホールを順に形成する工程とを有することを特徴としている。このような位置決めホールの形成工程によれば、異径の位置決めホールを効率よく形成することができる。
本発明の配線基板の製造方法によれば、配線基板パネルの段階で位置決めホールの形成工程を実施するため、配線基板パネルの方向性を確認するだけで、各配線基板領域に対して位置決めホールを確実に形成することができる。従って、位置決めホールの形成工程に要するコストや工数を削減することができ、さらには不良発生率を低減することが可能となる。これらによって、位置決めホールを有する多層配線基板を高効率、低コスト、高歩留りで作製することが可能となる。
以下、本発明を実施するための形態について説明する。図1〜図6は本発明の一実施形態による配線基板の製造工程を示す図である。なお、図1〜図3は本発明の一実施形態による配線基板の製造工程を示す平面図、図4〜図6はその概略断面図である。図1および図4は配線基板パネルの作製工程(第1の工程)を示している。図2および図5は位置決めホールの形成工程(第2の工程)を示している。図3および図6は配線基板パネルの切断工程(第3の工程)を示している。
まず、図1および図4に示すように、複数の配線基板領域1、1…を有する多層配線構造の配線基板パネル2を作製する。図4〜図6では図示を省略したが、配線基板領域1、1…には多層配線が形成されている。複数の配線基板領域1、1…は格子状に設けられたダイシング領域3、3…で区画されている。配線基板パネル2としては、例えば複数の多層プリント配線基板をマトリックス状に一括して形成したパネルが挙げられる。各配線基板領域1、1…はそれぞれ多層プリント配線基板に対応するものである。最終的には、配線基板パネル2をダイシング領域3、3…に基づいて切断することによって、複数の多層プリント配線基板が作製される。
各配線基板領域1、1…に形成される多層プリント配線基板には、各種公知の多層配線基板を適用することができる。また、各配線基板領域1、1…の形成工程についても、各種公知の多層配線基板の製造工程を適用することができる。図7は多層プリント配線基板の一構成例を示す断面図である。図7に示す多層プリント配線基板10は、コア基板11の両面に絶縁層12と配線層13とを順に積層したビルドアップ層14を形成したものである。図7を参照して、多層配線構造の配線基板パネル2の作製工程について述べる。
複数の配線基板領域1、1…に対応する大きさを有するパネル状のコア基板11を用意する。コア基板11としては、例えばガラスエポキシ基板、BT(ビスマレイミド・トリアジン)樹脂基板、ポリイミド樹脂基板、フッ素樹脂基板等の樹脂基板が用いられる。このようなパネル状コア基板11の各配線基板領域1、1…に、スルーホール15の形成工程、スルーホール15の内面を含むコア基板11の表面への配線層(例えば銅メッキ層)16の形成工程、スルーホール15の樹脂穴埋め工程、配線層16のパターニング工程等を施す。また、コア基板11自体が多層配線構造を有するものであってもよい。
次に、配線層16を形成したパネル状コア基板11の両主面上に、絶縁層12と配線層13とを順に積層したビルドアップ層14を形成する。ビルドアップ層14はパネル状コア基板11の一方の主面上のみに形成してもよい。ビルドアップ層14の形成工程としては、例えばセミアディティブやフルアディティブ法等のアディティブ法を適用することができる。また、コア基板11に対する配線層16の形成工程を含めて、銅箔等の金属箔とガラスクロス等を基材とする樹脂プリプレグとを順に積層して一体化するラミネート法等を適用してもよい。
例えばセミアディティブ法によれば、絶縁層12の形成工程(例えば絶縁樹脂フィルムのラミネート工程)、絶縁層12へのビアホールの形成工程、ビアホール内を含む絶縁層12表面への無電解銅メッキ工程、メッキレジストの形成工程、電解銅メッキ工程、メッキレジストの除去工程等を実施することによって、絶縁層12と配線層13とを順に積層したビルドアップ層14が形成される。絶縁層12の形成工程と配線層13の形成工程(無電解および電解銅メッキ工程)は、配線層13の層数に応じて繰返し実施される。
パネル状コア基板11の両主面上にビルドアップ層14を形成した後、パネル状コア基板11の一方の主面側には半田バンプ等の半導体素子との接続電極17を形成する。また、パネル状コア基板11の他方の主面側には、マザーボード等に実装する際の接続部18を形成する。ここで、接続部18には多層プリント配線基板をLGAパッケージに適用する場合にはメッキ電極等が適用される。また、PGAパッケージに適用する場合には、接続部18は接続ピンで構成される。
前述したように、LGAパッケージではマザーボードとの位置合せに、マザーボード側に設けた位置決めピンとパッケージ側に設けた位置決めホール(オリエンテーションホール)とが使用される。従って、本発明の配線基板の製造方法はLGAパッケージ(樹脂パッケージ)用の多層プリント配線基板の製造に好適である。ただし、本発明はLGAパッケージ用の多層配線基板の製造方法に限定されるものではなく、実装時の位置決め用として位置決めホールが適用される各種の多層配線基板の製造工程に適用可能である。
このようにして、各配線基板領域1、1…にそれぞれ多層プリント配線基板となる多層配線構造部を形成した配線基板パネル2を作製する。次に、図2および図5に示すように、配線基板パネル2の段階で各配線基板領域1、1…に対してそれぞれ複数の位置決めホール(オリエンテーションホール)21を形成する。位置決めホール21の形成は、例えばドリルを用いて実施される。すなわち、配線基板パネル2の各配線基板領域1、1…の所定位置に、配線基板パネル2を貫通するようにドリル加工(穴明け加工)することによって、各配線基板領域1、1…に複数の位置決めホール21をそれぞれ形成する。
上述したように、配線基板パネル2の段階で位置決めホール21の形成工程を実施することによって、配線基板パネル2の方向性を確認するだけで、各配線基板領域1、1…に対して位置決めホール21を確実に形成することができる。また、位置決めホール21の形成工程(穴明け工程)に要するコストや工数も削減することができる。さらに、配線基板領域1の形成ピッチに応じて配線基板パネル2を順次移動させながら位置決めホール21を形成することで、位置決めホール21の位置精度を高めることができる。この場合、予め配線基板パネル2に位置マーク22を設けておき、これを基準として位置決めホール21の形成位置を設定することによって、位置精度をより一層高めることができる。
複数の位置決めホール21は図8に示すように、矩形状の配線基板領域1の角部のうち、例えば対角線上の2個所に形成される。位置決めホール21は配線基板領域1内の回路形成領域23を除く部分に形成される。対角線上の2個所に形成された位置決めホール21は、樹脂パッケージ(多層プリント配線基板)のマザーボードに対する位置決め精度の向上に寄与する。さらに、2個所の位置決めホール21は大きさを異ならせるようにしてもよい。例えば、径が異なる位置決めホール21によれば、樹脂パッケージ(多層プリント配線基板)の方向性が明確になり、マザーボード等への実装性が向上する。
位置決めホール21の形成位置は、図8に示した対角線上の2個所の角部に限定されるものではない。例えば、図9に示すように配線基板領域1の角部のうち、対角線上の2個所を含む3個所の角部に位置決めホール21を形成するようにしてもよい。この場合、位置決めホール21の大きさは同一でもよいし、また異ならせるようにしてもよい。位置決めホール21の形成位置は対角線上の角部に限定されるものではなく、配線基板領域1の一辺の両端の角部に形成するようにしてもよい。本発明は2個所または3個所の角部に位置決めホール21を形成する場合に効果的である。また、位置決めホール21は配線基板領域1の四隅の角部に大きさを異ならせて形成するようにしてもよい。
位置決めホール21の大きさ(例えば径)は特に限定されるものではなく、樹脂パッケージ(多層プリント配線基板)の大きさ、位置決めに要求される精度、位置決めした後の固定状態等に応じて適宜に選択することができる。例えば、図8に示した大きさが異なる2つの位置決めホール21は、形状が65×65mmの配線基板領域1に対して、直径3mmのホールと直径2mmのホールとを有している。これら位置決めホール21の直径はあくまでも一例を示すものであり、設計等に応じて適宜に設定することができる。
複数の位置決めホール21の大きさ(例えば径)が異なる場合の穴明け工程は、例えば図10〜11に示すように、大きさが異なる位置決めホール21をそれぞれ個別の一連の工程で順次形成することが好ましい。まず、図10に示すように、配線基板パネル2の各配線基板領域1、1…の所定位置に、第1のホール(例えば直径3mmの貫通孔)24を順に形成する。第1のホール24の形成工程は、予め配線基板パネル2に設けられた位置マーク22を基準とし、配線基板領域1の形成ピッチに応じて配線基板パネル2を順次移動させながら実施することが好ましい。次に、図11に示すように、第1のホール24が形成された配線基板パネル2の各配線基板領域1、1…の所定位置に、第2のホール(例えば直径2mmの貫通孔)25を順に形成する。
このように、大きさが異なる複数の位置決めホール24、25をそれぞれ個別の一連の工程で形成することによって、位置決めホール21の形成工程(穴明け工程)に要するコストや工数を削減することが可能となる。さらに、位置決めホール21の位置精度も高めることができる。なお、配線基板パネル2に設けられた位置マーク22を基準として位置決めホール21を形成する工程は、大きさが異なる位置決めホール24、25の形成工程に限らず、同一の大きさを有する位置決めホール21の形成工程に対しても有効である。配線基板パネル2に設けられた位置マーク22を基準とすることによって、位置決めホール21の位置精度を高めることが可能となる。
この後、図3および図6に示すように、位置決めホール21を形成した配線基板パネル2を各配線基板領域1、1…に沿って切断する。配線基板パネル2の切断工程は、例えばダイヤモンドブレードで各ダイシング領域3、3…を切断することにより実施する。このような切断工程(ダイシング工程)を経ることによって、配線基板パネル2は複数の多層プリント配線基板31、31…に分割される。各多層プリント配線基板31、31…にはそれぞれ複数の位置決めホール21が既に形成されている。従って、必要に応じて仕上げ加工等を施すだけで、LGAパッケージのような樹脂パッケージの基体等として使用される多層プリント配線基板31、31…を得ることができる。
上述した実施形態の配線基板の製造工程によれば、配線基板パネル2の段階で位置決めホール21を形成しているため、各配線基板領域1、1…に対して位置決めホール21を確実に形成することができる。これは位置決めホール21の形成工程に要するコストや工数の削減、歩留りの向上等に寄与する。従って、樹脂パッケージに実装用の位置決めホールを形成する必要がある場合においても、樹脂パッケージの基体として使用される多層配線基板を低コストでかつ高歩留りで作製することが可能となる。これは樹脂パッケージ基体の製造コストや製造工数の削減、また製造歩留りの向上等に寄与するものである。
なお、上述した実施形態では本発明を樹脂パッケージ基体として用いられる多層配線基板の製造工程に適用する場合については主として説明したが、本発明はこれに限られるものではない。本発明は実装用の位置決めホールを有する各種の多層配線基板の製造工程に適用することができる。
1……配線基板領域、2……配線基板パネル、11……コア基板、12……絶縁層、13,16……配線層、14……ビルドアップ層、15……スルーホール、21……位置決めホール、24……第1の位置決めホール、25……第2の位置決めホール、31……多層プリント配線基板。
Claims (5)
- 複数の配線基板領域を有する多層配線構造の配線基板パネルを作製する工程と、
前記配線基板パネルの段階で前記複数の配線基板領域に対してそれぞれ複数の位置決めホールを形成する工程と、
前記配線基板パネルを前記複数の配線基板領域に沿って切断し、前記位置決めホールを有する複数の多層配線基板を作製する工程と
を具備することを特徴とする配線基板の製造方法。 - 前記位置決めホールを前記配線基板領域の対角線上の角部を含む2個所または3個所の角部に形成することを特徴とする請求項1記載の配線基板の製造方法。
- 前記複数の位置決めホールは大きさが異なるホールを有することを特徴とする請求項1又は2記載の配線基板の製造方法。
- 前記位置決めホールの形成工程は、前記配線基板パネルに設けられた位置マークを基準として、前記複数の配線基板領域に対して第1の位置決めホールを順に形成する工程と、前記第1の位置決めホールが形成された前記複数の配線基板領域に対して、前記第1の位置決めホールとは異径の第2の位置決めホールを順に形成する工程とを有することを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
- 前記配線基板パネルの作製工程は、スルーホールを有するコア基板の少なくとも一方の主面上に、絶縁層と配線層とを順に積層したビルドアップ層を形成する工程を有することを特徴とする請求項1乃至4のいずれか一項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004198156A JP2006019640A (ja) | 2004-07-05 | 2004-07-05 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004198156A JP2006019640A (ja) | 2004-07-05 | 2004-07-05 | 配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006019640A true JP2006019640A (ja) | 2006-01-19 |
Family
ID=35793592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004198156A Pending JP2006019640A (ja) | 2004-07-05 | 2004-07-05 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006019640A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190139648A (ko) * | 2018-06-08 | 2019-12-18 | 주식회사 오션파이브 | 수중 작업용 자석블럭 및 이를 이용한 유연성을 가지는 부식방지 자성체모듈 |
-
2004
- 2004-07-05 JP JP2004198156A patent/JP2006019640A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190139648A (ko) * | 2018-06-08 | 2019-12-18 | 주식회사 오션파이브 | 수중 작업용 자석블럭 및 이를 이용한 유연성을 가지는 부식방지 자성체모듈 |
KR102073970B1 (ko) * | 2018-06-08 | 2020-03-02 | 주식회사 오션파이브 | 수중 작업용 자석블럭 및 이를 이용한 유연성을 가지는 부식방지 자성체모듈 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI579978B (zh) | 多層電子支撐結構及其製造方法 | |
KR101198061B1 (ko) | 프린트 배선판 및 그 제조 방법 | |
JP5826532B2 (ja) | 半導体装置及びその製造方法 | |
US8445790B2 (en) | Coreless substrate having filled via pad and method of manufacturing the same | |
US9603263B2 (en) | Manufacturing method of circuit substrate | |
US8510936B2 (en) | Manufacturing method of package carrier | |
JP5080234B2 (ja) | 配線基板およびその製造方法 | |
US8581388B2 (en) | Multilayered wiring substrate | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
US20100096171A1 (en) | Printed circuit board having round solder bump and method of manufacturing the same | |
JP4990826B2 (ja) | 多層印刷回路基板の製造方法 | |
JP2007096314A (ja) | ワイヤボンディングパッド面とボールパッド面の回路層の厚さが異なる半導体パッケージ基板およびその製造方法 | |
US20150319842A1 (en) | Circuit board and method for manufacturing the same | |
US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
JP2000216289A (ja) | 半導体装置用パッケ―ジ | |
TW201407731A (zh) | 於中介層及無芯基板之間具有雙重連接通道之半導體組體 | |
JP4384157B2 (ja) | キャビティを備えた基板の製造方法 | |
KR101136396B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2008147498A (ja) | 多層配線板及び半導体装置パッケージ | |
JP5407470B2 (ja) | 多層回路基板の製造方法 | |
JP4934444B2 (ja) | 半導体装置とその製造方法 | |
CN102446772A (zh) | 制造半导体封装的方法 | |
JP2009239105A (ja) | 多層回路基板の製造方法 | |
JP2006019640A (ja) | 配線基板の製造方法 | |
JPH10242335A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |