JP2009239105A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP2009239105A JP2009239105A JP2008084564A JP2008084564A JP2009239105A JP 2009239105 A JP2009239105 A JP 2009239105A JP 2008084564 A JP2008084564 A JP 2008084564A JP 2008084564 A JP2008084564 A JP 2008084564A JP 2009239105 A JP2009239105 A JP 2009239105A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- inner layer
- alignment mark
- alignment
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】スルーホール1をアライメントマークとしてビアホール4及び配線回路パターン2a、2bを形成する。その際、積層体Ba、Bbの導体層9a、9bに形成されるビアホール10a、10bに用いられるアライメントマーク6a、6bをそれぞれ内層基板A上に作製しかつ積層体Ca、Cbの導体層上15a、15bに形成されるビアホールに用いられるアライメントマーク12a、12bが作製される内層基板上の領域5a、5bは予めエッチングにより導体層を除去する。その後、積層体上Ba、Bbにメッキを行い、領域5a、5bの導体厚は導体層9a、9bよりも薄くなるため、積層体Ba、Bbのパターン回路を形成すると同時にアライメントマーク12a、12bを形成することができ、積層体Ba、Bbと同じ幅を有する積層体Ca、Cbの貼り合わせができる。
【選択図】図5
Description
この開示内容によれば、内層回路基板の端部に金型により打ち抜かれた貫通孔を形成し、内層基板上に作製するビアホール及び導体回路パターン、さらに、内層回路基板の表裏に逐次積み上げられる積層体上に作製するビアホール及び導体回路パターンの形成に、貫通孔をアライメントマークとして使用することを特徴としている。上記の方法により、回路の密度を高めることができ、位置誤差の蓄積が発生せず、内層回路配線と外層回路配線の位置合わせ精度が高められ、良好な層間接続が可能である。
この特許文献2によれば、内層回路基板に絶縁層を積層する前にあらかじめアライメントマークをフィルム状部材により被覆し、導体層の積層後に外表面からフィルム状部材まで貫通する切り込み溝をレーザ加工し、絶縁層及び導体層をフィルム状部材とともに除去し、積層する前に形成したアライメントマークを露出させることを特徴としている。上記の方法により、アライメントマークを露出させる際に絶縁層を掘削せず、フィルム状部材を剥離するだけで良いため、アライメントマークの視認性が低下せず、絶縁層及び導体層の不要部分を容易に除去して、アライメントマークを正確に露出することが出来るため、高精度の位置合わせを行うことが可能である。
特許文献3によれば、第1の積層体に回路パターンと共に第1のアライメントマークを形成し、第1の積層体に第1のアライメントが露出するように第2の積層体を積層した後、第1のアライメントを使用して第2の積層体上に第2のビアアライメント及びビアホールを形成し、第2のアライメントを使用して第2の積層体に回路パターンを形成することを特徴としている。上記の方法により、下層で形成されたアライメントマークを使用して、上層のビアホールを形成し、そのビアホールをアライメントマークとして上層の回路パターンを形成するので、既に形成された回路パターンに対し、次の層の回路パターンの位置を精度良く形成することが可能である。
このような多層回路基板の製造方法によれば、内層基材上に配線回路パターンが形成されると同時に第1の積層体上のビアホール加工に使用する第1のアライメントマークが内層基材上に作製されるため、内層基板上に形成された回路パターンと第1の積層体上のビアホールは良好な位置精度で作製されることが可能となる。さらに第1の積層体に配線回路パターンが形成されると同時に第2の積層体上のビアホール加工に使用する第2のアライメントマークが内層基板上に作製されるため、第1の積層体に形成された回路パターンと第2の積層体上のビアホールは良好な位置精度で作製されることが可能となる。
このような多層回路基板の製造方法では、内層基材に第1の積層体を貼り合わせたときに内層基材上の第1のアライメントパターンマークを露出させることで、第1の積層体上にビアホールが形成されることを可能としている。
このような多層回路基板の製造方法では、第1の積層体に第2の積層体を貼り合わせたときに内層基材上の第2のアライメントマークを露出させることで、第2の積層体上にビアホールが形成されることを可能としている。また、第2の積層体は第1の積層体と同等もしくはそれ以上の幅を有する積層体が使用できることを可能となる。
このような多層回路基板の製造方法では、内層基材に形成される第2のアライメントマークが形成されることが可能とし、かつ、マーク形状が変形することを防ぎ、第2の積層体上にビアホール加工を実施する際、第2のアライメントマークの認識が高精度で行われることを可能となる。
このような多層回路基板の製造方法では、第1のアライメントマークを使用して、第1の積層体上にビアホールが形成される。第1の積層体上の配線回路パターンを形成するためのアライメントマークは第1の積層体上に形成されているので、第1の積層体上に作製されたビアホールの位置に合わせた配線回路パターンを形成することが可能となる。
このような多層回路基板の製造方法では、第2のアライメントマークを使用して、第2の積層体上にビアホールが形成される。第2の積層体上の配線回路パターンを形成するためのアライメントマークは第2の積層体上に形成されているので、第2の積層体上に作製されたビアホールの位置に合わせた配線回路パターンを形成することが可能となる。
図1は長尺配線基板にて、シート状の内層基材にシート状の第2の積層体を貼り合わせた状態を示す平面図である。なお、図中の矢線で示す直交するX方向とY方向とは、それぞれ長尺配線基板の長さ方向(図中横方向)と、長尺配線基板の幅方向(図中上下方向)とする。また、図2は図1の長尺配線基板を幅方向に切断したときの断面図(図1のYY線断面図)である。
アライメントマーク6aは、内層基材Aの回路パターン形成時に多層回路基板19の中心を基準にして点対称な位置に形成される。さらに、アライメントマーク12aは第1の積層体上Baの回路パターン形成時に多層回路基板19の中心を基準にして点対称な位置に形成される。なお、下層面側のアライメント6b及び12bは上述した上層面側と同様に形成される。
なお、図2において、内層基板の回路パターン2a、2b、積層体Ba、Bbの回路パターン9a、9b、積層体Ca、Cbの回路パターン15a、15bは異なるパターンで形成されてもよい。
初めに、内層基板Aの加工を行う。図3に示すように、内層基板Aの表裏に回路パターン2a、2b形成するためのアライメントマークの作製を行う。金型を用いた打ち抜き加工により、内層基板Aを貫通する貫通孔1a形成し、これをアライメントマークとして使用する。また、同時に貫通孔1bを形成し、内層基板Aの表裏の配線回路パターンの導通をとるビアホール4を形成するためのアライメントマークとして使用する。
一方、回路パターン9a、9bを形成すると同時に、領域5a、5b内にアライメントマーク6a、6bと重ならないようにアライメントマーク12a、12bの形成を行う。アライメントマーク12a、12bはそれぞれ領域5a、5b内であればどこに形成してもよいが、X方向に対してアライメントマーク6a、6bの隣に形成することが好ましい。
よって、本発明では、アライメントマーク形状崩れを起こさずに、内層基材にアライメントマークを形成することが出来る。さらに、積層体の幅を狭めることなく積層することが可能となり、製品部として使用できる有効領域を維持することができるために、積層数を増やした場合でも図4に示すように多層回路基板19を効率良く生産することが可能となる。また、常に下層の回路パターン時に形成されたアライメントマークを使用して、上層のビアホールの加工を行うため、上下層の回路パターンを正確に接続することが出来る。
回路パターンを形成するときや、ビアホールを加工するときに使用するアライメントマークは、任意の形状のものを使用でき、例えば、円形、ドーナツ型、四角型、井形等、中心部又は特定位置部分が確認できる形状であれば良い。特に、円形、ドーナツ型が好ましい。
アライメントマークの形成方法は、フォトリソ法、孔あけ加工法等を使用できる。フォトリソ法としては、フォトレジストによるアライメントマークの形成や、アディティブ法、セミアディティブ法、サブトラクティブ法によるアライメントマーク形成方法が挙げられる。この方式では、アライメントマークの形状を任意に設計することが可能である。また、工程によっては、回路パターンとアライメントマークを同時に形成することも可能であり、この場合には工程数を削減できる。孔あけ加工は、ドリル加工、レーザ加工又は金型による打ち抜き加工等が挙げられるが、アライメントマークとなる孔の形状は円形に限定される。
多層回路基板19の製造方法は、枚葉の内層基板に限定されるものでなく、テープ状のフレキシブル基板を用いたロール・ツー・ロールの連続生産方法にも適用できる。
多層回路基板19は、回路パターンが上下3層の場合であるが、上下4層、5層等のさらに多層の回路基板にも広く適用することが可能である。
図5(a)に示すように、幅105mmのテープ状の両面銅箔付ポリイミド基材(絶縁層3としてポリイミドに、導体層2a、2bの銅箔を両面に貼り付けた内層基材A)に、金型にて打ち抜き加工を施し、貫通孔であるスルーホール1を形成し、ビアホール加工及び回路パターン形成のアライメントとした。
無電解メッキ、電解メッキを行い、ビアホール16a及び16bはビアホール内をメッキで充填するフィルドビアとし、積層体Ba及びBbとの導通をとる。また、このときの導体層15a、15bは25μmとした。この際、無電解メッキは、絶縁体表面上に導電性を付与し、電解メッキが可能となるようにするために行うものである。硫酸と過酸化水素水の混合液により化学研磨を行い、導体層15a、15bの厚さを15μmと薄くした後、積層体Ca及びCbの表面に回路パターン形成用のポジ型レジストを塗布し、積層体Ca及びCbのそれぞれにおいて、ビアアライメント17a及び17bとフォトマスクのアライメントの位置合わせを行った。その後、一括現像により感光性樹脂の露光された部分を除去し、エッチング液を上下にスプレー噴射し、エッチングレジストが除去され、露出した銅箔に化学的なエッチングを施し、不要となるエッチングレジストを剥離し、図6(g)に示すように導体層15a及び15bに回路パターンを形成した。
Claims (7)
- 絶縁層の両面に導体配線回路を有する内層基板に、接着剤を介して絶縁層及び導体層を含む積層体を貼り合わせて外層とした後、前記外層にビアホール及び導体配線回路を形成してなる多層回路基板の製造方法にあって、
前記内層基板に貼り合わされる第1の積層体及び前記第1の積層体に貼り合わされる第2の積層体上のビアホールを、それぞれ内層基板上に作製されたマークをアライメントとして用いて形成する貼り合わせ工程を有し、
前記第1の積層体上のビアホールの形成で使用する第1のアライメントマークを内層基板の導体配線回路の形成と同時に作製し、前記第2の積層体上のビアホールの形成で使用する第2のアライメントマークを前記第1の積層体の導体配線回路の形成と同時に作製する、
ことを特徴とする多層回路基板の製造方法。 - 前記第1の積層体は前記第1のアライメントマークが露出するように前記内層基板上に貼り付けることを特徴とする請求項1記載の多層回路基板の製造方法。
- 前記第2の積層体は前記第2のアライメントマークが露出するように前記第1の積層体上に貼り付けること特徴とする請求項1記載の多層回路基板の製造方法。
- 前記内層基板の導体配線回路の形成時において、前記第2のアライメントマークが配置される領域の導体層を予め除去し、絶縁層を露出することを特徴とする請求項1記載の多層回路基板の製造方法。
- 前記第1の積層体に形成されたビアホールの少なくとも1つを前記第1の積層体の導体配線回路を形成するためのアライメントマークとして使用することを特徴とする請求項1記載の多層回路基板の製造方法。
- 前記第2の積層体に形成されたビアホールの少なくとも1つを前記第2の積層体の導体配線回路を形成するためのアライメントマークとして使用することを特徴とする請求項1記載の多層回路基板の製造方法。
- 前記内層基板、前記積層体及び前記接着剤がテープ状の長尺基板により供給され、リール・ツー・リール方式によって、内層基板上に接着剤を介して逐次積層体を貼り合わせることを特徴する請求項1記載の多層回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008084564A JP5176643B2 (ja) | 2008-03-27 | 2008-03-27 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008084564A JP5176643B2 (ja) | 2008-03-27 | 2008-03-27 | 多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009239105A true JP2009239105A (ja) | 2009-10-15 |
JP5176643B2 JP5176643B2 (ja) | 2013-04-03 |
Family
ID=41252684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008084564A Expired - Fee Related JP5176643B2 (ja) | 2008-03-27 | 2008-03-27 | 多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5176643B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171658A (ja) * | 2010-02-22 | 2011-09-01 | Sanyo Electric Co Ltd | 多層基板およびその製造方法 |
WO2014104328A1 (ja) * | 2012-12-28 | 2014-07-03 | 日立化成株式会社 | 支持基板付き積層体とその製造方法及び多層配線基板の製造方法 |
WO2018123932A1 (ja) * | 2016-12-28 | 2018-07-05 | 凸版印刷株式会社 | 配線基板の個片化方法及びパッケージ用基板 |
CN112135431A (zh) * | 2020-10-08 | 2020-12-25 | 广州添利电子科技有限公司 | 用于埋线线路板制作中的一种封边工艺 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246743A (ja) * | 2001-02-16 | 2002-08-30 | Nec Corp | 多層配線基板における露光位置合わせ用マークの形成方法 |
JP2004128181A (ja) * | 2002-10-02 | 2004-04-22 | Toppan Printing Co Ltd | 多層プリント配線板の製造方法 |
JP2006100525A (ja) * | 2004-09-29 | 2006-04-13 | Toppan Printing Co Ltd | 多層プリント配線板の製造方法 |
JP2007299842A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 |
-
2008
- 2008-03-27 JP JP2008084564A patent/JP5176643B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246743A (ja) * | 2001-02-16 | 2002-08-30 | Nec Corp | 多層配線基板における露光位置合わせ用マークの形成方法 |
JP2004128181A (ja) * | 2002-10-02 | 2004-04-22 | Toppan Printing Co Ltd | 多層プリント配線板の製造方法 |
JP2006100525A (ja) * | 2004-09-29 | 2006-04-13 | Toppan Printing Co Ltd | 多層プリント配線板の製造方法 |
JP2007299842A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171658A (ja) * | 2010-02-22 | 2011-09-01 | Sanyo Electric Co Ltd | 多層基板およびその製造方法 |
WO2014104328A1 (ja) * | 2012-12-28 | 2014-07-03 | 日立化成株式会社 | 支持基板付き積層体とその製造方法及び多層配線基板の製造方法 |
US9554456B2 (en) | 2012-12-28 | 2017-01-24 | Hitachi Chemical Company, Ltd. | Layered body with support substrate, method for fabricating same, and method for fabricating multi-layer wiring substrate |
WO2018123932A1 (ja) * | 2016-12-28 | 2018-07-05 | 凸版印刷株式会社 | 配線基板の個片化方法及びパッケージ用基板 |
CN110121923A (zh) * | 2016-12-28 | 2019-08-13 | 凸版印刷株式会社 | 配线基板的单片化方法以及封装用基板 |
US10679865B2 (en) | 2016-12-28 | 2020-06-09 | Toppan Printing Co., Ltd. | Method of dicing wiring substrate, and packaging substrate |
US11081368B2 (en) | 2016-12-28 | 2021-08-03 | Toppan Printing Co., Ltd. | Method of dicing wiring substrate, and packaging substrate |
CN110121923B (zh) * | 2016-12-28 | 2022-07-05 | 凸版印刷株式会社 | 配线基板的单片化方法以及封装用基板 |
CN112135431A (zh) * | 2020-10-08 | 2020-12-25 | 广州添利电子科技有限公司 | 用于埋线线路板制作中的一种封边工艺 |
Also Published As
Publication number | Publication date |
---|---|
JP5176643B2 (ja) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100990588B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법 | |
JP2007096314A (ja) | ワイヤボンディングパッド面とボールパッド面の回路層の厚さが異なる半導体パッケージ基板およびその製造方法 | |
JP2011119501A (ja) | 多層基板の製造方法 | |
JP4802338B2 (ja) | 多層基板の製造方法及び多層基板 | |
JP4792673B2 (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
JP2010087168A (ja) | 多層プリント配線板の製造方法 | |
JP5407470B2 (ja) | 多層回路基板の製造方法 | |
JP2015109392A (ja) | 配線基板の製造方法 | |
JP5176643B2 (ja) | 多層回路基板の製造方法 | |
JP4952044B2 (ja) | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 | |
TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
KR20110074012A (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
KR20130053289A (ko) | 인쇄회로기판의 제조방법 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2014082489A (ja) | 多層配線基板の製造方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR101055455B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 | |
KR20100095742A (ko) | 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
JP2010232585A (ja) | 多層配線基板およびその製造方法 | |
JP2005142253A (ja) | フレキシブル多層プリント配線板の製造方法 | |
JP2004014672A (ja) | 半導体装置用基板及びその製造方法 | |
JP2004128181A (ja) | 多層プリント配線板の製造方法 | |
JP2009088337A (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121224 |
|
LAPS | Cancellation because of no payment of annual fees |