JP2830504B2 - 半導体装置実装用基板 - Google Patents
半導体装置実装用基板Info
- Publication number
- JP2830504B2 JP2830504B2 JP3111648A JP11164891A JP2830504B2 JP 2830504 B2 JP2830504 B2 JP 2830504B2 JP 3111648 A JP3111648 A JP 3111648A JP 11164891 A JP11164891 A JP 11164891A JP 2830504 B2 JP2830504 B2 JP 2830504B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- device mounting
- substrate
- mounting substrate
- rigidity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置実装用基板
に関するものである。
に関するものである。
【０００２】
【従来の技術】一般に、半導体装置の半導体装置実装用
基板への実装には、ワイヤを介して行なわれるワイヤボ
ンディング方式と、ワイヤレスでバンプと呼ばれる電極
を介して行なわれるフェースダウンボンディング方式と
があり、後者は前者にくらべて高密度化及び小型化が可
能である等の利点がある。
基板への実装には、ワイヤを介して行なわれるワイヤボ
ンディング方式と、ワイヤレスでバンプと呼ばれる電極
を介して行なわれるフェースダウンボンディング方式と
があり、後者は前者にくらべて高密度化及び小型化が可
能である等の利点がある。
【０００３】図３は、半導体装置がバンプを介して実装
された従来の半導体装置実装用基板を示すものである。
この半導体装置実装用基板１は、銅張り積層板（ＣＣ
Ｌ）で、たとえばガラス繊維２ａと有機樹脂２ｂとによ
り全体が略均質に構成されたガラス基材エポキシ板など
の積層板２に、導体である銅箔３を有機接着剤で貼り付
けて構成されたもので、その銅箔３の部分に、エッチン
グにより回路パターンを形成してなるものである。
された従来の半導体装置実装用基板を示すものである。
この半導体装置実装用基板１は、銅張り積層板（ＣＣ
Ｌ）で、たとえばガラス繊維２ａと有機樹脂２ｂとによ
り全体が略均質に構成されたガラス基材エポキシ板など
の積層板２に、導体である銅箔３を有機接着剤で貼り付
けて構成されたもので、その銅箔３の部分に、エッチン
グにより回路パターンを形成してなるものである。
【０００４】半導体装置４は、シリコンで構成された素
子基板４ａの表面に、半田などで形成された突起状の電
極であるバンプ４ｂが設けられてなり、前記半導体装置
実装用基板１に、ワイヤを用いず、バンプ４ｂを銅箔３
に対向させて実装（フェースダウンボンディング）され
ている。
子基板４ａの表面に、半田などで形成された突起状の電
極であるバンプ４ｂが設けられてなり、前記半導体装置
実装用基板１に、ワイヤを用いず、バンプ４ｂを銅箔３
に対向させて実装（フェースダウンボンディング）され
ている。
【０００５】
【発明が解決しようとする課題】ところが、このように
構成された従来の半導体装置実装用基板１においては、
バンプ４ｂにより半導体装置４と半導体装置実装用基板
１が堅固に接続されているため、周囲温度の変化により
半導体装置４と半導体装置実装用基板１が伸縮し、その
熱膨張率の差によりバンプ４ｂに応力が加わり、その繰
り返しの結果疲労破壊に至り、信頼性を損なうという問
題点があった。
構成された従来の半導体装置実装用基板１においては、
バンプ４ｂにより半導体装置４と半導体装置実装用基板
１が堅固に接続されているため、周囲温度の変化により
半導体装置４と半導体装置実装用基板１が伸縮し、その
熱膨張率の差によりバンプ４ｂに応力が加わり、その繰
り返しの結果疲労破壊に至り、信頼性を損なうという問
題点があった。
【０００６】つまり、半導体装置４の素子基板４ａを構
成するシリコンの熱膨張率α１が、3.5X10-6／℃である
のに対し、半導体装置実装用基板１を構成するガラス基
材エポキシ板の熱膨張率α２が1.28 X10-5／℃と大き
く、両者は熱により伸縮して両者の剛性の大小により互
いに伸びが規制されて、両者の応力がバランスする位置
まで伸びて安定する。このとき、熱膨張率の大きい半導
体装置実装用基板１には、ガラス繊維２ａが含まれてお
り、その剛性が高いために、半導体装置実装部において
は半導体装置実装用基板１の伸びが支配的となり、バン
プ４ｂに大きな応力が加わるというものである。
成するシリコンの熱膨張率α１が、3.5X10-6／℃である
のに対し、半導体装置実装用基板１を構成するガラス基
材エポキシ板の熱膨張率α２が1.28 X10-5／℃と大き
く、両者は熱により伸縮して両者の剛性の大小により互
いに伸びが規制されて、両者の応力がバランスする位置
まで伸びて安定する。このとき、熱膨張率の大きい半導
体装置実装用基板１には、ガラス繊維２ａが含まれてお
り、その剛性が高いために、半導体装置実装部において
は半導体装置実装用基板１の伸びが支配的となり、バン
プ４ｂに大きな応力が加わるというものである。
【０００７】本発明は、前記背景に鑑みてなされたもの
であり、その目的とするところは、温度変化によりバン
プに加わる応力を低減させて、信頼性を向上させた半導
体装置実装用基板を提供することにある。
であり、その目的とするところは、温度変化によりバン
プに加わる応力を低減させて、信頼性を向上させた半導
体装置実装用基板を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
本発明は、ガラス繊維２ａと有機樹脂２ｂとにより構成
された積層板２を有してなり、バンプ４ｂを介して半導
体装置４が実装される半導体装置実装用基板１におい
て、前記積層板２の半導体装置実装部に対向する部分
を、ガラス繊維２ａを除去して有機樹脂２ｂのみで構成
したことを特徴とするものである。
本発明は、ガラス繊維２ａと有機樹脂２ｂとにより構成
された積層板２を有してなり、バンプ４ｂを介して半導
体装置４が実装される半導体装置実装用基板１におい
て、前記積層板２の半導体装置実装部に対向する部分
を、ガラス繊維２ａを除去して有機樹脂２ｂのみで構成
したことを特徴とするものである。
【０００９】
【作用】このように構成されているため本発明における
半導体装置実装用基板１においては、半導体装置実装部
では、半導体装置実装用基板１を構成する積層板２の剛
性が低下する。つまり、剛性を縦弾性係数で表現する
と、半導体装置４の素子基板４ａを構成するシリコンの
縦弾性係数が1.88 X1012dyn/cm2 であるのに対し、半導
体装置実装用基板１を構成するガラス基材エポキシ板の
縦弾性係数は150 ℃で1.0X1011dyn/cm2 で、ガラス基材
エポキシ板からガラス繊維２ａを除いた有機樹脂２ｂで
あるエポキシ板の縦弾性係数は150 ℃で1.0X109 dyn/cm
2 、20℃で略2.0X1010dyn/cm2 となり、ガラス繊維２ａ
を除去することにより剛性が略２桁低下することにな
る。このため、半導体装置実装用基板１の半導体装置実
装部においては、熱膨張率の上昇をはるかに上回って剛
性が低下し、バンプ４ｂに加わる応力が低下して、実装
の信頼性が向上する。
半導体装置実装用基板１においては、半導体装置実装部
では、半導体装置実装用基板１を構成する積層板２の剛
性が低下する。つまり、剛性を縦弾性係数で表現する
と、半導体装置４の素子基板４ａを構成するシリコンの
縦弾性係数が1.88 X1012dyn/cm2 であるのに対し、半導
体装置実装用基板１を構成するガラス基材エポキシ板の
縦弾性係数は150 ℃で1.0X1011dyn/cm2 で、ガラス基材
エポキシ板からガラス繊維２ａを除いた有機樹脂２ｂで
あるエポキシ板の縦弾性係数は150 ℃で1.0X109 dyn/cm
2 、20℃で略2.0X1010dyn/cm2 となり、ガラス繊維２ａ
を除去することにより剛性が略２桁低下することにな
る。このため、半導体装置実装用基板１の半導体装置実
装部においては、熱膨張率の上昇をはるかに上回って剛
性が低下し、バンプ４ｂに加わる応力が低下して、実装
の信頼性が向上する。
【００１０】また、半導体装置実装部以外では、半導体
装置実装用基板１は、ガラス繊維２ａを含んで構成され
ているため、半導体装置実装用基板１全体の剛性はほと
んど低下することがなく、半導体装置実装用基板１の反
りやねじれが発生しにくい。
装置実装用基板１は、ガラス繊維２ａを含んで構成され
ているため、半導体装置実装用基板１全体の剛性はほと
んど低下することがなく、半導体装置実装用基板１の反
りやねじれが発生しにくい。
【００１１】
【実施例】図１及び図２は、本発明の一実施例を示すも
のであり、前記従来例と異なる点は、半導体装置実装用
基板１を構成する積層板２であり、他は前記従来例と同
様に構成されている。
のであり、前記従来例と異なる点は、半導体装置実装用
基板１を構成する積層板２であり、他は前記従来例と同
様に構成されている。
【００１２】積層板２は、ガラス繊維２ａと有機樹脂２
ｂであるエポキシ樹脂とにより構成されたガラス基材エ
ポキシ板を、半導体装置実装部においてのみ、ガラス繊
維２ａを除去して有機樹脂２ｂのみで構成したものであ
る。
ｂであるエポキシ樹脂とにより構成されたガラス基材エ
ポキシ板を、半導体装置実装部においてのみ、ガラス繊
維２ａを除去して有機樹脂２ｂのみで構成したものであ
る。
【００１３】このような積層板２は、たとえば図２に示
すような工程により製造される。つまり、まずガラス繊
維２ａに有機樹脂２ｂであるエポキシ樹脂を含浸させた
プリプレグ２ｃ（同図(a) 参照）の半導体装置実装部に
対向する部分に、パンチング等により孔２ｄを設ける
（同図(b) 参照）。次に、その上下に加熱時の熱フロー
性の良いエポキシシート２ｅを積層し、さらにその一面
側に銅箔３を重ね（同図(c) 参照）、蒸気プレスにより
170 ℃乃至180 ℃でプレスすることにより、孔２ｄにエ
ポキシ樹脂を流し込んで積層板２とする。
すような工程により製造される。つまり、まずガラス繊
維２ａに有機樹脂２ｂであるエポキシ樹脂を含浸させた
プリプレグ２ｃ（同図(a) 参照）の半導体装置実装部に
対向する部分に、パンチング等により孔２ｄを設ける
（同図(b) 参照）。次に、その上下に加熱時の熱フロー
性の良いエポキシシート２ｅを積層し、さらにその一面
側に銅箔３を重ね（同図(c) 参照）、蒸気プレスにより
170 ℃乃至180 ℃でプレスすることにより、孔２ｄにエ
ポキシ樹脂を流し込んで積層板２とする。
【００１４】なお、このときプリプレグ２ｃの孔２ｄ
に、その孔２ｄの大きさに略等しいエポキシシートを挿
入した後に、図２に示す(c) 以降の工程を施して積層板
２を製造したものであっても良い。
に、その孔２ｄの大きさに略等しいエポキシシートを挿
入した後に、図２に示す(c) 以降の工程を施して積層板
２を製造したものであっても良い。
【００１５】このように構成されているため、本実施例
における半導体装置実装用基板１においては、半導体装
置実装部では半導体装置実装用基板１を構成する積層板
２の剛性が低くなる。つまり、剛性を縦弾性係数で表現
すると、半導体装置４の素子基板４ａを構成するシリコ
ンの縦弾性係数が1.88 X1012dyn/cm2 であるのに対し、
半導体装置実装用基板１を構成するガラス基材エポキシ
板の縦弾性係数は150℃で1.0X1011dyn/cm2 で、ガラス
基材エポキシ板からガラス繊維２ａを除いた有機樹脂２
ｂであるエポキシ板の縦弾性係数は150 ℃で1.0X109 dy
n/cm2 、20℃で略2.0X1010dyn/cm2 となり、ガラス繊維
２ａを除去することにより剛性が略２桁低下することに
なる。このため、半導体装置実装用基板１の半導体装置
実装部においては、熱膨張率の上昇をはるかに上回って
剛性が低下し、バンプ４ｂに加わる応力が低下して、実
装の信頼性が向上する。
における半導体装置実装用基板１においては、半導体装
置実装部では半導体装置実装用基板１を構成する積層板
２の剛性が低くなる。つまり、剛性を縦弾性係数で表現
すると、半導体装置４の素子基板４ａを構成するシリコ
ンの縦弾性係数が1.88 X1012dyn/cm2 であるのに対し、
半導体装置実装用基板１を構成するガラス基材エポキシ
板の縦弾性係数は150℃で1.0X1011dyn/cm2 で、ガラス
基材エポキシ板からガラス繊維２ａを除いた有機樹脂２
ｂであるエポキシ板の縦弾性係数は150 ℃で1.0X109 dy
n/cm2 、20℃で略2.0X1010dyn/cm2 となり、ガラス繊維
２ａを除去することにより剛性が略２桁低下することに
なる。このため、半導体装置実装用基板１の半導体装置
実装部においては、熱膨張率の上昇をはるかに上回って
剛性が低下し、バンプ４ｂに加わる応力が低下して、実
装の信頼性が向上する。
【００１６】また、半導体装置実装部以外では、半導体
装置実装用基板１は、ガラス繊維２ａを含んで構成され
ているため、半導体装置実装用基板１全体の剛性はほと
んど低下することがなく、半導体装置実装用基板１の反
りやねじれが発生しにくい。
装置実装用基板１は、ガラス繊維２ａを含んで構成され
ているため、半導体装置実装用基板１全体の剛性はほと
んど低下することがなく、半導体装置実装用基板１の反
りやねじれが発生しにくい。
【００１７】なお、前記実施例においては、電極である
バンプ４ｂを半導体装置４に設けた例を示したが、本発
明はこれに限らず、バンプを半導体装置実装用基板に設
けたものであっても良い。
バンプ４ｂを半導体装置４に設けた例を示したが、本発
明はこれに限らず、バンプを半導体装置実装用基板に設
けたものであっても良い。
【００１８】
【発明の効果】上述のように本発明における半導体装置
実装用基板においては、ガラス繊維と有機樹脂とにより
構成された積層板を有してなり、バンプを介して半導体
装置が実装される半導体装置実装用基板において、前記
積層板の半導体装置実装部に対向する部分を、ガラス繊
維を除去して有機樹脂のみで構成したため、半導体装置
実装用基板１の半導体装置実装部においては、熱膨張率
の上昇をはるかに上回って剛性が低下し、バンプに加わ
る応力が低下して、実装の信頼性が向上する。
実装用基板においては、ガラス繊維と有機樹脂とにより
構成された積層板を有してなり、バンプを介して半導体
装置が実装される半導体装置実装用基板において、前記
積層板の半導体装置実装部に対向する部分を、ガラス繊
維を除去して有機樹脂のみで構成したため、半導体装置
実装用基板１の半導体装置実装部においては、熱膨張率
の上昇をはるかに上回って剛性が低下し、バンプに加わ
る応力が低下して、実装の信頼性が向上する。
【００１９】また、半導体装置実装部以外では、半導体
装置実装用基板は、ガラス繊維を含んで構成されている
ため、半導体装置実装用基板全体の剛性はほとんど低下
することがなく、半導体装置実装用基板の反りやねじれ
が発生しにくい。
装置実装用基板は、ガラス繊維を含んで構成されている
ため、半導体装置実装用基板全体の剛性はほとんど低下
することがなく、半導体装置実装用基板の反りやねじれ
が発生しにくい。
【図１】本発明の一実施例を示す要部断面側面図であ
る。
る。
【図２】同上の製造工程の一例を示すもので、(a) 〜
(e) は要部断面側面図である。
(e) は要部断面側面図である。
【図３】従来の半導体装置実装用基板を示す要部断面側
面図である。
面図である。
１ 半導体装置実装用基板 ２ 積層板 ２ａ ガラス繊維 ２ｂ 有機樹脂 ４ 半導体装置 ４ｂ バンプ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60,23/12,23/14 H05K 1/02,3/00
Claims (1)
- 【請求項１】 ガラス繊維と有機樹脂とにより構成さ
れた積層板を有してなり、バンプを介して半導体装置が
実装される半導体装置実装用基板において、前記積層板
の半導体装置実装部に対向する部分を、ガラス繊維を除
去して有機樹脂のみで構成したことを特徴とする半導体
装置実装用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111648A JP2830504B2 (ja) | 1991-05-16 | 1991-05-16 | 半導体装置実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111648A JP2830504B2 (ja) | 1991-05-16 | 1991-05-16 | 半導体装置実装用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235201A JPH05235201A (ja) | 1993-09-10 |
| JP2830504B2 true JP2830504B2 (ja) | 1998-12-02 |
Family
ID=14566650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3111648A Expired - Fee Related JP2830504B2 (ja) | 1991-05-16 | 1991-05-16 | 半導体装置実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830504B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627407A (en) * | 1995-04-28 | 1997-05-06 | Lucent Technologies Inc. | Electronic package with reduced bending stress |
| JP4534062B2 (ja) | 2005-04-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4929784B2 (ja) * | 2006-03-27 | 2012-05-09 | 富士通株式会社 | 多層配線基板、半導体装置およびソルダレジスト |
| JP5173338B2 (ja) * | 2007-09-19 | 2013-04-03 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
| CN102933027B (zh) * | 2012-10-23 | 2015-11-18 | 广东生益科技股份有限公司 | 一种改善覆铜板及pcb翘曲或扭曲变形的方法 |
-
1991
- 1991-05-16 JP JP3111648A patent/JP2830504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235201A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399892B1 (en) | CTE compensated chip interposer | |
| JP2000036518A (ja) | ウェハスケールパッケージ構造およびこれに用いる回路基板 | |
| US6566748B1 (en) | Flip-chip semiconductor device having an improved reliability | |
| JP2006523375A (ja) | 電子モジュールの製造方法及び電子モジュール | |
| JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
| JP2830504B2 (ja) | 半導体装置実装用基板 | |
| JPH06291165A (ja) | フリップチップ接続構造 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| JPS6386491A (ja) | 金属コアプリント配線板 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP2630293B2 (ja) | 多層配線基板 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JPH0661304A (ja) | 半導体素子のボンディング方法 | |
| JP2001015868A (ja) | 回路基板、パッケージ及びリードフレームとその製造方法 | |
| JP2004071698A (ja) | 半導体パッケージ | |
| JP2847949B2 (ja) | 半導体装置 | |
| JPH05259223A (ja) | フィルムキャリアテープ | |
| JPH1126634A (ja) | 半導体装置 | |
| US6755229B2 (en) | Method for preparing high performance ball grid array board and jig applicable to said method | |
| KR100328251B1 (ko) | 패키지 기판 | |
| JPS586951B2 (ja) | 電子回路装置 | |
| KR20010057046A (ko) | 캐비티를 갖는 패키지 기판 | |
| JPH0574943B2 (ja) | ||
| JPH05129515A (ja) | 半導体装置 | |
| JP2001345132A (ja) | 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |