JPH0574943B2 - - Google Patents

Info

Publication number
JPH0574943B2
JPH0574943B2 JP21168284A JP21168284A JPH0574943B2 JP H0574943 B2 JPH0574943 B2 JP H0574943B2 JP 21168284 A JP21168284 A JP 21168284A JP 21168284 A JP21168284 A JP 21168284A JP H0574943 B2 JPH0574943 B2 JP H0574943B2
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
sic
printed wiring
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21168284A
Other languages
English (en)
Other versions
JPS6189693A (ja
Inventor
Toshio Sugawara
Akio Takahashi
Masahiro Ono
Nobuhiro Sato
Akira Nagai
Motoyo Wajima
Toshikazu Narahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21168284A priority Critical patent/JPS6189693A/ja
Publication of JPS6189693A publication Critical patent/JPS6189693A/ja
Publication of JPH0574943B2 publication Critical patent/JPH0574943B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体素子例えばLSIチツプをプリ
ント配線基板に直接搭載するに適したプリント配
線基板モジユールに関する。
〔発明の背景〕
従来、LSIチツプの如き半導体素子を直接搭載
することが可能な多層配線基板としては、特公昭
58−27665号に記載のように、セラミツクの未加
工シートいわゆるグリーンシートに穿孔してビア
ホール(viahole)を作り、そのビアホールに高
融点金属系ペーストを充填し、更に高融点金属系
ペーストを表面に配線パターン状にスクリーン印
刷し、各層を位置合せして積層し、焼成したモノ
シリツク多層基板がある。
しかし、これは、グリーンシートの状態で導体
パターンの印刷、位置合せ等の高精度を要求され
る作業が行われるため、焼成固化後に現われる寸
法誤差が大きくなり、導体パターンの実現可能な
最小寸法巾はたかだか200ミクロン、配線間隔500
ミクロン程度である。更に、導体層とセラミツク
板が同時に焼成によつて形成されるため、導体層
の材料としては高温に於ても反応性の低いモリブ
デンやタングステンなどの高融点金属を用いる必
要がある。しかし、これらの金属はいずれも導電
性の面で銅や銀に劣るという欠点がある。又、セ
ラミツク材は一般に比誘電率が大きく、有機系の
多層基板に比べて信号伝達速度の点でも不利とな
つている。
また、セラミツク板上に焼成等の方法で固化可
能な絶縁ペースト等による絶縁層と導体配線層と
を交互に積み上げて多層化した多層配線基板があ
る。このものでは、絶縁層としてセラミツク系あ
るいは有機系を用いることも可能であるため、導
体層の材料には特に制約が無く、線巾30ミクロ
ン、配線間隔100ミクロン程度のものも実現可能
である。しかし、一層づつに積み上げていくの
で、層数が多くなるに従つてプロセスが多くな
り、歩留りが大巾に低下するため工業的に不利で
ある。
他方、第3のタイプの多層配線基板として、ガ
ラス繊維補強材を絶縁樹脂で固めた絶縁板上に導
体パターンを形成したものを多数枚一括積層しな
る多層配線基板が知られている。この多層配線基
板は、導体に導電性の優れた銅が使用され得、ま
た、誘電率がセラミツク系材料に比べて小さく、
信号伝達速度の点で有利であり、歩留りも良い。
しかし、この多層配線板はLSIチツプよりも熱膨
張係数が大きいので、はんだ等で直接LSIチツプ
をこれに接続すると、多層配線基板とチツプの熱
膨張係数の差が大きすぎ、チツプの接続信頼性が
極端に悪くなるという問題があつた。
〔発明の目的〕
本発明の目的は、前述した問題の解決し、LSI
チツプの如き半導体素子をプリント配線基板に直
接搭載しても熱膨張係数の差による半導体素子接
続の信頼性低下の問題を生じないプリント配線基
板モジユールを提供することにある。
〔発明の構成〕
本発明のプリント配線基板モジユールは、導体
パターンの形成された絶縁樹脂層よりなるプリン
ト配線基板の両面に、熱膨張係数が上記プリント
配線基板のそれよりも小さく、且つ、上記プリン
ト配線基板の面の個々の半導体素子搭載部分およ
び端子ピン取付部分を夫々取り囲む透孔が刳り貫
かれている添着板を接着してあることを特徴とす
るものである。
〔発明の実施例〕
実施例 1 本発明の一実施例を第1図及び第2図により説
明する。図中、1は〔発明の背景〕で述べた第3
のタイプの多層配線基板であつて、信号層、電源
層、整合層、最外層回路等の導体層(銅)を有す
る例えば厚さ約2mmの高密度多層配線基板であ
る。多層配線基板1の各導体回路部及び絶縁層部
分の図示は省略してある。この多層配線基板1に
信号用ピン5を融点300℃のはんだにて接続する。
他方、厚さ2mmのSiC板2aにCO2ガスレーザ
装置で電源用ピン6取出し用の孔と信号用ピン5
用の空所部分を刳り貫き、そして、それぞれの電
源用ピン6取出し用孔に電源ピン6をSiC板2a
の上面(多層配線基板1側)とフラツトになるよ
うに接着剤で仮り止めする。なお、電源用ピン6
の上面には融点300℃のはんだをボール状に接着
しておく。次に、このSiC板2aの電源用ピン6
以外の部分(表面および裏面とも)にスクリーン
印刷により付加型のポリイミド接着剤を塗付した
後、溶剤を除去する。
その後、多層配線板1の電源用導体部とSiC板
2aに仮止めした電源用ピン6の接続位置を合せ
て、多層配線基板1とSiC板2aを密着させる。
そして電源用ピン6を多層配線基板1に押しつけ
ながら、該ピン6部分に集中して赤外線が当るよ
うにして、該ピン6に接着しておいたはんだを溶
かし、多層配線基板1の電源用導体部と電源用ピ
ン6を接続する。
次に、LSIチツプ3の搭載部分をCO2ガスレー
ザ装置で刳り貫いた厚さ2mmのSiC板2bに付加
型のポリイミド接着剤を塗付する。溶剤を除去し
た後、多層配線基板1のLSIチツプ3の搭載側に
該SiC板2bを位置合せして密着させる。そし
て、SiC板2aとSiC板2bの両面からプレスで
加圧し、220℃、60分加熱し、SiC板2a,2b
を多層配線基板1と接着する。次に、上記SiC板
を貼り付けた多層配線基板1のLSIチツプ接続部
分にはんだにてLSIチツプ3を接続搭載する。
なお、多層配線基板1とSiC板2a,2bの貼
り合わせを接着剤を使用した場合で示したが、必
要に応じて、不要の部分を刳り貫いたガラス繊維
及び紙等を用いたプリプレグ材を用いて貼り合せ
ることも可能である。
両面に貼り付けられたSiC板は多層配線基板1
の熱膨張係数よりも遥かに小さい熱膨張係数を有
するので、これら三者の接着結合よりなる多層配
線基板モジユールの熱膨張係数はLSIチツプの熱
膨張係数にほぼ等しい小なる値となり、これに直
接LSIチツプを接続搭載しても、その接続の信頼
性低下の問題は生じない。
上記の実施例では、電源用ピン6をSiC板2a
に接着剤で仮止めしているが、これに用いる接着
剤ははんだ付けの際に加熱されると軟かくなるも
の、例えばゴム系のものが好ましい。さらに、
SiC板2a,2bと多層配線基板1を加圧加熱し
て貼り合せた後、前記電源用ピン6の仮止めに用
いた接着剤は必要に応じて除去しても良い。な
お、電源用ピン6を予め多層配線基板1にはんだ
によつて接着してから、SiC板2a,2bと多層
配線基板1を加圧加熱して貼り合せることも可能
である。この場合は、電源用ピン6をSiC板2a
に仮止めする必要はなく、SiC板2aにあける電
源用ピン6用の孔を少し大き目にしておく。
又、上記実施例では多層配線基板に貼り合せた
低熱膨張材としてSiC板を使用した場合を示した
が、アルミナ、ジルコン、ムライト、窒化珪素、
ガラスセラミツク等の低熱膨張材も使用できる。
なお、多層配線基板の両面に貼り合せるセラミツ
ク材の材質は、できるだけ同じものであることが
望ましい。しかし、熱膨張率が比較的類似したも
のであれば必ずしも同一材質のものでなくてもよ
い。
実施例 2 第5図は更に他の実施例を示す断面図である。
7a,7bは実施例1で示したSiC板の代りに
使用した低熱膨張の金属板である。7aの金属板
は電源用ピン6に接触しないように、実施例1で
示した場合より大きめに孔をあけてある。製造方
法は、実施例1において電源用ピン6をあらかじ
め多層線基板1にはんだによつて接続してから、
SiC板2a,2bを多層配線基板1に貼り合せる
方法と同じであるので省略する。なお、多層配線
板1に接続した電源用ピン6と金属板7aとの間
隙は必要に応じて、絶縁性材料で埋めてもよい。
低熱膨張の金属板7a,7bとしては、例えば鉄
ニツケル系の42アロイ、銅インバークラツド材が
使用できる。
上記実施例1、2では、信号ピンを下側に取付
けた構造となつているが、例えばLSIチツプ接続
側に取付けても良く、必ずしも前記例に限定され
ない。
上記各実施例による多層配線基板モジユールに
LSIチツプをCCB法により搭載したものについ
て、−65℃〜+150℃、1サイクル2時間のヒート
サイクル試験を1000サイクル行つた後、基板と
LSIチツプの接続信頼性を評価した。その結果、
全く異常が認められなかつた。又、基板モジユー
ルの反りも全くみられなかつた。
第3図及び第4図に参考例を示す。第1図及び
第2図の構造と異るのは、前記SiC板2bの代り
にLSIチツプ3の搭載される範囲全面を大きく刳
り貫いたSiC板2cを使用した点である。製造方
法は、実施例1と同じであるので説明は省略す
る。本参考例の構造ではSiC板を刳り貫く加工数
が少なくコスト的には有利となるが、前記実施例
1で述べた効果の点では本参考例よりも前記実施
例1の方が優れている。
〔発明の効果〕
本発明では、プリント配線基板に低熱膨張材を
貼り合せることによつて得たプリント配線基板モ
ジユールと熱膨張係数をLSIチツプのそれと同程
度に小さくすることができ、それによつてLSIチ
ツプの接続信頼性を大巾に向上させることができ
る。また、LSIチツプを直接搭載する多層配線基
板として、従来の絶縁層を遂次積み上げて作成す
る方式の多層配線基板に比べて、歩留りの良い一
括積層方式のものが使用できるので、製造コスト
の大巾な低減が可能となる。
【図面の簡単な説明】
第1図は、低熱膨張材としてSiC板を使つた実
施例の斜視図、第2図は同断面図、第3図は同じ
くSiC板を使つた参考例の斜視図、第4図は同参
考例の断面図、第5図は、低熱膨張材として金属
板を使つた実施例の断面図である。 1……多層配線基板、2a,2b,2c……
SiC板、3……LSIチツプ、4……はんだ接続部、
5……信号用ピン、6……電源用ピン、7a,7
b……低熱膨張金属板。

Claims (1)

  1. 【特許請求の範囲】 1 導体パターンの形成された絶縁樹脂層よりな
    るプリント配線基板の両面に、熱膨張係数が上記
    プリント配線基板のそれよりも小さく、且つ、上
    記プリント配線基板の面の個々の半導体素子搭載
    部分および端子ピン取付部分を夫々取り囲む透孔
    が刳り貫かれている添着板を接着してあることを
    特徴とするプリント配線基板モジユール。 2 熱膨張係数が前記プリント配線基板のそれよ
    りも小さい前記添着板はセラミツク板又は金属板
    である特許請求の範囲第1項記載のプリント配線
    基板モジユール。
JP21168284A 1984-10-09 1984-10-09 プリント配線基板モジユ−ル Granted JPS6189693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21168284A JPS6189693A (ja) 1984-10-09 1984-10-09 プリント配線基板モジユ−ル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21168284A JPS6189693A (ja) 1984-10-09 1984-10-09 プリント配線基板モジユ−ル

Publications (2)

Publication Number Publication Date
JPS6189693A JPS6189693A (ja) 1986-05-07
JPH0574943B2 true JPH0574943B2 (ja) 1993-10-19

Family

ID=16609838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21168284A Granted JPS6189693A (ja) 1984-10-09 1984-10-09 プリント配線基板モジユ−ル

Country Status (1)

Country Link
JP (1) JPS6189693A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2521968B2 (ja) * 1987-07-31 1996-08-07 日立化成工業株式会社 配線板
JP4597561B2 (ja) * 2004-04-09 2010-12-15 日本特殊陶業株式会社 配線基板およびその製造方法
JP2006173333A (ja) * 2004-12-15 2006-06-29 Fujitsu Ltd 多層配線基板構造
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
JPS6189693A (ja) 1986-05-07

Similar Documents

Publication Publication Date Title
US4740414A (en) Ceramic/organic multilayer interconnection board
JP2996510B2 (ja) 電子回路基板
US6756663B2 (en) Semiconductor device including wiring board with three dimensional wiring pattern
JP2533511B2 (ja) 電子部品の接続構造とその製造方法
US4612601A (en) Heat dissipative integrated circuit chip package
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JPH0546981B2 (ja)
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP4460341B2 (ja) 配線基板およびその製造方法
US6448106B1 (en) Modules with pins and methods for making modules with pins
JPH0574943B2 (ja)
JP2570468B2 (ja) Lsiモジュールの製造方法
JPH04304693A (ja) チップ実装体と複合チップ実装体
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JP2847949B2 (ja) 半導体装置
JPH08191186A (ja) 多層配線基板
US6755229B2 (en) Method for preparing high performance ball grid array board and jig applicable to said method
JP2001007236A (ja) ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JPH05259223A (ja) フィルムキャリアテープ
JPH02164096A (ja) 多層電子回路基板とその製造方法
JP2725664B2 (ja) 配線基板のピン取付方法
JP2002094241A (ja) ビルドアッププリント配線板
JPH11274372A (ja) 半導体装置及びその半導体パッケージ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term