JP2003309207A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003309207A
JP2003309207A JP2002112149A JP2002112149A JP2003309207A JP 2003309207 A JP2003309207 A JP 2003309207A JP 2002112149 A JP2002112149 A JP 2002112149A JP 2002112149 A JP2002112149 A JP 2002112149A JP 2003309207 A JP2003309207 A JP 2003309207A
Authority
JP
Japan
Prior art keywords
substrate
wiring board
hole
resin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002112149A
Other languages
English (en)
Inventor
Koju Ogawa
幸樹 小川
Eiji Kodera
英司 小寺
Michihiro Matsushima
理浩 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2002112149A priority Critical patent/JP2003309207A/ja
Publication of JP2003309207A publication Critical patent/JP2003309207A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 ＩＣチップを基板本体に内蔵し固定用樹脂に
より固定された配線基板について、固定用樹脂にクラッ
クや気泡を生じにくくしてＩＣチップを内蔵できる配線
基板を提供すること。 【解決手段】 配線基板１０１は、基板主面１０５ａと
基板裏面１０５ｂとを有し、これら基板主面１０５ａと
基板裏面１０５ｂとの間を貫通する平面視略矩形状の貫
通孔１４１を有するコア基板（基板本体）１０５と、上
記貫通孔１４１内に内蔵され固定用樹脂１４７により固
定されたＩＣチップＩＣ２とを備える。そして、上記貫
通孔１４１の側面１４１ｓ同士がなす内隅部１４１ｋ
は、アール面とされている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップを有す
る配線基板に関し、特に、基板本体に設けられた貫通孔
または凹部にＩＣチップが内蔵された配線基板に関す
る。
【０００２】
【従来の技術】近年、配線基板に対する高密度化及び高
性能化の要請に伴って、基板本体にＩＣチップを内蔵し
た配線基板が提案されている。例えば、図１４にその一
部分の縦断面図を示すように、絶縁性のコア基板（基板
本体）９０５に、その基板主面９０５ａと裏面裏面９０
５ｂとの間を貫通する平面視略矩形状の貫通孔９０７を
穿孔し、その中にＩＣチップＩＣ１を配置し固定用樹脂
９０９により固定した配線基板が知られている。ＩＣチ
ップＩＣ１は、ＩＣ端子ＩＣ１ｔが形成された端子面Ｉ
Ｃ１ｍを基板裏面９０５ｂ側に向けて内蔵されている。
そして、各ＩＣ端子ＩＣ１ｔには、基板裏面９０５ｂに
形成された配線層９１１が接続している。また、コア基
板９０５には、基板主面９０５ａと基板裏面９０５ｂと
の間を貫通する複数のスルーホール９１３が形成され、
その中には、スルーホール導体９１４及び充填用樹脂９
１５が形成されている。そして、このスルーホール導体
９１４の両端部には、基板主面９０５ａの配線層９１７
及び基板裏面９０５ｂの配線層９１１が接続している。
【０００３】
【発明が解決しようとする課題】しかしながら、図１５
に横断面図を示すように、貫通孔９０７の側面９０７ｓ
同士がなす４個所の内隅部９０７ｋは、いずれも直角に
形成されているため、ここに充填形成される固定用樹脂
９０９も、貫通孔９０７の形状に倣って直角の出隅部９
０９ｄを四隅に有する。このようなものでは、固定用樹
脂９０９を貫通孔９０７に充填し硬化させると、その出
隅部９０９ｄ付近に微細な気泡が生じる場合がある。ま
た、熱サイクル試験などの際に、この出隅部９０９ｄ付
近にクラックを生じる場合もある。このような気泡やク
ラックが生じると、固定用樹脂９０９とＩＣチップＩＣ
１との密着性が低下して、配線基板が破損したり、コア
基板９０５の基板主面９０５ａ側や基板裏面９０５ｂ側
に設けるビルドアップ層の形成に支障を来すことがあ
る。
【０００４】本発明は、かかる現状に鑑みてなされたも
のであって、ＩＣチップを基板本体に内蔵し固定用樹脂
により固定された配線基板について、固定用樹脂にクラ
ックや気泡を生じにくくしてＩＣチップを内蔵できる配
線基板を提供することを目的とする。
【０００５】
【課題を解決するための手段、作用及び効果】その解決
手段は、基板主面と基板裏面とを有し、これら基板主面
と基板裏面との間を貫通する平面視略矩形状の貫通孔を
有する基板本体と、上記貫通孔内に内蔵され固定用樹脂
により固定されたＩＣチップと、を備える配線基板であ
って、上記貫通孔の側面同士がなす内隅部は、アール面
とされ、または、面取りされている配線基板である。
【０００６】本発明によれば、ＩＣチップを内蔵する貫
通孔の側面同士がなす内隅部が、アール面とされ、また
は、面取りされている。このため、この貫通孔に充填さ
れ硬化される固定用樹脂の出隅部にも、貫通孔のアール
面に倣った湾曲面、または、面取りされた面に倣った傾
斜面が形成される。その結果、かかる出隅部付近の固定
用樹脂に気泡が生じにくくなり、かつ、熱的変化を受け
ても応力の集中を回避できるため、クラックの発生を防
ぎ易くなる。従って、ＩＣチップと固定用樹脂との密着
性が確保され、配線基板が不用意に破損したり、基板本
体の基板主面側や基板裏面側に設けられるビルドアップ
層等の形成に支障を来すことがない。
【０００７】また、他の解決手段は、基板主面と基板裏
面とを有し、これら基板主面または基板裏面に開口する
平面視略矩形状の凹部を有する基板本体と、上記凹部内
に内蔵され固定用樹脂により固定されたＩＣチップと、
を備える配線基板であって、上記凹部の側面同士がなす
内隅部は、アール面とされ、または、面取りされている
配線基板である。
【０００８】本発明によれば、ＩＣチップを内蔵する凹
部の側面同士がなす内隅部が、アール面とされ、また
は、面取りされている。このため、凹部に充填され硬化
される固定用樹脂の出隅部にも、凹部のアール面に倣っ
た湾曲面、または、凹部の面取りされた面に倣った傾斜
面が形成される。その結果、かかる出隅部付近の固定用
樹脂に気泡が生じにくくなり、かつ、熱的変化を受けて
も応力の集中を回避できるため、クラックの発生を防ぎ
易くなる。従って、ＩＣチップと固定用樹脂との密着性
が確保され、配線基板が不用意に破損したり、基板本体
の基板主面や基板裏面に設けられるビルドアップ層等の
形成に支障を来すことがない。
【０００９】なお、凹部の各側面と底面とのなす内隅部
も、アール面とされ、または、面取りされているのが好
ましい。そうすれば、かかるアール面または面取り面に
隣接する固定用樹脂の出隅部についても、湾曲面または
傾斜面が形成される。このため、かかる出隅部付近の固
定用樹脂に気泡が生じにくくなり、かつ、熱的変化を受
けても応力の集中を回避できるため、クラックの発生を
防ぎ易くなる。従って、ＩＣチップと固定用樹脂との密
着性がより確保され、配線基板が不用意に破損したり、
基板本体の基板主面や基板裏面に設けられるビルドアッ
プ層等の形成に支障を来すことをより確実に防止するこ
とができる。
【００１０】さらに、上記のいずれかに記載の配線基板
であって、前記貫通孔の内隅部または前記凹部の内隅部
のアール面の半径は、０．１ｍｍ〜２ｍｍの範囲にある
配線基板とすると良い。
【００１１】本発明によれば、アール面に倣って固定用
樹脂の各出隅部に形成される湾曲面が適正な曲率になる
ため、固定用樹脂に生じる気泡やクラックを一層確実に
防ぐことが可能となる。なお、基板本体に凹部が設けら
れている場合には、凹部の側面同士がなす内隅部のアー
ル面の半径についてだけ、上記の範囲とすることができ
る。但し、凹部の各側面と底面とのなす内隅部のアール
面の半径についても、上記の範囲とすることにより、固
定用樹脂に生じる気泡やクラックをさらに確実に防ぐこ
とが着きるので、好適である。ここで、アール面の半径
が０．１ｍｍ未満では、固定用樹脂の出隅部が極小とな
り過ぎ、気泡やクラックが生じ得るので、かかる範囲を
除いたものであり、一方、アール面の半径が２ｍｍを越
えると、クラック防止効果が飽和すると共に、貫通孔や
凹部の内部容積が小さくなり過ぎるため、かかる範囲を
除いたものである。より好ましくは、上記アール面の半
径が、０．３ｍｍ〜１ｍｍの範囲にあるのがよい。
【００１２】
【発明の実施の形態】（実施形態１）以下、本発明の実
施の形態を、図面を参照しつつ説明する。本実施形態１
の配線基板１０１の簡略化した縦断面図を図１に示す。
この配線基板１０１は、コア基板（基板本体）１０５
と、その基板主面１０５ａ側及び基板裏面１０５ｂ側に
形成された配線層１０７，１０９，１１１，１１３，１
１５，１１７及び絶縁層１２１，１２３，１２５，１２
７，１２９，１３１からなるビルドアップ層とを有する
多層配線基板である。
【００１３】コア基板１０５は、平面視略矩形（平面視
略正方形）で厚さ約０．８ｍｍのビスマレイミド・トリ
アジン（ＢＴ）樹脂からなり、その中央部をハンチング
することにより、基板主面１０５ａと基板裏面１０５ｂ
との間を貫通し平面視略矩形（平面視略正方形）で一辺
が約１２ｍｍの貫通孔１４１が穿孔されている。この貫
通孔１４１には、ＩＣチップＩＣ２が内蔵され、エポキ
シ樹脂等からなる固定用樹脂１４７により固定されてい
る。ＩＣチップＩＣ２は、ＩＣ端子ＩＣ２ｔが配置され
た端子面ＩＣ２ｍを基板裏面１０５ｂ側に向けてコア基
板１０５内に内蔵されている。また、この貫通孔１４１
の周囲には、基板主面１０５ａと基板裏面１０５ｂとの
間を貫通するスルーホール１４３が多数形成され、各ス
ルーホール１４３には、Ｃｕからなるスルーホール導体
１４４及びエポキシ樹脂等からなる充填用樹脂１４５が
形成されている。
【００１４】図２に横断面図を示すように、コア基板１
０５の貫通孔１４１の側面１４１ｓ同士がなす４個所の
内隅部１４１ｋは、いずれも半径約０．４ｍｍのアール
面とされ、固定用樹脂１４７の４つの出隅部１４７ｄに
は、これに倣った湾曲面が形成されている。このため、
この貫通孔１４１に固定用樹脂１４７を充填形成して
も、その各出隅部１４７ｄ付近には気泡が生じにくく、
また、出隅部１４７ｄは湾曲面を有するので、応力集中
を受けにくくなる。従って、固定用樹脂１４７が熱的変
化や外力を受けても、その出隅部１４７ｄ付近における
クラックの発生を防ぎやすくなる。よって、ＩＣチップ
ＩＣ２と固定用樹脂１４７との密着性が確保され、配線
基板１０１が不用意に破損したり、コア基板１０５の基
板主面１０５ａ側及び基板裏面１０５ｂ側に設けられる
ビルドアップ層等の形成に支障を来すことがない。
【００１５】図１に示すように、コア基板１０５の基板
主面１０５ａ上には、Ｃｕメッキからなり、スルーホー
ル導体１４４と接続する配線層１０７と、エポキシ樹脂
からなる絶縁層１２１とが形成されている。この絶縁層
１２１の所定の位置には、配線層１０７に接続するフィ
ルドビア導体１５１が形成されている。同様にして、絶
縁層１２１上には、Ｃｕメッキからなり、フィルドビア
導体１５１と接続する配線層１０９と、エポキシ樹脂か
らなる絶縁層１２３とが形成されている。この絶縁層１
２３の所定の位置には、配線層１０９に接続するフィル
ドビア導体１５３が形成されている。さらに、絶縁層１
２３上には、Ｃｕメッキからなり、フィルドビア導体１
５３と接続する配線層１１１と、エポキシ樹脂からなる
ソルダーレジスト層（絶縁層）１２５とが形成されてい
る。そして、この配線層１１１上には、ソルダーレジス
ト層１２５を貫通し配線基板１０１の主面１０１ａより
も高く突出する複数のハンダバンプ（図示しない）が形
成されている。これらのハンダバンプは、追って主面１
０１ａ上に搭載されるチップコンデンサ（電子部品）の
端子と個別に接続される。
【００１６】また、コア基板１０５の基板裏面１０５ｂ
上にも、Ｃｕメッキからなり、スルーホール導体１４４
と接続する配線層１１３と、エポキシ樹脂からなる絶縁
層１２７とが形成されている。この絶縁層１２７の所定
の位置には、配線層１１３に接続するフィルドビア導体
１５７が形成されている。同様にして、絶縁層１２７上
には、Ｃｕメッキからなり、フィルドビア導体１５７と
接続する配線層１１５と、エポキシ樹脂からなる絶縁層
１２９とが形成されている。この絶縁層１２９の所定の
位置には、配線層１１５に接続するフィルドビア導体１
５９が形成されている。さらに、絶縁層１２９上には、
Ｃｕメッキからなり、フィルドビア導体１５９と接続す
る配線層１１７と、エポキシ樹脂からなるソルダーレジ
スト層（絶縁層）１３１とが形成されている。そして、
この配線層１１７上には、ソルダーレジスト層１３１を
貫通し配線基板１０１の裏面１０１ｂよりも高く突出す
る複数のハンダバンプ１６１が形成されている。これら
のハンダバンプ１６１は、追って裏面１０１ｂ上に搭載
されるチップコンデンサ（電子部品）ＣＣの端子と個別
に接続される。また、この配線層１１７上には、ハンダ
により複数のピン（図示しない）が立設されている。こ
れらのピンは、この配線基板１０１自体を搭載する図示
しないプリント基板などのマザーボードとの接続端子に
なる。
【００１７】尚、上述した配線層１０７，１０９，１１
１，１１３，１１５，１１７、絶縁層１２１，１２３，
１２５，１２７，１２９，１３１、及び、フィルドビア
導体１５１，１５３，１５７，１５９は、公知のビルド
アップ技術(セミアディテイブ法、フルアディテイブ
法、サブトラクティブ法、フォトリソグラフイ技術、レ
ーザ加工によるビアホールの穿孔等)により形成され
る。
【００１８】次いで、上記配線基板１０１の製造方法に
おける主要な工程について説明する。まず、図３に示す
ように、基板主面１０５ａ及び基板裏面１０５ｂを有す
る厚さ０．８ｍｍのＢＴ樹脂からなるコア基板１０５を
用意し、これにパンチングを施す。その結果、図４に示
すように、基板主面１０５ａと基板裏面１０５ｂとの間
を貫通し平面視略矩形状（平面視略正方形状）で一辺が
約１２ｍｍの貫通孔１４１が穿孔される。この貫通孔１
４１の４個所の内隅部１４１ｋは、前述したように、半
径約０．４ｍｍのアール面とされる。
【００１９】次に、図５に示すように、コア基板１０５
の基板裏面１０５ｂ側に、コア基板１０５を含むパネル
(多数個取りの基板)における多数のコア基板１０５に跨
って、テープＴを貼り付ける。このテープＴの粘着面
は、貫通孔１４１側に向いている。その後、貫通孔１４
１内にＩＣチップＩＣ２を図示しないチップマウンタに
より挿入し、かつ、ＩＣチップＩＣ２の端子面ＩＣ２ｍ
を上記テープＴの粘着面に接着させる。
【００２０】次に、図６に示すように、基板主面１０５
ａ側から貫通孔１４１内に、液状エポキシ樹脂からなる
固定用樹脂１４７を図示しないディスペンサを用いて充
填する。この液状エポキシ樹脂には、例えばビスフェノ
ール型エポキシ樹脂が用いられ、必要に応じてシリカフ
ィラなどの無機フィラや液状硬化剤が添加される。固定
用樹脂１４７を貫通孔１４１内に充填した後、このコア
基板１０５を１１０〜１８０℃に加熱することにより、
エポキシ樹脂は硬化した樹脂となる。
【００２１】その後、固定用樹脂１４７の盛り上がった
露出面に対し、ベルトサンダによる研磨及びラップ研磨
による仕上げ研磨を施して平坦に整面する。この結果、
図７に示すように、基板主面１０５ａ側が平坦面とな
る。なお、上記テープＴを剥離し、基板裏面１０５ｂ側
の固定用樹脂１４７の露出面についても、同様に、研磨
して整面し平坦面としておくのが好ましい。
【００２２】この後は、公知のフォトリソグラフィー技
術等を利用して、コア基板１０５にスルーホール導体１
４４を形成すると共に、基板主面１０５ａ及び基板裏面
１０５ｂに配線層１０７，１１３を形成する。そしてさ
らに、絶縁層１２１，１２３，１２５，１２７，１２
９，１３１、配線層１０９，１１１，１１５，１１７、
及び、フィルドビア導体１５１，１５３，１５７，１５
９を公知のビルドアップ技術により形成する。これによ
り、上述した配線基板１０１を得ることができる。
【００２３】（実施形態２）次いで、第２の実施の形態
について説明する。なお、上記実施形態１と同様な部分
の説明は、省略または簡略化する。本実施形態２の配線
基板２０１の簡略化した縦断面図を図８に示す。この配
線基板２０１のコア基板（基板本体）２０５には、その
基板裏面２０５ｂ側に開口し平面視略矩形状（平面視略
正方形状）で一辺が約１２ｍｍの凹部２４１が、ルータ
加工により形成されている。この凹部２４１内には、前
記同様のＩＣチップＩＣ２が端子面ＩＣ２ｍを基板裏面
２０５ｂ側に向けて配置され、かつ、前記同様の固定用
樹脂２４７中に埋設されることにより、コア基板２０５
に内蔵されている。また、この凹部２４１の周囲には、
前記と同様、スルーホール１４３にスルーホール導体１
４４及び充填用樹脂１４５が形成されている。
【００２４】図９に示すように、この凹部２４１の側面
２４１ｓ同士のなす４個所の内隅部２４１ｋは、半径
０．３ｍｍのアール面とされ、また、側面２４１ｓと底
面２４１ｔのなす内隅部２４１ｐも、半径０．３ｍｍの
アール面とされている。さらに、隣接する一対の側面２
４１ｓと底面２４１ｔとに囲まれた内隅部（角部）２４
１ｑも、同じ半径の球状面とされている。このため、貫
通孔２４１に固定用樹脂２４７を充填形成しても、その
各出隅部付近には気泡が生じにくく、また、出隅部は湾
曲面を有するので、応力集中を受けにくくなる。従っ
て、固定用樹脂２４７が熱的変化や外力を受けても、そ
の出隅部付近におけるクラックの発生を防ぎやすくな
る。従って、固定用樹脂２４７が熱的変化や外力を受け
ても、その出隅部付近におけるクラックの発生を防ぎや
すくなる。よって、ＩＣチップＩＣ２と固定用樹脂２４
７との密着性が確保され、配線基板２０１が不用意に破
損したり、コア基板２０５の基板主面２０５ａ側及び基
板裏面２０５ｂ側に設けられるビルドアップ層等の形成
に支障を来すことがない。
【００２５】コア基板２０５の基板主面２０５ａ上に
は、前記と同様に、配線層１０７，１０９，１１１、絶
縁層１２１，１２３，１２５、及び、フィルドビア導体
１５１，１５３などが形成されている。また、コア基板
２０５の基板裏面２０５ｂ上にも、前記と同様に、配線
層１１３，１１５，１１７、絶縁層１２７，１２９，１
３１、及び、フィルドビア導体１５７，１５９などが形
成されている。
【００２６】（実施形態３）次いで、第３の実施の形態
について説明する。なお、上記各実施形態１，２のいず
れかと同様な部分の説明は、省略または簡略化する。本
実施形態３の配線基板３０１の簡略化した縦断面図を図
１０に示す。この配線基板３０１のコア基板（基板本
体）３０５には、その基板主面３０５ａ側に開口し平面
視略矩形状（平面視略正方形状）で一辺が約１２ｍｍの
凹部３４１が、ルータ加工により形成されている。この
凹部３４１内には、前記同様のＩＣチップＩＣ２が端子
面ＩＣ２ｍを基板裏面１０５ｂ側に向けて配置され、か
つ、前記同様の固定用樹脂３４７中に埋設されることに
より、コア基板３０５に内蔵されている。また、コア基
板３０５のうち、凹部３４１の底部には、凹部３４１の
底面３４１ｔと基板裏面３０５ｂとの間を貫通するスル
ーホール３４３が多数形成され、各スルーホール３４３
には、ＩＣチップＩＣ２のＩＣ端子ＩＣ２ｔとそれぞれ
接続するスルーホール導体３４４が形成され、さらにそ
の内部には、充填用樹脂３４５が形成されている。
【００２７】図１１に横断面図を示すように、凹部３４
１の側面３４１ｓ同士のなす４個所の内隅部３４１ｋに
は、隣接する２つの側面３４１ｓと各々４５゜傾斜した
面取りが形成されている。また、側面３４１ｓと底面３
４１ｔのなす内隅部にも、側面３４１ｓと底面３４１ｔ
に対し各々４５゜傾斜した面取りが形成されている。か
かる面取りも凹部３４１をルータ加工などにより形成す
る際に同時に形成される。面取りの幅寸法は、約０．３
〜４ｍｍ程度である。このような形状とされているた
め、凹部３４１に固定用樹脂３４７を充填形成しても、
その各出隅部３４７ｄ付近には気泡が生じにくく、ま
た、出隅部３４７ｄは傾斜面を有するので、応力集中を
受けにくくなる。従って、固定用樹脂３４７が熱的変化
や外力を受けても、その出隅部３４７ｄ付近におけるク
ラックの発生を防ぎやすくなる。よって、ＩＣチップＩ
Ｃ２と固定用樹脂３４７との密着性が確保され、配線基
板３０１が不用意に破損したり、コア基板３０５の基板
裏面３０５ｂ側に設けられるビルドアップ層等の形成に
支障を来すことがない。
【００２８】図１０に示すように、この配線基板３０１
は、コア基板３０５の基板主面３０５ａ上にはビルドア
ップ層が形成されていない。一方、コア基板３０５の基
板裏面３０５ｂ上には、前記と同様に、配線層１１３，
１１５，１１７、絶縁層１２７，１２９，１３１、及
び、フィルドビア導体１５７，１５９などが形成されて
いる。
【００２９】（実施形態４）次いで、第４の実施形態に
ついて説明する。なお、上記各実施形態１〜３のいずれ
かと同様な部分の説明は、省略または簡略化する。本実
施形態４の配線基板４０１の簡略化した縦断面図を図１
２に示す。この配線基板４０１のコア基板（基板本体）
４０５は、前記同様の材質からなり厚みが約２５０μｍ
で比較的薄肉の第１絶縁基板４０５ｅと、厚みが約５０
０μｍで比較的厚肉の第２絶縁基板４０５ｆとが積層さ
れた多層基板である。コア基板４０５の第２絶縁基板４
０５ｆには、基板主面４０５ａ側に開口する前記同様の
凹部４４１が穿設されている。この凹部４４１は、第２
絶縁基板４０５ｆに予め穿孔した同じ寸法の貫通孔を活
用することによって形成したり、第１絶縁基板４０５ｅ
と接着した後でルータ加工または切り欠き加工により形
成することができる。
【００３０】この凹部４４１内には、前記同様のＩＣチ
ップＩＣ２が配置され、かつ、前記同様の固定用樹脂４
４７中に埋設されることにより、コア基板４０５に内蔵
されている。また、コア基板４０５のうち、凹部４４１
の底部には、凹部４４１の底面４４１ｔと基板裏面４０
５ｂとの間を貫通する（第１絶縁基板４０５ｅを貫通す
る）スルーホール３４３が多数形成され、各スルーホー
ル３４３には、ＩＣチップＩＣ２のＩＣ端子ＩＣ２ｔと
それぞれ接続するスルーホール導体３４４が形成され、
さらにその内部には、充填用樹脂３４５が形成されてい
る。
【００３１】図１３に横断面図を示すように、凹部４４
１の側面４４１ｓ同士のなす４箇所の内隅部４４１ｋ
は、面取りされている。即ち、隣接する２つの側面４４
１ｓとの間で、それぞれ１５〜３５゜程度の傾斜した一
対のテーパ面からなる断面ほぼへ字形の面取りが形成さ
れている。このような面取りも貫通孔をパンチングによ
り穿孔する際、または、凹部４４１をルータ加工などに
より穿設する際に同時に形成される。尚、各傾斜面の幅
は、約０．５ｍｍである。このように面取りされている
ため、貫通孔４４１に固定用樹脂４４７を充填形成して
も、その各出隅部４４７ｄ付近には気泡が生じにくく、
また、出隅部４４７ｄは傾斜面を有するので、応力集中
を受けにくくなる。従って、固定用樹脂４４７が熱的変
化や外力を受けても、その出隅部４４７ｄ付近における
クラックの発生を防ぎやすくなる。よって、ＩＣチップ
ＩＣ２と固定用樹脂４４７との密着性が確保され、配線
基板４０１が不用意に破損したり、コア基板４０５の基
板裏面４０５ｂ側に設けられるビルドアップ層等の形成
に支障を来すことがない。
【００３２】図１２に示すように、この配線基板４０１
は、コア基板４０５の基板主面４０５ａ上にはビルドア
ップ層が形成されていない。一方、コア基板４０５の基
板裏面４０５ｂ上には、前記と同様に、配線層１１３，
１１５，１１７、絶縁層１２７，１２９，１３１、及
び、フィルドビア導体１５７，１５９などが形成されて
いる。
【００３３】以上において、本発明を実施形態に即して
説明したが、本発明は上記各実施形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で、適宜変更して
適用できることはいうまでもない。例えば、上記各実施
形態では、電子部品としてチップコンデンサＣＣを搭載
するものを示したが、搭載する電子部品には、インダク
タ、抵抗、フィルタ等の受動部品や、トランジスタ、メ
モリ、ローノイズアンプ(ＬＮＡ)等の能動部品も含ま
れ、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナ
スイッチモジュール、カプラ、ダイブレクサなどが含ま
れる。しかも、互いに異種の電子部品同士を、搭載する
ことも可能である。
【００３４】また、コア基板や絶縁基板の材質は、前記
ＢＴ樹脂の他、ガラスーエポキシ樹脂複合材料、同様の
耐熱性、機械強度、加工容易性などを有するガラス織布
や、ガラス織布等などガラス繊維とエポキシ樹脂、ポリ
イミド樹脂、またはＢＴ樹脂などの樹脂との複合材料で
あるガラス繊維−樹脂材料を用いても良い。あるいは、
ポリイミド繊維などの有機繊維と樹脂との複合材料や、
連続気孔を有するＰＴＦＥなど３次元網目構造のフツ素
系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂一樹
脂横合材料などを用いることも可能である。
【００３５】また、前記配線層などの材質は、前記Ｃｕ
の他、Ｎｉや、Ｎｉ−Ａｕなどにしても良く、あるい
は、これら金属のメッキ膜を用いず、導電性樹脂を塗布
するなどの方法により形成しても良い。また、前記ビア
導体などは、ビアホール内を埋め尽くす形態のフィルド
ビアに限らず、ビアホールの断面形状に倣った椀状の形
態としても良い。また、絶縁層などの材質は、前記エポ
キシ樹脂を主成分とするものの他、同様の耐熱性、パタ
ーン成形性などを有するポリイミド樹脂、ＢＴ樹脂、Ｐ
ＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３
次元網目構造のフツ考系樹脂にエポキシ樹脂などの樹脂
を含浸させた樹脂−樹脂複合材料などを用いることもで
きる。そして、絶縁層の形成には、液状樹脂をロールコ
ータにより塗布する方法の他、絶縁性のフィルムを熱庄
着する方法を用いることもできる。また、面取りは、３
つ以上のテーパ面から形成することも可能である。
【図面の簡単な説明】
【図１】実施形態１に係る配線基板の簡略化した縦断面
図である。
【図２】実施形態１に係る配線基板の中央部の部分横断
面図である。
【図３】実施形態１に係る配線基板の製造方法に関し、
コア基板を示す説明図である。
【図４】実施形態１に係る配線基板の製造方法に関し、
コア基板に貫通孔を形成した様子を示す説明図である。
【図５】実施形態１に係る配線基板の製造方法に関し、
貫通孔内にＩＣチップを配置した様子を示す説明図であ
る。
【図６】実施形態１に係る配線基板の製造方法に関し、
貫通孔内に固定用樹脂を充填し硬化させた様子を示す説
明図である。
【図７】実施形態１に係る配線基板の製造方法に関し、
固定用樹脂の露出面等を平坦化した様子を示す説明図で
ある。
【図８】実施形態２に係る配線基板の簡略化した縦断面
図である。
【図９】実施形態２に係る配線基板に関し、コア基板に
形成した凹部を示す説明図である。
【図１０】実施形態３に係る配線基板の簡略化した縦断
面図である。
【図１１】実施形態３に係る配線基板の中央部の部分横
断面図である。
【図１２】実施形態４に係る配線基板の簡略化した縦断
面図である。
【図１３】実施形態４に係る配線基板の中央部の部分横
断面図である。
【図１４】従来技術に係る配線基板に関し、コア基板の
簡略化した縦断面図である。
【図１５】従来技術に係る配線基板の中央部の部分横断
面図である。
【符号の説明】
１０１，２０１，３０１，４０１ 配線基板 １０５，２０５，３０５，４０５ コア基板（基板本
体） １０５ａ，２０５ａ，３０５ａ，４０５ａ 基板主面 １０５ｂ，２０５ｂ，３０５ｂ，４０５ｂ 基板裏面 １４１ 貫通孔 １４１ｓ （貫通孔の）側面 １４１ｋ 内隅部 ２４１，３４１，４４１ 凹部 ２４１ｓ，３４１ｓ，４４１ｓ （凹部の）側面 ２４１ｋ，３４１ｋ，４４１ｋ （側面同士のなす）
内隅部 １４７，２４７，３４７，４４７ 固定用樹脂 ＩＣ２ ＩＣチップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松島 理浩 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】基板主面と基板裏面とを有し、これら基板
    主面と基板裏面との間を貫通する平面視略矩形状の貫通
    孔を有する基板本体と、 上記貫通孔内に内蔵され固定用樹脂により固定されたＩ
    Ｃチップと、 を備える配線基板であって、 上記貫通孔の側面同士がなす内隅部は、アール面とさ
    れ、または、面取りされている配線基板。
  2. 【請求項２】基板主面と基板裏面とを有し、これら基板
    主面または基板裏面に開口する平面視略矩形状の凹部を
    有する基板本体と、 上記凹部内に内蔵され固定用樹脂により固定されたＩＣ
    チップと、を備える配線基板であって、 上記凹部の側面同士がなす内隅部は、アール面とされ、
    または、面取りされている配線基板。
  3. 【請求項３】請求項１または請求項２に記載の配線基板
    であって、 前記貫通孔の内隅部または前記凹部の内隅部のアール面
    の半径は、０．１ｍｍ〜２ｍｍの範囲にある配線基板。
JP2002112149A 2002-04-15 2002-04-15 配線基板 Pending JP2003309207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002112149A JP2003309207A (ja) 2002-04-15 2002-04-15 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002112149A JP2003309207A (ja) 2002-04-15 2002-04-15 配線基板

Publications (1)

Publication Number Publication Date
JP2003309207A true JP2003309207A (ja) 2003-10-31

Family

ID=29394742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002112149A Pending JP2003309207A (ja) 2002-04-15 2002-04-15 配線基板

Country Status (1)

Country Link
JP (1) JP2003309207A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253669A (ja) * 2005-02-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板
US7973245B2 (en) 2005-02-09 2011-07-05 Ngk Spark Plug Co., Ltd. Wiring board and capacitor to be built into wiring board
JP2014038993A (ja) * 2012-08-13 2014-02-27 Samsung Electro-Mechanics Co Ltd コア基板及びこれを用いたプリント回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253669A (ja) * 2005-02-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板
US7973245B2 (en) 2005-02-09 2011-07-05 Ngk Spark Plug Co., Ltd. Wiring board and capacitor to be built into wiring board
JP2014038993A (ja) * 2012-08-13 2014-02-27 Samsung Electro-Mechanics Co Ltd コア基板及びこれを用いたプリント回路基板

Similar Documents

Publication Publication Date Title
US8710374B2 (en) Printed wiring board with reinforced insulation layer and manufacturing method thereof
KR101346913B1 (ko) Ｉｃ 내장 기판의 제조 방법
JP2002290030A (ja) 配線基板
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
KR20110045098A (ko) 전자 부품 내장 배선판 및 그의 제조 방법
US8237056B2 (en) Printed wiring board having a stiffener
CA2320064A1 (en) Method of making microwave, multifunction modules using fluoropolymer composite substrates
US20040163248A1 (en) Metal core substrate printed wiring board enabling thermally enhanced ball grid array ( BGA) packages and method
KR20000041683A (ko) 인쇄회로기판 제조방법
US6720502B1 (en) Integrated circuit structure
JP4685251B2 (ja) 配線基板の製造方法
JPH11340367A (ja) 多層配線基板およびその製造方法
JP2002151847A (ja) 配線基板およびその製造方法
JP2002204071A (ja) 配線基板の製造方法
JP2002204045A (ja) 配線基板の製造方法
JPH0563112B2 (ja)
JP2003309207A (ja) 配線基板
JP4179407B2 (ja) 配線基板
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
JP4695289B2 (ja) 配線基板の製造方法
JP4054216B2 (ja) 配線基板の製造方法
JP2002217544A (ja) 配線基板
JPH04243197A (ja) 多層プリント配線板
JP2002319760A (ja) 配線基板の製造方法
JP2002084071A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070406

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070810