KR20110045098A - 전자 부품 내장 배선판 및 그의 제조 방법 - Google Patents

전자 부품 내장 배선판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20110045098A
KR20110045098A KR1020117007340A KR20117007340A KR20110045098A KR 20110045098 A KR20110045098 A KR 20110045098A KR 1020117007340 A KR1020117007340 A KR 1020117007340A KR 20117007340 A KR20117007340 A KR 20117007340A KR 20110045098 A KR20110045098 A KR 20110045098A
Authority
KR
South Korea
Prior art keywords
conductor pattern
electronic component
wiring board
hole
edge
Prior art date
Application number
KR1020117007340A
Other languages
English (en)
Inventor
šœ스께 사까이
겐지 사또
도시끼 후루따니
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20110045098A publication Critical patent/KR20110045098A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

이 전자 부품 내장 배선판(1)에는, 코어 기판(2)에 형성된 관통 구멍(21)에 전자 부품(3)이 수용되어 있다. 코어 기판(2)의 한쪽의 주면(제1 면) 상에는 층간 절연층(6)이 형성되고, 코어 기판(2)의 다른 쪽의 주면(제2 면) 상에는 도체 패턴(5) 및 도체 패턴(10)과 층간 절연층(7)이 형성되어 있다. 또한, 층간 절연층(6) 및 층간 절연층(7) 상에는 각각 도체 패턴(8) 및 도체 패턴(9)이 형성되어 있다. 또한, 전자 부품(3)의 단자(30)는 층간 절연층(6)에 설치된 비어 도체(60)를 통해 도체 패턴(8)과 전기적으로 접속되어 있다. 도체 패턴(10)은 도체 패턴(5)과 동일한 두께를 가지며, 관통 구멍(21)의 제2 면측의 단부면의 가장자리에 테두리 형상으로 형성되어 있다.

Description

전자 부품 내장 배선판 및 그의 제조 방법{WIRING BOARD WITH BUILT-IN ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE WIRING BOARD}
본 발명은, 반도체 소자 등의 전자 부품을 내부에 수용한 전자 부품 내장 배선판에 관한 것이다.
최근, 전자기기의 고성능화, 소형화가 진전되고, 그와 함께 전자기기의 내부에 실장되는 배선판의 고기능화, 고집적화의 요청이 점점 높아지고 있다.
이에 대해, IC 칩 등의 전자 부품을 배선판 내에 수용하는(내장하는) 기술이 다양하게 제안되었다.
예를 들면, 특허 문헌 1에는, (a)코어 기판에 형성한 관통 구멍의 저부에 UV 테이프 등의 시트를 붙이는 공정, (b)시트 상에 IC 칩 등의 반도체 소자를 그 단자가 시트의 접착면에 접하도록 탑재하는 공정, (c)관통 구멍 내에 수지를 충전하는 공정, (d)충전한 수지를 경화시키는 공정, (e)시트를 박리하는 공정, (f)반도체 소자의 상면에 빌드 업 층을 형성하는 공정을 갖는 다층 프린트 배선판의 제조 방법이 개시되어 있다.
특허 문헌 1:일본 특허 공개 2002-246757호 공보
상기의 제조 방법에 따르면, 반도체 소자의 단자와 빌드 업 층의 배선을 적절하게 전기 접속시킬 수 있어, 신뢰성이 높은 반도체 소자 내장 다층 프린트 배선판을 제조하는 것이 가능해 진다.
단, 그 전제로서, UV 테이프 등의 시트를 코어 기판의 저부에 거의 수평으로 접착시킬 필요가 있다. 그렇지만, 종래의 기술에서는, 시트를 거의 수평으로 접착하는 것이 결코 용이하지 않다. 예를 들면, 코어 기판에 관통 구멍을 형성할 때 발생하는 버르(burr) 등은 수평한 접착을 방해한다. 또한, 고밀도화의 관점에서, 코어 기판의 양쪽 주면 상에 도체 패턴을 형성할 필요도 있으므로, 이러한 경우에 시트를 접착하면, 도체 패턴부와 관통 구멍 단부의 근방부와의 사이에 생기는 단차에 의해, 도 13a에 도시하는 바와 같이 시트가 일그러져버릴 우려가 상당히 있다.
또한, 접착된 시트가 일그러져 있으면, 저면측의 밀폐성이 불완전하게 되어, 도 13b에 도시하는 바와 같이, 충전한 수지가 코어 기판과 시트의 틈으로 들어가버릴 우려도 있다.
본 발명은, 상기 종래의 문제를 감안하여 이루어진 것으로, 코어 기판 내에 전자 부품이 정확하게 배치되어 있음으로써, 접속 신뢰성 등의 품질이 우수한 전자 부품 내장 배선판 및 코어 기판 내에 대한 전자 부품의 정확한 배치를 용이하게 하는 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 전자 부품 내장 배선판은, 코어 기판과, 당해 코어 기판에 형성된 관통 구멍에 수용되는 전자 부품과, 상기 코어 기판의 적어도 어느 한쪽의 주면 상에 형성되는 제1 도체 패턴과, 당해 제1 도체 패턴의 형성면과 동일면 상에 형성되는 제2 도체 패턴과, 상기 코어 기판 상에 형성되는 하나 또는 복수의 층간 절연층 및 도체 패턴층을 구비하고, 상기 제2 도체 패턴은 상기 관통 구멍의 단부면의 가장자리의 적어도 일부에 형성되어 있는 것을 특징으로 한다.
상기 전자 부품의 단자가, 어느 하나의 상기 층간 절연층에 설치된 비어 도체를 통해, 해당 층간 절연층 상에 형성된 상기 도체 패턴층과 전기적으로 접속되어 있어도 좋다.
또는, 상기 전자 부품의 단자가, 도체 범프 또는 도전성 접착층을 통해, 어느 하나의 상기 층간 절연층 상에 형성된 상기 도체 패턴층과 전기적으로 접속되어 있어도 좋다.
또는, 상기 전자 부품의 패드가, 상기 코어 기판 중 어느 한쪽의 주면 상에 형성된, 상기 제1 도체 패턴 및 상기 제2 도체 패턴과는 상이한 다른 도체 패턴과 와이어를 통해 전기적으로 접속되어 있어도 좋다.
상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리 중 상기 관통 구멍을 사이에 두고 대향하는 부분에 형성되어 있어도 좋다.
상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 형성되어 있어도 좋다.
상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 연속해서 형성되어 있어도 좋다.
또는, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 불연속 부분을 포함하여 형성되어 있어도 좋다.
상기 제2 도체 패턴의 측면은, 상기 코어 기판의 상기 관통 구멍이 형성된 내벽면과 거의 동일 평면으로 되어 있어도 좋다.
또는, 상기 제2 도체 패턴의 일부는 상기 관통 구멍 내에 돌출되어 있어도 좋다.
또는, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 윤곽으로부터 소정 거리 이격되어 형성되어 있어도 좋다.
상기 제2 도체 패턴의 최대폭을 상기 제1 도체 패턴의 최대폭보다 크게 해도 좋다.
상기 제2 도체 패턴의 두께는, 상기 제1 도체 패턴의 두께와 거의 동일한 것이 바람직하다.
상기 관통 구멍 내에서의 상기 전자 부품과 상기 코어 기판의 내벽과의 틈에 수지 재료가 충전되어 있는 것이 바람직하다.
상기 전자 부품은, 당해 전자 부품의 회로 비형성면이, 상기 코어 기판에서의 상기 제2 도체 패턴의 형성면과 대향하도록 하여 상기 관통 구멍 내에 수용되어 있는 것이 바람직하다.
상기 제2 도체 패턴은, 상기 코어 기판의 양쪽 주면 상에 형성되어도 좋다.
본 발명에 관한 전자 부품 내장 배선판의 제조 방법은, 코어 기판에 전자 부품을 수용하기 위한 관통 구멍을 형성하는 공정과, 상기 코어 기판의 적어도 어느 한쪽의 동일 주면 상에 제1 도체 패턴 및 제2 도체 패턴을 형성하는 공정과, 상기 코어 기판에서의 상기 제1 도체 패턴 및 상기 제2 도체 패턴의 형성면에 점착 테이프를 첩부하는 공정과, 상기 전자 부품을 상기 관통 구멍의 저부에서의 상기 점착 테이프의 점착면 상에 탑재하는 공정과, 탑재한 상기 전자 부품과 상기 코어 기판의 내벽과의 틈에 수지 재료를 충전하여 상기 전자 부품을 고정하는 공정과, 상기 전자 부품을 고정한 후 상기 점착 테이프를 박리하는 공정을 가지고, 상기 제2 도체 패턴은 상기 관통 구멍의 단부면의 가장자리의 적어도 일부에 형성되는 것을 특징으로 한다.
상기 전자 부품과 상기 코어 기판 상에 층간 절연층과 도체 패턴층을 형성하는 공정과, 상기 절연층에 상기 전자 부품의 단자와 상기 도체 패턴층을 전기적으로 접속하는 비어 도체를 형성하는 공정을 더 가져도 좋다.
상기 제2 도체 패턴을, 상기 관통 구멍의 단부면의 가장자리 중 상기 관통 구멍을 사이에 두고 대향하는 부분에 형성해도 좋다.
상기 제2 도체 패턴을, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 형성해도 좋다.
상기 제2 도체 패턴을, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 연속해서 형성해도 좋다.
또는, 상기 제2 도체 패턴을, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 불연속 부분을 포함하여 형성해도 좋다.
상기 제2 도체 패턴을, 그 측면이 상기 코어 기판의 상기 관통 구멍이 형성된 내벽면과 거의 동일 평면이 되도록 형성해도 좋다.
또는, 상기 제2 도체 패턴을, 그 일부가 상기 관통 구멍 내에 돌출되도록 형성해도 좋다.
또는, 상기 제2 도체 패턴을, 상기 관통 구멍의 단부면의 윤곽으로부터 소정 거리 이격시켜 형성해도 좋다.
상기 제2 도체 패턴의 최대폭을 상기 제1 도체 패턴의 최대폭보다 크게 해도 좋다.
또한 바람직하게는, 상기 점착 테이프는, 자외선의 조사에 의해 점착성이 저하되는 UV 테이프이다.
또한, 상기 제2 도체 패턴의 두께는, 상기 제1 도체 패턴의 두께와 거의 동일한 것이 바람직하다.
본 발명에 따르면, 접속 신뢰성 등의 품질이 우수한 전자 부품 내장 배선판 및 코어 기판 내에 대한 전자 부품의 정확한 배치를 용이하게 하는 제조 방법을 제공할 수 있다.
도 1a는 본 실시 형태에서 사용하는 동장적층판의 단면도이다.
도 1b는, 도 1a의 기판에 관통 구멍이 형성된 모습을 도시하는 단면도이다.
도 1c는, 도 1b의 기판에 무전해 구리 도금 및 전해 구리 도금을 실시한 후의 모습을 도시하는 단면도이다.
도 1d는 코어 기판 상에 도체 패턴이 형성된 모습을 도시하는 단면도이다.
도 1e는 코어 기판에 관통 구멍이 형성된 모습을 도시하는 단면도이다.
도 2a는 코어 기판에 테이프가 접착된 모습을 도시하는 단면도이다.
도 2b는 전자 부품이 탑재된 모습을 도시하는 단면도이다.
도 3a는 코어 기판의 제1 면 상에 층간 절연층이 형성된 모습을 도시하는 단면도이다.
도 3b는, 도 3a의 기판으로부터 테이프를 박리한 후의 모습을 도시하는 단면도이다.
도 3c는 코어 기판의 제2 면 상에 층간 절연층이 형성된 모습을 도시하는 단면도이다.
도 4a는, 도 1d의 기판을 제2 면측에서 본 주요부 평면도이다.
도 4b는, 도 1e의 기판을 제2 면측에서 본 주요부 평면도이다.
도 5는 본 발명의 일 실시 형태에 관한 전자 부품 내장 배선판의 단면도이다.
도 6은, 도 5의 전자 부품 내장 배선판을 사용한 빌드 업 다층 프린트 배선판의 단면도이다.
도 7은 다른 실시 형태에 있어서, 코어 기판 상에 도체 패턴이 형성된 모습을 도시하는 단면도이다.
도 8a는 페이스 다운 방식에 의한 전자 부품의 수용예를 도시하는 단면도이다.
도 8b는 페이스 다운 방식에 의한 전자 부품의 수용예를 도시하는 단면도이다.
도 8c는 페이스 다운 방식에 의한 전자 부품의 수용예를 도시하는 단면도이다.
도 9a는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 평면도이다.
도 9b는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 평면도이다.
도 9c는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 평면도이다.
도 9d는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 평면도이다.
도 9e는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 평면도이다.
도 9f는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 평면도이다.
도 9g는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 평면도이다.
도 9h는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 평면도이다.
도 9i는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 평면도이다.
도 9j는 다른 실시 형태에서의 더미 패턴의 예를 설명하기 위한 단면도이다.
도 10a는 전자 부품이 콘덴서일 경우의 수용예를 도시하는 단면도이다.
도 10b는 전자 부품이 콘덴서일 경우의 수용예를 도시하는 단면도이다.
도 10c는 전자 부품이 콘덴서일 경우의 수용예를 도시하는 단면도이다.
도 11a는 전자 부품이 와이어 본딩 실장되는 경우의 예를 도시하는 단면도이다.
도 11b는 전자 부품이 와이어 본딩 실장되는 경우의 예를 도시하는 단면도이다.
도 12a는 전자 부품이 플립 칩 실장되는 경우의 예를 도시하는 단면도이다.
도 12b는 전자 부품이 플립 칩 실장되는 경우의 예를 도시하는 단면도이다.
도 12c는 전자 부품이 플립 칩 실장되는 경우의 예를 도시하는 단면도이다.
도 13a는 종래 기술의 문제점을 설명하기 위한 단면도이다.
도 13b는 종래 기술의 문제점을 설명하기 위한 단면도이다.
이하, 본 발명의 실시 형태에 관한 전자 부품 내장 배선판 및 그 제조 방법에 대해서 도면을 참조하여 설명한다.
도 5는, 제1 실시 형태의 제조 방법에 의해 제조된 전자 부품 내장 배선판(1)의 개략 단면도이다. 전자 부품 내장 배선판(1)은, 코어 기판(2)과, 코어 기판(2)에 수용(내층)된 전자 부품(3)과, 코어 기판(2)의 양쪽 주면 상에 각각 형성된 도체 패턴(4, 5)과, 층간 절연층(6, 7)과, 층간 절연층(6, 7) 상에 각각 형성된 도체 패턴(8, 9)과, 코어 기판(2)의 한쪽의 주면 상에 형성된 도체 패턴(10)을 갖는다.
코어 기판(2)은, 보강재(기재)에 수지를 함침시켜 이루어지는 기판으로, 그 두께는 약 110㎛이다. 보강재로는, 유리 크로스(유리 천), 유리 부직포, 아라미드 부직포 등을 바람직하게 채용할 수 있다. 또한, 이 밖에도, 이것들과 동등한 강도를 갖는 절연성 재료이면 채용 가능하다.
또한, 보강재에 함침시키는 수지로는, 에폭시 수지, BT(비스말레이미드 트리아진)수지, 폴리이미드 수지 등을 채용할 수 있다.
도체 패턴(4, 5)은 구리 등으로 이루어지며, 그 두께는 모두 약 20㎛이다. 도체 패턴(4)은, 코어 기판(2)의 한쪽의 주면(이하, 제1 면이라 함) 상에 형성되고, 도체 패턴(5)은, 코어 기판(2)의 다른 쪽의 주면(이하, 제2 면이라 함) 상에 형성되어 있다. 도체 패턴(4)과 도체 패턴(5)은, 관통 구멍 도체(20)를 통해 전기적으로 접속되어 있다.
전자 부품(3)은, 본 실시 형태에서는 IC 칩이며, 코어 기판(2)의 관통 구멍(21) 내에, 소위 페이스 업 방식으로 수용되어 있다.
층간 절연층(6, 7)은, 유리 섬유, 아라미드 섬유 등의 보강재에 에폭시 수지, 폴리에스테르 수지, 폴리이미드 수지, BT 수지, 페놀 수지 등의 수지를 함침시켜 이루어지는 판재이며, 본 실시 형태에서는 모두 프리프레그로 구성된다. 층간 절연층(6)은 코어 기판(2)의 제1 면측에 형성되고, 층간 절연층(7)은 제2 면측에 형성되어 있으며, 그 두께는 모두 약 60㎛이다.
도체 패턴(8, 9)은 구리 등으로 이루어지며, 그 두께는 모두 약 20㎛이다. 도체 패턴(8)은 층간 절연층(6) 상에 형성되고, 비어 도체(60)를 통해 도체 패턴(4) 및 전자 부품(3)의 단자(30)와 전기적으로 접속하고 있다. 한편, 도체 패턴(9)은 층간 절연층(7) 상에 형성되고, 비어 도체(70)를 통해 도체 패턴(9)과 전기적으로 접속하고 있다.
도체 패턴(10)은, 도체 패턴(5)과 마찬가지로, 코어 기판(2)의 제2 면측에 형성되어 있다. 도체 패턴(10)은 구리 등으로 이루어지며, 그 두께는 모두 약 20㎛이다. 도체 패턴(10)은, 상세한 것은 후술하지만, 전자 부품(3)을 정확하게 배치하기 위해서 사용되며, 다른 도체 패턴과 전기적인 접속을 취하지 않고 있다.
계속해서, 도 1a~도 4b를 참조하여 상기 전자 부품 내장 배선판(1)의 제조 방법을 설명한다.
우선, 도 1a에 도시하는 바와 같은, 두께 약 110㎛의 코어 기판(2)의 양쪽 주면에 두께 약 12㎛의 동박(101, 102)이 라미네이트된 동장적층판을 준비한다.
계속해서, 도 1a의 동장적층판에 드릴 등을 이용한 기지의 구멍 뚫기 공법에 의해 관통 구멍(103)을 형성한다(도 1b 참조). 또한, 탄산 가스(CO2) 레이저, Nd-YAG 레이저나 엑시머 레이저 등에 의해 관통 구멍(103)을 형성해도 좋다.
계속해서, 관통 구멍(103)의 내면에 잔류하는 스미어 등을 제거하는 처리(디스미어 처리)를 행하고, 그 후 도 1b의 동장적층판에 무전해 구리 도금 및 전해 구리 도금을 실시한다. 그러면, 도 1c에 도시하는 바와 같이, 도 1b의 동장적층판의 양쪽 주면에 각각 구리 도금 막(104, 105)이 형성되고, 또한 관통 구멍 도체(20)가 형성된다.
그리고, 서브트랙티브 공법에 의해 불필요한 부분의 구리 도금 막(104, 105)을 용해 제거함으로써, 도체 패턴(4, 5, 10a)이 형성된다(도 1d 참조). 도체 패턴(10a)은 도체 패턴(10)의 원형(구멍 뚫기 전)이며, 도 4a에 도시하는 바와 같이, 전자 부품(3)의 탑재면(즉, 회로 비형성면)의 면적보다 커지도록 형성된다. 본 실시 형태에서는, 도체 패턴(10a)의 형성 면적은, 전자 부품(3)의 회로 비형성면(사각 형상)의 윤곽을 소정 길이(L)(약 50㎛) 넓혔을 경우의 면적과 동일하다.
다음으로, 드릴 등을 이용한 기지의 구멍 뚫기 공법에 의해 전자 부품(3)을 수용하기 위한 관통 구멍(21)을 형성한다(도 1e 참조). 또한, 탄산 가스(CO2) 레이저, Nd-YAG 레이저나 엑시머 레이저 등에 의해 관통 구멍(21)을 형성해도 좋다. 상기 구멍 뚫기에 의해 도체 패턴(10)이 형성된다. 도체 패턴(10)은 도 4b에 도시하는 바와 같이, 관통 구멍(21)의 제2 면측의 단부면을 빈틈없이 둘러싸도록 하여, 코어 기판(2)의 제2 면상에 테두리 형상으로 형성된다. 관통 구멍(21)의 테두리 폭은 약 8.1mm이다.
또한, 도 7에 도시하는 바와 같이, 관통 구멍(21)을 형성하기 전에 미리 도체 패턴(10)을 형성해 두어도 좋다. 이 경우, 도체 패턴(4, 5)을 형성하는 공정에서 도체 패턴(10)도 형성한다.
계속해서, 도 1e의 기판의 제2 면측에 테이프(201)를 첩부한다(도 2a 참조). 테이프(201)로는, UV(자외선) 조사에 의해 점착성이 저하되어, 용이하게 박리 가능해지는 UV 테이프(예를 들면, 린텍 주식회사의 애드윌(Adwill) D 시리즈 등)가 채용된다. 또한, 가경화 시의 80℃ 이상의 고열에서도 점착성이 저하되지 않는 다양한 접착 테이프, 예를 들면 폴리이미드 테이프 등을 사용해도 좋다.
이때, 도체 패턴(5)과 동일한 두께를 가지고, 관통 구멍(21)의 제2 면측의 단부면을 둘러싸도록 하여 형성된 도체 패턴(10)이 존재함으로써, 테이프(201)를 비뚤어짐 없이 거의 수평으로 첩부하는 것이 용이해진다.
테이프(201)를 첩부한 후, 전자 부품(3)을 테이프(201)의 접착(점착)면 상에, 소위 페이스 업 방식으로 탑재한다(도 2b 참조). 여기서, 상술한 바와 같이 테이프(201)가 거의 수평으로 접착되어 있기 때문에, 전자 부품(3)도 상하 방향에 위치 어긋남없이 정확하게 배치할 수 있다.
계속해서, 도 2b의 기판의 제1 면 상에, 두께 약 60㎛의 필름 형상의 수지 재료(본 실시 형태에서는 프리프레그)를 진공 라미네이션법에 의해 라미네이트한다. 이로 인해, 도 3a에 도시하는 바와 같이 층간 절연층(6)이 형성된다. 상기 라미네이트시, 수지 재료가 관통 구멍 도체(20)의 내부에 유입되고, 또한 관통 구멍(21) 내에서의 전자 부품(3)과 코어 기판(2)의 내벽과의 틈으로 유입된다. 이로 인해, 전자 부품(3)과 코어 기판(2)의 내벽과의 틈은 수지 재료로 충전된다.
상술한 바와 같이, 도체 패턴(10)은, 관통 구멍(21)의 제2 면측의 단부면을 빈틈없이 둘러싸고 있고, 또한 테이프(201)와 밀착하고 있다. 이 때문에, 전자 부품(3)과 코어 기판(2)의 내벽과의 틈으로 유입된 수지 재료는, 도체 패턴(10)이 벽이 되어 코어 기판(2)의 제2 면상으로 유출되지 않는다.
계속해서, UV 조사를 행하여 테이프(201)를 박리한다(도 3b 참조). 그리고, 도 3b의 기판의 제2 면 상에, 두께 약 60㎛의 필름 형상의 수지 재료(본 실시 형태에서는 프리프레그)를 진공 라미네이션법에 의해 라미네이트한다. 이로 인해, 도 3c에 도시하는 바와 같이 층간 절연층(7)이 형성된다. 상기 라미네이트시, 수지 재료가 관통 구멍 도체(20)의 내부에 유입됨으로써, 관통 구멍 도체(20)의 내부는 수지 재료로 충전된다.
또한, 도 8a~도 8c에 도시하는 바와 같이, 전자 부품(3)을 페이스 다운 방식으로 수용하는 것도 물론 가능하다.
다음으로, 탄산 가스(CO2) 레이저나 UV-YAG 레이저 등에 의해, 도 3c의 기판의 소정 개소에 비어 홀을 형성하고, 애디티브 공법에 의해 도체 패턴(8, 9)과 비어 도체(60, 70)를 형성함으로써, 도 5에 도시하는 전자 부품 내장 배선판(1)을 얻을 수 있다.
이상과 같이, 본 실시 형태의 제조 방법에 따르면, 코어 기판(2)의 제2 면 상에, 도체 패턴(5)과 동일한 두께를 가지는 도체 패턴(10)을, 관통 구멍(21)의 제2 면측의 단부면을 둘러싸도록 하여 테두리 형상으로 형성한다. 이 때문에, 테이프(201)를 비뚤어짐 없이 거의 수평으로 첩부하는 것이 용이해진다.
그리고, 거의 수평으로 첩부된 테이프(201)에 의해, 전자 부품(3)을 관통 구멍(21)의 내부의 소정 위치에 거의 수평한 태양으로 탑재할 수 있다. 이로 인해, 층간 절연층(6)의 평탄성을 확보할 수 있다. 그 결과, 층간 절연층(6) 상에 도체 패턴(8)을 양호하게 형성할 수 있고, 또한 비어 도체(60)도 고정밀도로 형성할 수 있다. 따라서, 전자 부품(3)의 단자(30)와 비어 도체(60)의 접속 신뢰성이 향상된다.
또한, 도체 패턴(10)에 의해, 관통 구멍(21)의 제2 면측의 단부면을 빈틈없이 둘러싸서 벽을 만듬으로써, 라미네이트시에 수지 재료가 코어 기판(2)의 제2 면 상으로 유출되는 일이 없다. 이 때문에, 수용된 전자 부품(3)의 상면(회로 형성면)의 평탄성을 한층 더 확보할 수 있다.
도 6은, 도 5의 전자 부품 내장 배선판(1)을 더욱 다층화함으로써 얻어지는 빌드 업 다층 프린트 배선판의 예이다. 상기 빌드 업 다층 프린트 배선판의 제조 공정을 이하에서 간단히 설명한다.
우선, 전자 부품 내장 배선판(1)의 제1 면 및 제2 면 상에 각각 층간 절연층(601, 602)을 형성한다. 그 후, 전자 부품 내장 배선판(1)에 형성되어 있는 도체 패턴(8, 9)에 도달하는 개구부를 층간 절연층(601, 602)에 형성한다.
계속해서, 층간 절연층(601, 602) 상에 각각 도체 패턴(603, 604)을 형성한다. 그때, 동시에 층간 절연층(601, 602)의 개구부에 각각 비어 도체(605, 606)를 형성한다. 이로 인해, 도체 패턴(603)과 도체 패턴(8)이 전기적으로 접속하고, 도체 패턴(604)과 도체 패턴(9)이 전기적으로 접속한다.
마찬가지로, 층간 절연층(607, 608), 도체 패턴(609, 610), 비어 도체(611, 612)를 형성한다.
계속해서, 기판의 양쪽 주면에 액상 또는 드라이 필름 형상의 감광성 레지스트(솔더 레지스트)를 도포 또는 라미네이트한다. 그리고, 소정의 패턴이 형성된 마스크 필름을 감광성 레지스트의 표면에 밀착시켜 자외선으로 노광하고, 알칼리 수용액으로 현상한다. 그 결과, 도체 패턴(609, 610)의 땜납 패드가 되는 부분을 노출시키기 위한 개구부가 형성된 솔더 레지스트층(613, 614)이 형성되어, 도 6의 빌드 업 다층 프린트 배선판을 얻을 수 있다.
또한 본 발명은, 상기 실시 형태에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
예를 들면, 상기 실시 형태에서는 도체 패턴(10)은, 도 4b에 도시하는 바와 같이, 관통 구멍(21)의 제2 면측의 단부면의 윤곽과 거의 면일하게 형성되는데, 이에 한정되지 않는다. 예를 들면, 도 9a에 도시하는 바와 같이, 윤곽으로부터 약간 이격되어 형성되어도 좋다. 이와 같이 하면, 층간 절연층(6)의 형성시, 층간 절연층(6)을 구성하는 수지 재료의 일부가 관통 구멍(21)으로부터 유출되어, 코어 기판(2)의 제2 면 상으로 들어가버릴 가능성이 높다. 그러나, 도체 패턴(10)에 막히기 때문에, 결과적으로 도체 패턴(10)이 벽이 되는 부분까지 수지 재료로 채워지게 된다. 이로 인해, 코어 기판(2)과 층간 절연층(6)의 밀착성이 향상된다는 효과가 생긴다. 단, 이 경우의 윤곽으로부터의 이격 거리는, 도체 패턴(10)의 라인 폭(즉, 테두리 폭)보다 짧은 것이 바람직하다.
또는 도체 패턴(10)을, 도 9b에 도시하는 바와 같이, 관통 구멍(21)의 내측으로 약간 돌출되도록 형성해도 좋다. 도체 패턴(10)을 이와 같이 형성하기 위해서는, 상기 실시 형태에 비해 다소 복잡한 공정을 필요로 하지만, 테이프(201)의 거의 수평한 첩부에 대해서는 한층더 용이해진다.
또한, 상기 실시 형태에서는, 관통 구멍(21)의 단부면의 윤곽이 사각 형상이고, 도체 패턴(10)의 외곽도 사각 형상이었지만, 관통 구멍(21)의 단부면의 형상 및 도체 패턴(10)의 형상 어느 것에 대해서도 상기 실시 형태에 한정되지 않는다. 예를 들면, 도 9c에 도시하는 바와 같이, 관통 구멍(21)의 단부면의 윤곽 및 도체 패턴(10)의 외곽을 타원 형상으로 해도 좋다.
또한, 도체 패턴(10)의 형상은, 관통 구멍(21)의 단부면의 윤곽과 동일 형상이 아니어도 상관없다(도 9d 참조). 또한, 도체 패턴(10)의 라인 폭은 균일하지 않아도 좋다(도 9e 참조).
또한 상기 실시 형태에서는, 도체 패턴(10)은, 관통 구멍(21)의 단부면을 빈틈없이 둘러싸도록 하여 형성되지만, 이에 한정되지 않고, 예를 들면 도 9f에 도시하는 바와 같이, 미세한 틈이 복수 존재해도 좋다. 이와 같이, 도체 패턴(10)에 틈이 있으면, 층간 절연층(6)의 형성시, 전자 부품(3)과 코어 기판(2)의 내벽과의 틈에 유입된 수지 재료의 일부가, 도체 패턴(10)의 벽을 넘어 코어 기판(2)의 제2 면 상으로 유출될 위험성이 있다. 그러나, 테이프(201)를 거의 수평으로 용이하게 접착할 수 있다는 효과에는 변함이 없다. 더욱이, 도체 패턴(10)의 틈이 수지 재료로 채워짐으로써, 코어 기판(2)과 층간 절연층(6)의 밀착성이 높아진다는 효과가 생긴다. 따라서, 종래의 문제점을 충분히 해결할 수 있다고 할 수 있다.
상기 마찬가지의 관점에서, 도체 패턴(10)은, 반드시 관통 구멍(21)의 단부면을 둘러싸도록 하여 형성될 필요는 없다. 예를 들면, 도체 패턴(10)은, 도 9g~도 9i에 도시하는 바와 같은 태양으로 형성되어도 좋다. 요컨대, 도체 패턴(10)은, 테이프(201)를 거의 수평으로 용이하게 접착할 수 있도록 형성되어 있으면 된다.
또한, 도체 패턴(10)은, 코어 기판(2)의 한쪽의 주면 상 뿐만 아니라, 양쪽 주면 상에 형성되어도 좋다. 도 9j의 예에서는, 코어 기판(2)의 양쪽 주면 상에 도체 패턴(10)이 형성되고, 쌍방을 접속하는 구리 도금 막(700)이 관통 구멍(21)의 측면에 형성되어 있는 모습이 도시되어 있다. 도 9j에 도시하는 바와 같이 도체 패턴(10) 및 구리 도금 막(700)을 형성하면, 상술한 효과 이외에 실드 효과도 발휘할 수 있다.
또한, 상기 실시 형태에서는, 도체 패턴(10)은, 다른 도체 패턴과 전기적인 접속을 취하지 않은 것(즉, 더미의 도체 패턴)으로서 설명하였다. 그러나, 도체 패턴(10)이, 다른 도체 패턴과 전기적으로 접속하여, 전기 회로로서 기능해도 물론 상관없다. 또는 제2 도체 패턴은, 전원 도체나 그라운드 도체로서 사용되어도 좋다.
또한, 코어 기판(2)에 수용하는 전자 부품(3)은, IC 칩 등의 반도체 소자에 한정되지 않는다. 예를 들면, 도 10a~도 10c에 도시하는 바와 같이, 상기 실시 형태와 마찬가지의 순서(도 2b~도 3b)에 의해 콘덴서를 코어 기판(2)에 수용할 수 있다.
또한, 상기 실시 형태에서는, 층간 절연층(6)의 형성시, 전자 부품(3)과 코어 기판(2)의 내벽과의 틈이 층간 절연층(6)을 구성하는 수지 재료로 충전되고, 이로 인해 전자 부품(3)이 고정되는데, 다른 방법으로 전자 부품(3)을 고정해도 좋다. 예를 들면, 층간 절연층(6)의 형성 전(즉, 수지 재료의 라미네이트 전)에, 절연성 수지(예를 들면, 열경화성 수지와 무기 필러로 이루어짐)를 전자 부품(3)과 코어 기판(2)의 내벽과의 틈에 충전함으로써 전자 부품(3)을 고정해도 좋다.
또한, 상기 실시 형태에서는, 전자 부품(3)의 단자(30)는, 비어 도체(60)를 통해 층간 절연층(6) 상의 도체 패턴(8)과 접속하고 있는데, 전자 부품(3)의 실장 태양에 한정은 없으며, 예를 들면 와이어 본딩 접속에 의해 전자 부품(3)을 실장해도 좋다.
이 경우의 공정에서는, 도 11a에 도시하는 바와 같이, 도 2a의 기판의 테이프(201)의 접착(점착)면 상에 페이스 업 방식으로 전자 부품(3)을 탑재한다. 상기 전자 부품(3)에는, 그 상면(회로 형성면)에, 접속 단자 대신에 도시하지 않은 패드가 설치되어 있다. 그리고, 도 11b에 도시하는 바와 같이, 전자 부품(3)의 패드와 코어 기판(2) 상의 패드[여기서는, 도체 패턴(4)의 일부]를 와이어(111)(금이나 알루미늄의 가는 선)로 접속한다. 이 경우도 상기 실시 형태와 마찬가지로 전자 부품(3)의 상면(회로 형성면)의 평탄성이 확보되어 있기 때문에, 와이어 본딩 접속의 정밀도가 향상된다.
또한 본 발명은, 전자 부품(3)을 플립 칩 실장하는 경우에도 적용 가능하다. 이 경우의 공정에서는, 도 12a에 도시하는 바와 같이 도 1e의 기판의 제2 면측에 테이프(201)가 아니라 기재(120)를 적층한다. 기재(120)는, 프리프레그 등의 절연 재료(121)와, 절연재(121) 상에 형성된 패드(122)와, 패드(122) 상에 형성된 땜납 범프(123)를 구비한다.
그리고, 도 12b에 도시하는 바와 같이, 전자 부품(3)을 페이스 다운 방식으로 실장한다. 즉, 범프(31)가 설치된 전자 부품(3)을 회로 형성면을 아래로 향하게 하여 도 12a의 기판의 관통 구멍(21)에 넣고, 기재(120) 상에 탑재하여, 전자 부품(3)의 범프(31)와 땜납 범프(123)를 접합한다. 그리고, 도 12c에 도시하는 바와 같이, 코어 기판(2)의 관통 구멍(21)의 틈에 언더 필재(124)를 충전한다. 상기 언더 필재(124)는, 예를 들면 실리카나 산화 알루미늄 등의 무기 필러를 포함하는 절연성 수지이며, 전자 부품(3)의 고정 강도를 확보하는 동시에, 전자 부품(3)과 코어 기판(2)의 열팽창율의 갭에 의해 발생하는 왜곡을 흡수하는 역할을 한다.
이상과 같이, 전자 부품(3)을 플립 칩 실장하는 경우에도, 전자 부품(3)을 관통 구멍(21)의 내부의 소정 위치에 거의 수평한 태양으로 탑재할 수 있다.
또한, 패드(122) 상에 형성한 도전성 접착층(도시하지 않음)과 전자 부품(3)의 범프(31)를 전기적으로 접속시키도록 해도 좋다. 도전성 접착층은, 예를 들면 주석 도금, 땜납 도금, 또는 주석-은-구리 도금 등의 합금 도금으로 구성된다.
본 출원은, 2008년 9월 30일에 행해진, 미국 가특허출원 61/101286에 기초한다. 본 명세서 중에, 그 명세서, 특허 청구의 범위, 도면 전체를 참조하여 포함하는 것으로 한다.
본 발명에 관한 기술은, 전자 부품을 내부에 수용하는 배선판에 널리 적용 가능하다.
1 : 전자 부품 내장 배선판
2 : 코어 기판
3 : 전자 부품
4, 5, 8~10 : 도체 패턴
6, 7 : 층간 절연층
20 : 관통 구멍 도체
21 : 관통 구멍
30 : 단자
60, 70 : 비어 도체

Claims (28)

  1. 코어 기판과,
    당해 코어 기판에 형성된 관통 구멍에 수용되는 전자 부품과,
    상기 코어 기판의 적어도 어느 한쪽의 주면 상에 형성되는 제1 도체 패턴과,
    당해 제1 도체 패턴의 형성면과 동일면 상에 형성되는 제2 도체 패턴과,
    상기 코어 기판 상에 형성되는 하나 또는 복수의 층간 절연층 및 도체 패턴층을 구비하고,
    상기 제2 도체 패턴은 상기 관통 구멍의 단부면의 가장자리의 적어도 일부에 형성되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  2. 제1항에 있어서, 상기 전자 부품의 단자가, 어느 하나의 상기 층간 절연층에 설치된 비어 도체를 통해, 해당 상기 층간 절연층 상에 형성된 상기 도체 패턴층과 전기적으로 접속되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  3. 제1항에 있어서, 상기 전자 부품의 단자가, 도체 범프 또는 도전성 접착층을 통해, 어느 하나의 상기 층간 절연층 상에 형성된 상기 도체 패턴층과 전기적으로 접속되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  4. 제1항에 있어서, 상기 전자 부품의 패드가, 상기 코어 기판 중 어느 한쪽의 주면 상에 형성된, 상기 제1 도체 패턴 및 상기 제2 도체 패턴과는 상이한 다른 도체 패턴과 와이어를 통해 전기적으로 접속되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  5. 제1항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리 중 상기 관통 구멍을 사이에 두고 대향하는 부분에 형성되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  6. 제1항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 형성되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  7. 제1항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 연속해서 형성되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  8. 제1항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 불연속 부분을 포함하여 형성되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  9. 제1항에 있어서, 상기 제2 도체 패턴의 측면은, 상기 코어 기판의 상기 관통 구멍이 형성된 내벽면과 거의 동일 평면으로 되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  10. 제1항에 있어서, 상기 제2 도체 패턴의 일부는 상기 관통 구멍 내에 돌출되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  11. 제1항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 윤곽으로부터 소정 거리 이격되어 형성되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  12. 제1항에 있어서, 상기 제2 도체 패턴의 최대폭이 상기 제1 도체 패턴의 최대폭보다 큰 것을 특징으로 하는, 전자 부품 내장 배선판.
  13. 제1항에 있어서, 상기 제2 도체 패턴의 두께는, 상기 제1 도체 패턴의 두께와 거의 동일한 것을 특징으로 하는, 전자 부품 내장 배선판.
  14. 제1항에 있어서, 상기 관통 구멍 내에서의 상기 전자 부품과 상기 코어 기판의 내벽과의 틈에 수지 재료가 충전되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  15. 제1항에 있어서, 상기 전자 부품은, 당해 전자 부품의 회로 비형성면이, 상기 코어 기판에서의 상기 제2 도체 패턴의 형성면과 대향하도록 하여 상기 관통 구멍 내에 수용되어 있는 것을 특징으로 하는, 전자 부품 내장 배선판.
  16. 제1항에 있어서, 상기 제2 도체 패턴은, 상기 코어 기판의 양쪽 주면 상에 형성되는 것을 특징으로 하는, 전자 부품 내장 배선판.
  17. 코어 기판에 전자 부품을 수용하기 위한 관통 구멍을 형성하는 공정과,
    상기 코어 기판의 적어도 어느 한쪽의 동일 주면 상에 제1 도체 패턴 및 제2 도체 패턴을 형성하는 공정과,
    상기 코어 기판에서의 상기 제1 도체 패턴 및 상기 제2 도체 패턴의 형성면에 점착 테이프를 첩부하는 공정과,
    상기 전자 부품을 상기 관통 구멍의 저부에서의 상기 점착 테이프의 점착면 상에 탑재하는 공정과,
    탑재한 상기 전자 부품과 상기 코어 기판의 내벽과의 틈에 수지 재료를 충전하여 상기 전자 부품을 고정하는 공정과,
    상기 전자 부품을 고정한 후 상기 점착 테이프를 박리하는 공정을 가지고,
    상기 제2 도체 패턴은 상기 관통 구멍의 단부면의 가장자리의 적어도 일부에 형성되는 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  18. 제17항에 있어서, 상기 전자 부품과 상기 코어 기판 상에 층간 절연층과 도체 패턴층을 형성하는 공정과, 상기 절연층에 상기 전자 부품의 단자와 상기 도체 패턴층을 전기적으로 접속하는 비어 도체를 형성하는 공정을 더 가지는 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  19. 제17항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리 중 상기 관통 구멍을 사이에 두고 대향하는 부분에 형성되는 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  20. 제17항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 형성되는 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  21. 제17항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 연속해서 형성되는 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  22. 제17항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 가장자리에 테두리 형상으로 불연속 부분을 포함하여 형성되는 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  23. 제17항에 있어서, 상기 제2 도체 패턴은, 그 측면이 상기 코어 기판의 상기 관통 구멍이 형성된 내벽면과 거의 동일 평면이 되도록 형성되는 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  24. 제17항에 있어서, 상기 제2 도체 패턴은, 그 일부가 상기 관통 구멍 내에 돌출되도록 형성되는 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  25. 제17항에 있어서, 상기 제2 도체 패턴은, 상기 관통 구멍의 단부면의 윤곽으로부터 소정 거리 이격되어 형성되는 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  26. 제17항에 있어서, 상기 제2 도체 패턴의 최대폭이 상기 제1 도체 패턴의 최대폭보다 큰 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  27. 제17항에 있어서, 상기 점착 테이프는, 자외선의 조사에 의해 점착성이 저하되는 UV 테이프인 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
  28. 제17항에 있어서, 상기 제2 도체 패턴의 두께는, 상기 제1 도체 패턴의 두께와 거의 동일한 것을 특징으로 하는, 전자 부품 내장 배선판의 제조 방법.
KR1020117007340A 2008-09-30 2009-03-13 전자 부품 내장 배선판 및 그의 제조 방법 KR20110045098A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10128608P 2008-09-30 2008-09-30
US61/101,286 2008-09-30
PCT/JP2009/054958 WO2010038489A1 (ja) 2008-09-30 2009-03-13 電子部品内蔵配線板及びその製造方法

Publications (1)

Publication Number Publication Date
KR20110045098A true KR20110045098A (ko) 2011-05-03

Family

ID=42056163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007340A KR20110045098A (ko) 2008-09-30 2009-03-13 전자 부품 내장 배선판 및 그의 제조 방법

Country Status (6)

Country Link
US (3) US8466372B2 (ko)
JP (1) JPWO2010038489A1 (ko)
KR (1) KR20110045098A (ko)
CN (1) CN102150482B (ko)
TW (1) TW201014480A (ko)
WO (1) WO2010038489A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420537B1 (ko) * 2012-12-14 2014-07-16 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판의 제조방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101230448B1 (ko) * 2008-10-31 2013-02-06 다이요 유덴 가부시키가이샤 프린트 배선판 및 그 제조 방법
TW201110285A (en) * 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP5934222B2 (ja) * 2010-09-15 2016-06-15 プラクスエア・テクノロジー・インコーポレイテッド イオン源の寿命を延長するための方法
US8546922B2 (en) 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board
US8642897B2 (en) 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8698303B2 (en) 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5189672B2 (ja) * 2011-09-01 2013-04-24 株式会社フジクラ 部品内蔵基板およびその製造方法
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
US9439289B2 (en) 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP6007044B2 (ja) * 2012-09-27 2016-10-12 新光電気工業株式会社 配線基板
US9282642B2 (en) * 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
JP5342704B1 (ja) * 2012-11-12 2013-11-13 太陽誘電株式会社 高周波回路モジュール
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
DE112013006630T5 (de) 2013-02-08 2015-10-22 Fujikura Ltd. Platte mit eingebetteter Komponente und Verfahren zum Herstellen derselben
JP6263859B2 (ja) * 2013-04-18 2018-01-24 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP5999022B2 (ja) * 2013-05-09 2016-09-28 株式会社デンソー 多層基板およびその製造方法
KR102080663B1 (ko) 2013-07-15 2020-02-24 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2015065400A (ja) * 2013-09-25 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 素子内蔵型印刷回路基板及びその製造方法
US9653322B2 (en) 2014-06-23 2017-05-16 Infineon Technologies Austria Ag Method for fabricating a semiconductor package
US9426891B2 (en) * 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
TWI553792B (zh) * 2014-12-02 2016-10-11 旭德科技股份有限公司 封裝結構及其製作方法
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US9986633B2 (en) 2016-06-16 2018-05-29 International Business Machines Corporation Embedding discrete components having variable dimensions in a substrate
JP6878794B2 (ja) * 2016-08-31 2021-06-02 大日本印刷株式会社 有孔基板の製造方法及び有孔基板
CN111564414B (zh) * 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
CN110996495B (zh) * 2019-12-20 2021-07-23 广州兴森快捷电路科技有限公司 埋置型pcb板及埋置型pcb板的制作方法
CN114267664A (zh) * 2020-09-16 2022-04-01 鹏鼎控股(深圳)股份有限公司 封装电路结构及其制作方法
JP2022146063A (ja) * 2021-03-22 2022-10-05 キヤノン株式会社 電子モジュール及び電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JP2000174442A (ja) * 1998-12-03 2000-06-23 Sony Corp 電子部品の実装方法、及び半導体装置
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
JP2002204071A (ja) * 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4863546B2 (ja) * 2000-07-21 2012-01-25 イビデン株式会社 コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP4270769B2 (ja) 2000-12-15 2009-06-03 イビデン株式会社 多層プリント配線板の製造方法
JP2002237683A (ja) * 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4167001B2 (ja) * 2002-04-15 2008-10-15 日本特殊陶業株式会社 配線基板の製造方法
EP1542519A4 (en) * 2002-07-31 2010-01-06 Sony Corp METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB
KR100688857B1 (ko) 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
US7348216B2 (en) * 2005-10-04 2008-03-25 International Business Machines Corporation Rework process for removing residual UV adhesive from C4 wafer surfaces
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法
KR100773985B1 (ko) 2006-06-19 2007-11-08 삼성전기주식회사 전자 소자 내장형 인쇄회로기판의 제조방법
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
KR100788213B1 (ko) 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
KR100820633B1 (ko) 2007-02-15 2008-04-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2009158815A (ja) * 2007-12-27 2009-07-16 Fujitsu Ltd 多層配線基板の製造方法および多層配線基板構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420537B1 (ko) * 2012-12-14 2014-07-16 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판의 제조방법

Also Published As

Publication number Publication date
US8466372B2 (en) 2013-06-18
CN102150482A (zh) 2011-08-10
US20120142147A1 (en) 2012-06-07
JPWO2010038489A1 (ja) 2012-03-01
WO2010038489A1 (ja) 2010-04-08
US20140247571A1 (en) 2014-09-04
TW201014480A (en) 2010-04-01
CN102150482B (zh) 2013-07-10
US20100078205A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
KR20110045098A (ko) 전자 부품 내장 배선판 및 그의 제조 방법
KR101095130B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
KR100832653B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조방법
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
JPWO2009101723A1 (ja) 電子部品内蔵基板の製造方法
JP4648230B2 (ja) 配線基板の製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20060134512A (ko) 임베디드 인쇄회로기판 제조방법
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
KR20100000678A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
KR101119306B1 (ko) 회로기판의 제조방법
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法
KR20100004248A (ko) 전자소자 내장 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130917

Effective date: 20140429