JP6007044B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6007044B2
JP6007044B2 JP2012214437A JP2012214437A JP6007044B2 JP 6007044 B2 JP6007044 B2 JP 6007044B2 JP 2012214437 A JP2012214437 A JP 2012214437A JP 2012214437 A JP2012214437 A JP 2012214437A JP 6007044 B2 JP6007044 B2 JP 6007044B2
Authority
JP
Japan
Prior art keywords
hole
coating resin
chip capacitor
core substrate
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012214437A
Other languages
English (en)
Other versions
JP2014072205A (ja
JP2014072205A5 (ja
Inventor
大介 滝澤
大介 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012214437A priority Critical patent/JP6007044B2/ja
Priority to US14/021,189 priority patent/US9049799B2/en
Priority to KR1020130110887A priority patent/KR102100209B1/ko
Publication of JP2014072205A publication Critical patent/JP2014072205A/ja
Publication of JP2014072205A5 publication Critical patent/JP2014072205A5/ja
Application granted granted Critical
Publication of JP6007044B2 publication Critical patent/JP6007044B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

配線基板に関する。
従来、チップ型の容量素子（チップキャパシタ）等の電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。電子部品は、配線基板のコア基板に形成された貫通孔内に配置されている。このような配線基板は、例えば、電子部品より大きな貫通孔が形成されたコア基板の片面に、貫通孔を塞ぐように仮止めのためのテープを貼付し、貫通孔内に電子部品を配置した後、テープを貼付していないコア基板の面に絶縁層を形成し、テープを剥離することにより得られる。
特開２００７−２５８５４１号公報
ところで、仮止めのためのテープがコア基板に貼付された状態で絶縁層を形成すると、絶縁層を形成する際の圧力によりテープが強固に接着されてしまう。このため、コア基板からテープを剥離する際に、テープを固定するための粘着材等がコア基板の面に残ってしまう、所謂糊残りが発生する場合がある。このように、コア基板の面に残る粘着材等は、配線基板の反りの発生や、粘着材が残る面に積層された絶縁層の剥離等を招き、配線基板の不良の要因となる。
本発明の一観点によれば、第１の主面と第２の主面とを貫通する貫通孔が形成されたコア基板と、前記貫通孔内に配置され、前記貫通孔の内面と対向する面の少なくとも一部が被覆樹脂により覆われた電子部品と、前記電子部品の被覆樹脂に向って前記貫通孔の内面から突出するように形成された突起部と、前記貫通孔の内面と前記電子部品との間に充填された絶縁材と、前記コア基板の第１の主面及び前記電子部品を被覆する第１の絶縁層と、前記コア基板の第２の主面及び前記電子部品を被覆する第２の絶縁層とを有し、前記電子部品は、直方体状のキャパシタ本体と、前記キャパシタ本体の長手方向の両端に形成された接続端子と、前記接続端子の表面を覆う前記被覆樹脂とを有するチップキャパシタであり、前記貫通孔の内面のうち、少なくとも対向する一対の内面にそれぞれ前記突起部が形成され、前記突起部は、前記貫通孔において対向する２つの内面にそれぞれ形成された前記突起部の先端間の距離が前記チップキャパシタの大きさよりも小さく、前記キャパシタ本体の大きさよりも大きく形成され、前記突起部の先端は、前記チップキャパシタの前記被覆樹脂に食い込んでいる。
本発明の一観点によれば、配線基板の不良を低減することができる。
（ａ）（ｂ）は配線基板の断面図、（ｃ）はコア基板の一部平面図。 貫通孔の一部斜視図。 チップキャパシタの（ａ）斜視図、（ｂ）側面図、（ｃ）平面図。 配線基板の製造工程を示す断面図。 配線基板の製造工程を示す（ａ）断面図、（ｂ）一部平面図。 配線基板の製造工程を示す（ａ）断面図、（ｂ）一部平面図。 配線基板の製造工程を示す断面図。 配線基板の製造工程を示す断面図。 （ａ）（ｂ）は別の貫通孔の一部斜視図。 （ａ）（ｂ）はチップキャパシタの側面図。 （ａ）〜（ｃ）は別の貫通孔及びチップキャパシタの固定状態を示す説明図。 （ａ）（ｂ）は別の貫通孔及びチップキャパシタの固定状態を示す説明図。 （ａ）（ｂ）は別の貫通孔及びチップキャパシタの固定状態を示す説明図。 （ａ）〜（ｃ）は別の貫通孔及びチップキャパシタの固定状態を示す説明図。 （ａ）（ｂ）は別の配線基板の断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、寸法，比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
図１（ａ）に示すように、電子装置は半導体チップ１０と配線基板２０を有している。半導体チップ１０は、配線基板２０の第１の主面（図において上面）に搭載される。この配線基板２０は、例えば、マザーボード等の基板に実装される。この配線基板２０は、ＣＰＵ等のチップを搭載する半導体パッケージ用の配線基板として使用することもできる。
配線基板２０は、コア基板２１を有している。コア基板２１は、例えば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板である。補強材としてはガラスクロスに限らず、例えばガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。また、熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。
コア基板２１には、上面（第１の主面）と下面（第２の主面）との間を貫通する貫通孔２２が形成されている。貫通孔２２は、図１（ｃ）に示すように、平面視略矩形状に形成されている。なお、図１（ｃ）は、貫通孔２２を形成したコア基板２１の矩形状の部分を示している。
貫通孔２２内にはチップキャパシタ５０が配置されている。チップキャパシタ５０は電子部品の一例である。
図３（ａ）に示すように、チップキャパシタ５０は直方体状に形成されている。このチップキャパシタ５０は、図３（ｂ）及び図３（ｃ）に示すように、
チップキャパシタ５０は、直方体状に形成されたキャパシタ本体５１と、そのキャパシタ本体５１の長手方向の両端に形成された２つの接続端子５２，５３と、それらの表面を覆う被覆樹脂５４を有している。
キャパシタ本体５１は、例えば、主としてセラミックと銅等の電極により形成されている。接続端子５２，５３の材質は、例えば銅である。接続端子５２，５３は、キャパシタ本体５１の長手方向端面及び側面を覆うように形成されている。接続端子５２，５３の厚さは、例えば５０μｍ（ミクロン）である。
被覆樹脂５４は、例えば熱硬化性樹脂である。熱硬化性樹脂は、例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，シアネート樹脂などである。被覆樹脂５４において、接続端子５２，５３を覆う部分の厚みは例えば３０μｍであり、キャパシタ本体５１を覆う部分の厚みは例えば８０μｍである。
図１（ｃ）に示すように、コア基板２１には、貫通孔２２内において、チップキャパシタ５０の端面及び側面と対向する内面に複数の突起部２３ａ〜２４ｂが形成されている。突起部２３ａ，２３ｂは、貫通孔２２に対応する矩形（図１（ｃ）において二点鎖線で示す）の短辺を底辺とする平面視三角形状に形成されている。同様に、突起部２４ａ，２４ｂは、貫通孔２２に対応する矩形の長辺を底辺とする平面視三角形状に形成されている。つまり、突起部２３ａ，２３ｂは、接続端子５２，５３を覆う被覆樹脂５４に向って突出するように形成されている。また、突起部２４ａ，２４ｂは、キャパシタ本体５１を覆う被覆樹脂５４に向って突出するように形成されている。
突起部２３ａ，２３ｂの大きさ（先端間の距離）は、チップキャパシタ５０の長さよりも短く設定されている。さらに、突起部２３ａ，２３ｂの大きさ（先端間の距離）は、チップキャパシタ５０のキャパシタ本体５１の長さよりも長くなるように設定されている。
同様に、突起部２４ａ，２４ｂの大きさ（先端間の距離）は、チップキャパシタ５０の幅よりも短く設定されている。さらに、突起部２４ａ，２４ｂの大きさ（先端間の距離）は、チップキャパシタ５０のキャパシタ本体５１の幅よりも長くなるように設定されている。
そして、各突起部２３ａ〜２４ｂは、コア基板２１の材質、つまり硬化された樹脂により形成され、補強材（ガラスクロス）を含む。従って、突起部２３ａ〜２４ｂの先端は、チップキャパシタ５０の被覆樹脂５４に食い込む。これにより、突起部２３ａ〜２４ｂは、チップキャパシタ５０を貫通孔２２内に支持する。そして、突起部２３ａ〜２４ｂは、被覆樹脂５４に係合溝５５ａ〜５５ｄを形成する。なお、図３（ａ）〜図３（ｃ）には、係合溝５５ａ〜５５ｄが形成される位置を一点鎖線で示している。そして、突起部２３ａ〜２４ｂの先端は、キャパシタ本体５１まで到達しないため、キャパシタ本体５１を破損する虞はない。
さらに、図２に示すように、突起部２３ａは、貫通孔２２において、コア基板２１の厚み方向に沿って先端が連続するように形成されている。なお、図２は、貫通孔２２を形成したコア基板２１の矩形状の部分における斜視断面図を示している。また、図示しないが、突起部２３ｂ、２４ａ，２４ｂは、突起部２３ａと同様に、貫通孔２２において、コア基板２１の厚み方向に沿って先端が連続するように形成されている。したがって、突起部２３ａ〜２４ｂは、図３（ａ）〜（ｃ）に示すように、チップキャパシタ５０の被覆樹脂５４に直線状の係合溝５５ａ〜５５ｄを形成する。このため、チップキャパシタ５０の回転が抑制される。
図１（ｂ）に示すように、貫通孔２２内には、絶縁材２５が充填されている。絶縁材２５は、貫通孔２２内に充填可能な粘度を有する樹脂を、貫通孔２２内に充填後に硬化して形成されている。絶縁材２５に用いられる樹脂は、例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂である。
図１（ａ），（ｂ）に示すように、コア基板２１の上面側には、配線層３１と絶縁層３２と配線層３３がこの順番で形成されている。同様に、コア基板２１の下面側には、配線層４１と絶縁層４２と配線層４３がこの順番で形成されている。配線層３１，３３，４１，４３の材質は例えば銅である。絶縁層３２，４２の材質は、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂等の樹脂である。配線層３１の一部のパターンは、絶縁層３２を貫通して形成されたビア３４を介してチップキャパシタ５０の接続端子５２，５３に接続されている。また、各配線層３１，３３，４１，４３の一部のパターンは、コア基板２１及び絶縁層３２，４２を貫通して形成されたスルーホール３５を介して互いに接続されている。スルーホール３５は筒状に形成され、そのスルーホール３５の内部には絶縁材３６が充填されている。絶縁材３６は、スルーホール３５内に充填可能な粘度を有する樹脂を、スルーホール３５内に充填後に硬化することにより得られる。絶縁材３６に用いられる樹脂は、例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂である。なお、図示しないが、配線層３１と配線層３３の一部のパターンは絶縁層３２を貫通して形成されたビアを介して互いに接続され、配線層４１と配線層４３の一部のパターンは絶縁層４２を貫通して形成されたビアを介して互いに接続されている。また、コア基板２１の両面に形成された配線層３１と配線層４１を、コア基板２１に形成された貫通電極を介して電気的に接続してもよい。
絶縁層３２及び配線層３３は、レジスト膜３７により被覆されている。レジスト膜３７には、配線層３３の一部を接続用のパッド３３ａとして露出するための開口３７ａが形成されている。同様に、絶縁層４２及び配線層４３は、レジスト膜４４により被覆されている。レジスト膜４４には、配線層４３の一部を接続用のパッド４３ａとして露出するための開口４４ａが形成されている。
図１（ａ）に示すように、パッド３３ａには半導体チップ１０のバンプ１１が接続される。従って、半導体チップ１０は、バンプ１１，パッド３３ａ（配線層３３）、ビア３４を介してチップキャパシタ５０と接続される。なお、図示しないが、パッド４３ａは、バンプ（はんだボール等）を介してマザーボード等の基板に接続される。
次に、配線基板の２０の製造方法を説明する。
図４に示すように、コア基板２１両主面の金属箔をエッチング等によりパターニングして配線層３１，４１を形成する。このとき、図１（ａ）等に示す貫通孔２２に応じて配線層３１，４１に開口３１ａ，４１ａを形成する。
次に、図５（ａ），図５（ｂ）に示すように、コア基板２１に貫通孔２２及び突起部２３ａ〜２４ｂを形成する。貫通孔２２及び突起部２３ａ〜２４ｂの形成には、例えばプレス装置やレーザ加工機を用いることができる。
そして、図６（ａ），図６（ｂ）に示すように、コア基板２１に形成した貫通孔２２内にチップキャパシタ５０を挿入する。このとき、コア基板２１を平坦な基準面を有する治具上に載置し、チップキャパシタ５０を基準面に押し当てるように貫通孔２２内に挿入する。これにより、チップキャパシタ５０が傾いて突起部２３ａ〜２４ｂに支持されることを抑制することができる。また、コア基板２１の１つの主面２１ａ（図において下面）に対して、チップキャパシタ５０の被覆樹脂５４の主面（貫通孔２２内に配置されたチップキャパシタ５０において露出する面であって図において下面）が平行（略同一平面上）となるようにそのチップキャパシタ５０を配置することが可能となる。
次いで、図７に示すように、コア基板２１の両面に絶縁層３２，４２を形成する。例えば、コア基板２１及びチップキャパシタ５０の上面と下面のそれぞれを樹脂フィルムにより覆う。樹脂フィルムの材料は、熱硬化性樹脂である。また、この樹脂フィルムは、例えばＢ−ステージ状態（半硬化状態）のものである。これらの樹脂フィルムを減圧雰囲気（例えば真空中）にてプレス装置等によりコア基板２１に向って加圧することで、貫通孔２２内面とチップキャパシタ５０の間に樹脂を充填する。このとき、チップキャパシタ５０は、貫通孔２２の短辺側に形成された突起部２３ａ，２３ｂと、貫通孔２２の長辺側に形成された突起部２４ａ，２４ｂによって支持されている。このため、貫通孔２２内に樹脂を供給される圧力がチップキャパシタ５０に加わっても、チップキャパシタ５０の姿勢は変化しない。つまり、チップキャパシタ５０の回転や傾動が抑制される。そして、加熱することにより、樹脂を硬化させ、図１（ｂ）に示す絶縁材２５及び絶縁層３２，４２を形成する。
次に、図８に示すように、絶縁層３２に、チップキャパシタ５０の接続端子５２，５３の一部を露出するように開口部３２ａを形成する。尚、図８では、図７以前の工程に対して、上下を反転して示している。この開口部３２ａの形成には、例えばレーザ加工機を用いる。このとき、チップキャパシタ５０の被覆樹脂５４の主面がコア基板２１の主面２１ａと略同一平面上になっている。したがって、接続端子５２，５３を覆う絶縁層３２の厚みにおける所望の厚み（例えば設計値）に対する挿入時の位置ずれ（誤差）が少ない。このため、接続端子５２，５３の主面を確実に露出することができ、次に形成するビア３４（図１（ａ）参照）を確実に接続することができる。なお、チップキャパシタ５０の被覆樹脂５４の主面を、コア基板２１に形成された配線層３１の主面と略同一となるようにしてもよく、この場合でも同様に接続端子５２，５３の主面を確実に露出することが可能となる。
なお、図示しないが、ビア３４、配線層３３，４３は、例えばセミアディティブ法、アディティブ法により形成される。また、スルーホール３５は、レーザ加工機やドリル機により形成した貫通孔に無電解銅めっき，電解銅めっきを施すことにより形成される。そして、例えば感光性樹脂のフィルムを所定の形状にパターニングしてレジスト膜３７，４４が形成される。
次に、配線基板２０の作用を説明する。
上記の配線基板２０の製造工程において、チップキャパシタ５０は、貫通孔２２内に形成された突起部２３ａ〜２４ｂにより支持される。このため、貫通孔２２内にチップキャパシタ５０を保持するために仮止め用のテープを必要としない。したがって、コア基板２１の両面に粘着材等が残らないため、粘着材等による配線基板２０の反りや絶縁層３２，４２の剥離等の発生が抑制される。
突起部２３ａ〜２４ｂは、貫通孔２２内において、チップキャパシタ５０の被覆樹脂５４と対向する側面に形成されている。したがって、チップキャパシタ５０のキャパシタ本体５１は突起部２３ａ〜２４ｂと係合しないため、キャパシタ本体５１において支持の際の応力等が加わらないため、キャパシタ本体５１における割れ等の損傷が抑制される。
突起部２３ａ〜２４ｂの先端間の距離は、チップキャパシタ５０の外形寸法よりも短く設定されている。従って、突起部２３ａ〜２４ｂの先端はチップキャパシタ５０の被覆樹脂５４に食い込み、被覆樹脂５４に直線状の係合溝５５ａ〜５５ｄを形成する。係合溝５５ａ〜５５ｄと、先端がコア基板２１の厚さ方向に沿って連続するように形成された突起部２３ａ〜２４ｂが互いに係合し、チップキャパシタ５０の回転を抑制する。チップキャパシタ５０の回転は、接続端子５２，５３に対応するビア３４の接続不良の要因となる。このため、チップキャパシタ５０の回転を抑制することで、接続端子５２，５３に対するビア３４の接続不良が低減する。
なお、接続端子５２，５３における寸法誤差は、キャパシタ本体５１における寸法誤差よりも大きい。従って、矩形状の貫通孔２２において短辺側に形成された突起部２３ａ，２３ｂは、被覆樹脂５４を貫通して接続端子５２，５３に食い込む場合がある。この場合、係合溝５５ａ，５５ｂは、被覆樹脂５４と接続端子５２（５３）に連続的に形成される。そして、突起部２３ａ，２３ｂの先端間の距離はキャパシタ本体５１の長さよりも大きく設定され、突起部２４ａ，２４ｂの先端間の距離はキャパシタ本体５１の幅よりも大きく設定されている。従って、各突起部２３ａ〜２４ｂは、キャパシタ本体５１に到達しない。したがって、キャパシタ本体５１において支持の際の応力等が加わらないため、キャパシタ本体５１における割れ等の損傷が抑制される。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）コア基板２１は、チップキャパシタ５０を搭載する貫通孔２２を有する。チップキャパシタ５０は、貫通孔２２の内面に形成された突起部２３ａ〜２４ｂより支持される。従って、チップキャパシタ５０を貫通孔２２内に保持するために仮止め用のテープを用いる必要が無いため、コア基板２１の両面に粘着材等が残らない。これにより、配線基板２０の反りや絶縁層３２，４２の剥離等の発生を抑制することができ、配線基板２０の不良を低減することができる。
（２）貫通孔２２内において、チップキャパシタ５０の被覆樹脂５４と対向する内面に突起部２３ａ〜２４ｂを形成した。従って、チップキャパシタ５０のキャパシタ本体５１の破損等の発生を抑制することができ、配線基板２０の不良を低減することができる。
尚、上記各実施の形態は、以下の態様で実施してもよい。
・突起部の形状を適宜変更してもよい。例えば、図９（ａ）に示すように、貫通孔６１をテーパ状に形成してもよい。この場合、貫通孔６１の内面に形成される突起部６２の先端間の距離が、コア基板２１の厚さ方向に沿って徐々に短くなる。これにより、貫通孔６１内にチップキャパシタ５０を挿入し易くなる。つまり、チップキャパシタ５０を貫通孔６１内に圧入するために必要な押圧力が、デーパを形成しない場合よるも小さくなる。これにより、チップキャパシタ５０のキャパシタ本体５１に加わる応力等を小さくすることで、キャパシタ本体５１の破損を抑制することができる。なお、図９（ｂ）に示すように、側面６３の一部が三角形（三角柱状）に突出する形状の突起部６４を形成してもよい。
貫通孔６１をテーパ状に形成した場合、チップキャパシタ５０には、図１０（ａ）に示すように、コア基板２１の厚み方向に沿って深さが徐々に変化する係合溝５６ａ，５６ｂが形成される。なお、側面の傾きを適宜変更してもよい。例えば、図１０（ｂ）に示すように、被覆樹脂５４の一部に係合溝５７ａ，５７ｂが形成されるように貫通孔を形成してもよい。このような係合溝５７ａ，５７ｂであっても、上記の実施形態と同様に、チップキャパシタ５０を保持することができる。なお、図１０（ａ）及び図１０（ｂ）では、貫通孔２２の短辺側に形成した突起部（例えば、図９（ａ）に示す突起部６２）により形成される係合溝５６ａ，５６ｂ，５７ａ，５７ｂを示しているが、貫通孔２２の長辺側に形成した突起部により形成される係合溝も同様の形状である。
なお、チップキャパシタ５０において、接続端子５２，５３の周縁部の厚さが、端面中央部よりも薄くなる場合がある。しかし、本実施形態では、接続端子５２，５３を被覆樹脂５４により覆っているため、貫通孔の側面をテーパ状に形成しても、チップキャパシタ５０のキャパシタ本体５１に突起部が当らないため、キャパシタ本体５１に損傷を発生させるおそれはない。また、例えばプレス装置にてテーパ状の側面を有する貫通孔を形成した場合、貫通孔６１の開口部を面取りすることで、チップキャパシタ５０のキャパシタ本体５１に突起部が接触しない。開口部の面取りは、プレス装置にて貫通孔６１を形成するときに同時に行われる。
・突起部２３ａ〜２４ｂを三角形状に形成したが、チップキャパシタ５０を支持可能であればよく、突起部の形状を適宜変更してもよい。例えば、円弧状、台形状の突起部を形成してもよい。
・チップキャパシタ５０の被覆樹脂５４の状態に応じて貫通孔内に形成する突起部の位置を設定するようにしてもよい。
例えば、図１１（ａ）に示すように、チップキャパシタ５０ａは、接続端子５２，５３が被覆樹脂５４ａ、５４ｂにより覆われている。このようなチップキャパシタ５０ａに対して、図１１（ｂ）に示すように、貫通孔２２の短辺側に突起部７１ａ，７１ｂを形成する。また、貫通孔２２の長辺側において、被覆樹脂５４ａに応じた突起部７２ａ，７２ｂと、被覆樹脂５４ｂに応じた突起部７３ａ，７３ｂを形成する。なお、図１１（ｃ）に示すように、貫通孔２２において短辺側に突起部７１ａ，７１ｂのみとしてもよい。また、図１２（ａ）に示すように、チップキャパシタ５０ｂは、キャパシタ本体５１が被覆樹脂５４ｃにより覆われている。このようなチップキャパシタ５０ｂに対して、図１２（ｂ）に示すように、貫通孔２２の長辺側において、被覆樹脂５４ｃに応じた突起部７２ａ，７２ｂを形成する。
例えば、図１３（ａ）に示すように、チップキャパシタ５０ｃは、端部における被覆樹脂５４ｄの厚みが、側部における被覆樹脂５４ｅの厚みよりも大きい。このようなチップキャパシタ５０ｃに対して、被覆樹脂５４ｄに応じて、貫通孔２２の短辺側に突起部７１ａ，７１ｂを形成する。また、図１４（ａ）に示すように、チップキャパシタ５０ｄは、側部における被覆樹脂５４ｅの厚みが、端部における被覆樹脂５４ｄの厚みよりも大きい。このようなチップキャパシタ５０ｄに対して、図１４（ｂ）に示すように、キャパシタ本体５１に向って延びるように突起部７２ａ，７２ｂを形成する。また、図１４（ａ）に示すチップキャパシタ５０ｄに対して、図１４（ｂ）に示すように、キャパシタ本体５１に向って延びるように突起部７２ａ，７２ｂ，７３ａ，７３ｂを形成する。なお、図１１〜図１４は、突起部を形成する位置を示すものであり、突起部の形状はこれらに限定されない。
・貫通孔２２内に充填した絶縁材２５と絶縁層３２，４２を別の工程において形成するようにしてもよい。
・図１５（ａ）及び図１５（ｂ）に示すように、貫通孔２２内に充填した絶縁材２５と、絶縁層３２，４２を互いに異なる材質の樹脂により形成してもよい。
・配線層及び絶縁層の層数を適宜変更してもよい。
・図１（ａ）に示すスルーホール３５内に絶縁材３６を充填したが、導電材（例えば銅）を充填した、所謂フィルドビアスルーホールとしもよい。
・配線基板２０のコア基板２１に形成した貫通孔２２内にチップキャパシタ５０を収容したが、チップ抵抗、インダクタ、半導体装置（ＬＳＩ）等の電子部品を搭載するようにしてもよい。
・貫通孔２２内に、２つの接続端子５２，５３を有するチップキャパシタ５０を収容したが、３つ以上の接続端子を有するキャパシタなどの電子部品を収容してもよい。
・チップキャパシタの接続端子は、直方体状に形成されたキャパシタ本体５１の短手方向の両端に形成されてもよい。
２１ コア基板
２２ 貫通孔
２３ａ，２３ｂ 突起部
２４ａ，２４ｂ 突起部
５０ チップコンデンサ（電子部品）
５１ キャパシタ本体
５２，５３ 接続端子
５４ 被覆樹脂
５５ａ〜５５ｄ 係合溝

Claims (8)

  1. 第１の主面と第２の主面とを貫通する貫通孔が形成されたコア基板と、
    前記貫通孔内に配置され、前記貫通孔の内面と対向する面の少なくとも一部が被覆樹脂により覆われた電子部品と、
    前記電子部品の被覆樹脂に向って前記貫通孔の内面から突出するように形成された突起部と、
    前記貫通孔の内面と前記電子部品との間に充填された絶縁材と、
    前記コア基板の第１の主面及び前記電子部品を被覆する第１の絶縁層と、
    前記コア基板の第２の主面及び前記電子部品を被覆する第２の絶縁層と
    を有し、
    前記電子部品は、直方体状のキャパシタ本体と、前記キャパシタ本体の長手方向の両端に形成された接続端子と、前記接続端子の表面を覆う前記被覆樹脂とを有するチップキャパシタであり、
    前記貫通孔の内面のうち、少なくとも対向する一対の内面にそれぞれ前記突起部が形成され、
    前記突起部は、前記貫通孔において対向する２つの内面にそれぞれ形成された前記突起部の先端間の距離が前記チップキャパシタの大きさよりも小さく、前記キャパシタ本体の大きさよりも大きく形成され、
    前記突起部の先端は、前記チップキャパシタの前記被覆樹脂に食い込んでいること、
    を特徴とする配線基板。
  2. 前記被覆樹脂は前記絶縁材と同じ熱硬化性樹脂であることを特徴とする、請求項１に記載の配線基板。
  3. 前記突起部は、前記コア基板において前記第１の主面から前記第２の主面に向って連続するように形成されたことを特徴とする請求項１又は２のうちの何れか一項に記載の配線基板。
  4. 前記突起部は、前記突起部の先端と対向する前記被覆樹脂との間の距離が、前記第１の主面から前記第２の主面に向って徐々に変化するように形成されたことを特徴とする請求項１〜３のうちの何れか一項に記載の配線基板。
  5. 前記コア基板は、補強材を含むことを特徴とする請求項１〜４のうちの何れか一項に記載の配線基板。
  6. 前記絶縁材は前記第１の絶縁層及び前記第２の絶縁層と同じ熱硬化性樹脂であることを特徴とする、請求項１〜５のうちの何れか一項に記載の配線基板。
  7. 前記突起部が食い込んでいる箇所の前記被覆樹脂は、他の箇所の前記被覆樹脂よりも厚く形成されてなること、を特徴とする請求項１〜６のうちの何れか一項に記載の配線基板。
  8. 前記突起部の先端は、前記被覆樹脂を貫通して前記接続端子に食い込んでいること、を特徴とする請求項１〜７のうちの何れか一項に記載の配線基板。
JP2012214437A 2012-09-27 2012-09-27 配線基板 Active JP6007044B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012214437A JP6007044B2 (ja) 2012-09-27 2012-09-27 配線基板
US14/021,189 US9049799B2 (en) 2012-09-27 2013-09-09 Wiring substrate
KR1020130110887A KR102100209B1 (ko) 2012-09-27 2013-09-16 배선 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012214437A JP6007044B2 (ja) 2012-09-27 2012-09-27 配線基板

Publications (3)

Publication Number Publication Date
JP2014072205A JP2014072205A (ja) 2014-04-21
JP2014072205A5 JP2014072205A5 (ja) 2015-10-08
JP6007044B2 true JP6007044B2 (ja) 2016-10-12

Family

ID=50338641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012214437A Active JP6007044B2 (ja) 2012-09-27 2012-09-27 配線基板

Country Status (3)

Country Link
US (1) US9049799B2 (ja)
JP (1) JP6007044B2 (ja)
KR (1) KR102100209B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102473405B1 (ko) * 2015-10-30 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US11637057B2 (en) * 2019-01-07 2023-04-25 Qualcomm Incorporated Uniform via pad structure having covered traces between partially covered pads
CN113366628B (zh) 2019-03-12 2022-09-30 爱玻索立克公司 封装基板及包括其的半导体装置
CN113424304B (zh) 2019-03-12 2024-04-12 爱玻索立克公司 装载盒及对象基板的装载方法
EP3916772A4 (en) 2019-03-12 2023-04-05 Absolics Inc. PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT
CN114678344A (zh) 2019-03-29 2022-06-28 爱玻索立克公司 半导体用封装玻璃基板、半导体封装基板及半导体装置
JP7104245B2 (ja) 2019-08-23 2022-07-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3878663B2 (ja) * 1999-06-18 2007-02-07 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
JP4648230B2 (ja) 2006-03-24 2011-03-09 日本特殊陶業株式会社 配線基板の製造方法
JP4862641B2 (ja) * 2006-12-06 2012-01-25 株式会社デンソー 多層基板及び多層基板の製造方法
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
KR20140041345A (ko) 2014-04-04
US20140085847A1 (en) 2014-03-27
JP2014072205A (ja) 2014-04-21
US9049799B2 (en) 2015-06-02
KR102100209B1 (ko) 2020-04-13

Similar Documents

Publication Publication Date Title
JP6007044B2 (ja) 配線基板
JP5968753B2 (ja) 配線基板
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6373574B2 (ja) 回路基板及びその製造方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JP6133549B2 (ja) 配線基板及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP6566726B2 (ja) 配線基板、及び、配線基板の製造方法
US20170221829A1 (en) Electronic component integrated substrate
JP2014067741A (ja) 配線基板
JP6715618B2 (ja) プリント配線板
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2009004813A (ja) 半導体搭載用配線基板
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
KR102023729B1 (ko) 인쇄회로기판 및 그 제조 방법
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP4429281B2 (ja) 半導体搭載用配線基板の製造方法
TWI420989B (zh) 印刷電路板及其製造方法
KR20100117975A (ko) 임베디드 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6007044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150