KR102473405B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR102473405B1
KR102473405B1 KR1020150152314A KR20150152314A KR102473405B1 KR 102473405 B1 KR102473405 B1 KR 102473405B1 KR 1020150152314 A KR1020150152314 A KR 1020150152314A KR 20150152314 A KR20150152314 A KR 20150152314A KR 102473405 B1 KR102473405 B1 KR 102473405B1
Authority
KR
South Korea
Prior art keywords
insulating layer
electronic component
cavity
circuit board
printed circuit
Prior art date
Application number
KR1020150152314A
Other languages
English (en)
Other versions
KR20170050577A (ko
Inventor
박정환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150152314A priority Critical patent/KR102473405B1/ko
Publication of KR20170050577A publication Critical patent/KR20170050577A/ko
Application granted granted Critical
Publication of KR102473405B1 publication Critical patent/KR102473405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 실시예에 따른 인쇄회로기판은, 감광성의 제1 절연층, 상기 제1 절연층에 형성된 캐비티, 상기 캐비티 내에 실장되며, 상기 제1 절연층의 두께보다 큰 두께를 가지는 전자부품 및 상기 전자부품 상면을 커버하도록 상기 제1 절연층 상에 적층되는 제2 절연층을 포함한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
반도체칩 실장기판의 경박단소화, 미세 회로화, 고밀도화 등에 따라 전자부품을 임베딩(embedding)하여 반도체칩 실장기판을 제작하는 기술이 빠르게 발전하고 있다. 전자부품은 캐비티 내에 실장될 수 있고, 캐비티는 레이저 가공으로 형성될 수 있다. 여기서, 전자부품의 캐비티 내 위치가 어긋나게 되면, 비아가 전자부품과 연결되지 않는 불량이 발생할 수 있다. 이와 같은 불량을 감소시키기 위해 전자부품 내장 기판을 제작하는 방법에 대한 지속적인 기술 개발이 이루어지고 있다.
한국공개특허 제2012-0031362호
본 발명은 캐비티 형성에 대한 제어가 용이한 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명의 일 측면에 따르면, 감광성의 제1 절연층, 상기 제1 절연층에 형성된 캐비티, 상기 캐비티 내에 실장되며, 상기 제1 절연층의 두께보다 큰 두께를 가지는 전자부품 및 상기 전자부품 상면을 커버하도록 상기 제1 절연층 상에 적층되는 제2 절연층을 포함하는 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 캐리어에 감광성의 제1 절연층을 형성하는 단계, 상기 제1 절연층에 포토리소(photolitho) 공정으로 캐비티를 형성하는 단계, 상기 캐비티에, 상기 제1 절연층 두께보다 큰 두께를 가지는 전자부품을 실장하는 단계, 상기 전자부품의 상면을 커버하도록 상기 제1 절연층 상에 제2 절연층을 형성하는 단계 및 상기 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2은 본 발명의 일 실시예에 따른 인쇄회로기판의 캐비티 격벽을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 캐비티 돌기를 나타낸 도면.
도 4 내지 도 11은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타낸 도면.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면, 도 2은 본 발명의 일 실시예에 따른 인쇄회로기판의 캐비티(111) 격벽(112)을 나타낸 도면, 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 캐비티(111) 돌기(113)를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층(110), 전자부품(120), 제2 절연층(130), 제3 절연층(140)을 포함하고, 제1 절연층(110)은 감광성이며, 제1 절연층(110)에는 전자부품(120)이 실장되기 위한 캐비티(111)가 마련된다.
제1 절연층(110)은 감광성 절연층으로 PID(photo imageable dielectric)일 수 있다. 즉, 제1 절연층(110)은 빛에 반응하는 것으로, 별도의 포토 레지스트가 없이 노광 및 현상 공정에 사용될 수 있다.
제1 절연층(110)에는 제1 절연층(110)의 강성을 향상시키기 위한 보강재가 함유될 수 있다. 이러한 보강재는 무기필러일 수 있다.
제1 절연층(110)에는 캐비티(111)가 형성된다. 캐비티(111)는 포토리소(photolitho; photolithography) 공정으로 형성될 수 있다. 즉, 제1 절연층(110) 상에, 캐비티(111)와 대응하는 패턴을 가지는 마스크를 배치하고, 제1 절연층(110)을 선택적으로 노광시킨다. 이후, 현상 과정을 거치면, 제1 절연층(110)의 캐비티(111)에 해당하는 부분만이 제거된다.
레이저 공정이 아닌 포토리소 공정을 통하여 캐비티(111)를 형성하게 되면, 캐비티(111)의 크기 제어가 용이하다. 즉, 전자부품(120)의 폭과 동일한 폭을 가지는 캐비티(111)를 형성하는 것이 더 용이하다. 왜냐하면, 레이저의 가공 오차 제어는 포토리소 공정에서의 오차 제어보다 어렵기 때문이다.
또한, 감광성의 절연층은 비감광성인 프리프레그에 비하여 수지 흐름(resin flow)이 덜하기 때문에, 감광성의 절연층에서의 캐비티(111) 형상 제어가 더 용이하다.
캐비티(111)의 폭은 전자부품(120)의 폭과 동일할 수 있고, 나아가, 캐비티(111)의 횡단면적은 전자부품(120)의 횡단면적과 동일할 수 있다. 여기서, '동일'은 실질적으로 동일함을 의미하여, 실질적으로 동일하다는 의미는 기하적으로 완전히 동일함을 의미하는 것은 아니며, 실제 공정에서 발생하는 허용 오차 범위 내에서 실질적으로 동일하게 형성함을 의미한다.
예를 들어, 캐비티(111)의 폭은 전자부품(120)의 폭이 100~110%일 수 있다.
캐비티(111)의 폭 또는 단면적이 전자부품(120)의 그것보다 지나치게 크면, 전자부품(120)이 캐비티(111) 내에 실장될 때, 위치 어긋남(전자부품(120) 쉬프트)이 발생하기 쉽다. 그러나, 캐비티(111)의 폭 또는 단면적이 전자부품(120)의 그것과 실질적으로 동일하면, 그러한 쉬프트 문제가 발생하지 않는다.
도 2에 도시된 바와 같이, 캐비티(111)는 복수로 형성될 수 있다. 이 경우, 복수의 캐비티(111) 사이에는 격벽(112)이 마련될 수 있다. 격벽(112)의 높이는 제1 절연층(110)의 높이와 동일할 수 있고, 필요에 따라서, 격벽(112)의 높이는 제1 절연층(110)의 높이보다 작을 수 있다. 바람직하게는 격벽(112)의 높이는 10~100 um 이하일 수 있다.
도 2(a)에는 캐비티(111)가 2개, 격벽(112)이 1개, 도 2(b)에는 캐비티(111)가 3개, 격벽(112)이 2개, 도 2(c)에는 캐비티(111)가 4개, 격벽(112)이 4개로 이루어진 구성이 도시되어 있다. 또한, 도 2(d)에는 캐비티(111)가 2개, 격벽(112)이 2개로 이루어진 구성이 도시되어 있으며, 도 2(a)와 비교하여, 도 2(a) 격벽(112)의 중앙이 개구된 형태로 이해할 수 있다.
이처럼, 캐비티(111)와 격벽(112)은 다양한 형상으로 구현이 가능하다.
캐비티(111)가 복수로 형성되는 경우, 포토리소 공정에서, 복수의 캐비티(111) 패턴을 가지는 마스크가 이용된다. 캐비티(111)가 레이저로 형성되는 경우, 복수의 캐비티(111)마다 레이저 공정이 필요하지만, 포토리소 공정을 이용하여 캐비티(111)가 형성되는 경우에는, 마스크 패턴만 변경되면, 한번의 포토리소 공정으로 복수의 캐비티(111)가 형성될 수 있으므로, 공정이 극히 단순화된다.
또한, 도 2에 도시된 바와 같이, 다양하고 복잡한 구조의 캐비티(111) 및 격벽(112)은, 레이저 공정으로는 형성되기 어렵다. 레이저는 정밀한 구조를 형성하기에는 한계가 있기 때문이다. 그러나, 포토리소 공정은 레이저에 비하여 복잡하고 정밀한 구조를 형성하는 데에 유리하다.
한편, 도 3에 도시된 바와 같이, 캐비티(111)에는 돌기(113)가 형성될 수 있다. 돌기(113)는 캐비티(111)의 하측에 위치하며, 캐비티(111) 내측벽으로부터 캐비티(111)의 중앙을 향하여 돌출될 수 있다. 돌기(113)는 전자부품(120)을 지지하는 역할을 하며, 도 3(a) 및 도 3(b)에 도시된 바와 같이, 전자부품(120)은 돌기(113) 위에 안착될 수 있다.
상술한 돌기(113)를 형성함에 있어서도, 레이저 공정보다 포토리소 공정이 더 유리하다. 돌기(113)의 높이는 제1 절연층(110)의 높이와 동일할 수 있고, 필요에 따라서, 돌기(113)의 높이는 제1 절연층(110)의 높이보다 작을 수 있다. 바람직하게는 돌기(113)의 높이는 10~100 um 이하일 수 있다.
다시 도 1을 참조하면, 전자부품(120)은 캐비티(111) 내에 실장되는 부품이며, 능동소자 또는 수동소자일 수 있다. 예를 들어, 전자부품(120)은 IC칩, MLCC(multi layer ceramic capacitor)일 수 있다. 또한, 캐비티(111)가 복수로 형성되면, 각각의 캐비티(111)마다 전자부품(120)이 실장되며, 각각의 전자부품(120)은 서로 동일하거나 서로 다른 종류의 부품일 수 있다.
전자부품(120)의 두께는 제1 절연층(110)의 두께보다 크다. 따라서, 전자부품(120)의 상면은 제1 절연층(110)의 상면보다 더 높이 위치하고, 전자부품(120)의 일부만 제1 절연층(110) 내에 위치하고, 나머지는 제1 절연층(110)에 대해 돌출된다.
제1 절연층(110)의 두께는 전자부품(120)의 두께의 10~90%일 수 있다. 바람직하게는 제1 절연층(110)의 두께는 전자부품(120)의 두께의 50% 이하일 수 있다.
제1 절연층(110)의 두께가 전자부품(120) 두께 이상인 경우, 전자부품(120)을 캐비티(111) 내에 안정적으로 실장하기 어렵기 때문에, 제1 절연층(110)의 두께를 전자부품(120) 두께보다 작게 한다.
제2 절연층(130)은 제1 절연층(110) 상에 형성되고, 전자부품(120)의 상면을 커버한다. 전자부품(120)의 일부만이 제1 절연층(110)에 의해 매립되고, 전자부품(120)의 노출된 나머지는 제2 절연층(130)에 의해 매립된다.
제2 절연층(130)은 반드시 감광성일 필요는 없고, 비감광성일 수 있다. 제2 절연층(130)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지를 포함할 수 있다. 또한, 제2 절연층(130)은 상기 수지에 보강재를 더 포함할 수 있다. 상기 보강재는 예를 들어, 패브릭(fabric) 보강재, 무기 필러 등 일 수 있다. 상기 패브릭(fabric) 보강재는 유리 섬유일 수 있으며, 유리 섬유가 수지에 함침되어 프리프레그(prepreg; PPG)로 형성될 수 있다.
제3 절연층(140)은 제1 절연층(110)의 하부에 형성된다. 전자부품(120)의 하면은 캐비티(111)에 의하여 노출되며, 노출된 전자부품(120)의 하면은 제3 절연층(140)에 의하여 커버된다.
제3 절연층(140)의 두께는 전자부품(120)의 상면으로부터 제2 절연층(130)의 상면까지의 거리와 동일할 수 있다. 즉, 전자부품(120)을 기준으로, 상면에 형성된 절연층과 하면에 형성된 절연층의 두께가 동일할 수 있다. 이 경우, 후술할 비아 형성 시, 제2 절연층(130) 및 제3 절연층(140)에 형성되는 비아의 깊이가 서로 동일하다.
제3 절연층(140)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지를 포함할 수 있다. 또한, 제3 절연층(140)은 상기 수지에 보강재를 더 포함할 수 있다. 상기 보강재는 예를 들어, 패브릭(fabric) 보강재, 무기 필러 등 일 수 있다. 상기 패브릭(fabric) 보강재는 유리 섬유일 수 있으며, 유리 섬유가 수지에 함침되어 프리프레그(prepreg; PPG)로 형성될 수 있다.
한편, 제3 절연층(140)은 제1 절연층(110)과 회로 사이에 개재되어, 제1 절연층(110)과 회로 간의 밀착력을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판은, 회로와 비아를 더 포함할 수 있다.
회로는 제1 회로(151)와 제2 회로(152)를 포함한다. 제1 회로(151)는 제2 절연층(130) 상면에 형성되며, 제2 회로(152)는 제3 절연층(140) 하면에 형성된다.
제1 회로(151) 및 제2 회로(152)는 구리, 크롬, 티탄, 니켈 등의 금속으로 형성될 수 있으며, 전기 저항, 에칭의 용이성, 비용 등의 측면에서, 구리가 선택될 수 있다.
제1 회로(151) 및 제2 회로(152)는 애디티브(Additive), 서브트랙티브(Subtractive), 세미-애디티브(Semi-Additive) 등의 방법으로 형성될 수 있으나, 이러한 방법으로 제한되는 것은 아니다.
제1 회로(151) 및 제2 회로(152) 중 일부는 패드로 기능하여, 패드 위에 솔더볼과 같은 접속부가 형성되고, 접속부 상에 또 다른 전자 부품이 실장될 수 있다.
비아는 제1 비아(161), 제2 비아(162), 제3 비아(163)를 포함한다. 제1 비아(161)는 제1 회로(151)와 전자부품(120)의 상면을 연결하는 비아이고, 제2 비아(162)는 제2 회로(152)와 전자부품(120)의 하면을 연결하는 비아이고, 제3 비아(163)는 제1 회로(151)와 제2 회로(152)를 연결하는 비아이다.
제1 비아(161)는 제2 절연층(130)을 관통하고, 제2 비아(162)는 제3 절연층(140)을 관통하며, 제3 비아(163)는 제1 절연층(110), 제2 절연층(130), 제3 절연층(140)을 모두 관통할 수 있다.
제1 비아(161), 제2 비아(162), 제3 비아(163)는 각각의 비아홀이 먼저 형성된 후에, 비아홀이 전도성 물질로 충진되어 형성될 수 있으며, 전도성 물질 충진 방법으로는 도금법이 있다. 또한, 비아홀은 레이저 가공 등을 통하여 형성된다.
제1 비아(161)의 종단면은 역사다리꼴 형상일 수 있다. 제2 비아(162)의 종단면은 정사다리꼴 형상일 수 있다. 제3 비아(163)의 종단면은 모래시계 형상일 수 있다.
이는, 제1 비아(161)의 비아홀이 레이저 가공될 때, 가공면은 제2 절연층(130)의 상면이고, 제2 비아(162)의 비아홀이 레이저 가공될 때, 가공면은 제3 절연층(140)의 하면이기 때문이다. 또한, 제3 비아(163)가 레이저 가공될 때는, 제2 절연층(130)의 상면을 가공면으로 하여 1차 가공되고, 제3 절연층(140)의 하면을 가공면으로 하여 2차 가공되기 때문에, 결과적으로 모래시계 형상이 된다. 레이저 가공에서, 가공 깊이가 깊어질수록 가공되는 면적은 줄어들기 때문에, 비아홀의 종단면이 테이퍼진 형상을 가진다.
다만, 비아홀이 드릴 비트 등의 기계적 가공으로 형성된다면, 비아가 테이퍼진 형상을 가지지 않고, 폭이 일정한 기둥 형상을 가질 수도 있다.
인쇄회로기판 제조방법
도 4 내지 도 11은 본 발명의 제1 실시예 따른 인쇄회로기판 제조방법을 나타낸 도면이다.
도 4를 참조하면, 캐리어(C)가 제공되고, 캐리어(C) 상에 금속층(M)이 형성되고, 금속층(M) 상에 제3 절연층(140)이 형성된다. 금속층(M)은 후에 회로가 된다. 제3 절연층(140)은 금속층(M) 상에 도포될 수 있다.
도 5를 참조하면, 제3 절연층(140) 상에 감광성의 제1 절연층(110)이 형성된다. 제1 절연층(110)의 두께는 제3 절연층(140)의 두께보다 클 수 있다. 제1 절연층(110)은 제3 절연층(140) 상에 도포될 수 있다.
도 6을 참조하면, 제1 절연층(110)에 캐비티(111)가 형성된다. 제1 절연층(110)은 감광성이므로, 별도의 포토 레지스트 없이, 캐비티(111)는 포토리소 공정으로 형성될 수 있다.
캐비티(111)의 폭은, 캐비티(111)에 실장될 전자부품(120)의 폭과 동일할 수 있다. 또한, 캐비티(111)의 단면적은 전자부품(120)의 단면적과 동일할 수 있다.
또한, 캐비티(111)는 복수로 형성될 수 있다.
도 7을 참조하면, 전자부품(120)은 캐비티(111)에 실장된다. 복수의 캐비티(111)에는 전자부품(120)이 각각 실장된다. 전자부품(120)의 상부는 제1 절연층(110)에 대해 돌출된다.
도 8을 참조하면, 제2 절연층(130)이 제1 절연층(110) 상에 적층된다. 제2 절연층(130)은 전자부품(120)의 상면을 커버하며, 전자부품(120)의 상부는 제2 절연층(130)에 의해 매립된다.
제3 절연층(140)의 두께는, 전자부품(120)의 상면부터 제2 절연층(130)의 상면까지의 거리와 동일할 수 있다.
제3 절연층(140)의 상면에는 금속층(M)이 적층될 수 있다. 금속층(M)은 구리 등의 금속으로 이루어질 수 있으며, 패터닝 되어 회로가 될 수 있다.
도 9를 참조하면, 캐리어(C)가 제거된다. 캐리어(C)는 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate), 폴리이미드(Polyimide), 폴리에틸렌(Polyethylene), 폴리프로필렌(Polypropylene), 폴리에텔에텔 케톤(Poly ether ether ketone), 에폭시(epoxy) 중 어느 하나 이상을 포함할 수 있다.
도 10을 참조하면, 제1 비아홀(V1), 제2 비아홀(V2) 및 제3 비아홀(V3)이 형성된다. 제1 비아홀(V1)은 제2 절연층(130)을 관통하고, 제2 비아홀(V2)은 제3 절연층(140)을 관통하고, 제3 비아홀(V3)은 제1 절연층(110), 제2 절연층(130) 및 제3 절연층(140)을 모두 관통한다.
제1 비아홀(V1)은 제2 절연층(130) 상면에 형성된 금속층(M)부터 전자부품(120)의 상면까지 관통하여 형성되고, 제2 비아홀(V2)은 제3 절연층(140) 하면에 형성된 금속층(M)부터 전자부품(120)의 하면까지 관통하여 형성되고, 제3 비아홀(V3)은 제2 절연층(130) 상면에 형성된 금속층(M)부터 제3 절연층(140) 하면에 형성된 금속층(M)까지 모두 관통하여 형성한다.
제1 비아홀(V1), 제2 비아홀(V2) 및 제3 비아홀(V3)은 CO2 레이저로 형성될 수 있다. 이 경우, 비아홀들의 단면은 테이퍼진 형상을 가질 수 있다.
제1 비아홀(V1), 제2 비아홀(V2), 제3 비아홀(V3)은 전도성 물질이 충진되어 각각 제1 비아(161), 제2 비아(162), 제3 비아(163)가 될 수 있다.
전도성 물질이 충진되는 방법으로 도금법이 이용되는 경우, 먼저 비아홀 내부에 무전해도금층이 형성되고, 무전해도금층 상에 전해도금층이 형성될 수 있다.
도 11을 참조하면, 제1 회로(151) 및 제2 회로(152)가 형성된다. 제1 회로(151)와 전자부품(120) 사이에는 제1 비아(161)가 위치하고, 제2 회로(152)와 전자부품(120) 사이에는 제2 비아(162)가 위치하며, 제1 회로(151)와 제2 회로(152) 사이에는 제3 비아(163)가 위치한다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 제1 절연층
111: 캐비티
112: 격벽
113: 돌기
120: 전자부품
130: 제2 절연층
140: 제3 절연층
151: 제1 회로
152: 제2 회로
161: 제1 비아
162: 제2 비아
163: 제3 비아
V1: 제1 비아홀
V2: 제2 비아홀
V3: 제3 비아홀
C: 캐리어
M: 금속층

Claims (16)

  1. 감광성의 제1 절연층;
    상기 제1 절연층에 형성된 복수의 캐비티;
    상기 복수의 캐비티 중 적어도 하나의 캐비티에 형성되는 돌기;
    상기 복수의 캐비티 중 적어도 두 개의 캐비티 사이에 배치되는 격벽;
    상기 캐비티 내의 돌기 상에 실장되며, 상기 제1 절연층의 두께보다 큰 두께를 가지는 전자부품; 및
    상기 전자부품 상면을 커버하도록 상기 제1 절연층 상에 적층되는 제2 절연층을 포함하며,
    상기 돌기는 캐비티의 하측에 배치되어 캐비티 벽면의 일면 중 일부에서 캐비티의 중앙으로 돌출되고,
    상기 격벽은 중앙부를 관통하는 개구를 포함하는, 인쇄회로기판.
  2. 제1항에 있어서,
    상기 캐비티의 폭은 상기 전자부품의 폭과 동일한 인쇄회로기판.
  3. 제1항에 있어서,
    상기 캐비티에 의하여 상기 전자부품의 하면이 노출되고,
    상기 전자부품의 하면을 커버하도록 상기 제1 절연층 하부에 적층되는 제3 절연층을 더 포함하는 인쇄회로기판.
  4. 제3항에 있어서,
    상기 제3 절연층의 두께는, 상기 전자부품의 상면에서 상기 제2 절연층의 상면까지의 거리와 동일한 인쇄회로기판.
  5. 제3항에 있어서,
    상기 제2 절연층 상면에 형성되는 제1 회로; 및
    상기 제3 절연층 하면에 형성되는 제2 회로를 더 포함하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 전자부품과 상기 제1 회로를 연결하는 제1 비아;
    상기 전자부품과 상기 제2 회로를 연결하는 제2 비아; 및
    상기 제1 회로와 상기 제2 회로를 연결하는 제3 비아를 더 포함하는 인쇄회로기판.
  7. 삭제
  8. 삭제
  9. 캐리어에 감광성의 제1 절연층을 형성하는 단계;
    상기 제1 절연층에 포토리소(photolitho) 공정으로 복수의 캐비티와 상기 복수의 캐비티 중 적어도 두 개의 캐비티 사이에 배치되는 격벽 및 상기 복수의 캐비티 중 적어도 하나의 캐비티 사이에 배치되는 돌기를 형성하는 단계;
    상기 캐비티의 돌기 상에, 상기 제1 절연층 두께보다 큰 두께를 가지는 전자부품을 실장하는 단계;
    상기 전자부품의 상면을 커버하도록 상기 제1 절연층 상에 제2 절연층을 형성하는 단계; 및
    상기 캐리어를 제거하는 단계를 포함하며,
    상기 돌기는 캐비티의 하측에 배치되어 캐비티 벽면의 일면 중 일부에서 캐비티의 중앙으로 돌출되며,
    상기 격벽은 중앙부를 관통하는 개구를 포함하는, 인쇄회로기판 제조방법.
  10. 제9항에 있어서,
    상기 캐비티의 폭은 상기 전자부품의 폭과 동일한 인쇄회로기판 제조방법.
  11. 제9항에 있어서,
    상기 제1 절연층을 형성하는 단계 이전에,
    상기 캐리어 상에 제3 절연층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  12. 제11항에 있어서,
    상기 제3 절연층의 두께는, 상기 전자부품의 상면에서 상기 제2 절연층의 상면까지의 거리와 동일한 인쇄회로기판 제조방법.
  13. 제11항에 있어서,
    상기 캐리어를 제거하는 단계 이후에,
    상기 제2 절연층 상면에 제1 회로를 형성하고,
    상기 제3 절연층 하면에 제2 회로를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  14. 제13항에 있어서,
    상기 캐리어를 제거하는 단계 이후에,
    상기 제2 절연층을 관통하는 제1 비아;
    상기 제3 절연층을 관통하는 제2 비아; 및
    상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층을 관통하는 제3 비아를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  15. 삭제
  16. 삭제
KR1020150152314A 2015-10-30 2015-10-30 인쇄회로기판 및 그 제조방법 KR102473405B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150152314A KR102473405B1 (ko) 2015-10-30 2015-10-30 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150152314A KR102473405B1 (ko) 2015-10-30 2015-10-30 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170050577A KR20170050577A (ko) 2017-05-11
KR102473405B1 true KR102473405B1 (ko) 2022-12-02

Family

ID=58741543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150152314A KR102473405B1 (ko) 2015-10-30 2015-10-30 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102473405B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102586068B1 (ko) * 2018-05-04 2023-10-05 삼성전기주식회사 인쇄회로기판
KR102214641B1 (ko) * 2018-07-16 2021-02-10 삼성전기주식회사 인쇄회로기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103753A (ja) * 2013-11-27 2015-06-04 Tdk株式会社 Ｉｃ内蔵基板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
KR101155624B1 (ko) 2010-09-24 2012-06-13 주식회사 심텍 임베디드 인쇄회로기판 및 제조방법
JP6007044B2 (ja) * 2012-09-27 2016-10-12 新光電気工業株式会社 配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103753A (ja) * 2013-11-27 2015-06-04 Tdk株式会社 Ｉｃ内蔵基板及びその製造方法

Also Published As

Publication number Publication date
KR20170050577A (ko) 2017-05-11

Similar Documents

Publication Publication Date Title
KR20230092854A (ko) 인쇄회로기판
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
TWI543676B (zh) 印刷電路板及其製造方法
US20140104798A1 (en) Hybrid lamination substrate, manufacturing method thereof and package substrate
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
KR102356809B1 (ko) 인쇄회로기판 및 그 제조방법
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
US9907157B2 (en) Noise blocking printed circuit board and manufacturing method thereof
KR102473405B1 (ko) 인쇄회로기판 및 그 제조방법
KR102466204B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
US9883599B2 (en) Manufacturing method for multi-layer circuit board having cavity
US10743403B2 (en) Wiring board
US11792920B2 (en) Circuit board, semiconductor device and method of manufacturing circuit board
KR101875943B1 (ko) 인쇄회로기판 및 그 제조방법
US8105938B2 (en) Semiconductor substrate and method of manufacturing the same
KR20100096513A (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
KR102439483B1 (ko) 인쇄회로기판 및 그 제조방법
KR20170028710A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20150009671A (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101983266B1 (ko) 인쇄회로기판 및 그 제조 방법
JP3748974B2 (ja) ビルドアップ多層プリント配線板及びその製造方法
KR101301424B1 (ko) 인쇄회로기판 및 그 제조방법
KR100925756B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20180070276A (ko) 인쇄회로기판, 패키지 및 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant