CN111564414B - 部件承载件及制造部件承载件的方法 - Google Patents

部件承载件及制造部件承载件的方法 Download PDF

Info

Publication number
CN111564414B
CN111564414B CN201911272714.7A CN201911272714A CN111564414B CN 111564414 B CN111564414 B CN 111564414B CN 201911272714 A CN201911272714 A CN 201911272714A CN 111564414 B CN111564414 B CN 111564414B
Authority
CN
China
Prior art keywords
component carrier
component
conductive pad
electrically conductive
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911272714.7A
Other languages
English (en)
Other versions
CN111564414A (zh
Inventor
米凯尔·图奥米宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S China Co Ltd
Original Assignee
AT&S China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S China Co Ltd filed Critical AT&S China Co Ltd
Priority to CN201911272714.7A priority Critical patent/CN111564414B/zh
Publication of CN111564414A publication Critical patent/CN111564414A/zh
Priority to EP20211200.9A priority patent/EP3836209B1/en
Priority to US17/247,174 priority patent/US11343916B2/en
Application granted granted Critical
Publication of CN111564414B publication Critical patent/CN111564414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种部件承载件(100)，包括叠置件(102)，所述叠置件包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)，以及嵌入所述叠置件(102)中的部件(108)，其中，所述部件(108)包括重新布线结构(110)，所述重新布线结构(110)具有至少一个竖向地突出的导电焊盘(112)，以及在所述至少一个焊盘(112)的至少一部分上的导电材料(116)。本发明还涉及一种制造部件承载件(100)的方法。

Description

部件承载件及制造部件承载件的方法
技术领域
本发明涉及一种制造部件承载件的方法以及涉及一种部件承载件。
背景技术
随着装配有一个或多个电子部件的部件承载件的产品功能不断增加，以及这些部件越来越小型化以及要安装或嵌入到诸如印刷电路板之类的部件承载件中的部件的数量越来越多的背景下，正在使用功能更强大的阵列状部件或具有多个部件的封装件，这些部件具有多个接触部或连接部，这些接触部之间的间距越来越小。同时，部件承载件应具有机械强度和电气可靠性，以便即使在恶劣的条件下也可以工作。
特别地，以合理的制造工作量和适当的电连接将部件嵌入到部件承载件中是一个问题。
可能需要以简单的方式并以适当的电气可靠性将部件嵌入到部件承载件中。
发明内容
根据本发明的示例性实施方式，提供了一种部件承载件，其包括叠置件(例如经层压的叠置件)，该叠置件包括至少一个导电层结构(特别是多个导电层结构)和/或至少一个电绝缘层结构(特别是多个电绝缘层结构，例如包括芯)、嵌入在叠置件中的部件(或多个部件)，其中该部件包括重新布线结构(特别是重新布线层)，该重新布线结构具有至少一个(特别是向下地)竖向地突出的导电焊盘(特别是多个焊盘)，以及在所述至少一个焊盘的至少一部分上(特别是直接在所述至少一个焊盘的至少一部分上)的导电材料。
根据本发明的另一示例性实施方式，提供了一种制造部件承载件的方法，其中，该方法包括提供包括至少一个导电层结构和/或至少一个电绝缘层结构的叠置件，将部件嵌入到该叠置件中，为部件提供具有至少一个竖向地突出的导电焊盘的重新布线结构，并在所述至少一个焊盘的至少一部分上形成导电材料。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或其中容纳一个或多个部件以提供机械支撑和/或电连接的任何支撑结构。换句话说，部件承载件可以被配置为部件的机械承载件和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机中介层或IC(集成电路)基板。部件承载件也可以是组合了上述类型的部件承载件中的不同的部件承载件的混合板。
在本申请的上下文中，术语“部件”可以特别地表示要被集成在部件承载件叠置件的腔中的任何嵌体。所述嵌体可以实现电功能，并且可以通过其一个或多个焊盘连接到叠置件的一个或多个导电层结构。
在本申请的上下文中，术语“叠置件”可以特别表示平行安装在彼此之上的多个平面层结构的布置。
在本申请的上下文中，术语“层结构”可以特别表示在共同平面内的多个非连续岛、连续层或图案化层。
在本申请的上下文中，术语“重新布线结构”可以特别地表示可选的介电基底中的互连导电元件的阵列，其被配置为在各个部件的结构的相对较小尺寸(例如焊盘尺寸和半导体部件距离)以及部件承载件技术的结构的更大尺寸(例如，印刷电路板(PCB)的外部连接盘和迹线的尺寸)之间转变。重新布线结构也可以表示为将输入/输出接触部(特别是在例如半导体芯片之类的嵌入式部件的位置处)的第一空间间距(特别是较窄的间距)转换为输入/输出接触部(特别是在例如印刷电路板之类的部件承载件的外部位置处)的不同的第二空间间距(特别是更大的间距)的电路。换句话说，可以通过重新布线结构来提供电气扇出功能。当重新布线结构具有基本平面的层状时，它也可以被表示为重新布线层。
根据本发明的示例性实施方式，重新布线层(优选地具有介电材料，该介电材料相对于至少一个突出的焊盘凹进)的升高的或突出的导电焊盘可以设置在待嵌入部件承载件(例如印刷电路板PCB)的叠置件中的部件上。然后，在将部件嵌入叠置件期间，利用层压树脂或形成底部填充物的粘合剂填充至少一个竖向地突出的焊盘周围的一个或多个空间，而无需另外的制造用的工作量。有利地，然后可以以非常简单的方式，特别是无需专门的预处理，用另外的导电材料将这种底部填充物与(一个或多个)突出的焊盘的暴露表面一起覆盖。在这种底部填充材料上，特别有可能执行标准的化学镀步骤，以产生具有适当粘附力的另外的导电材料。特别地，可以在不需要执行繁琐的溅射工艺的情况下执行在至少一个焊盘和所述底部填充物上沉积导电材料的步骤。常规上可能需要这种溅射工艺来覆盖待嵌入部件的重新布线结构的与焊盘对齐的介电材料，因为经化学镀的导电材料通常在部件的重新布线结构的常规介电材料上显示出较差的粘附力或者甚至根本没有粘附力。
因此，根据本发明的示例性实施方式，设置了一种具有嵌入式部件的部件承载件，该部件具有重新布线结构，该结构具有竖向地突出(特别是超出重新布线结构的介电材料)的突出焊盘。通过采取该措施，可以以这样的方式将部件嵌入叠置件的开口中：焊盘的端面与叠置件的端面基本上齐平，例如使得介电材料的端面相对于叠置件和焊盘的端面凹进。结果，用粘合剂电绝缘材料填充叠置件和部件之间的间隙的填充步骤(优选地通过层压)可导致至少部分填充由相邻的焊盘和介电材料的端面界定的间隙。因此，获得的结构的下部主表面不受重新布线结构的介电材料的界定，相反，受至少一个焊盘的材料(或除焊盘材料以外的另外的导电材料)和粘合剂电绝缘材料(即所述底部填充物)界定。然后可以将导电材料沉积在一个或多个焊盘的暴露表面上以及在层压期间填充所述间隙的电绝缘粘合材料上。因此，可以通过化学镀或类似的方法来沉积导电材料，从而可以省略用于在待嵌入部件的重新布线结构的常规介电材料(特别是聚酰亚胺)上沉积导电材料的更复杂的溅射工艺。这可以大大简化制造工艺。此外，所描述的制造工艺导致部件承载件在较小尺寸下具有改进的坚固性和高的电可靠性。高度有利地，可以使溅射成为不必要的。
在下文中，将说明该方法和部件承载件的其他示例性实施方式。
在优选实施方式中，至少一个导电焊盘竖向地突出超出重新布线结构的介电材料的端面。相应地，该方法可以包括设置至少一个导电焊盘，以使导电焊盘竖向地突出超出重新布线结构的介电材料的端面。如上所述，竖向地突出超出待嵌入部件的重新布线结构的介电材料的焊盘允许以较小的工作量来实施所述制造方法。
所提及的介电材料是部件的重新布线层介电材料，例如聚酰亚胺或聚苯并恶唑(polybenzoxazole)或类似物。所述介电材料可以覆盖部件中除一个或多个连接端子或焊盘之外的整个有源表面。因此，连接端子或焊盘可以没有所述介电材料。重新布线层可以具有这种介电材料或不具有这种介电材料。
在一个实施方式中，介电材料包括非可化学镀材料或不良可化学镀材料，或由非可化学镀材料或不良可化学镀材料组成，特别是聚酰亚胺或聚苯并恶唑。在本申请的上下文中，术语“非可化学镀材料或不良可化学镀材料”可以特别表示在其上标准化学镀铜等的不能正常工作或在没有特别复杂措施的情况下不起作用的材料，因为化学镀材料不能适当地粘附在不良可化学镀或非可化学镀材料上。聚酰亚胺是施加到部件的接触部或有源表面上的常规的重新布线结构(特别是重新布线层)的介电材料。然而，聚酰亚胺的缺点在于，在其上沉积导电材料通常需要溅射工艺，并且对于标准的化学沉积或化学镀具有足够粘附力是不可能的。当在平坦的重新布线结构的介电表面和焊盘上沉积导电材料时，常规上对溅射的需求涉及另外的工作量。由于通过本发明的示例性实施方式，提供了至少一个突出超出重新布线结构的介电材料的端面的焊盘，因此可以在不需要复杂的导电材料的溅射沉积的情况下制造聚酰亚胺的重新布线结构的介电材料。当聚酰亚胺和一个或多个焊盘之间的间隙填充有诸如层压树脂的底部填充物时，可以通过化学沉积将导电材料镀覆在底部填充材料上而没有粘附问题并且不需要溅射。
在一个实施方式中，导电材料包括铜或由铜组成。当沉积在焊盘上(并且优选还沉积在层压等工艺期间形成在介电端面上的粘合剂电绝缘材料上)的导电材料由铜制成时，可以通过标准的PCB工艺以简单的方式来施加它。
在一个实施方式中，叠置件的至少一个导电层结构中的一个导电层结构布置在叠置件的底部上，并且至少部分地被所述导电材料覆盖。因此，叠置件的所述导电层结构以及焊盘都可以被所述另外的导电材料覆盖，其可以例如通过化学沉积施加导电材料，如果需要的话，可以例如通过化学沉积与水电镀(galvanic plating)结合地施加导电材料。
在一个实施方式中，部件承载件在电子部件的相邻焊盘之间的介电材料的端面上具有底部填充物(特别是底部填充的层压树脂)。这样的底部填充物可以由用于将叠置件和部件层压在一起的上述粘合电绝缘材料形成。例如，这种底部填充物可以由预浸材料树脂形成，该预浸材料树脂在层压期间变得可流动，并且因此也流入在至少一个焊盘与重新布线结构的介电材料的端面之间界定的微小间隙中。与通常用作重新布线结构的介电材料的聚酰亚胺材料相反，这种环氧树脂底部填充物在化学沉积工艺中能够被适当粘附的铜材料覆盖。因此，提供这样的底部填充物可以使得可以通过化学沉积而不是通过溅射来施加导电材料。
在一个实施方式中，底部填充物的材料还围绕嵌入式部件的侧壁的至少一部分和/或上部主表面的至少一部分，以将部件与叠置件机械地连接。因此，底部填充物的材料不仅可以填充焊盘和重新布线层的介电材料的端面之间的间隙，而且还可以有助于将嵌入的部件胶合在叠置件的腔中的适当位置。例如，底部填充物的还至少部分地围绕在叠置件中嵌入的部件的材料可以是在固化期间固化的液体粘合剂材料。还可能的是，所述底部填充材料是先前至少部分未固化的树脂材料(例如层压的预浸材料片)，其在层压期间固化并且因此流入焊盘和端面之间的一个或多个间隙中以及流入叠置件与部件之间的一个或多个间隙中。
在一个实施方式中，至少一个导电焊盘竖向地突出超出端面至多30μm，特别是至多20μm。通过防止一个或多个焊盘的过度突出超出重新布线层的介电端面，可以将在操控和层压期间损坏的风险保持为较小。换句话说，未过度突出的焊盘在制造工艺期间可能较不容易发生不希望的弯曲或破裂，例如由在将部件组装到叠置件的腔中期间以及在施加涉及层压的机械压力期间施加的力而发生的不希望的弯曲或破裂。事实证明，将一个或多个焊盘的长度限制为30μm是在坚固性和连接性需求之间的一种有利折衷。此外，竖向长度至多为30μm的焊盘可能会产生间隙，在将部件层压或粘合到叠置件的腔中时，可以用底部填充物适当填充这些间隙。
在一个实施方式中，至少一个焊盘的厚度在4μm至30μm的范围内，特别是在4μm至20μm的范围内，优选地在6μm至12μm的范围内。通过上述厚度，一方面可以确保至少一个焊盘过度突出超出电子部件的其余部分。这样可以使部件承载件的竖向尺寸足够小，并防止在制造工艺中损坏部件。另一方面，至少一个焊盘的足够大的厚度可以确保层压材料(例如预浸材料)或液体粘合剂的粘合剂电绝缘材料可以可靠地填充重新布线层的介电材料和一个或多个焊盘之间的间隙。由此，可以确保介电材料的下部主表面实际上由粘合剂电绝缘材料而不是由重新布线结构的聚酰亚胺材料形成。
在一个实施方式中，至少一个焊盘的竖向厚度与水平直径之间的比率小于0.5，特别是小于0.2。因此，至少一个焊盘的纵横比可以保持足够小，以防止焊盘在竖向方向上的过度伸长。这使配置保持紧凑且坚固耐用，不会损坏。
在一个实施方式中，施加的另外的导电材料形成图案化金属层的一部分。相应地，该方法可以包括将导电材料形成为连续层。特别有利的是随后对连续层进行图案化以因此形成电连接到至少一个焊盘的至少一个连接盘。因此，首先可以将整个金属层通过沉积或附着来施加到焊盘、叠置件以及底部填充材料(例如层压树脂)，然后对所述连续金属层进行图案化。这可以例如通过光刻刻蚀来实现。
在一个实施方式中，将导电材料图案化以在至少一个焊盘上形成至少一个连接盘。优选但不是必须的是：至少一个连接盘可以横向延伸到至少一个焊盘之外。因此，可以首先将导电材料作为连续层施加在半成品部件承载件的主表面上。此后，可以对所述连续层进行图案化，以直接在相应的导电焊盘上形成一个或多个连接盘。当连接盘横向延伸超出焊盘时，即，连接盘提供比焊盘更大的暴露表面时，可以大大简化具有嵌入式部件的部件承载件的电接触。描述性的说，一个或多个连接盘可以增强重新布线结构的扇出功能。
在一个实施方式中，还将导电材料施加在相邻焊盘之间的介电材料的端面上的底部填充物(特别是底部填充的层压树脂)上。高度有利地是：可以通过沉积步骤施加导电材料，在沉积步骤中，导电材料不仅附着到至少一个焊盘的材料(特别是铜)上，而且还优选附着在粘合剂电绝缘材料的底部填充材料上，底部填充材料在基于层压或基于粘合的嵌入部件期间被施加。在这种情况下，还有利的是，通过对导电材料的连续层进行图案化，可以产生与焊盘的直径相比具有更大直径的连接盘。
在一个实施方式中，该方法包括通过化学镀或沉积来施加导电材料，随后可选地进行水电镀，而不是通过溅射来施加导电材料。在本申请的上下文中，术语“化学沉积”或“化学镀”可以特别地表示涉及在水溶液中同时发生多个反应的非电镀法，这些反应在不使用外部电源的情况下发生。它与电镀的主要区别在于不使用外部电源。在本申请的上下文中，术语“水电镀(galvanic plating)”或电镀(electroplating)可以特别表示沉积导电材料的工艺，其中离子金属被提供有电子以在基板上形成非离子涂层。相应的体系可能涉及具有金属的离子形式的化学溶液、阳极(带正电荷)，该阳极可能由被镀金属组成(可溶性阳极)或不溶性阳极(通常为碳、铂、钛、铅或钢)、最后是阴极(带负电荷)，阴极提供电子以产生非离子金属膜。从描述上说，化学沉积可用于在至少一个焊盘上并且优选地也在所述底部填充材料上形成导电材料的基层。如果需要的话，可以通过随后的电镀步骤使基层增厚。这种形成导电材料的方法是简单而直接的，并且使得不需要更复杂的溅射工艺。然而，在其他实施方式中，这种溅射工艺是可替代的。
在一个实施方式中，该方法包括：将部件嵌入到延伸穿过叠置件的通孔中。在这样的实施方式中，部件容纳体积可以延伸穿过整个叠置件。为了将部件插入通孔中，通孔的底部可以由诸如胶带之类的临时承载件临时地封闭。在通过层压或胶合步骤使叠置件和部件的布置变硬之前，临时承载件可以为部件提供临时的机械支撑。然后在层压或胶合之后，可以移除临时承载件，因为叠置件、部件和层压的介电材料或胶的布置现在可以足够坚硬，以使得不再需要临时承载件的支撑功能。作为层压的补充或替代，也可以在将部件放置在叠置件的通孔或腔中之前或之后，用填充介质(特别是粘合材料或胶)至少部分地填充至少一个腔。例如，可通过分配、喷墨程序等将填充介质填充在腔中。
例如，这样的临时承载件可以是胶带，该胶带可以附接到叠置件的背面并且可以封闭叠置件中的通孔以用于为部件界定相应腔。然后可以将部件放置在临时承载件的粘性表面上，以确保部件的正确定位。在已经将电绝缘层结构附接并且连接(特别是通过层压)到叠置件和部件上，同时用电绝缘层结构的材料填充它们之间的间隙从而获得坚硬结构之后，不再需要临时承载件，可以从背面移除它。因此，临时承载件可能不构成易于制造的部件承载件的一部分。然而，临时承载件可有助于部件在叠置件中的空间上地精确定位。当部件设置有带有竖向地突出的焊盘的重新布线结构时，这种精确定位特别有利，因为层压或间隙的填充工艺将可靠地覆盖重新布线结构的介电端面。
在一个实施方式中，该方法包括：为部件提供具有至少一个导电焊盘的预成型件的重新布线结构的预成型件。在所述重新布线结构的预成型件中，至少一个焊盘的预成型件可能与介电材料的端面齐平或对齐(即，尚未突出超出)介电材料的端面。随后，可以选择性地增厚至少一个导电焊盘的预成型件，以便突出超出端面。可以通过在至少一个焊盘的预成型件上镀覆另外的金属直到获得的至少一个焊盘突出超出介电端面到期望的程度来完成这种选择性增厚。
在一个实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的叠置件。例如，部件承载件可以是所提到的一个或多个电绝缘层结构和一个或多个导电层结构的层压件，特别是通过施加机械压力形成的层压件，如果需要的话，可以由热能支持。所提到的叠置件可以提供板状的部件承载件，该板状的部件承载件能够为其他部件提供大的安装表面，并且仍然非常薄且紧凑。
在一个实施方式中，部件承载件成形为板。这有助于紧凑的设计，尽管如此，部件承载件仍然为在其上安装部件提供了很大的基础。此外，特别地，作为嵌入的电子部件的示例：裸露的管芯，由于其较小的厚度，可以方便地嵌入到诸如印刷电路板之类的薄板中。
在一个实施方式中，部件承载件采用印刷电路板或基板(特别是IC基板)。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别表示部件承载件(其可以是板状(即平面)、三维弯曲(例如，当使用3D打印制造时)或可以具有任何其他形状)，例如通过施加压力和/或热能将多个导电层结构与多个电绝缘层结构层压在一起而形成部件承载件。作为PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸材料，例如FR4材料。通过形成贯穿层压件的通孔(例如通过激光钻孔或机械钻孔)，并通过用导电材料(特别是铜)填充通孔，可以以期望的方式将各种导电层结构彼此连接，因此，形成作为通孔连接的过孔。除了可以嵌入印刷电路板中的一个或多个部件之外，印刷电路板通常被构造成用于在板状印刷电路板的一个表面或两个相反表面上容纳一个或多个部件。这些部件可以通过焊接连接到相应的主表面。PCB的介电部分可以由具有增强纤维(例如玻璃纤维)的树脂组成。
在本申请的上下文中，术语“基板”可以特别地表示小的部件承载件。相对于PCB，基板可以是相对较小的部件承载件，其上可以安装有一个或多个部件，并且可以用作(一个或多个)芯片与其他PCB之间的连接介质。例如，基板可以具有与待安装在其上的部件(特别是电子部件)基本相同的尺寸(例如，在芯片尺寸封装(CSP)的情况下)。更具体地，基板可以被理解为用于电连接或电网络的承载件以及与印刷电路板(PCB)相当的部件承载件，但是所述基板具有相当较高密度的横向和/或竖向布置的连接部。横向连接部是例如导电路径，而竖向连接部可以是例如钻孔。这些横向和/或竖向连接部布置在基板内，并且可用于提供(特别是IC芯片的)所容置的部件或未容置的部件(例如裸管芯)与印刷电路板或中间印刷电路板的电连接和/或机械连接。因此，术语“基板”还可以包括“IC基板”。基板的介电部分可以采用具有增强球(诸如玻璃球之类)的树脂。
基板或中介层可以包括至少一层玻璃、硅、陶瓷和/或有机材料(例如树脂)或由玻璃、硅、陶瓷和/或有机材料(例如树脂)组成。基板或中介层还可以包含可光成像或可干蚀刻的有机材料，例如环氧基增强膜、或聚合物化合物(例如聚酰亚胺、聚苯并恶唑或苯并环丁烯功能化聚合物)。
在一个实施方式中，至少一个电绝缘层结构是采用树脂(诸如增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂，更具体地为FR-4或FR-5)、氰酸酯树脂、聚亚苯基衍生物、玻璃(特别是玻璃纤维、玻璃球、多层玻璃、类玻璃材料)、预浸材料、光成像介电材料、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基增强膜、聚四氟乙烯(PTFE、特氟隆)，陶瓷或金属氧化物制成的。也可以使用例如由玻璃(多层玻璃)制成的诸如网状物、纤维或球之类的增强结构。尽管通常优选预浸材料(例如FR4)或环氧基增强膜或可光成像的介电材料，但也可以使用其他材料。对于高频应用，诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂之类的高频材料可以在部件承载件中实现为电绝缘层结构。
在一个实施方式中，所述至少一个导电层结构是采用铜、铝、镍、银、金、钯或钨制成的。尽管通常优选铜，但是其他材料或其涂覆形式也是可能的，特别是涂覆有诸如石墨烯之类的超导材料。
在一个实施方式中，所述部件可以采用：非导电嵌体、导电嵌体(例如金属嵌体，优选包括铜或铝)、传热单元(例如热管)、光导元件(例如光波导或光导体连接件)、光学元件(例如透镜)或者电子部件。例如，所述部件可以采用有源电子部件、无源电子部件、电子芯片、存储设备(例如DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线、逻辑芯片或者能量收集单元。但是，其他部件也可以嵌入到部件承载件中。例如，磁性元件可以用作部件。这样的磁性元件可以是永磁体(例如铁磁元件、反铁磁元件或亚铁磁元件，例如铁氧体磁芯)或可以是顺磁元件。但是，该部件也可以是板中板构造的其他部件承载件(例如，印刷电路板、基板或中介层)。该部件可以被表面安装在叠置件上和/或可以被嵌入其内部。
在一个实施方式中，部件承载件是层压型部件承载件。在这样的实施方式中，部件承载件是通过施加压力和/或热而叠置并连接在一起的多层结构的组合件。
在处理了部件承载件的内部结构之后，可以用一个或多个另外的电绝缘层结构和/或导电层结构来对称地或不对称地覆盖(特别是通过层压)经处理的层结构的一个主表面或两个相反的主表面。换句话说，可以继续积层直到获得所需数量的层。
在完成电绝缘层结构和导电层结构的叠置件的形成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，就表面处理而言，可以将电绝缘阻焊剂施加到层叠置件或部件承载件的一个主表面或两个相对的主表面上。例如，可以在整个主表面上形成例如阻焊剂，然后对阻焊剂层进行图案化，以暴露一个或多个导电表面部分，该导电表面部分将用于将部件承载件与电子外围设备进行电耦接。可以有效地保护保持被阻焊剂覆盖的部件承载件的表面部分、特别是含铜的表面部分免受氧化或腐蚀。
就表面处理而言，也可以选择性地将表面修饰应用于部件承载件的暴露的导电表面部分上。这种表面修饰可以是在部件承载件的表面上的暴露的导电层结构(例如，特别是包括铜或由铜组成的焊盘、导电迹线等)上的导电覆盖材料。如果不对这种暴露的导电层结构进行保护，则暴露的导电部件承载件材料(特别是铜)可能会被氧化，从而使部件的可靠性降低。然后可以形成表面修饰，例如作为经表面安装的部件和部件承载件之间的界面。表面修饰具有以下功能：保护暴露的导电层结构(特别是铜电路)并且能够例如通过焊接而与一个或多个部件连接。适用于表面修饰的材料的示例包括：有机可焊性防腐剂(OSP)、化学镍金(ENIG)、金(特别是硬金)、化学锡、镍-金、镍-钯、化学镍钯金(ENIPIG)等。
从下面将描述的实施方式的示例中，本发明的上述限定的方面和其他方面将变得显而易见，并参考这些实施方式的示例进行解释。
附图说明
图1至图5示出了根据本发明的示例性实施方式的在实施制造图5所示的具有嵌入式部件的部件承载件的方法期间获得的结构的截面图。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件具有相同的附图标记。
在参考附图之前，将更详细地描述示例性实施方式，将基于已经开发了本发明的示例性实施方式的一些基本考虑进行总结。
根据本发明的示例性实施方式，提供了一种具有层叠置件和嵌入式部件的部件承载件，其中，所述部件具有重新布线层，所述重新布线层具有导电焊盘，所述导电焊盘从所述重新布线层的其余部分突出出来，优选地突出超出所述重新布线层至多30μm。因此，焊盘略微突出超出重新布线结构的其余部分，以确保它们在组装工艺中不易弯曲或折断。同时，突出的一个或多个焊盘可以在介电重新布线结构材料(例如聚酰亚胺)和正在生产的部件承载件的下部主表面之间限定空间。这样的间隙可以在叠置件内的部件的层压或粘合期间被部分或全部填充。
常规上，部件具有平坦的重新布线层，即，没有焊盘从重新布线层的介电材料突出出来。在将部件层压或粘附在叠置件内的工艺中，没有粘合剂或树脂材料因此流到重新布线层的介电端面上，因为在此制造阶段，这些端面被临时性承载件(例如胶带)覆盖。结果，在去除临时承载件之后，所获得的半成品部件承载件的下部主表面被部分地由重新布线层的介电材料限定。考虑到较差的粘附性，由于这种材料不能通过标准的化学沉积工艺用诸如铜之类的导电材料覆盖，因此常规上需要通过复杂的溅射工艺来施加这种导电材料。这可能需要很大的工作量。
为了克服上述缺点，本发明的示例性实施方式提供了一种具有重新布线结构的部件承载件，该重新布线结构具有一个或多个从重新布线结构的介电材料突出出来的焊盘。因此，在至少一个焊盘和重新布线结构的介电材料之间保留有一个或多个空间。这些空间可以用层压材料的树脂(例如预浸材料)或通过电绝缘的填充用粘合剂进行填充，该填充用粘合剂用于将叠置件内的部件胶合在适当的位置。在这些层压材料或粘合树脂上，可以通过化学沉积而无需溅射来沉积诸如铜之类的导电材料。这可以大大简化制造工艺。
根据示例性实施方式，可以通过待嵌入部件的升高的接触端子设计来完成部件的嵌入。利用这种架构，可以有利地省略部件接触激光过孔。这可以允许以低的工作量和适当的载流量来执行制造工艺。更具体地，本发明的示例性实施方式涉及嵌入式部件PCB(印刷电路板)和相应的制造方法，该方法可以有利地涉及将电子部件的端子充分升高超出形成在所述部件上的重新布线结构的平坦的介电表面(例如，最小5μm)。部件焊盘或端子的这种轻微升高可能足以在端子上实现直接电镀，并避免了明显更高的工作量的Ti或W-Ti溅射工艺。
通常，至关重要的是要确保重新布线层(RDL)焊盘的高度足够高，以便所述焊盘在层压期间通过留出足够大的间隙来确保树脂以在部件下方流动的方式进行暴露。然而，本发明的示例性实施方式可以允许制造一种具有嵌入式部件的部件承载件，该部件承载件具有显着减少的工作量和处理复杂性以及改进的处理稳定性。因此，与在聚酰亚胺层上使用钛溅射的制造工艺相比，可以减少制造工作量，而不会增加其他的复杂性。
图1至图5示出了根据本发明示例性实施方式的在实施制造图5所示的具有嵌入式部件108的部件承载件100的方法期间获得的结构的截面图。
参考图1，例如体现为半导体芯片的部件108在其底侧上设置有重新布线结构110。基本上平坦的重新布线结构110在其暴露的下部主表面处设置有多个导电焊盘112，所述多个导电焊盘112在向下方向上竖向地突出超出重新布线结构110的介电材料114的下端面122。在所示的实施方式中，在面向下定向的部件108处设置有四个焊盘112。然而，任何其他数量的焊盘112也是可能的。
替代地，部件108也可以具有面向上的焊盘(未示出)。在这种情况下，与潜在铜层进行直接完全背面接触可能是有利于热管理目的。
还可选地，部件108还可以在其两个相反的主表面上具有焊盘112(未示出)。优选地，焊盘112突出超出介电端面122至多30μm。如细节150所示，至少一个焊盘112的总厚度D可优选在6μm至12μm的范围内。纵横比，即各个焊盘112的竖向厚度D与水平直径d之间的比优选小于0.2。介电材料114可以包含聚酰亚胺或由聚酰亚胺组成。焊盘112可以由铜制成。
从图1可以看出，在部件108的重新布线结构110上制造有厚的铜焊盘112，焊盘112的自由端面156上没有覆盖聚酰亚胺。换句话说，重新布线层或结构110包含(特别是由聚酰亚胺制成的)介电材料114和向下延伸超出介电材料114的介电端面122的(特别是由铜制成的)焊盘112。从细节150可以看出，在相应的焊盘112的自由端面156和介电材料114的端面122之间可以形成一个或多个间隙154。因此，焊盘112突出超出端面122以形成间隙154。同时，防止了焊盘112具有明显的细长的柱状结构。这简化了制造工艺并降低了损坏的风险。
例如，可以通过电镀来调节焊盘112的特性(特别是厚度)。为了制造具有集成的重新布线结构110和向下突出的焊盘112的所示部件108，可以为部件108设置具有焊盘112的预成型件的重新布线结构110的预成型件，其中，将焊盘112预成型为与介电材料114(未示出)的端面122齐平或对齐。随后，可以通过在焊盘112的预成型件上沉积另外的金属来选择性地增厚焊盘112的预成型件，直到焊盘112突出超出端面122到期望的程度为止。作为该制造工艺的结果，每个突出焊盘112可以是双层焊盘，或者甚至是具有至少三层金属材料的多层焊盘。每个焊盘层可以由相同的材料(优选铜)制成，或者不同的焊盘层可以由不同的材料制成。替代地，焊盘112也可以是单层焊盘。
现在参考图2，将部件108放置在形成在层叠置件102中的腔158中。
层叠置件102可以是由多个导电层结构104和多个电绝缘层结构106组成的板状层压型层叠置件。例如，导电层结构104可以包括图案化的铜箔和竖向贯穿连接，例如填充铜的激光过孔。电绝缘层结构106可以包括树脂(例如环氧树脂)和可选地其中的增强颗粒(例如玻璃纤维或玻璃球)。例如，电绝缘层结构106可以由FR4或ABF制成。在所示的实施方式中，中间的厚的电绝缘层结构106可以是完全固化的芯。
腔158可以由叠置件102中的通孔限定，该通孔可以通过将临时承载件152附接到叠置件102的下部主表面而在底侧上被封闭。临时承载件152可以例如是胶带。通过将具有向下突出的焊盘112的部件108以直接物理接触的方式附接在腔158中的临时承载件152上，可以获得图2所示的结构。只要部件108尚未在腔158内被胶合在适当位置，临时承载件152的功能就是提供稳定性。
参考图3，部件108已经嵌入到叠置件102中，并且已经通过层压被胶合在适当的位置。
可以通过将一个或多个另外的电绝缘层结构106和一个或多个另外的导电层结构104层压到图2所示结构的上部主表面来获得图3所示的结构。例如，预浸材料层(作为另外的电绝缘层结构106)和铜箔(作为另外的导电层结构104)可以被层压在图2所示的结构顶部上。在层压工艺中，另外的电绝缘层结构106的未固化材料可以变得可流动或熔化，并且可能在叠置件102、临时承载件152和部件108之间的间隙中流动，所述间隙包括参考图1所述的间隙154。在另外的电绝缘层结构106的材料固化(例如交联、聚合等)后，在所述间隙(包括间隙154)中的填充介质可以变成固体。
特别地，通过(现在已固化的)所述树脂材料在间隙154中形成底部填充物118材料。这在图3中的细节162中示出。细节162还示出了由焊盘112的自由端面156形成的底部区域与底部填充物118的底表面对齐并形成连续的平坦表面。
作为所描述的层压的替代，也可以通过将液体粘合剂材料填充在它们之间的间隙中而将部件108胶合在叠置件102中形成的腔158中的适当位置。在固化所述粘合剂材料之后，再次将部件108胶合在腔158中的适当位置。
在将部件108胶合在腔158内的适当位置并因此提供了与叠置件102的整体连接之后，可以移除临时承载件152。当临时承载件152是胶带时，可以简单地将其从图3所示的结构的下部主表面上剥离。
从图3中可以看出，叠置件102、底部填充物118和焊盘112的下部主表面处于相同的竖向高度，并形成共同的、平坦的水平表面。因此，它们的下端面是共面的、对齐的并且彼此齐平的。与此相反，重新布线结构110的介电材料114的端面122向上凹进并且不再暴露。
在电子部件108的相邻焊盘112之间的介电材料114的端面122上特别设置底部填充物118，这里是底部填充的层压树脂。例如，底部填充物118的材料可以是任何种类的树脂，例如预浸材料树脂(特别是环氧树脂)、环氧衍生物(例如
Figure BDA0002314641400000181
增强膜)等。
参考图4，诸如铜的导电材料116可以被施加在图3所示的结构的整个上部主表面和下部主表面上(包括焊盘112和底部填充物118的暴露表面)。可以通过化学沉积然后进行电镀来施加所述导电材料116。在所示的实施方式中，导电材料116在图3中所示的结构的顶部主表面和底部主表面上形成为连续的导电层。特别地，布置在叠置件102的底部上的导电层结构104被所述导电材料116覆盖。导电材料116还被施加在位于相邻焊盘112之间和焊盘112的侧面之间的介电材料114的端面122上的底部填充物118上以及施加在焊盘112上。
如已经提到的，通过化学沉积在图3所示的结构的两个相反的主表面上形成导电材料116。如果将通过化学沉积形成为导电材料116的铜层进一步增厚，则可以随后进行电镀工艺，直到获得导电材料116的连续层的期望厚度L。沉积导电材料116以使得能够形成期望的横向电连接，如图5所示，该横向电连接可以通过将其图案化来获得。换句话说，随后的图案化(参比图5)使得电路设计者能够自由地设计横向导电连接。所述电连接因此可以通过镀覆而不是通过(更麻烦的)溅射来形成。由于介电材料114的粘合性差的聚酰亚胺因被底部填充物118覆盖而不再暴露，因此，如所述的，当在底部填充物118上以及在用于层压的另外的电绝缘层结构106(例如两种环氧树脂)上沉积另外的导电材料116时，不会发生粘合问题。导电材料116的连续层的厚度L可以通过调节化学沉积工艺(以及可选地电镀工艺)来调节。
参考图5，对图4的下部主表面上的导电材料116进行图案化(例如通过光刻刻蚀)以在焊盘112上形成连接盘124。可以看出，连接盘124横向地延伸超出相应的焊盘112。这使得电路设计者能够横向地延伸部件承载件100的导电连接，从而改善电连接。
同样如图5所示，已经形成了竖向延伸穿过叠置件102的激光通孔。此后，已经用诸如铜之类的导电填充介质填充了激光通孔，从而形成了连接容易制造的部件承载件100的正面和背面的导电竖向互连件164。通过所述竖向互连件164，即填充铜的激光过孔，一些焊盘112与部件承载件100的相反的主表面进行电连接。
作为所描述的制造工艺的结果，获得了根据本发明的示例性实施方式的所示的部件承载件100。该部件承载件100包括由导电层结构104和电绝缘层结构106组成的叠置件102。部件108嵌入在叠置件102中。部件108包括重新布线结构110，该重新布线结构110具有导电焊盘112，该导电焊盘112竖向地突出超出重新布线结构110的介电材料114的端面122至多30μm。将图案化的导电材料116施加在所述焊盘112上以使焊盘112增厚。
高度有利地，不仅可以通过化学沉积将导电材料116沉积在焊盘112的材料上，而且还可以沉积在焊盘112间的树脂的底部填充物118上。由于焊盘112突出超出重新布线结构110的介电材料114的端面122，所以在沉积导电材料116时聚酰亚胺表面没有被暴露，使得导电材料116的形成也通过适当粘附力而作用于底部填充物118上。因此，可以不必使用溅射以形成导电材料116。此外，可以实现所制造的部件承载件100的高可靠性和增加的坚固性。
应当注意，术语“包括”不排除其他元件或步骤，并且“一”或“一种”不排除多个。而且，可以组合与不同实施方式相关联描述的元件。
还应当注意，本发明中的附图标记不应被解释为限制本发明的范围。
本发明的实施不限于附图中所示和上面描述的优选实施方式。相反，即使在根本不同的实施方式的情况下，也可以使用示出的解决方案和根据本发明的原理的多种变型。

Claims (41)

1.一种部件承载件(100)，其中，所述部件承载件(100)包括：
叠置件(102)，所述叠置件(102)包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)；
部件(108)，所述部件(108)嵌入所述叠置件(102)中；
其中，所述部件(108)包括重新布线结构(110)，所述重新布线结构(110)包括介电材料(114)和竖向地突出的至少一个导电焊盘(112)，所述介电材料(114)相对于所述至少一个导电焊盘(112)凹进，其中，所述至少一个导电焊盘(112)竖向地突出超过介电材料(114)的端面(122)，并且所述介电材料(114)包括非可化学镀材料或不良可化学镀材料，或者所述介电材料(114)由非可化学镀材料或不良可化学镀材料组成；
其中，所述部件承载件(100)还包括：
底部填充物(118)，所述底部填充物(118)被填充在位于所述重新布线结构(110)的相邻的导电焊盘(112)周围的空间中、位于所述重新布线结构(110)的相邻的导电焊盘(112)之间、并且位于所述介电材料(114)的端面(122)上，使得所获得的结构的主表面由所述至少一个导电焊盘(112)和所述底部填充物(118)的材料界定，其中，所述底部填充物(118)包括粘合剂电绝缘材料或者层压树脂，或者所述底部填充物(118)由粘合剂电绝缘材料或者层压树脂组成，以及
导电材料(116)，所述导电材料(116)通过化学镀过程形成在所述至少一个导电焊盘(112)的至少一部分上并且形成在所述底部填充物(118)上。
2.根据权利要求1所述的部件承载件(100)，其中，所述介电材料(114)包括聚酰亚胺或聚苯并恶唑，或者所述介电材料(114)由聚酰亚胺或聚苯并恶唑组成。
3.根据权利要求1或2所述的部件承载件(100)，其中，所述导电材料(116)包括铜或者由铜组成。
4.根据权利要求1或2所述的部件承载件(100)，其中，所述至少一个导电层结构(104)中的一个导电层结构布置在所述叠置件(102)的底部上并且至少部分地被所述导电材料(116)覆盖。
5.根据前述权利要求1或2所述的部件承载件(100)，其中，所述底部填充物(118)的材料还围绕嵌入的所述部件(108)的侧壁的至少一部分和/或嵌入的所述部件(108)的上部主表面的至少一部分，以将所述部件(108)与所述叠置件(102)机械地连接。
6.根据权利要求1或2所述的部件承载件(100)，其中，所述至少一个导电焊盘(112)竖向地突出超出所述端面(122)至多30μm。
7.根据权利要求1或2所述的部件承载件(100)，其中，所述至少一个导电焊盘(112)的厚度(D)在从4μm至30μm的范围内。
8.根据权利要求1或2所述的部件承载件(100)，其中，所述至少一个导电焊盘(112)的厚度(D)在从4μm至20μm的范围内。
9.根据权利要求1或2所述的部件承载件(100)，其中，所述至少一个导电焊盘(112)的厚度(D)在从6μm至12μm的范围内。
10.根据权利要求1或2所述的部件承载件(100)，其中，所述至少一个导电焊盘(112)的厚度(D)与直径(d)之间的比率小于0.5。
11.根据权利要求1或2所述的部件承载件(100)，其中，所述至少一个导电焊盘(112)的厚度(D)与直径(d)之间的比率小于0.2。
12.根据权利要求1或2所述的部件承载件(100)，其中，所述导电材料(116)被图案化以在所述至少一个导电焊盘(112)上形成至少一个连接盘(124)，所述至少一个连接盘(124)在至少一侧上横向地延伸超出所述至少一个导电焊盘(112)。
13.根据权利要求1或2所述的部件承载件(100)，其中，所述导电材料(116)形成经图案化的金属层的一部分。
14.根据权利要求1或2所述的部件承载件(100)，包括以下特征中的至少一者：
其中，所述至少一个导电层结构(104)包括铜、铝、镍、银、金、钯或钨中的至少一者；
其中，所述至少一个电绝缘层结构(106)包括以下材料中的至少一者：树脂；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基增强膜；聚四氟乙烯；陶瓷以及金属氧化物；
其中，所述部件承载件(100)成形为板。
15.根据权利要求14所述的部件承载件(100)，其中，所述铜、铝、镍、银、金、钯或钨中的任一者涂覆有超导材料。
16.根据权利要求14所述的部件承载件(100)，其中，所述铜、铝、镍、银、金、钯或钨中的任一者涂覆有石墨烯。
17.根据权利要求14所述的部件承载件(100)，其中，所述树脂是增强树脂或非增强树脂。
18.根据权利要求14所述的部件承载件(100)，其中，所述树脂是环氧树脂或双马来酰亚胺-三嗪树脂。
19.根据权利要求14所述的部件承载件(100)，其中，所述树脂是FR-4、FR-5。
20.根据权利要求14所述的部件承载件(100)，其中，所述部件承载件构造成印刷电路板。
21.根据权利要求14所述的部件承载件(100)，其中，所述部件承载件构造成基板。
22.根据权利要求14所述的部件承载件(100)，其中，所述部件承载件被构造为层压型部件承载件。
23.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为电子部件。
24.根据权利要求23所述的部件承载件(100)，其中，所述电子部件为有源电子部件或无源电子部件。
25.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为非导电嵌体或导电嵌体。
26.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为能量收集单元、信号处理部件或机电换能器。
27.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为存储设备、功率管理部件、密码部件或磁性元件。
28.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为滤波器、光电接口元件、电压转换器或致动器。
29.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为集成电路。
30.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为电子芯片。
31.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为逻辑芯片。
32.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为微机电系统。
33.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为微处理器。
34.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为电桥、电容器、电阻器、电感、电池、开关、摄像机或天线。
35.根据权利要求1或2所述的部件承载件(100)，其中，所述部件为传热单元、光导元件、光学元件、发射器或接收器。
36.一种制造部件承载件(100)的方法，其中，所述方法包括：
提供叠置件(102)，所述叠置件(102)包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)；
将部件(108)嵌入所述叠置件(102)中；
为所述部件(108)提供包括介电材料(114)和竖向地突出的至少一个导电焊盘(112)的重新布线结构(110)，所述介电材料(114)相对于所述至少一个导电焊盘(112)凹进，由此将所述至少一个导电焊盘(112)设置成竖向地突出超过介电材料(114)的端面(122)，其中，所述介电材料(114)包括非可化学镀材料或不良可化学镀材料，或者所述介电材料(114)由非可化学镀材料或不良可化学镀材料组成；
提供底部填充物(118)，所述底部填充物(118)被填充在位于所述重新布线结构(110)的相邻的导电焊盘(112)周围的空间中、位于所述重新布线结构(110)的相邻的导电焊盘(112)之间、并且位于所述介电材料(114)的端面(122)上，使得所获得的结构的主表面由所述至少一个导电焊盘(112)和所述底部填充物(118)的材料界定，其中，所述底部填充物(118)包括粘合剂电绝缘材料或者层压树脂，或者所述底部填充物(118)由粘合剂电绝缘材料或者层压树脂组成；以及
通过化学镀过程在所述至少一个导电焊盘(112)的至少一部分上并且在所述底部填充物(118)上形成导电材料(116)。
37.根据权利要求36所述的方法，其中，所述方法包括：通过化学镀过程来形成所述导电材料(116)，在所述化学镀过程之后进行水电镀。
38.根据权利要求36或37所述的方法，其中，所述方法包括：将所述导电材料(116)形成为连续层。
39.根据权利要求38所述的方法，其中，所述方法包括：随后对所述连续层进行图案化，从而形成电连接到所述至少一个导电焊盘(112)的至少一个连接盘(124)。
40.根据权利要求36或37所述的方法，其中，所述方法包括：
为所述部件(108)设置所述重新布线结构(110)的预成型件和所述至少一个导电焊盘(112)的预成型件，所述至少一个导电焊盘(112)的预成型件与所述介电材料(114)的所述端面(122)齐平；以及
将所述至少一个导电焊盘(112)的预成型件选择性地增厚成突出超出所述端面(122)。
41.根据权利要求40所述的方法，其中，所述方法包括：通过在所述至少一个导电焊盘(112)的所述预成型件上镀覆另外的金属来将所述至少一个导电焊盘(112)的所述预成型件选择性地增厚成突出超出所述端面(122)。
CN201911272714.7A 2019-12-12 2019-12-12 部件承载件及制造部件承载件的方法 Active CN111564414B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911272714.7A CN111564414B (zh) 2019-12-12 2019-12-12 部件承载件及制造部件承载件的方法
EP20211200.9A EP3836209B1 (en) 2019-12-12 2020-12-02 Component carrier and method of manufacturing the same
US17/247,174 US11343916B2 (en) 2019-12-12 2020-12-02 Component carrier and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911272714.7A CN111564414B (zh) 2019-12-12 2019-12-12 部件承载件及制造部件承载件的方法

Publications (2)

Publication Number Publication Date
CN111564414A CN111564414A (zh) 2020-08-21
CN111564414B true CN111564414B (zh) 2021-09-24

Family

ID=72074082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911272714.7A Active CN111564414B (zh) 2019-12-12 2019-12-12 部件承载件及制造部件承载件的方法

Country Status (3)

Country Link
US (1) US11343916B2 (zh)
EP (1) EP3836209B1 (zh)
CN (1) CN111564414B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN112201652A (zh) 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN114178710A (zh) * 2020-08-24 2022-03-15 奥特斯(中国)有限公司 部件承载件及其制造方法
CN114244055B (zh) * 2022-01-11 2023-05-26 苏州昀冢电子科技股份有限公司 线圈组件及其使用该线圈组件的音圈马达
TWI808716B (zh) * 2022-04-08 2023-07-11 欣興電子股份有限公司 具有對接結構的電路板、電路板模組及電路板製造方法
EP4307845A1 (en) * 2022-07-12 2024-01-17 AT&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with stamped design layer structure and embedded component

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08134212A (ja) * 1994-11-14 1996-05-28 Hitachi Ltd 配線構造体とその製造法
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
EP2502268B1 (en) 2009-11-17 2018-10-24 Evatec AG Apparatus and method for processing a substrate
US10373870B2 (en) * 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
JP6006523B2 (ja) * 2012-04-27 2016-10-12 新光電気工業株式会社 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
KR101780541B1 (ko) 2015-03-24 2017-09-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
JP6534948B2 (ja) * 2016-02-26 2019-06-26 信越化学工業株式会社 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置
US20170373011A1 (en) 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
US10297471B2 (en) * 2016-12-15 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out structure and method of fabricating the same
CN108307591A (zh) * 2017-01-13 2018-07-20 奥特斯奥地利科技与系统技术有限公司 通过在安装于部件承载件材料之前用附着物覆盖部件制造的部件承载件
US10269728B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shielding structure for cross-talk reduction
EP3478033A1 (en) * 2017-10-25 2019-05-01 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding component with pre-connected pillar in component carrier
EP3557608A1 (en) 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN109640521B (zh) * 2018-11-20 2020-06-30 奥特斯科技(重庆)有限公司 制造具有嵌入式集群的部件承载件的方法以及部件承载件

Also Published As

Publication number Publication date
CN111564414A (zh) 2020-08-21
US11343916B2 (en) 2022-05-24
EP3836209A1 (en) 2021-06-16
EP3836209B1 (en) 2024-04-24
US20210185816A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
CN111564414B (zh) 部件承载件及制造部件承载件的方法
CN113013125B (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
CN212064497U (zh) 部件承载件
US11749613B2 (en) Component with dielectric layer for embedding in component carrier
US11160165B2 (en) Component carrier with through hole extending through multiple dielectric layers
CN111952193A (zh) 具有嵌入层压叠置件中的表面可接触部件的部件承载件
US11324122B2 (en) Component carrier and method of manufacturing the same
US11424179B2 (en) Ultra-thin component carrier having high stiffness and method of manufacturing the same
US11470714B2 (en) Component carrier with embedded component and horizontally elongated via
CN210928127U (zh) 部件承载件
CN112996271A (zh) 制造部件承载件的方法及部件承载件
EP3846598A1 (en) Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method
EP3878826A1 (en) Component carrier and method of manufacturing the same
US11551989B2 (en) Component carrier and method of manufacturing the same
US11658142B2 (en) Connection arrangement, component carrier and method of forming a component carrier structure
CN113013130A (zh) 具有双介电层的部件承载件及其制造方法
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
US20220399261A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
EP3629682A1 (en) Component carrier with embedded component having pads connected in different wiring layers
CN118591082A (zh) 部件承载件和制造部件承载件的方法
CN115190693A (zh) 部件承载件及其制造方法
CN115279026A (zh) 部件承载件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant