TWI808716B - 具有對接結構的電路板、電路板模組及電路板製造方法 - Google Patents

具有對接結構的電路板、電路板模組及電路板製造方法 Download PDF

Info

Publication number
TWI808716B
TWI808716B TW111113495A TW111113495A TWI808716B TW I808716 B TWI808716 B TW I808716B TW 111113495 A TW111113495 A TW 111113495A TW 111113495 A TW111113495 A TW 111113495A TW I808716 B TWI808716 B TW I808716B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
build
circuit structure
circuit board
Prior art date
Application number
TW111113495A
Other languages
English (en)
Other versions
TW202341830A (zh
Inventor
程石良
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW111113495A priority Critical patent/TWI808716B/zh
Priority to US17/741,499 priority patent/US20230328900A1/en
Application granted granted Critical
Publication of TWI808716B publication Critical patent/TWI808716B/zh
Publication of TW202341830A publication Critical patent/TW202341830A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

本發明具有對接結構的電路板製造方法主要係先準備一內層線路結構，對接墊形成於內層線路結構的第一表面上，在對接墊上覆蓋離型膜後才設置第一增層線路結構，並利用切割將離型膜及上方的部分第一增層線路結構剝離，露出對接墊並形成第一增層線路結構中的對接開口，完成具有對接結構的電路板。該對接開口用於設置待對接電路板，以完成本發明的電路板模組。該對接開口產生定位效果，並容納黏膠層，避免壓合時過度溢膠至第一增層線路結構上，克服現有技術中使用阻膠層容易有殘膠及成本過高的缺點。

Description

具有對接結構的電路板、電路板模組及電路板製造方法
一種電路板、電路板模組及電路板製造方法，尤指一種具有對接結構的電路板、電路板模組及電路板製造方法。
在電路板對接的技術中，相同面積大小的二電路板之間的對接可以通過板緣對位技術的方式進行定位，技術成熟，可以容易地進行精密的電路板對位及對接。然而，不同面積大小的二電路板之間的對接無法通過板緣對位技術直接進行定位，目前較常見是應用暫液相燒結(Transient Liquid Phase Sintering)的塞銅膏技術進行定位及對接。
以下以對接面積較大的一第一電路板及面積較小的一第二電路板為例進行現有技術的說明。
請參閱圖5A及5B，首先須準備壓合用的治具61及阻膠層62。如圖5A所示，治具61形成有至少一容納開口610，容納開口610的空間大小對應第二電路板的形狀大小；請參閱圖5B所示，阻膠層62上預先形成有對位開口620及複數對位鉚釘孔621，該對位開口620的空間形狀與該第二電路板的形狀面積對應。
請參閱圖6A所示，第一電路板51包含複合線路結構511、防焊層512及至少一表面接墊513，表面接墊513露出於防焊層512的表面；請參閱圖6B所示，將該阻膠層62與該第一電路板51對位，並在阻膠層62的對位鉚釘孔 621中設置複數對位鉚釘63，該等對位鉚釘63穿過阻膠層62的對位鉚釘孔621並貫穿第一電路板51；請參閱圖6C所示，在阻膠層62的對位開口620中對應設置第二電路板52，該第二電路板52朝向第一電路板51的表面具有黏膠層521及露出於黏膠層521表面的至少一銅膏塊522，該等銅膏塊522與第一電路板51的表面接墊513直接接觸，然後將圖5A所示的治具61放置於該阻膠層62上，使第二電路板52容納於治具61的容納開口610中，並且進行壓合燒結，使得第二電路板52的黏膠層521與第一電路板51的防焊層512表面黏合，以及第一電路板51的表面接墊513與第二電路板52的銅膏塊522黏合。最後，如圖6D所示，移除治具61、阻膠層62、對位鉚釘63，並進行電路板切割，取得完成對接的電路板模組單元。
上述技術有以下缺點。首先，為了避免黏膠層521在壓合的過程中溢至第一電路板51上的非對接區域，導致其他線路接點被黏膠層521溢膠覆蓋，阻膠層62在此一製程中是必要的，且該阻膠層62的材料必須與第一電路板51表面緊密黏合，因此在壓合完成後撕除時容易產生殘膠，此種殘膠不易檢測，導致成品良率降低。第二，該阻膠層62價格昂貴且無法重複使用，導致成本大幅上升。第三，在壓合過程中，黏膠層521、第二電路板52的銅膏塊522的玻璃轉移溫度(Glass Transition Temperature，Tg)必須進一步與阻膠層62材料的Tg配合，導致黏膠層613及第二電路板52的銅膏塊522的材料選用受限。
綜上所述，現有的電路板對接技術勢必須進行進一步改良。
有鑑於利用阻膠層及其對位開口進行小電路板的對位及避免溢膠的現有電路板對接技術，有容易殘膠、材料選擇受限及高成本等缺點，本發明提供一種具有對接結構的電路板、電路板模組及電路板製造方法，以期克服該些缺點。
本發明的具有對接結構的電路板包含一內層線路結構，具有一第一表面，該第一表面上具有一對接墊；一第一增層線路結構，設置於該內層線路結構的第一表面上，該第一增層線路結構具有一對接開口，該對接墊露出於該對接開口中。
在一實施例中，該第一增層線路結構的對接開口的空間形狀符合一待對接電路板的形狀。
在一實施例中，該第一增層線路結構包含：一第一介電層，設置於該內層線路結構的該第一表面上，具有該對接開口；一第一線路層，設置於該第一介電層上，該第一線路層的一線路圖案不覆蓋該對接開口。
在一實施例中，具有對接結構的電路板進一步包含一第二增層線路結構，設置於該內層線路結構相對該第一表面的一第二表面上，包含一第二線路層；一導電穿孔，包含有：一穿孔，貫穿該第一增層線路結構、該內層線路結構、該第二增層線路結構；一導電層，設置於該穿孔的一內壁，且電性連接該第一增層線路結構的第一線路層及該第二增層線路結構的一第二線路層；一塞孔劑，填充於該穿孔中。
在一實施例中，本發明還提供一種具有對接結構的電路板模組，包含：一第一電路板，包含：一內層線路結構，具有一第一表面，該第一表面上具有一對接墊；一第一增層線路結構，設置於該內層線路結構的第一表面上，該第一增層線路結構具有一對接開口，該對接墊露出於該對接開口中；二電路板，具有一對接表面，包含有：一黏膠層，設置於該對接表面上；及一對接凸塊，設置於該對接表面上且凸出於該黏膠層；其中，該第二電路板設置於該第一電路板的第一增層線路結構的對接開口中，該第二電路板的對接表面朝向該對接開口中的第一表面，且該對接凸塊與該內層線路結構的對接墊接合，該黏膠層與該第一表面黏合。
在一實施例中，該第一電路板的該第一增層線路結構的對接開口的空間形狀符合一待對接電路板的形狀。
在一實施例中，該第一電路板的該第一增層線路結構包含：一第一介電層，設置於該內層線路結構的該第一表面上，具有該對接開口；一第一線路層，設置於該第一介電層上，該第一線路層的一線路圖案不覆蓋該對接開口。
在一實施例中，該第一電路板包含一第二增層線路結構，設置於該內層線路結構相對該第一表面的一第二表面上，包含一第二線路層；一導電穿孔，包含有：一穿孔，貫穿該第一增層線路結構、該內層線路結構、該第二增層線路結構；一導電層，設置於該穿孔的一內壁，且電性連接該第一增層線路結構的第一線路層及該第二增層線路結構的一第二線路層；一塞孔劑，填充於該穿孔中。
本發明還提供一種具有對接結構的電路板製造方法，包含以下步驟：準備一內層線路結構，該內層線路結構具有一第一表面，且該第一表面上具有一對接墊；在該內層線路結構第一表面上設置一離型膜，該離型膜覆蓋該對接墊；在該內層線路結構的該第一表面上進行線路增層程序，以在該第一表面上設置一第一增層線路結構；由該第一增層線路結構的表面沿該離型膜的邊緣進行開槽，開槽的深度貫穿該第一增層線路結構至該內層線路結構的表面，使得該離型膜上方的部份的該第一增層線路結構與其他部分的該第一增層線路結構分離；將該離型膜由該內層線路結構的表面剝離，以移除該離型膜及離型膜上方的部份的該第一增層線路結構並露出該對接墊，使得該第一增層線路結構中形成一對接開口，完成該具有對接結構的電路板。
在一實施例中，該第一增層線路結構中的該對接開口的空間形狀係符合一待對接電路板的形狀。
在一實施例中，進一步包含以下步驟：在該內層線路結構相對該第一表面的一第二表面上進行線路增層程序，以在該第二表面上設置一第二增層線路結構；其中，在該內層線路結構的第一表面或該第二表面上進行線路增層程序的步驟中，包含以下步驟：在該第一表面上覆蓋一第一介電層，且在該第二表面上覆蓋一第二介電層；在該第一介電層的表面設置一第一線路層，以及在該第二介電層的表面設置一第二線路層；其中，該第一線路層的一線路圖案不覆蓋該離型膜上方的區域。
在一實施例中，當完成在該第一表面上覆蓋一第一介電層，且在該第二表面上覆蓋一第二介電層的步驟後，包含以下子步驟：進行一鑽孔程序，形成貫穿該內層線路結構、該第一介電層及該第二介電層的一穿孔；進行電鍍，在該穿孔內、該第一介電層及該第二介電層的表面設置一導電層，並在該穿孔中設置塞孔劑，使該穿孔成為一導電穿孔；其中，該第一線路層是設置在該第一介電層表面的導電層上，且該第二線路層是設置在該第二介電層表面的導電層上。
在一實施例中，在該穿孔中設置塞孔劑的步驟後，進一步包含以下步驟：對該第一介電層及該第二介電層的表面進行刷磨，以移除多餘的塞孔劑，並且薄化該第一介電層及該第二介電層表面的導電層；在該第一介電層及該第二介電層表面的導電層上分別設置一線路金屬層；圖案化該第一表面上的線路金屬層及該第二表面上的線路金屬層，以形成該第一線路層及該第二線路層。
本發明的具有對接結構的電路板通過直接在第一增層線路中形成一對接開口，露出預先設置於內層線路結構的第一表面上的對接墊，使得待對接電路板直接設置於該對接開口中，與內層線路結構的第一表面黏合並與對接墊連接。該第一增層線路結構的對接開口具有容納溢膠的作用，當待對接電 路板壓合於該對接開口中並與內層線路結構的第一表面黏合時，待對接電路板表面的黏膠層被限制於該對接開口中，不易產生過度溢膠至第一增層線路結構表面的狀況。如此一來，在對接製程中省略使用阻膠層，同時解決溢膠、使用阻膠層容易殘膠、阻膠層導致的材料選擇受限，以及阻膠層成本昂貴的問題。
本發明的該具有對接結構的電路板模組包含有前述的具有對接結構的電路板，以及該待對接電路板。該待對接電路板設置於該第一增層線路結構的對接開口中，該黏膠層係在該對接開口中與內層線路結構的對接表面黏合，在壓合過程中不易溢出該對接開口，取代了阻膠層阻膠的功能，同時解決避免過度溢膠、使用阻膠層容易殘膠、阻膠層導致的材料選擇受限，以及阻膠層成本昂貴的問題。
本發明還提供了具有對接結構的電路板製造方法。其中，為了在該第一增層線路結構中形成該對接開口，且必須保留在該對接開口底部的內層線路結構的第一表面上的對接墊，先在內層線路結構的對接墊上覆蓋該離型膜，然後才進行第一增層線路結構的線路增層程序。如此在完成設置該第一增層線路結構後，只需在第一增層線路結構對應離型膜邊緣進行開槽，將離型膜上方的部份的第一增層線路結構與其他部分的第一增層線路結構分離，便可將離型膜及其上方的部份的第一增層線路結構直接剝除，形成該第一增層線路結構中的對接開口並露出該對接墊。該離型膜在增層線路程序中保護該內層線路結構的對接墊，並使得要形成對接開口的部份的第一增層線路結構能夠容易地由第一表面及對接墊上剝離。
10:第一電路板
11:內層線路結構
11A:第一表面
11B:第二表面
111:對接墊
112:核心層
113:介電層
114:線路層
12:第一增層線路結構
12’:部分的第一增層線路結構
120:對接開口
121:第一介電層
122:第一線路層
13:第二增層線路結構
131:第二介電層
132:第二線路層
14:導電穿孔
140:穿孔
141:導電層
142:塞孔劑
15:離型膜
161,162:線路金屬層
20:第二電路板
21:複合線路結構
211:介電層
212:線路層
2121:表面接墊
21A:對接表面
21B:底面
22:黏膠層
221:盲孔
23:對接凸塊
24:防焊層
30:治具
31:鉚釘
30A:頂面
300:容置開口
51:第一電路板
511:複合線路結構
512:防焊層
513:表面接墊
52:第二電路板
521:黏膠層
522:銅膏塊
61:治具
610:容納開口
62:阻膠層
620:對位開口
621:對位鉚釘孔
63:對位鉚釘
圖1係本發明具有對接結構的電路板的剖面示意圖。
圖2係本發明具有對接結構的電路板模組的待對接電路板的剖面示意圖。
圖3A~3K係本發明具有對接結構的電路板的製造流程剖面示意圖。
圖4A~4C係本發明具有對接結構的電路板模組的對接流程剖面示意圖。
圖5A係現有技術中對接電路板所使用的治具斷面示意圖。
圖5B係現有技術中對接電路板所使用的阻膠層斷面示意圖。
圖6A~6D係現有技術對接電路板流程剖面示意圖。
請參閱圖1及圖2所示，本發明的具有對接結構的電路板(以下簡稱第一電路板)10包含有一內層線路結構11及一第一增層線路結構12，用於連接一待對接電路板(以下簡稱第二電路板)20。該內層線路結構11具有一第一表面11A，以及相對該第一表面11A的一第二表面11B，該第一表面11A上具有至少一對接墊111，用於與該第二電路板20的至少一對接凸塊23連接。該第一增層線路結構12設置於該內層線路結構11的第一表面11A上，該第一增層線路結構12具有一對接開口120，該對接墊111露出於該對接開口120中。
該內層線路結構11可包含一核心層112及設置於核心層112表面的至少一線路層114，亦可進一步包含至少一介電層113及介電層113上的線路層114。如圖1所示之實施例以進一步包含二個介電層113及共四個線路層114為例，惟本發明不以此為限。其中，該第一表面11A及該第二表面11B係指該內層線路結構11中最外層的線路層114所在之表面，而該對接墊111係在形成該第一表面11A上的線路層114時一併形成的線路圖案。
該第一增層線路結構12亦可包含至少一第一介電層121及至少一第一線路層122，本實施例中以一第一介電層121及一第一線路層122為例，惟本發明不以此為限。該第一介電層121設置於該內層線路結構11的第一表面11A上，且具有該對接開口120，該第一線路層122設置於該第一介電層121上，且該第一線路層122的一線路圖案不覆蓋該對接開口120。
在一實施利中，該對接開口120的空間形狀符合該第二電路板20的形狀。也就是說，該第一增層線路結構12的對接開口120是根據已知的該第二電路板20的長、寬或特殊形狀而設置。如此一來，在進行第二電路板20與該第一電路板10的對接時，該第二電路板20能在放上第一電路板10時被限制於該對接開口120中，而該對接開口120產生自動定位的效果。
在一實施利中，該第一電路板10還包含一第二增層線路結構13，設置於該內層線路結構11相對該第一表面11A的一第二表面11B上，包含至少一第二線路層132。該第一電路板10具有一導電穿孔14，貫穿該第一增層線路結構12、該內層線路結構11、該第二增層線路結構13，該導電穿孔14包含一穿孔140、設置於穿孔內壁140的導電層141及填充於穿孔140內的塞孔劑142。該導電層141電性連接該第一增層線路結構12的第一線路層122及該第二增層線路結構13的一第二線路層132。該第一增層線路結構12的第一線路層122、內層線路結構11的線路層114及第二增層線路結構13的第二線路層132選擇性地通過該導電穿孔14電性連接。
本發明的電路板模組包含前述的該第一電路板10，且進一步包含該第二電路板20。
請參閱圖2所示，在一實施例中，該第二電路板20的複合線路結構21包含至少一介電層211及至少一線路層212，且具有一對接表面21A。該對接表面21A上設置有一黏膠層22及至少一對接凸塊23，該至少一對接凸塊23凸出於該黏膠層22的表面，以供與第一電路板10的對接墊111對接形成電性連接。該對接凸塊23的材料例如是銅膏。更詳細的說，該第二電路板20還包含有黏膠層22、對接凸塊23及防焊層24，該防焊層24覆蓋位於該複合線路結構21的對接表面21A的線路層212，並暴露位於對接表面21A的線路層212的至少一表面接墊2121，該黏膠層22覆蓋該對接表面21A的線路層212及該防焊層24，並具 有對應該至少一表面接墊2121的盲孔221，該盲孔221供設置對接凸塊23並與線路層212形成電性連接。
本發明的具有對接結構的電路板製造方法包含以下步驟。
如圖3A所示，準備一內層線路結構11，該內層線路結構11具有該第一表面11A，且該第一表面11A上具有該對接墊111。
如圖3B所示，在該內層線路結構11第一表面11A上設置該離型膜15，該離型膜15覆蓋該對接墊111。
接下來，在該內層線路結構11的該第一表面11A上進行線路增層程序，以在該第一表面11A上設置一第一增層線路結構12。其中，在進行第一增層線路結構12的線路增層程序時，亦可同時在第二表面11B上進行線路增層程序，以在內層線路結構11的第二表面11B上設置一第二增層線路結構13。
更詳細的說，在該內層線路結構11的第一表面11A或該第二表面11B上進行線路增層程序的步驟中，包含以下子步驟。
如圖3C所示，在該第一表面11A上覆蓋一第一介電層121，且在該第二表面11B上覆蓋一第二介電層131；如圖3D所示，進行一鑽孔程序，形成貫穿該內層線路結構11、該第一介電層121及該第二介電層131的一穿孔140；如圖3E所示，進行電鍍，在該穿孔140內、該第一介電層121及該第二介電層131的表面設置一導電層141，並在該穿孔140中設置塞孔劑142，使該穿孔140成為一導電穿孔14。也就是說，該導電穿孔14包含穿孔140、設置於穿孔內壁的導電層141及填充於穿孔140中的塞孔劑142；如圖3F所示，對該第一介電層121及該第二介電層131的表面進行刷磨，以移除多餘的塞孔劑142，並且薄化該第一介電層121及該第二介電層131表面的導電層141，如圖3G所示，在該第一介電層121表面的導電層141上置一線路金屬層161，且在該第二介電層131表面的導電層141上置一線路金屬層162；如圖3H所示，圖案化該第一表面11A上 及該第二表面11B上的線路金屬層161、162及導電層141，以分別形成該第一線路層122及該第二線路層132。圖案化該等線路金屬層161、162及導電層141的步驟，例如是通過微影蝕刻製程完成。
請參閱圖31所示，較佳的，在完成該第一增層線路結構12及該第二增層線路結構13後，還可對該第一線路層122及第二線路層132表面進行表面處理，以設置一表面保護層17。該表面保護層的材料例如是化鎳鈀金(ENEPIG)、電鍍金等。
請參閱圖3J所示，在完成該第一增層線路結構12及該第二增層線路結構13後，由該第一增層線路結構12的表面沿該離型膜15的邊緣進行開槽，開槽的深度貫穿該第一增層線路結構12至該內層線路結構11的表面，使得該離型膜15上方的部份的第一增層線路結構12’與其他部分的該第一增層線路結構12分離。較佳的，開槽例如是利用車铣、雷射鑽孔等技術進行。
由於該離型膜15的位置及該第一增層線路結構12的厚度均為預設且已知的，因此以車铣或雷射鑽孔等技術進行開槽時，例如是以電腦程式控制車铣及雷射鑽孔的路徑及深度，以精準地沿該離型膜15的邊緣進行切割至內層線路結構1表面的深度。以雷射鑽孔為例，其精準度達到20μm，因此該對接開口120的水平形狀可以準確地符合該第二電路板20的長、寬等形狀。如此一來，當該第二電路板20放置於該第一電路板10上準備進行對接時便會落入該對接開口120而自動對位於預設的對接區域中。
接著，請參閱圖3K所示，將該離型膜15由該內層線路結構11的第一表面11A剝離，以移除該離型膜15及該離型膜15上方的部份的第一增層線路結構12’，在該第一增層線路結構12中形成一對接開口120，完成第一電路板10。該離型膜15的剝離程序例如是由技術員手工操作完成，惟本發明不以此為限。
接下來說明該第一電路板10及該第二電路板20的對接方法。
請參閱圖4A所示，將該第二電路板20的該對接表面21A朝向該第一電路板10的第一增層線路結構12的對接開口120，並置入該第二電路板20。該第二電路板20落入該對接開口120時，由於該對位開口120的形狀符合該第二電路板20，該對接開口120便自動產生定位的效果，此使得該第二電路板20的位置被限制於該對接開口120中。
請參閱圖4B所示，提供具有一容置開口300的一治具30，並將該治具30以鉚釘31固定於該第一電路板10的第一增層線路結構12上，使得該第二電路板20對應容納於該容置開口300中。較佳的，該治具30的頂面30A略低於該第二電路板20相對該對接表面21A的一底面21B，約1~5mm。然後由該治具30的頂面30A及該第二電路板20的底面21B對該第二電路板20及該第一電路板10進行壓合，使得該第二電路板20的黏膠層22與該對接開口120中的第一表面11A黏合，且該第二電路板20的對接凸塊23與第一電路板10的對接墊111接合。
最後，如圖4C所示，移除治具30及鉚釘31，完成該具有對接結構的電路板模組。
須注意的是，在本發明中，該第二電路板20係藉由該第一電路板10的對接開口120產生定位的功效且被限制於該對接開口120中。該治具30及其容置開口300在壓合過程中主要起到保護作用，避免第二電路板20在壓合過程中受到側向外力而產生損壞，因此設置鉚釘31時的精準度不會影響到第二電路板20的定位準確度。
該第二電路板20設置於該第一電路板10的第一增層線路結構12的對接開口120中，該第二電路板20的對接表面21A朝向該對接開口120中的第一表面11A，該黏膠層22與該第一表面11A黏合，且該對接凸塊23與該第一電路板10的內層線路結構11的對接墊111接合，使得第二電路板20的線路層212與 該第一電路板10的線路層114、第一線路層122或第二線路層132之間形成電性連接。
相較現有技術中以對位鉚釘固定同時提供對位功能的阻膠層，定位鉚釘的定位及固定並不精準，容易導致第二電路板定位不準確、第一及第二電路板之間電性連接不確實等問題，本發明的第一電路板10的對接開口120更能保證第二電路板的對位精準，而且在連接壓合完成後，該對接開口120持續提供固定第二電路板20的效果，使得第一電路板10及第二電路板20之間的連接在後續使用中維持穩定。
綜上所述，本發明的第一電路板10及具有該電路板的電路板模組，利用形成於第一增層線路結構12中的對接開口120產生第二電路板20的精準對位功能，而且對接開口120的空間同時容納第二電路板20的黏膠層22，有效避免黏膠層22在壓合時過度溢膠的情形，完全取代掉現有技術中使用阻膠層避免溢膠、定位第二電路板的功能，而且進一步解決阻膠層鉚釘固定定位不準確、阻膠層殘膠、以及成本過高的問題。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
10:第一電路板
11:內層線路結構
11A:第一表面
11B:第二表面
111:對接墊
112:核心層
113:介電層
114:線路層
12:第一增層線路結構
120:對接開口
121:第一介電層
122:第一線路層
13:第二增層線路結構
131:第二介電層
132:第二線路層
14:導電穿孔
140:穿孔
141:導電層
142:塞孔劑

Claims (9)

  1. 一種具有對接結構的電路板，包含：一內層線路結構，具有一第一表面，該第一表面上具有一對接墊；一第一增層線路結構，設置於該內層線路結構的第一表面上，該第一增層線路結構具有一對接開口，該對接墊露出於該對接開口中；該第一增層線路結構包含：一第一介電層，設置於該內層線路結構的該第一表面上，具有該對接開口；一第一線路層，設置於該第一介電層上，該第一線路層的一線路圖案不覆蓋該對接開口；一第二增層線路結構，設置於該內層線路結構相對該第一表面的一第二表面上，包含一第二線路層；一導電穿孔，包含有：一穿孔，貫穿該第一增層線路結構、該內層線路結構、該第二增層線路結構；一導電層，設置於該穿孔的一內壁，且電性連接該第一增層線路結構的第一線路層及該第二增層線路結構的該第二線路層；一塞孔劑，填充於該穿孔中。
  2. 如請求項1所述的具有對接結構的電路板，其中，該第一增層線路結構的對接開口的空間形狀符合一待對接電路板的形狀。
  3. 一種電路板模組，包含：一第一電路板，包含：一內層線路結構，具有一第一表面，該第一表面上具有一對接墊； 一第一增層線路結構，設置於該內層線路結構的第一表面上，該第一增層線路結構具有一對接開口，該對接墊露出於該對接開口中；一第二電路板，具有一對接表面，包含有：一黏膠層，設置於該對接表面上；及一對接凸塊，設置於該對接表面上且凸出於該黏膠層；其中，該第二電路板設置於該第一電路板的第一增層線路結構的對接開口中，該第二電路板的對接表面朝向該對接開口中的第一表面，且該對接凸塊與該內層線路結構的對接墊接合，該黏膠層與該第一表面黏合。
  4. 如請求項3所述的電路板模組，其中，該第一電路板的該第一增層線路結構的對接開口的空間形狀符合一待對接電路板的形狀。
  5. 如請求項3所述的電路板模組，其中，該第一電路板的該第一增層線路結構包含：一第一介電層，設置於該內層線路結構的該第一表面上，具有該對接開口；一第一線路層，設置於該第一介電層上，該第一線路層的一線路圖案不覆蓋該對接開口。
  6. 如請求項5所述的電路板模組，其中，該第一電路板包含：一第二增層線路結構，設置於該內層線路結構相對該第一表面的一第二表面上，包含一第二線路層；一導電穿孔，包含有：一穿孔，貫穿該第一增層線路結構、該內層線路結構、該第二增層線路結構；一導電層，設置於該穿孔的一內壁，且電性連接該第一增層線路結構的第一線路層及該第二增層線路結構的一第二線路層； 一塞孔劑，填充於該穿孔中。
  7. 一種具有對接結構的電路板製造方法，包含以下步驟：準備一內層線路結構，該內層線路結構具有一第一表面，且該第一表面上具有一對接墊；在該內層線路結構的第一表面上設置一離型膜，該離型膜覆蓋該對接墊；在該內層線路結構的該第一表面上進行線路增層程序，以在該第一表面上設置一第一增層線路結構，且在該內層線路結構相對該第一表面的一第二表面上進行線路增層程序，以在該第二表面上設置一第二增層線路結構；此步驟包含以下子步驟：在該第一表面上覆蓋一第一介電層，且在該第二表面上覆蓋一第二介電層；進行一鑽孔程序，形成貫穿該內層線路結構、該第一介電層及該第二介電層的一穿孔；進行電鍍，在該穿孔內、該第一介電層及該第二介電層的表面設置一導電層，並在該穿孔中設置塞孔劑，使該穿孔成為一導電穿孔；在該第一介電層的表面設置一第一線路層，以及在該第二介電層的表面設置一第二線路層；其中，該第一線路層是設置在該第一介電層表面的導電層上，且該第二線路層是設置在該第二介電層表面的導電層上；其中，該第一線路層的一線路圖案不覆蓋該離型膜上方的區域；由該第一增層線路結構的表面沿該離型膜的邊緣進行開槽，開槽的深度貫穿該第一增層線路結構至該內層線路結構的表面，使得該離型膜上方的部份的該第一增層線路結構與其他部分的該第一增層線路結構分離； 將該離型膜由該內層線路結構的表面剝離，以移除該離型膜及離型膜上方的部份的該第一增層線路結構並露出該對接墊，使得該第一增層線路結構中形成一對接開口，完成該具有對接結構的電路板。
  8. 如請求項7所述的具有對接結構的電路板製造方法，其中，該第一增層線路結構中的該對接開口的空間形狀係符合一待對接電路板的形狀。
  9. 如請求項7所述的具有對接結構的電路板製造方法，在該穿孔中設置塞孔劑的步驟後，進一步包含以下步驟：對該第一介電層及該第二介電層的表面進行刷磨，以移除多餘的塞孔劑，並且薄化該第一介電層及該第二介電層表面的導電層；在該第一介電層及該第二介電層表面的導電層上分別設置一線路金屬層；圖案化該第一表面上的線路金屬層及該第二表面上的線路金屬層，以形成該第一線路層及該第二線路層。
TW111113495A 2022-04-08 2022-04-08 具有對接結構的電路板、電路板模組及電路板製造方法 TWI808716B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111113495A TWI808716B (zh) 2022-04-08 2022-04-08 具有對接結構的電路板、電路板模組及電路板製造方法
US17/741,499 US20230328900A1 (en) 2022-04-08 2022-05-11 Circuit board and circuit board module with docking structure and manufacture method of the circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111113495A TWI808716B (zh) 2022-04-08 2022-04-08 具有對接結構的電路板、電路板模組及電路板製造方法

Publications (2)

Publication Number Publication Date
TWI808716B true TWI808716B (zh) 2023-07-11
TW202341830A TW202341830A (zh) 2023-10-16

Family

ID=88149322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113495A TWI808716B (zh) 2022-04-08 2022-04-08 具有對接結構的電路板、電路板模組及電路板製造方法

Country Status (2)

Country Link
US (1) US20230328900A1 (zh)
TW (1) TWI808716B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282622A (zh) * 2008-05-29 2008-10-08 日月光半导体制造股份有限公司 电路板及其制造方法
TW201406244A (zh) * 2012-07-31 2014-02-01 Zhen Ding Technology Co Ltd 電路板及其製作方法
TW201722216A (zh) * 2015-12-14 2017-06-16 欣興電子股份有限公司 線路板結構及其製作方法
TW201820944A (zh) * 2016-11-30 2018-06-01 欣興電子股份有限公司 線路板結構及其製作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
TW200839971A (en) * 2007-03-23 2008-10-01 Phoenix Prec Technology Corp Chip package module
CN103857209A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
US9508694B2 (en) * 2014-03-04 2016-11-29 Nthdegree Technologies Worldwide Inc. Multi-layer conductive backplane for LED light sheet segments
CN112638063B (zh) * 2019-09-24 2022-03-08 宏启胜精密电子(秦皇岛)有限公司 防水线路板及其制作方法
CN111564414B (zh) * 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282622A (zh) * 2008-05-29 2008-10-08 日月光半导体制造股份有限公司 电路板及其制造方法
TW201406244A (zh) * 2012-07-31 2014-02-01 Zhen Ding Technology Co Ltd 電路板及其製作方法
TW201722216A (zh) * 2015-12-14 2017-06-16 欣興電子股份有限公司 線路板結構及其製作方法
TW201820944A (zh) * 2016-11-30 2018-06-01 欣興電子股份有限公司 線路板結構及其製作方法

Also Published As

Publication number Publication date
US20230328900A1 (en) 2023-10-12
TW202341830A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JPH088283A (ja) 基板利用パッケージ封入電子デバイスおよびその製造方法
JP5329083B2 (ja) ポストおよびパッドを有する部品
JP4312786B2 (ja) 半導体チップの製造方法
US9510450B2 (en) Printed wiring board and method for manufacturing the same
KR20090029660A (ko) 반도체 장치의 제조 방법
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
CN104025728A (zh) 元器件内置基板的制造方法及使用该方法制造的元器件内置基板
JP5064158B2 (ja) 半導体装置とその製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
TWI808716B (zh) 具有對接結構的電路板、電路板模組及電路板製造方法
KR20150026901A (ko) 배선 기판의 제조 방법
JP2017063102A (ja) プリント配線板およびその製造方法
US10398027B2 (en) Wiring board
CN116939957A (zh) 具有对接结构的电路板、电路板模块及电路板制造方法
CN111246656A (zh) 用于led的热电分离铜基电路板及其制备方法
JP2019197853A (ja) 配線板およびその製造方法
TWI227102B (en) Fabrication method for circuit carrier
JP4491159B2 (ja) 多層配線基板の製造方法
KR20020085999A (ko) 인쇄회로기판의 제조방법
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP5330286B2 (ja) 補強材付き配線基板の製造方法
JP2004253554A (ja) 配線基板の製造方法
JP2944589B2 (ja) Ｃｏｂ実装基板及び該基板へのｉｃチップ実装方法
KR101067063B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법