TW201820944A - 線路板結構及其製作方法 - Google Patents

線路板結構及其製作方法 Download PDF

Info

Publication number
TW201820944A
TW201820944A TW105139419A TW105139419A TW201820944A TW 201820944 A TW201820944 A TW 201820944A TW 105139419 A TW105139419 A TW 105139419A TW 105139419 A TW105139419 A TW 105139419A TW 201820944 A TW201820944 A TW 201820944A
Authority
TW
Taiwan
Prior art keywords
layer
patterned
circuit
recess
dielectric layer
Prior art date
Application number
TW105139419A
Other languages
English (en)
Other versions
TWI595812B (zh
Inventor
吳明豪
劉文芳
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW105139419A priority Critical patent/TWI595812B/zh
Priority to US15/427,061 priority patent/US10039184B2/en
Application granted granted Critical
Publication of TWI595812B publication Critical patent/TWI595812B/zh
Publication of TW201820944A publication Critical patent/TW201820944A/zh
Priority to US16/008,060 priority patent/US10356901B2/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種線路板結構,包括一內層線路結構以及一第一增層線路結構。內層線路結構包括一具有彼此相對的一上表面與一下表面的核心層、一配置於上表面上的第一圖案化線路層、一配置於下表面上的第二圖案化線路層以及一連接第一圖案化線路層與第二圖案化線路層的導電通孔。第一增層線路結構配置於核心層的上表面上,且覆蓋第一圖案化線路層,其中第一增層線路結構至少具有一凹槽,凹槽暴露出第一圖案化線路層的一部分,且被凹槽所暴露出的第一圖案化線路層的部分的一頂表面邊緣的剖面輪廓為曲面。

Description

線路板結構及其製作方法
本發明是有關於一種線路板結構及其製作方法,且特別是有關於一種具有凹槽的線路板結構及其製作方法。
一般來說,要製作出具有凹槽的線路板結構,通常需於內層線路結構的核心層上製作出對位銅層,其目的在於:後續透過雷射燒蝕線路結構而形成凹槽的過程時,對位銅層除了可視為一雷射阻擋層,以避免過渡燒蝕線路結構之外,亦可視為一雷射對位圖案,有利於進行雷射燒蝕程序。然而,由於對位銅層是直接形成在內層線路層的核心層上,因而限制了核心層的線路佈局,進而降低了核心層的佈線靈活度。
本發明提供一種線路板結構,其可具有較佳佈線靈活度。
本發明提供一種線路板結構的製作方法,其用以製作上述線路板結構。
本發明的線路板結構,其包括一內層線路結構以及一第一增層線路結構。內層線路結構包括一具有彼此相對的一上表面與一下表面的核心層、一配置於上表面上的第一圖案化線路層、一配置於下表面上的第二圖案化線路層以及一連接第一圖案化線路層與第二圖案化線路層的導電通孔。第一增層線路結構配置於核心層的上表面上,且覆蓋第一圖案化線路層,其中第一增層線路結構至少具有一凹槽,凹槽暴露出第一圖案化線路層的一部分,且被凹槽所暴露出的第一圖案化線路層的部分的一頂表面邊緣的剖面輪廓為曲面。
在本發明的一實施例中,上述的第一增層線路結構包括一內層介電層、至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿內層介電層與第一介電層的第一導電通孔結構。第一圖案化導電層與第一介電層依序疊置於內層介電層上,且第一圖案化導電層透過第一導電通孔結構與第一圖案化線路層電性連接。
在本發明的一實施例中,上述的凹槽更暴露出部分內層介電層。內層介電層具有一第一內表面與一第二內表面。第一內表面高於第二內表面,而凹槽暴露出第二內表面,且被凹槽所暴露出的第一圖案化線路層的部分的頂表面高於第二內表面。
在本發明的一實施例中,上述的凹槽更暴露出部分內層介電層。內層介電層具有一第一內表面與一第二內表面,第一內表面高於第二內表面,而凹槽暴露出第二內表面,且被凹槽所暴露出的第一圖案化線路層的部分的頂表面切齊於第二內表面。
在本發明的一實施例中,上述的凹槽更暴露出內層線路結構的部分核心層。核心層的上表面包括一第一上表面與一第二上表面。凹槽暴露出第一上表面,第二上表面高於第一上表面,而被凹槽所暴露出的第一圖案化線路層的部分的頂表面高於第一上表面。
在本發明的一實施例中,上述的凹槽更暴露出內層線路結構的部分核心層的部分上表面,而被凹槽所暴露出的第一圖案化線路層的部分的一底表面切齊於核心層的部分上表面。
在本發明的一實施例中,上述被凹槽所暴露出的第一圖案化線路層的部分包括至少一接墊、至少一線路或上述的組合。
在本發明的一實施例中,上述的線路板結構,更包括:一第一圖案化防焊層,至少配置於第一增層線路結構相對遠離內層線路結構的一第一表面上以及被凹槽所暴露出的第一圖案化線路層的部分上。
在本發明的一實施例中,上述的線路板結構,更包括:一第二增層線路結構與一第二圖案化防焊層。第二增層線路結構配置於核心層的下表面上,且覆蓋第二圖案化線路層。第二圖案化防焊層配置於第二增層線路結構上相對遠離內層線路結構的一第二表面上。
在本發明的一實施例中,上述的第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿第二介電層的第二導電通孔結構。第二介電層與第二圖案化導電層依序疊置於核心層的下表面上,且第二圖案化導電層透過第二導電通孔結構與第二圖案化線路層電性連接。
本發明的線路板結構的製作方法,其包括以下製作步驟。提供一內層線路結構,內層線路結構包括一具有彼此相對的一上表面與一下表面的核心層、一配置於上表面上的第一圖案化線路層、一配置於下表面上的第二圖案化線路層以及一連通第一圖案化線路層與第二圖案化線路層的導電通孔。進行一增層程序,以壓合一第一增層線路結構於第一圖案化線路層上,其中第一增層線路層至少包括一內層介電層,且內層介電層直接覆蓋核心層的上表面與第一圖案化線路層。移除部分第一增層線路層,以形成一從第一增層線路層相對遠離內層線路結構的一第一表面延伸至部分內層介電層的開口,其中開口暴露出內層介電層的一第一內表面。對開口所暴露出的內層介電層的第一內表面進行一噴砂程序,以至少移除部分被開口所暴露出的內層介電層,而形成一至少暴露出第一圖案化線路層的一部分的凹槽。
在本發明的一實施例中,上述的第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿內層介電層與第一介電層的第一導電通孔結構。第一圖案化導電層與第一介電層依序疊置於內層介電層上,且第一圖案化導電層透過第一導電通孔結構與第一圖案化線路層電性連接。
在本發明的一實施例中,上述凹槽更暴露出內層介電層的一第二內表面。第一內表面高於第二內表面,而被凹槽所暴露出的第一圖案化線路層的部分的一頂表面高於第二內表面。
在本發明的一實施例中,上述被凹槽所暴露出的第一圖案化線路層的部分的頂表面邊緣的剖面輪廓為曲面。
在本發明的一實施例中,上述移除部分第一增層線路層的步驟包括對第一增層線路層進行一定深撈程序或一噴砂程序。
在本發明的一實施例中,上述對開口所暴露出的內層介電層的第一內表面進行噴砂程序,以完全移除開口所暴露出的內層介電層以及部分核心層,而形成暴露出第一圖案化線路層的部分與核心層的一第一上表面的凹槽。核心層的上表面包括第一上表面與一第二上表面,第二上表面高於第一上表面,而被凹槽所暴露出的第一圖案化線路層的部分的一頂表面高於第一上表面。
在本發明的一實施例中,上述被凹槽所暴露出的第一圖案化線路層的部分的頂表面邊緣的剖面輪廓為曲面。
在本發明的一實施例中,上述對凹槽更暴露出內層介電層的一第二內表面。第一內表面高於第二內表面,而被凹槽所暴露出的第一圖案化線路層的部分的一頂表面切齊於第二內表面。
在本發明的一實施例中,上述對開口所暴露出的內層介電層的第一內表面進行噴砂程序,以完全移除開口所暴露出的內層介電層,而形成暴露出第一圖案化線路層的部分與核心層的部分上表面的凹槽。被凹槽所暴露出的第一圖案化線路層的部分的一頂表面高於核心層被暴露出的上表面。
在本發明的一實施例中,上述對開口所暴露出的內層介電層的第一內表面進行噴砂程序,以完全移除開口所暴露出的內層介電層,而形成暴露出第一圖案化線路層的部分與核心層的部分上表面的凹槽。被凹槽所暴露出的第一圖案化線路層的部分的一底表面切齊於上表面。
在本發明的一實施例中,上述被凹槽所暴露出的第一圖案化線路層的部分包括至少一接墊、至少一線路或上述的組合。
在本發明的一實施例中,上述線路板結構的製作方法,更包括:形成至少暴露出第一圖案化線路層的部分的凹槽之後,形成一第一圖案化防焊層至少於第一增層線路結構相對遠離內層線路結構的一第一表面上以及被凹槽所暴露出的第一圖案化線路層的部分上。
在本發明的一實施例中,上述線路板結構的製作方法,更包括:進行增層程序時,同時壓合一第二增層線路結構於第二圖案化線路層上;以及形成一第二圖案化防焊層於第二增層線路結構上相對遠離內層線路結構的一第二表面上。
在本發明的一實施例中,上述第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿第二介電層的第二導電通孔結構。第二介電層與第二圖案化導電層依序疊置於核心層的下表面上,且第二圖案化導電層透過第二導電通孔結構與第二圖案化線路層電性連接。
基於上述,由於本發明的線路板結構於製作的過程中,是透過噴砂程序來至少移除部分被開口所暴露出的內層介電層,而形成一至少暴露出第一圖案化線路層的一部分的凹槽。如此一來,本發明的凹槽的形成無須設置對位銅層且不會影響內層線路結構的線路佈局,因此本發明所形成的線路板結構可提供較大的佈局空間。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1E繪示為本發明的一實施例的一種線路板結構的製作方法的剖面示意圖。圖2繪示為圖1D的線路板結構的接墊區域的放大圖。圖3繪示為圖1E的線路板結構的局部俯視示意圖。關於本實施例的線路板結構的製作方法,首先,請參考圖1A,提供一內層線路結構110,其中內層線路結構110包括一具有彼此相對的一上表面111與一下表面113的核心層112、一配置於上表面111上的第一圖案化線路層114、一配置於下表面113上的第二圖案化線路層116以及一連通第一圖案化線路層114與第二圖案化線路層116的導電通孔118。此處,第一圖案化線路層114的材質第二圖案化線路層116的材質例如是銅、鎳、鈀、鈹或其銅合金,但並不以此為限。
接著,請參考圖1B,進行一增層程序,以壓合一第一增層線路結構120於第一圖案化線路層114上,其中第一增層線路層120包括至少一內層介電層122,且內層介電層122直接覆蓋核心層110的上表面111與第一圖案化線路層114。進一步來說,本實施例的第一增層線路結構120更包括至少一第一圖案化導電層124、至少一第一介電層126以及至少一貫穿內層介電層122與第一介電層126的第一導電通孔結構128。第一圖案化導電層124與第一介電層126依序疊置於內層介電層122上,且第一圖案化導電層124透過第一導電通孔結構128與第一圖案化線路層114電性連接。
請再參考圖1B,進行增層程序以壓合第一增層線路結構120於第一圖案化線路層114上的同時,更包括壓合一第二增層線路結構130於第二圖案化線路層116上。第二增層線路結構130包括至少一第二介電層132、至少一第二圖案化導電層134以及至少一貫穿第二介電層132的第二導電通孔結構136。第二介電層132與第二圖案化導電層134依序疊置於核心層110的下表面113上,且第二圖案化導電層134透過第二導電通孔結構136與第二圖案化線路層116電性連接。
接著,請參考圖1C,移除部分第一增層線路層120,以形成一從第一增層線路層120相對遠離內層線路結構110的一第一表面121延伸至部分內層介電層122的開口O,其中開口O暴露出內層介電層122的一第一內表面122a。此處,移除部分第一增層線路層120的步驟可對第一增層線路層120進行一定深撈(deep control routing)程序或一噴砂(sand blasting)程序,但並不以此為限。
之後,請同時參考圖1C與圖1D,對開口O所暴露出的內層介電層122的第一內表面122a進行一噴砂程序,以至少移除部分被開口O所暴露出的內層介電層122,而形成一至少暴露出第一圖案化線路層114的一部分的凹槽C。詳細來說,噴砂程序對內層介電層122與第一圖案化線路層114的移除效率不同,其中噴砂程序在移除內層介電層122的效率上大於第一圖案化線路層114的移除效率。如圖1D及圖2所示,本實施例的凹槽C具體化暴露出第一圖案化線路層114的一部分與內層介電層122的一第二內表面122b。而,被凹槽C所暴露出的第一圖案化線路層114的部分例如是至少一接墊、至少一線路或上述的組合。本實施例被凹槽C所暴露出的第一圖案化線路層114的部分具體化為一線路T1以及一接墊P,但並不以此為限。此時,內層介電層122的第一內表面122a具體化高於第二內表面122b,而被凹槽C所暴露出的第一圖案化線路層114的部分的一頂表面114a高於第二內表面122b。特別是,被凹槽C所暴露出的第一圖案化線路層114的線路T與接墊P的頂表面114a邊緣的剖面輪廓具體化為曲面。
最後,請同時參考圖1E與圖3,形成一第一圖案化防焊層140至少於第一增層線路結構120相對遠離內層線路結構110的第一表面121上以及被凹槽C所暴露出的第一圖案化線路層114的部分(即線路T與接墊P)上;以及形成一第二圖案化防焊層150於第二增層線路結構130上相對遠離內層線路結構110的一第二表面131上。此處,第一圖案化防焊層140暴露出最遠離內層線路結構110的部分第一介電層126與第一圖案化線路層114的部分接墊P。第二圖案化防焊層150暴露出最遠離內層線路結構110的部分第二介電層132與第二圖案化導電層134。至此,已完成線路板結構100的製作。在被凹槽C所暴露出的第一圖案化線路層114的部分(即線路T與接墊P)上的部分第一圖案化防焊層140可以噴印的方式形成。在本實施例中,更可在未被第一圖案化防焊層140所覆蓋的接墊P上形成抗氧化層160,例如是鍍金層或OSP(Organic Solderability Preservative;有機可焊接性防護)層。
在結構上,請再參考圖1E,線路板結構100包括內層線路結構110以及第一增層線路結構120。內層線路結構110包括具有彼此相對的上表面111與下表面113的核心層110、配置於上表面111上的第一圖案化線路層114、配置於下表面113上的第二圖案化線路層116以及連接第一圖案化線路層114與第二圖案化線路層116的導電通孔118。第一增層線路結構130配置於核心層110的上表面111上,且覆蓋第一圖案化線路層114,其中第一增層線路結構130至少具有凹槽C,凹槽C暴露出第一圖案化線路層114的一部分,且被凹槽C所暴露出的第一圖案化線路層114的部分的頂表面114a邊緣的剖面輪廓為曲面。
更進一步來說,本實施例的第一增層線路結構120包括內層介電層122、第一圖案化導電層124、第一介電層126以及貫穿內層介電層122與第一介電層126的第一導電通孔結構128。第一圖案化導電層124與第一介電層126依序疊置於內層介電層122上,且第一圖案化導電層124透過第一導電通孔結構128與第一圖案化線路層114電性連接。如圖1E所示,本實施例的凹槽C暴露出部分內層介電層122。內層介電層122具有第一內表面122a與第二內表面122b,其中第一內表面122a高於第二內表面122b,而凹槽C暴露出第二內表面122b,且被凹槽C所暴露出的第一圖案化線路層114的部分(即線路T與接墊P)的頂表面114a高於第二內表面122b。
再者,本實施例的線路板結構100還包括第二增層線路結構130,配置於核心層110的下表面113上,且覆蓋第二圖案化線路層116。第二增層線路結構130包括第二介電層132、第二圖案化導電層134以及貫穿第二介電層132的第二導電通孔結構136。第二介電層132與第二圖案化導電層134依序疊置於核心層110的下表面113上,且第二圖案化導電層134透過第二導電通孔結構136與第二圖案化線路層116電性連接。
此外,本實施例的線路板結構100還包括第一圖案化防焊層140以及第二圖案化防焊層150。第一圖案化防焊層140至少配置於第一增層線路結構120相對遠離內層線路結構110的第一表面121上以及被凹槽C所暴露出的第一圖案化線路層114的部分(即線路T與接墊P)上。第二圖案化防焊層150配置於第二增層線路結構130上相對遠離內層線路結構110的第二表面131上。
由於本實施例是透過噴砂程序對內層介電層122以及第一圖案化線路層114的移除效率不同,來形成至少暴露出第一圖案化線路層114的部分(即線路T與接墊P)的凹槽C。如此一來,本實施例的凹槽C的形成無須設置對位銅層且不會影響內層線路結構110的線路佈局,因此本實施例所形成的線路板結構100可提供較大的佈局空間。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖4A至圖4C分別繪示為圖1D的線路板結構的接墊區域在不同噴砂深度下的放大圖。圖5A至圖5C分別繪示為圖1E的線路板結構的接墊區域在不同噴砂深度下的剖面示意圖。下面將參考這些圖來說明在不同噴砂深度下所產生的結構差異。
請參考圖4A及圖5A,相對於圖2及圖1E的實施例,當對開口O(如圖1C所示)所暴露出的內層介電層122的第一內表面122a進行噴砂程序時,噴砂深度較小,因而移除在凹槽C內的部分內層介電層122,使得內層介電層122的厚度等於接墊P的厚度(或高度)。因此,凹槽C暴露出第一圖案化線路層114的部分(即接墊P與線路T)以及內層介電層122的第二內表面122b’。此處,第一內表面122a高於第二內表面122b’,而被凹槽C所暴露出的第一圖案化線路層114的部分的頂表面114a切齊於第二內表面122b’。
請參考圖4B及圖5B,相對於圖2及圖1E的實施例,當對開口O(如圖1C所示)所暴露出的內層介電層122的第一內表面122a進行噴砂程序時,噴砂深度較大,因而完全移除開口O所暴露出的內層介電層122。因此,凹槽C暴露出第一圖案化線路層114的部分(即接墊P與線路T)與核心層110的部分上表面111。被凹槽C所暴露出的第一圖案化線路層114的部分的頂表面114a高於核心層110被暴露出的上表面111,被凹槽C所暴露出的第一圖案化線路層114的部分(即接墊P與線路T)的頂表面114a邊緣的剖面輪廓具體化為曲面,且被凹槽C所暴露出的第一圖案化線路層114的部分(即接墊P與線路T)的一底表面114b切齊於上表面111。
請參考圖4C及圖5C,相對於圖2及圖1E的實施例,當對開口O所暴露出的內層介電層122的第一內表面122a進行噴砂程序時,噴砂深度更大,因而完全移除開口O所暴露出的內層介電層122以及部分核心層110。因此,凹槽C暴露出第一圖案化線路層114的部分與核心層110的一第一上表面111a。核心層110的上表面111包括第一上表面111a與一第二上表面111b,其中第二上表面111b高於第一上表面111a,而被凹槽C所暴露出的第一圖案化線路層114的部分(即接墊P與線路T)的頂表面114a高於第一上表面111a。
綜上所述,由於本發明的線路板結構於製作的過程中,是透過噴砂程序來至少移除部分被開口所暴露出的內層介電層,而形成一至少暴露出第一圖案化線路層的一部分的凹槽。如此一來,本發明的凹槽的形成無須設置對位銅層且不會影響內層線路結構的線路佈局,因此本發明所形成的線路板結構可提供較大的佈局空間。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧線路板結構
110‧‧‧內層線路結構
111‧‧‧上表面
111a‧‧‧第一上表面
111b‧‧‧第二上表面
112‧‧‧核心層
113‧‧‧下表面
114‧‧‧第一圖案化線路層
114a‧‧‧頂表面
114b‧‧‧底表面
116‧‧‧第二圖案化線路層
118‧‧‧導電通孔
120‧‧‧第一增層線路層
121‧‧‧第一表面
122‧‧‧內層介電層
122a‧‧‧第一內表面
122b、122b’‧‧‧第二內表面
124‧‧‧第一圖案化導電層
126‧‧‧第一介電層
128‧‧‧第一導電通孔結構
130‧‧‧第二增層線路結構
131‧‧‧第二表面
132‧‧‧第二介電層
134‧‧‧第二圖案化導電層
136‧‧‧第二導電通孔結構
140‧‧‧第一圖案化防焊層
150‧‧‧第二圖案化防焊層
C‧‧‧凹槽
O‧‧‧開口
T‧‧‧線路
P‧‧‧接墊
圖1A至圖1E繪示為本發明的一實施例的一種線路板結構的製作方法的剖面示意圖。 圖2繪示為圖1D的線路板結構的接墊區域的放大圖。 圖3繪示為圖1E的線路板結構的局部俯視示意圖。 圖4A至圖4C分別繪示為圖1D的線路板結構的接墊區域在不同噴砂深度下的放大圖。 圖5A至圖5C分別繪示為圖1E的線路板結構的接墊區域在不同噴砂深度下的剖面示意圖。

Claims (24)

  1. 一種線路板結構,包括: 一內層線路結構,包括一具有彼此相對的一上表面與一下表面的核心層、一配置於該上表面上的第一圖案化線路層、一配置於該下表面上的第二圖案化線路層以及一連接該第一圖案化線路層與該第二圖案化線路層的導電通孔;以及 一第一增層線路結構,配置於該核心層的該上表面上,且覆蓋該第一圖案化線路層,其中該第一增層線路結構至少具有一凹槽,該凹槽暴露出該第一圖案化線路層的一部分,且被該凹槽所暴露出的該第一圖案化線路層的該部分的一頂表面邊緣的剖面輪廓為曲面。
  2. 如申請專利範圍第1項所述的線路板結構,其中該第一增層線路結構包括一內層介電層、至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿該內層介電層與該第一介電層的第一導電通孔結構,該第一圖案化導電層與該第一介電層依序疊置於該內層介電層上,且該第一圖案化導電層透過該第一導電通孔結構與該第一圖案化線路層電性連接。
  3. 如申請專利範圍第2項所述的線路板結構,其中該凹槽更暴露出部分該內層介電層,該內層介電層具有一第一內表面與一第二內表面,該第一內表面高於該第二內表面,而該凹槽暴露出該第二內表面,且被該凹槽所暴露出的該第一圖案化線路層的該部分的該頂表面高於該第二內表面。
  4. 如申請專利範圍第2項所述的線路板結構,其中該凹槽更暴露出部分該內層介電層,該內層介電層具有一第一內表面與一第二內表面,該第一內表面高於該第二內表面,而該凹槽暴露出該第二內表面,且被該凹槽所暴露出的該第一圖案化線路層的該部分的該頂表面切齊於該第二內表面。
  5. 如申請專利範圍第1項所述的線路板結構,其中該凹槽更暴露出該內層線路結構的部分該核心層,該核心層的該上表面包括一第一上表面與一第二上表面,該凹槽暴露出該第一上表面,該第二上表面高於該第一上表面,而被該凹槽所暴露出的該第一圖案化線路層的該部分的該頂表面高於該第一上表面。
  6. 如申請專利範圍第1項所述的線路板結構,其中該凹槽更暴露出該內層線路結構的部分該核心層的部分該上表面,而被該凹槽所暴露出的該第一圖案化線路層的該部分的一底表面切齊於該核心層的部分該上表面。
  7. 如申請專利範圍第1項所述的線路板結構,其中被該凹槽所暴露出的該第一圖案化線路層的該部分包括至少一接墊、至少一線路或上述的組合。
  8. 如申請專利範圍第1項所述的線路板結構,更包括: 一第一圖案化防焊層,至少配置於該第一增層線路結構相對遠離該內層線路結構的一第一表面上以及被該凹槽所暴露出的該第一圖案化線路層的該部分上。
  9. 如申請專利範圍第1項所述的線路板結構,更包括: 一第二增層線路結構,配置於該核心層的該下表面上,且覆蓋該第二圖案化線路層;以及 一第二圖案化防焊層,配置於該第二增層線路結構上相對遠離該內層線路結構的一第二表面上。
  10. 如申請專利範圍第9項所述的線路板結構,其中該第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿該第二介電層的第二導電通孔結構,該第二介電層與該第二圖案化導電層依序疊置於該核心層的該下表面上,且該第二圖案化導電層透過該第二導電通孔結構與該第二圖案化線路層電性連接。
  11. 一種線路板結構的製作方法,包括: 提供一內層線路結構,該內層線路結構包括一具有彼此相對的一上表面與一下表面的核心層、一配置於該上表面上的第一圖案化線路層、一配置於該下表面上的第二圖案化線路層以及一連通該第一圖案化線路層與該第二圖案化線路層的導電通孔; 進行一增層程序,以壓合一第一增層線路結構於該第一圖案化線路層上,其中該第一增層線路層至少包括一內層介電層,且該內層介電層直接覆蓋該核心層的該上表面與該第一圖案化線路層; 移除部分該第一增層線路層,以形成一從該第一增層線路層相對遠離該內層線路結構的一第一表面延伸至部分該內層介電層的開口,其中該開口暴露出該內層介電層的一第一內表面;以及 對該開口所暴露出的該內層介電層的該第一內表面進行一噴砂程序,以至少移除部分被該開口所暴露出的該內層介電層,而形成一至少暴露出該第一圖案化線路層的一部分的凹槽。
  12. 如申請專利範圍第11項所述的線路板結構的製作方法,其中該第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿該內層介電層與該第一介電層的第一導電通孔結構,該第一圖案化導電層與該第一介電層依序疊置於該內層介電層上,且該第一圖案化導電層透過該第一導電通孔結構與該第一圖案化線路層電性連接。
  13. 如申請專利範圍第12項所述的線路板結構的製作方法,其中該凹槽更暴露出該內層介電層的一第二內表面,該第一內表面高於該第二內表面,而被該凹槽所暴露出的該第一圖案化線路層的該部分的一頂表面高於該第二內表面。
  14. 如申請專利範圍第13項所述的線路板結構的製作方法,其中被該凹槽所暴露出的該第一圖案化線路層的該部分的該頂表面邊緣的剖面輪廓為曲面。
  15. 如申請專利範圍第11項所述的線路板結構的製作方法,其中移除部分該第一增層線路層的步驟包括對該第一增層線路層進行一定深撈程序或一噴砂程序。
  16. 如申請專利範圍第11項所述的線路板結構的製作方法,其中對該開口所暴露出的該內層介電層的該第一內表面進行該噴砂程序,以完全移除該開口所暴露出的該內層介電層以及部分該核心層,而形成暴露出該第一圖案化線路層的該部分與該核心層的一第一上表面的該凹槽,該核心層的該上表面包括該第一上表面與一第二上表面,該第二上表面高於該第一上表面,而被該凹槽所暴露出的該第一圖案化線路層的該部分的一頂表面高於該第一上表面。
  17. 如申請專利範圍第16項所述的線路板結構的製作方法,其中被該凹槽所暴露出的該第一圖案化線路層的該部分的該頂表面邊緣的剖面輪廓為曲面。
  18. 如申請專利範圍第11項所述的線路板結構的製作方法,其中該凹槽更暴露出該內層介電層的一第二內表面,該第一內表面高於該第二內表面,而被該凹槽所暴露出的該第一圖案化線路層的該部分的一頂表面切齊於該第二內表面。
  19. 如申請專利範圍第11項所述的線路板結構的製作方法,其中對該開口所暴露出的該內層介電層的該第一內表面進行該噴砂程序,以完全移除該開口所暴露出的該內層介電層,而形成暴露出該第一圖案化線路層的該部分與該核心層的部分該上表面的該凹槽,被該凹槽所暴露出的該第一圖案化線路層的該部分的一頂表面高於該核心層被暴露出的該上表面。
  20. 如申請專利範圍第11項所述的線路板結構的製作方法,其中對該開口所暴露出的該內層介電層的該第一內表面進行該噴砂程序,以完全移除該開口所暴露出的該內層介電層,而形成暴露出該第一圖案化線路層的該部分與該核心層的部分該上表面的該凹槽,被該凹槽所暴露出的該第一圖案化線路層的該部分的一底表面切齊於該上表面。
  21. 如申請專利範圍第11項所述的線路板結構的製作方法,其中被該凹槽所暴露出的該第一圖案化線路層的該部分包括至少一接墊、至少一線路或上述的組合。
  22. 如申請專利範圍第11項所述的線路板結構的製作方法,更包括: 形成至少暴露出該第一圖案化線路層的該部分的該凹槽之後,形成一第一圖案化防焊層至少於該第一增層線路結構相對遠離該內層線路結構的一第一表面上以及被該凹槽所暴露出的該第一圖案化線路層的該部分上。
  23. 如申請專利範圍第11項所述的線路板結構的製作方法,更包括: 進行該增層程序時,同時壓合一第二增層線路結構於該第二圖案化線路層上;以及 形成一第二圖案化防焊層於該第二增層線路結構上相對遠離該內層線路結構的一第二表面上。
  24. 如申請專利範圍第23項所述的線路板結構的製作方法,其中該第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿該第二介電層的第二導電通孔結構,該第二介電層與該第二圖案化導電層依序疊置於該核心層的該下表面上,且該第二圖案化導電層透過該第二導電通孔結構與該第二圖案化線路層電性連接。
TW105139419A 2016-11-30 2016-11-30 線路板結構及其製作方法 TWI595812B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105139419A TWI595812B (zh) 2016-11-30 2016-11-30 線路板結構及其製作方法
US15/427,061 US10039184B2 (en) 2016-11-30 2017-02-08 Circuit board structure and manufacturing method thereof
US16/008,060 US10356901B2 (en) 2016-11-30 2018-06-14 Manufacturing method of circuit board structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105139419A TWI595812B (zh) 2016-11-30 2016-11-30 線路板結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI595812B TWI595812B (zh) 2017-08-11
TW201820944A true TW201820944A (zh) 2018-06-01

Family

ID=60189147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139419A TWI595812B (zh) 2016-11-30 2016-11-30 線路板結構及其製作方法

Country Status (2)

Country Link
US (2) US10039184B2 (zh)
TW (1) TWI595812B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI808716B (zh) * 2022-04-08 2023-07-11 欣興電子股份有限公司 具有對接結構的電路板、電路板模組及電路板製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11272619B2 (en) * 2016-09-02 2022-03-08 Intel Corporation Apparatus with embedded fine line space in a cavity, and a method for forming the same
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
CN110753447B (zh) * 2018-07-24 2021-05-28 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US11723150B2 (en) * 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate
CN114258200B (zh) * 2020-09-21 2024-04-12 庆鼎精密电子(淮安)有限公司 具有内埋元件的软硬结合线路板的制作方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW333743B (en) 1997-04-16 1998-06-11 Compeq Mfg Co Ltd The method for producing multi-layers circuit board
JP3331969B2 (ja) * 1998-06-18 2002-10-07 株式会社村田製作所 ビーズインダクタの製造方法及びビーズインダクタ
US6539531B2 (en) * 1999-02-25 2003-03-25 Formfactor, Inc. Method of designing, fabricating, testing and interconnecting an IC to external circuit nodes
US6976236B1 (en) * 2002-04-05 2005-12-13 Procket Networks, Inc. Method for automatically routing connections between top side conductors and bottom side conductors of an integrated circuit package
US20040099716A1 (en) * 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
JP2005210044A (ja) * 2003-12-26 2005-08-04 Tdk Corp インダクタ素子内蔵基板およびパワーアンプモジュール
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
TW200604865A (en) * 2004-07-16 2006-02-01 Hon Hai Prec Ind Co Ltd System and method for crosstalk checking of nets in a layout
TWI316380B (en) * 2004-12-10 2009-10-21 Hon Hai Prec Ind Co Ltd Method of designing printed circuit board and printed circuit board
WO2006064863A1 (ja) * 2004-12-17 2006-06-22 Ibiden Co., Ltd. プリント配線板
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
US7723842B2 (en) * 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
KR100782405B1 (ko) * 2006-10-27 2007-12-07 삼성전기주식회사 인쇄회로기판 제조방법
TWI366896B (en) * 2006-11-30 2012-06-21 Carrier structure embedded with chip and method for fabricating thereof
TWI323934B (en) * 2006-12-15 2010-04-21 Unimicron Technology Corp Pcb structre having embedded semiconductor chip and fabrication method thereof
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
TWI393511B (zh) * 2007-05-29 2013-04-11 Panasonic Corp Dimensional printed wiring board and manufacturing method thereof
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
TWI371830B (en) * 2008-05-29 2012-09-01 Advanced Semiconductor Eng Circuit board process
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
TWI392404B (zh) 2009-04-02 2013-04-01 Unimicron Technology Corp 線路板及其製作方法
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
CN101702400B (zh) 2009-11-16 2012-12-12 威盛电子股份有限公司 线路基板工艺
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
US8519270B2 (en) 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US9173299B2 (en) * 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board
CN103270819B (zh) * 2010-10-20 2016-12-07 Lg伊诺特有限公司 印刷电路板及其制造方法
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5530955B2 (ja) * 2011-02-21 2014-06-25 日本特殊陶業株式会社 多層配線基板
US9425116B2 (en) * 2011-05-09 2016-08-23 Infineon Technologies Ag Integrated circuit package and a method for manufacturing an integrated circuit package
US9066439B2 (en) * 2011-07-14 2015-06-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9258897B2 (en) * 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
US20130341077A1 (en) * 2012-06-25 2013-12-26 Ibiden Co., Ltd. Method for repairing disconnection in wiring board, method for manufacturing wiring board, method for forming wiring in wiring board and wiring board
TWI440419B (zh) * 2012-09-14 2014-06-01 Via Tech Inc 線路基板及線路基板製程
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
JP2015065400A (ja) * 2013-09-25 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. 素子内蔵型印刷回路基板及びその製造方法
JP2015072984A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US9345142B2 (en) * 2013-11-21 2016-05-17 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
KR102222604B1 (ko) * 2014-08-04 2021-03-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016035987A (ja) * 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016039214A (ja) * 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法
JP2016048723A (ja) * 2014-08-27 2016-04-07 イビデン株式会社 フレックスリジッド配線板
KR102194721B1 (ko) * 2014-09-16 2020-12-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2016066711A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 フレックスリジッド配線板
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
KR20160073766A (ko) * 2014-12-17 2016-06-27 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9491865B1 (en) * 2015-04-24 2016-11-08 Unimicron Technology Corp. Circuit board and method for manufacturing the same
KR102473416B1 (ko) * 2015-06-18 2022-12-02 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6773367B2 (ja) * 2015-06-25 2020-10-21 インテル・コーポレーション パッケージオンパッケージのため凹型導電性コンタクトを有する集積回路構造及び方法
KR102333091B1 (ko) * 2015-06-26 2021-12-01 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102333092B1 (ko) * 2015-07-15 2021-12-01 삼성전기주식회사 회로 기판 및 그 제조 방법
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9609746B1 (en) * 2015-12-14 2017-03-28 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI808716B (zh) * 2022-04-08 2023-07-11 欣興電子股份有限公司 具有對接結構的電路板、電路板模組及電路板製造方法

Also Published As

Publication number Publication date
US20180153036A1 (en) 2018-05-31
US20180295723A1 (en) 2018-10-11
US10039184B2 (en) 2018-07-31
US10356901B2 (en) 2019-07-16
TWI595812B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
TWI595812B (zh) 線路板結構及其製作方法
TWI608767B (zh) 線路板結構及其製作方法
TWI388043B (zh) 線路板及其製作方法
TWI434638B (zh) 線路基板製程
TWI419627B (zh) 線路板結構及其製作方法
TWI606763B (zh) 電路板及其製作方法
CN108235558B (zh) 线路板结构及其制作方法
US20090284935A1 (en) Structure and manufacturing process for circuit board
TWI542271B (zh) 封裝基板及其製作方法
JP2005197418A (ja) 多層配線基板及びその製造方法
TWI605741B (zh) 線路板及其製作方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
JP4597686B2 (ja) 多層フレキシブル回路基板の製造方法
JP5375537B2 (ja) プリント配線基板及びその製造方法
TW201545621A (zh) 印刷電路板的製造方法
TWI558290B (zh) 線路板的製造方法
KR100688699B1 (ko) 파인 피치 본딩 패드를 구비한 인쇄회로기판의 제조 방법
KR102333099B1 (ko) 인쇄회로기판
TWI505759B (zh) 印刷電路板及其製造方法
TWI417012B (zh) 線路結構的製作方法
TW201431447A (zh) 軟硬複合線路板及其製造方法
JP2024032660A (ja) 印刷回路基板およびその製造方法
TWI581689B (zh) 線路板的製作方法
TWI404481B (zh) 電路板結構及其製造方法
TWI405524B (zh) 線路板及其製作方法