KR101780541B1 - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR101780541B1
KR101780541B1 KR1020150040717A KR20150040717A KR101780541B1 KR 101780541 B1 KR101780541 B1 KR 101780541B1 KR 1020150040717 A KR1020150040717 A KR 1020150040717A KR 20150040717 A KR20150040717 A KR 20150040717A KR 101780541 B1 KR101780541 B1 KR 101780541B1
Authority
KR
South Korea
Prior art keywords
conductive ball
circular
encapsulant
semiconductor device
elliptical
Prior art date
Application number
KR1020150040717A
Other languages
English (en)
Other versions
KR20160114344A (ko
Inventor
한규완
조병우
김진성
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020150040717A priority Critical patent/KR101780541B1/ko
Priority to US15/078,474 priority patent/US11049828B2/en
Priority to TW109138213A priority patent/TWI792089B/zh
Priority to TW112102692A priority patent/TWI844247B/zh
Priority to TW105109162A priority patent/TWI712133B/zh
Publication of KR20160114344A publication Critical patent/KR20160114344A/ko
Application granted granted Critical
Publication of KR101780541B1 publication Critical patent/KR101780541B1/ko
Priority to US17/193,478 priority patent/US20210288010A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0516—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예는 반도체 디바이스 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 두께를 감소시키고, 레이저 어블레이션(laser ablation) 및/또는 추가적인 볼 드롭(ball drop) 공정없이 프라우드 볼(proud ball) 구조를 구현할 수 있는 반도체 디바이스 및 그 제조 방법을 제공하는데 있다.
이를 위해 본 발명은 반도체 다이와, 반도체 다이에 전기적으로 접속된 도전성 볼과, 반도체 다이 및 도전성 볼을 덮는 인캡슐란트를 포함하되, 인캡슐란트는 도전성 볼로부터 이격된 이격면을 포함하는 반도체 디바이스 및 그 제조 방법을 개시한다.

Description

반도체 디바이스 및 그 제조 방법{Semiconductor device and manufacturing method thereof}
본 발명의 일 실시예는 반도체 디바이스 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 디바이스는 회로기판과, 회로기판에 전기적으로 연결된 반도체 다이와, 회로기판 위의 반도체 다이를 밀봉하는 인캡슐란트와, 회로기판에 전기적으로 연결되어 외부 장치에 실장되는 도전성 볼을 포함한다.
여기서, 상기 회로기판의 두께는 상기 반도체 다이에 비해 상대적으로 두껍기 때문에, 전체적인 반도체 디바이스의 두께도 두꺼워진다. 또한, 회로기판, 반도체 다이 및 인캡슐란트의 열팽창 계수가 상호간 다르기 때문에, 제조 공정 중 또는 제조 공정 완료 후 반도체 디바이스의 휨 현상이 발생하기 쉽다.
본 발명의 일 실시예는 두께를 감소시킬 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다.
또한, 본 발명의 일 실시예는 레이저 어블레이션(laser ablation) 및/또는 추가적인 볼 드롭(ball drop) 공정없이 프라우드 볼(proud ball) 구조를 구현할 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다.
또한, 본 발명의 일 실시예는 공정 시간 및 공정 코스트를 감소시킬 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 디바이스는 반도체 다이; 상기 반도체 다이에 전기적으로 접속된 도전성 볼; 및 상기 반도체 다이 및 도전성 볼을 덮는 인캡슐란트를 포함하고, 상기 인캡슐란트는 상기 도전성 볼로부터 이격된 이격면을 포함하되, 상기 인캡슐란트의 이격면의 전체 영역은 상기 도전성 볼로부터 완전히 분리된다.
상기 이격면은 라운드 형태일 수 있다.
상기 이격면은, 상기 인캡슐란트가 상기 반도체 다이로부터 멀어짐에 따라, 상기 도전성 볼로부터 점차 멀어질 수 있다.
상기 도전성 볼은 원형일 수 있다.
상기 이격면은 상기 도전성 볼로부터 완전히 분리될 수 있다.
상기 이격면 중 상기 반도체 다이와 가장 가까운 영역은 상기 도전성 볼에 접촉할 수 있다.
상기 반도체 다이는 제1면과, 제1면의 반대면인 제2면을 포함하고, 상기 제1면에 재배선층이 형성되며, 상기 재배선층에 상기 도전성 볼이 전기적으로 접속될 수 있다.
상기 제2면에 제2인캡슐란트가 더 형성될 수 있다.
본 발명의 다른 실시예에 따른 반도체 디바이스는 회로패턴을 갖는 회로기판; 상기 회로패턴에 전기적으로 접속된 반도체 다이; 상기 회로패턴에 전기적으로 접속된 도전성 볼; 및, 상기 회로기판, 반도체 다이 및 도전성 볼을 덮는 인캡슐란트를 포함하고, 상기 인캡슐란트는 상기 도전성 볼로부터 이격된 이격면을 포함하되, 상기 인캡슐란트의 이격면의 전체 영역은 상기 도전성 볼로부터 완전히 분리된 다.
상기 이격면은 라운드 형태일 수 있다.
상기 이격면은, 상기 인캡슐란트가 상기 회로기판으로부터 멀어짐에 따라, 상기 도전성 볼로부터 점차 멀어질 수 있다.
상기 도전성 볼은 원형일 수 있다.
상기 이격면은 상기 도전성 볼로부터 완전히 분리될 수 있다.
상기 이격면 중 상기 반도체 다이와 가장 가까운 영역은 상기 도전성 볼에 접촉할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법은 반도체 다이에 제1원형 도전성 볼을 어태치하는 단계; 상기 제1원형 도전성 볼을 압착(suppress)하여 타원형 도전성 볼이 되도록 하는 동시에 상기 타원형 도전성 볼을 인캡슐란트로 인캡슐레이션하는 단계; 상기 타원형 도전성 볼이 노출되도록 상기 타원형 도전성 볼 및 인캡슐란트의 일부를 그라인딩하여 제거하는 단계; 및 상기 그라인딩된 타원형 도전성 볼이 제2원형 도전성 볼이 되도록 리볼링(re-balling)하는 단계를 포함한다.
상기 그라인딩은 상기 타원형 도전성 볼이 갖는 높이의 1/4 내지 3/4을 그라인딩하여 이루어질 수 있다.
상기 제2원형 도전성 볼의 크기가 상기 제1원형 도전성 볼의 크기보다 작을 수 있다.
상기 리볼링은 상기 타원형 도전성 볼이 상기 제2원형 도전성 볼이 되도록 리플로우하여 이루어질 수 있다.
상기 리볼링 이후 상기 인캡슐란트는 상기 제2원형 도전성 볼로부터 이격된 이격면을 포함할 수 있다.
상기 반도체 다이에 재배선층이 형성되고, 상기 재배선층에 상기 제1원형 도전성 볼이 어태치될 수 있다.
본 발명의 일 실시예는 두께를 감소시킬 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다. 즉, 본 발명은 스노우맨 형태의 조인트 구조 대신 원형의 조인트 구조를 갖게 됨으로써, 반도체 디바이스의 두께가 감소하게 된다. 또한, 본 발명은 스노우맨 형태의 조인트 구조와 달리 원형의 조인트 구조를 가지게 됨에 따라 보드 레벨 신뢰성 테스트에서 스노우맨 형태의 볼넥(ball neck)(조인트 구조의 허리 부분과 같이 오목한 부분)에 패키지 휨 스트레스가 집중되어 일어나는 조인트 대미지를 막을 수 있다.
또한, 본 발명의 일 실시예는 레이저 어블레이션(laser ablation) 및/또는 추가적인 볼 드롭(ball drop) 공정없이 프라우드 볼(proud ball) 구조를 구현할 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다. 즉, 본 발명은 도전성 볼을 인캡슐란트로 인캡슐레이션하고, 도전성 볼이 노출되도록 도전성 볼 및 인캡슐란트를 그라인딩 한 후, 고온에서 리볼링 공정을 수행함으로서, 레이저 어블레이션 및/또는 추가적인 볼 드롭 공정없이 프라우드 볼을 형성할 수 있다.
본 발명의 일 실시예는 공정 시간 및 공정 코스트를 감소시킬 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다. 즉, 본 발명은 도전성 볼 어태치, 인캡슐레이션, 그라인딩 및 리볼링 공정으로, 프라우드 볼을 형성하여, 기존의 여러 공정을 생략함으로써, 공정 시간 및 공정 코스트를 감소할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 2a 내지 도 2e는 도 1에 따른 반도체 디바이스의 제조 방법을 순차적으로 도시한 단면도이다.
도 3a 및 도 3b는 스노우맨 솔더 조인트를 갖는 반도체 디바이스와 본 발명에 따른 반도체 디바이스의 실장 상태를 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 5a 내지 도 5f는 도 4에 따른 반도체 디바이스의 제조 방법을 순차적으로 도시한 단면도이다.
도 6a 내지 도 6g는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법을 순차적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, 본 명세서에서 기본적으로 반도체 다이의 본드 패드에 재배선층이 연결되고, 이러한 재배선층에 도전성 볼이 접속되는 것으로 설명되었으나, 재배선층없이 반도체 다이의 본드 패드에 직접 도전성 볼이 접속될 수도 있음은 당연하다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법에 대한 순서도가 도시되어 있다.
도 1에 도시된 바와 같이, 본 발명에 따른 반도체 디바이스(100)의 제조 방법은 반도체 다이 준비 단계(S1), 도전성 볼 어태치 단계(S2), 인캡슐레이션 단계(S3), 그라인딩 단계(S4), 리볼링(re-balling) 단계(S5) 및 소잉 단계(S6)를 포함한다.
도 2a 내지 도 2e를 참조하면, 도 1에 따른 반도체 디바이스(100)의 제조 방법에 대한 순차적인 단면도가 도시되어 있다. 여기서, 본 발명에 따른 반도체 디바이스(100)는 다수의 반도체 다이(110)가 매트릭스 형태로 구비된 웨이퍼(미도시) 상태에서 대량으로 제조되나, 본 발명의 용이한 이해를 위해 도면에서는 하나의 반도체 다이(110)를 기준으로 설명한다.
도 2a에 도시된 바와 같이, 반도체 다이 준비 단계(S1)에서는, 대략 판상의 반도체 다이(110)가 준비된다. 즉, 반도체 다이(110)는 대략 평평한 제1면(111)(상면)과, 제1면(111)의 반대면인 대략 평평한 제2면(112)(하면)을 포함한다. 또한, 본드 패드(113)가 제1면(111)에 형성되며, 다이 패시베이션(114)이 본드 패드(113)의 주변인 제1면(111)을 덮는다.
또한, 제1패시베이션(115)이 다이 패시베이션(114) 위에 형성되며, 재배선층(116)이 본드 패드(113)에 연결된 동시에 제1패시베이션(115) 위에 형성된다. 또한, 제2패시베이션(117)이 재배선층(116) 및 제1패시베이션(115) 위에 형성된다. 다만, 제2패시베이션(117) 중 일부 영역은 재배선층(116)이 외부로 노출되도록 개구를 갖는다. 더욱이, 언더범프메탈(118)이 제2패시베이션(117)의 개구를 통해 외부로 노출된 재배선층(116)의 일부 영역에 형성된다.
여기서, 다이 패시베이션(114)은 반도체 다이(110)의 제1면(111)을 상술한 공정이 진행되기 전까지 외부 환경으로부터 보호하는 역할을 하며, 제1패시베이션(115)은 재배선층(116) 및 추후 형성된 제2원형 도전성 볼(150)에 가해지는 응력을 흡수하는 역할을 하며, 제2패시베이션(117)은 재배선층(116)을 외부 환경으로부터 보호하는 역할을 한다.
이러한 다이 패시베이션(114), 제1패시베이션(115) 및/또는 제2패시베이션(117)은 통상의 PI(Polyimide), BCB(Benzocyclobuten), PBO(Polybenzoxazole), 실리콘(Silicone), 아크릴레이트(Acrylate), 에폭시, 실리콘 산화막, 실리콘 질화막 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다. 더불어, 이러한 다이 패시베이션(114), 제1패시베이션(115) 및/또는 제2패시베이션(117)은 통상의 코팅, 스프레이, 도포, 프린팅, 증착 및 그 등가 방식으로 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다.
또한, 재배선층(116)은 구리, 알루미늄, 니켈, 팔라듐, 크롬, 금, 은, 이들의 합금 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다. 더욱이, 재배선층(116)은 제1패시베이션(115) 위에 도금층이 형성되고, 이러한 도금층이 통상의 사진 식각 공정에 의해 패턴화되어 형성될 수 있다. 또한, 재배선층(116)은 도금 공정 및 사진 식각 공정 대신 스크린 프린팅 공정에 의해 형성될 수도 있다. 더욱이, 상술한 제1패시베이션(115), 제2패시베이션(117) 및 재배선층(116)의 형성 공정은 복수회 반복됨으로써, 다층의 재배선 구조가 완성될 수 있다.
또한, 여기서 언더범프메탈(118)은 하기할 도전성 볼(120)이 재배선층(116)에 전기적으로 연결되도록 하는 역할을 하며, 이는 티타늄텅스텐, 구리, 알루미늄, 니켈, 팔라듐, 금, 은, 이들의 합금 및 그 등가물 중에서 선택된 어느 하나로 제조될 수 있다. 이러한 언더범프메탈(118)은 또한 도전성 볼(120)과 재배선층(116) 사이에서 배리어 역할을 하여, 도전성 볼(120)과 재배선층(116) 사이에 층간 금속 화합물이 형성되지 않도록 한다.
상술한 바와 같이, 본 발명에서 재배선층(116)은 형성되지 않을 수도 있다. 즉, 반도체 다이(110)가 갖는 본드 패드(113)에 직접 언더범프메탈(118)이 형성되고, 이러한 언더범프메탈(118)에 도전성 볼(120)이 접속될 수 있다. 더욱이, 경우에 따라 제1패시베이션(115) 및/또는 제2패시베이션(117)도 형성되지 않을 수 있다.
도 2b에 도시된 바와 같이, 도전성 볼 어태치 단계(S2)에서는, 재배선층(116)에 도전성 볼(120)이 전기적으로 접속된다. 즉, 도전성 볼(120)이 재배선층(116)에 형성된 언더범프메탈(118) 위에 드롭된 이후, 리플로우 및 냉각 공정을 통하여, 구형 또는 원형의 도전성 볼(120)이 형성된다. 여기서, 이러한 도전성 볼(120)은 제1원형 도전성 볼(120)로 정의될 수 있다. 이러한 도전성 볼(120)은 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 중 선택된 어느 하나로 형성될 수 있으나, 이로서 본 발명이 한정되지 않는다.
도 2c에 도시된 바와 같이, 인캡슐레이션 단계(S3)에서는, 반도체 다이(110) 위의 재배선층(116) 및 제1원형 도전성 볼(120)이 인캡슐란트(130)로 인캡슐레이션된다. 좀더 엄밀히 말하면, 제2패시베이션(117) 및 제1원형 도전성 볼(120)의 표면이 인캡슐란트(130)로 감싸여진다.
이때, 제1원형 도전성 볼(120)은 압착(suppress) 공정에 의해 타원형 도전성 볼(140)로 변형된 채, 인캡슐란트(130)로 인캡슐레이션된다. 일례로, 상부 금형과 하부 금형으로 이루어진 트랜스퍼 몰딩 금형에서, 반도체 디바이스를 가압하는 클램핑 포스(clamping force)가 정규값보다 큰 값이 되도록 함으로써, 제1원형 도전성 볼(120)이 타원형 도전성 볼(140)로 변형되도록 할 수 있다.
도 2d에 도시된 바와같이, 그라인딩 단계(S4)에서는, 타원형 도전성 볼(140)이 노출되되록 타원형 도전성 볼(140) 및 인캡슐란트(130)의 일부가 그라인딩되어 제거된다. 일례로, 반도체 다이(110)의 제2면(112)이 고정 부재에 의해 고정된 채, 상부의 타원형 도전성 볼(140) 및 인캡슐란트(130)의 일부 영역이 그라인더로 그라인딩되어 제거된다. 여기서, 그라인딩은 타원형 도전성 볼(140)이 갖는 높이의 대략 1/4 내지 3/4이 제거될 때까지 수행될 수 있다. 즉, 타원형 도전성 볼(140)의 상단으로부터 전체 두께의 1/4 내지 3/4이 제거될 수 있다. 특히, 타원형 도전성 볼(140)의 제거량은 추후 형성될 제2원형 도전성 볼(150)의 직경이나 두께를 고려하여 결정될 수 있다.
이와 같이 하여, 타원형 도전성 볼(140)은 대략 상면이 평평해지며, 또한 인캡슐란트(130)의 상면과 동일면을 이루게 된다.
도 2e에 도시된 바와 같이, 리볼링 단계(S5)에서는, 그라인딩된 타원형 도전성 볼(140)이 제2원형 도전성 볼(150)이 되도록 리볼링된다. 일례로, 대략 150 ℃ 내지 250 ℃의 온도를 갖는 퍼니스(furnace)에 상술한 구조의 반도체 디바이스가 투입된다. 이에 따라 그라인딩된 타원형 도전성 볼(140)이 리플로우되며, 이때 표면 장력에 의해 다시 구형 또는 원형의 제2원형 도전성 볼(150)이 형성된다.
여기서, 제2원형 도전성 볼(150)의 높이 또는 두께는 인캡슐란트(130)의 높이 또는 두께보다 크게 됨으로써, 제2원형 도전성 볼(150)은 외부 장치에 용이하게 실장된다.
더불어, 이러한 리볼링 단계 이후에, 도면에 도시되어 있지 않지만, 웨이퍼로부터 낱개의 반도체 디바이스(100)가 소잉되어 분리된다. 이러한 소잉은 통상의 다이아몬드 블레이드 및/또는 레이저 빔에 의해 수행될 수 있다. 이에 따라, 반도체 다이(110)는 제2면(112)뿐만 아니라 2개 또는 4개의 측면이 외부로 노출되며, 더욱이 인캡슐란트(130)의 측면과 반도체 다이(110)의 측면은 동일면을 이루게 된다.
한편, 이러한 리볼링 공정에 의해 인캡슐란트(130)에는 제2원형 도전성 볼(150)로부터 이격된 이격면(131)을 갖게 된다. 즉, 제2원형 도전성 볼(150)과 이격면(131) 사이에 일정 크기의 스페이스(132)가 구비된다. 이러한 이격면(131) 및/또는 스페이스(132)는 반도체 디바이스(100)를 평면에서 보았을 때, 제2원형 도전성 볼(150)을 중심으로 대략 원형 링 형태로 형성된다.
더욱이, 이러한 이격면(131)은 라운드 형태로 형성된다. 즉, 인캡슐레이션 공정에서 인캡슐란트(130)가 타원형 도전성 볼(140)의 표면을 인캡슐레이션하기 때문에, 리볼링 공정에서 라운드 형태의 이격면(131)이 나타난다.
또한, 이격면(131)은, 인캡슐란트(130)가 반도체 다이(110)의 제1면(111)으로부터 법선 방향으로 멀어짐에 따라, 제2원형 도전성 볼(150)로부터 점차 멀어진다. 즉, 제2원형 도전성 볼(150)의 하단과 이격면(131)의 하단 사이의 스페이스 또는 갭(132)에 비해 제2원형 도전성 볼(150)의 상단과 이격면(131)의 상단 사이의 스페이스 또는 갭(132)이 더 크게 형성된다.
또한, 이격면(131)은 제2원형 도전성 볼(150)로부터 완전히 분리될 수 있다. 즉, 이격면(131)의 하단은 제2원형 도전성 볼(150)이 아닌 제2패시베이션(117) 위에 위치된다. 더욱이, 경우에 따라 이격면(131)은 제2원형 도전성 볼(150)에 접촉될 수 있다. 즉, 이격면(131)의 하단은 제2패시베이션(117)이 아닌 제2원형 도전성 볼(150)에 직접 접촉될 수 있다.
이와 같이 하여, 본 발명은 스노우맨 형태의 조인트 구조 대신 원형의 조인트 구조를 가짐으로써, 반도체 디바이스(100)의 두께를 감소시킬 수 있다.
또한, 본 발명은 레이저 어블레이션(laser ablation) 및/또는 추가적인 볼 드롭(ball drop) 공정없이 프라우드 볼(proud ball) 구조를 구현할 수 있다.
더욱이, 본 발명은 공정을 간략화함으로써, 공정 시간 및 공정 코스트를 감소시킬 수 있다.
도 3a 및 도 3b를 참조하면, 스노우맨 솔더 조인트를 갖는 반도체 디바이스(100')와 본 발명에 따른 반도체 디바이스(100)의 실장 상태에 대한 단면도가 도시되어 있다.
도 3a 및 도 3b에 도시된 바와 같이, 회로기판(102)으로부터 스노우맨 솔더 조인트 구조(101')를 갖는 반도체 디바이스(100', 100A')의 높이 또는 두께는, 회로기판(102)으로부터 본 발명에 따른 원형 솔더 조인트 구조(101)를 갖는 반도체 디바이스(100, 100A)의 높이 또는 두께에 비해 큼을 볼 수 있다. 즉, 본 발명에 따른 반도체 디바이스(100, 100A)의 실장 높이 또는 두께가 상대적으로 작다.
여기서, 도 3a에 도시된 반도체 디바이스(100)는 상술한 반도체 디바이스(100)와 동일한 것이고, 도 3b에 도시된 반도체 디바이스(100A)는 반도체 다이(110)와 제2원형 도전성 볼(150) 사이에 회로기판(201)이 더 개재된 것이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)의 제조 방법에 대한 순서도가 도시되어 있다.
도 4에 도시된 바와 같이, 본 발명에 따른 반도체 디바이스(200)의 제조 방법은 회로기판 준비 단계(S11), 반도체 다이 어태치 단계(S12), 도전성 볼 어태치 단계(S13), 인캡슐레이션 단계(S14), 그라인딩 단계(S15), 리볼링 단계(S16) 및 소잉 단계(S17)를 포함한다.
도 5a 내지 도 5f를 참조하면, 도 4에 따른 반도체 디바이스(200)의 제조 방법에 대한 순차적인 단면도가 도시되어 있다. 여기서, 본 발명에 따른 반도체 디바이스(200)는 다수의 회로기판(210)이 매트릭스 형태로 구비된 회로기판 스트립 상태에서 대량으로 제조되나, 본 발명의 용이한 이해를 위해 도면에서는 하나의 회로기판(210)을 기준으로 설명한다.
도 5a에 도시된 바와 같이, 회로기판 준비 단계(S11)에서는, 회로패턴(212)을 갖는 판상의 회로기판(210)이 준비된다. 이러한 회로기판(210)은 유전층(211)과, 유전층(211)에 형성된 회로패턴(212)과, 회로패턴(212)을 덮는 보호층(213)을 포함한다. 여기서, 회로기판(210)은 반도체 다이(220) 및 도전성 볼(230)이 회로패턴(212)에 어태치될 수 있도록, 반도체 다이(220) 및 도전성 볼(230)과 대응되는 회로패턴(212)은 보호층(213)으로 덮이지 않는다.
도 5b에 도시된 바와 같이, 반도체 다이 어태치 단계(S12)에서는, 회로기판(210)에 구비된 회로패턴(212)에 반도체 다이(220)가 어태치된다. 일례로, 다수의 도전성 범프(221)를 통하여 반도체 다이(220)가 회로패턴(212)에 전기적으로 접속될 수 있다. 또한, 도면에 도시되어 있지는 않지만, 다수의 도전성 와이어를 통하여 반도체 다이(220)가 회로패턴(212)에 전기적으로 접속될 수도 있다.
도 5c에 도시된 바와 같이, 도전성 볼 어태치 단계(S13)에서는, 회로패턴(212)에 도전성 볼(230)이 전기적으로 접속된다. 즉, 도전성 볼(230)이 회로패턴(212)에 형성된 언더범프메탈(214) 위에 드롭된 이후, 리플로우 및 냉각 공정을 통하여, 구형 또는 원형의 도전성 볼이 형성된다. 여기서 도전성 볼(230)은 언더범프메탈(214)없이 회로패턴(212)에 직접 어태치될 수도 있다. 또한, 이러한 도전성 볼(230)은 제1원형 도전성 볼(230)로 정의될 수 있다.
도 5d에 도시된 바와 같이, 인캡슐레이션 단계(S14)에서는, 회로기판(210), 반도체 다이(220) 및 제1원형 도전성 볼(230)이 인캡슐란트(240)로 인캡슐레이션된다. 좀더 엄밀히 말하면, 회로기판(210) 위의 반도체 다이(220) 및 제1원형 도전성 볼(230)의 표면이 인캡슐란트(240)로 감싸여진다.
이때, 제1원형 도전성 볼(230)은 압착(suppress) 공정에 의해 타원형 도전성 볼(250)로 변형된 채, 인캡슐란트(240)로 인캡슐레이션된다. 일례로, 상부 금형과 하부 금형으로 이루어진 트랜스퍼 몰딩 금형에서, 반도체 디바이스를 가압하는 클램핑 포스(clamping force)가 정규값보다 큰 값이 되도록 함으로써, 제1원형 도전성 볼(230)이 타원형 도전성 볼(250)로 변형되도록 할 수 있다.
도 5e에 도시된 바와같이, 그라인딩 단계(S15)에서는, 반도체 다이(220) 및 타원형 도전성 볼(250)이 노출되되록 반도체 다이(220), 타원형 도전성 볼(250) 및 인캡슐란트(240)의 일부가 그라인딩되어 제거된다. 일례로, 회로기판(210)의 하면이 고정 부재에 의해 고정된 채, 상부의 반도체 다이(220), 타원형 도전성 볼(250) 및 인캡슐란트(240)의 일부 영역이 그라인더로 그라인딩되어 제거된다. 여기서, 그라인딩은 타원형 도전성 볼(250)이 갖는 높이의 대략 1/4 내지 3/4이 제거될 때까지 수행될 수 있다. 즉, 타원형 도전성 볼(250)의 상단으로부터 전체 두께의 1/4 내지 3/4이 제거될 수 있다.
이와 같이 하여, 타원형 도전성 볼(250)은 대략 상면이 평평해지며, 또한 반도체 다이(220) 및 인캡슐란트(240)의 상면과 동일면을 이루게 된다.
도 5f에 도시된 바와 같이, 리볼링 단계(S16)에서는, 그라인딩된 타원형 도전성 볼(250)이 제2원형 도전성 볼(260)이 되도록 리볼링된다. 일례로, 대략 250 ℃ 내지 250 ℃의 온도를 갖는 퍼니스(furnace)에 상술한 구조의 반도체 디바이스가 투입된다. 이에 따라 그라인딩된 타원형 도전성 볼(250)이 리플로우되며, 이때 표면 장력에 의해 원형의 제2원형 도전성 볼(260)이 형성된다.
여기서, 제2원형 도전성 볼(260)의 높이 또는 두께는 인캡슐란트(240)의 높이 또는 두께보다 크게 됨으로써, 제2원형 도전성 볼(260)은 외부 장치에 용이하게 실장된다.
더불어, 이러한 리볼링 단계 이후에, 도면에 도시되어 있지 않지만, 회로기판 스트립으로부터 낱개의 반도체 디바이스(200)가 소잉되어 분리된다. 이러한 소잉은 통상의 다이아몬드 블레이드 및/또는 레이저 빔에 의해 수행될 수 있다. 이에 따라, 회로기판(210)은 2개 또는 4개의 측면이 외부로 노출되며, 더욱이 인캡슐란트(240)의 측면과 회로기판(210)의 측면은 동일면을 이루게 된다.
한편, 이러한 리볼링 공정에 의해 인캡슐란트(240)에는 제2원형 도전성 볼(260)로부터 이격된 이격면(241)을 갖게 된다. 즉, 제2원형 도전성 볼(260)과 이격면(241) 사이에 일정 크기의 스페이스(242)가 구비된다. 이러한 이격면(241) 및/또는 스페이스(242)는 반도체 디바이스(200)를 평면에서 보았을 때, 제2원형 도전성 볼(260)을 중심으로 대략 원형 링 형태로 형성된다.
더욱이, 이러한 이격면(241)은 라운드 형태로 형성된다. 즉, 인캡슐레이션 공정에서 인캡슐란트(240)가 타원형 도전성 볼(250)의 표면을 인캡슐레이션하기 때문에, 이격면(241)이 라운드 형태로 형성된다.
또한, 이격면(241)은, 인캡슐란트(240)가 회로기판(210)의 상면으로부터 법선 방향으로 멀어짐에 따라, 제2원형 도전성 볼(260)로부터 점차 멀어진다. 즉, 제2원형 도전성 볼(260)의 하단과 이격면(241)의 하단 사이의 스페이스 또는 갭(242)에 비해 제2원형 도전성 볼(260)의 상단과 이격면(241)의 상단 사이의 스페이스 또는 갭(242)이 더 크게 형성된다.
또한, 이격면(241)은 제2원형 도전성 볼(260)로부터 완전히 분리될 수 있다. 즉, 이격면(241)의 하단은 제2원형 도전성 볼(260)이 아닌 보호층(213)에 접촉될 수 있다. 더욱이, 경우에 따라 이격면(241)은 제2원형 도전성 볼(260)에 접촉될 수 있다. 즉, 이격면(241)의 하단은 보호층(213)이 아닌 제2원형 도전성 볼(260)에 접촉될 수 있다.
이와 같이 하여, 본 발명은 스노우맨 형태의 조인트 구조 대신 원형의 조인트 구조를 갖게 됨으로써, 반도체 디바이스(200)의 두께를 감소시킨다. 또한, 본 발명은 레이저 어블레이션(laser ablation) 및/또는 추가적인 볼 드롭(ball drop) 공정없이 프라우드 볼(proud ball) 구조를 구현할 수 있다. 더욱이, 본 발명은 공정을 간략화함으로써, 공정 시간 및 공정 코스트를 감소시킬 수 있다.
도 6a 내지 도 6g를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 디바이스(300)의 제조 방법에 대한 순차적인 단면도가 도시되어 있다.
본 발명에 따른 반도체 디바이스(300)의 제조 방법은, 도 6a 내지 도 6c에 도시된 바와 같이, 실질적으로 상술한 반도체 디바이스(100)의 제조 방법과 유사하다.
그러나, 본 발명에 따른 반도체 디바이스(300)의 제조 방법은, 도 6d에 도시된 바와 같이, 제1백그라인딩 공정을 더 포함한다. 즉, 반도체 다이(110)의 제2면(112)이 일정 두께 백그라인딩되어 제거됨으로써, 반도체 다이(110)의 두께가 더욱 얇아진다. 도 6d에서 백그라인된 반도체 다이(110)의 제2면은 도면 부호 112A로 표시되어 있다.
또한, 도 6e에 도시된 바와 같이, 반도체 다이(110)의 제2면(112A)에 일정 두께의 제2인캡슐란트(360)가 더 형성된다. 여기서, 제2인캡슐란트(360)는 에폭시 몰딩 컴파운드, 아지모토 빌드업 필름(ABF: Ajinomoto Build-up Film) 및 그 등가물 중에서 선택된 어느 하나일 수 있으나, 이로서 본 발명이 한정되지 않는다. 이러한 제2인캡슐란트(360)에 의해 반도체 다이(110)가 외부 환경으로부터 안전하게 보호된다.
이후의 공정 역시 상술한 반도체 디바이스(100)의 제조 방법과 유사하다.
즉, 도 6f에 도시된 바와 같이, 타원형 도전성 볼(140) 및 인캡슐란트(130)가 그라인딩됨으로써, 타원형 도전성 볼(140)이 외측으로 노출되며, 타원형 도전성 볼(140)의 상면과 인캡슐란트(130)의 상면이 동일한 평면을 이룬다.
이어서, 도 6g에 도시된 바와 같이, 리볼링 공정이 수행됨으로써, 인캡슐란트(130)에 형성된 이격면(131) 또는 오프닝(132)의 내측에 제2원형 도전성 볼(150)이 형성된다. 이는 상술한 바와 같이, 반도체 디바이스(300)가 대략 150 ℃ 내지 250 ℃의 퍼니스에 투입됨으로써, 그라인딩된 타원형 도전성 볼(140)이 표면 장력에 의해 원형의 제2원형 도전성 볼(150)로 변형되기 때문이다.
이상에서 설명한 것은 본 발명에 따른 반도체 디바이스 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100,300; 본 발명에 따른 반도체 디바이스
110; 반도체 다이 111; 제1면
112; 제2면 113; 본드 패드
114; 다이 패시베이션 115; 제1패시베이션
116; 재배선층 117; 제2패시베이션
118; 언더범프메탈 120; 제1원형 도전성 볼
130; 인캡슐란트 131; 이격면
132; 이격 스페이스 또는 갭 140; 타원형 도전성 볼
150; 제2원형 도전성 볼 360; 제2인캡슐란트
200; 본 발명에 따른 반도체 디바이스
210; 회로기판 211; 코어층
212; 회로패턴 213; 보호층
214; 언더범프메탈 220; 반도체 다이
221; 도전성 범프 230; 제1원형 도전성 볼
240; 인캡슐란트 241; 이격면
242; 이격 스페이스 또는 갭
250; 타원형 도전성 볼 260; 제2원형 도전성 볼

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 반도체 다이에 제1원형 도전성 볼을 어태치하는 단계;
    상기 제1원형 도전성 볼을 압착(suppress)하여 타원형 도전성 볼이 되도록 하는 동시에 상기 타원형 도전성 볼을 인캡슐란트로 인캡슐레이션하는 단계;
    상기 타원형 도전성 볼이 노출되도록 상기 타원형 도전성 볼 및 인캡슐란트의 일부를 그라인딩하여 제거하는 단계; 및
    상기 그라인딩된 타원형 도전성 볼이 제2원형 도전성 볼이 되도록 리볼링(re-balling)하는 단계를 포함하고,
    상기 인캡슐란트는 상기 제2원형 도전성 볼로부터 이격된 이격면을 포함하되, 상기 이격면의 전체 영역은 상기 제2원형 도전성 볼로부터 완전히 분리되고, 상기 이격면은 상기 인캡슐란트가 상기 반도체 다이의 표면으로부터 법선 방향으로 멀어짐에 따라 상기 제2원형 도전성 볼로부터 점차 멀어짐을 특징으로 하는 반도체 디바이스의 제조 방법.
  16. 제 15 항에 있어서,
    상기 그라인딩은 상기 타원형 도전성 볼이 갖는 높이의 1/4 내지 3/4을 그라인딩하여 이루어짐을 특징으로 하는 반도체 디바이스의 제조 방법.
  17. 제 15 항에 있어서,
    상기 제2원형 도전성 볼의 크기가 상기 제1원형 도전성볼의 크기보다 작은 것을 특징으로하는 반도체 디바이스의 제조 방법.
  18. 제 15 항에 있어서,
    상기 리볼링은 상기 타원형 도전성 볼이 상기 제2원형 도전성 볼이 되도록 리플로우하여 이루어짐을 특징으로 하는 반도체 디바이스의 제조 방법.
  19. 제 15 항에 있어서,
    상기 리볼링 이후 상기 인캡슐란트는 상기 제2원형 도전성 볼로부터 이격된 이격면을 포함함을 특징으로 하는 반도체 디바이스의 제조 방법.
  20. 제 15 항에 있어서,
    상기 반도체 다이에 재배선층이 형성되고, 상기 재배선층에 상기 제1원형 도전성 볼이 어태치됨을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020150040717A 2015-03-24 2015-03-24 반도체 디바이스 및 그 제조 방법 KR101780541B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150040717A KR101780541B1 (ko) 2015-03-24 2015-03-24 반도체 디바이스 및 그 제조 방법
US15/078,474 US11049828B2 (en) 2015-03-24 2016-03-23 Electronic device with interconnection structure oblate ellipsoid-shaped aperture
TW109138213A TWI792089B (zh) 2015-03-24 2016-03-24 半導體裝置和製造其之方法
TW112102692A TWI844247B (zh) 2015-03-24 2016-03-24 半導體裝置和製造其之方法
TW105109162A TWI712133B (zh) 2015-03-24 2016-03-24 半導體裝置和製造其之方法
US17/193,478 US20210288010A1 (en) 2015-03-24 2021-03-05 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150040717A KR101780541B1 (ko) 2015-03-24 2015-03-24 반도체 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160114344A KR20160114344A (ko) 2016-10-05
KR101780541B1 true KR101780541B1 (ko) 2017-09-21

Family

ID=56975816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150040717A KR101780541B1 (ko) 2015-03-24 2015-03-24 반도체 디바이스 및 그 제조 방법

Country Status (3)

Country Link
US (2) US11049828B2 (ko)
KR (1) KR101780541B1 (ko)
TW (2) TWI712133B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101631406B1 (ko) * 2015-02-09 2016-06-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
TWI800591B (zh) * 2018-01-15 2023-05-01 美商艾馬克科技公司 半導體封裝以及其製造方法
US10818602B2 (en) 2018-04-02 2020-10-27 Amkor Technology, Inc. Embedded ball land substrate, semiconductor package, and manufacturing methods
US11031345B2 (en) * 2018-08-14 2021-06-08 Medtronic, Inc. Integrated circuit package and method of forming same
US20200251395A1 (en) * 2019-02-01 2020-08-06 Siliconware Precision Industries Co., Ltd. Electronic structure and manufacturing method thereof
CN111524869A (zh) * 2019-02-01 2020-08-11 矽品精密工业股份有限公司 电子结构及其制法
CN111564414B (zh) 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070092996A1 (en) * 2005-10-21 2007-04-26 Freescale Semiconductor, Inc. Method of making semiconductor package with reduced moisture sensitivity
KR101411810B1 (ko) 2012-09-27 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
JP2009064812A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 半導体装置の電極構造およびその関連技術
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
KR101479511B1 (ko) 2008-05-26 2015-01-07 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
KR101056747B1 (ko) 2009-04-14 2011-08-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8922021B2 (en) * 2011-12-30 2014-12-30 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
KR101478601B1 (ko) 2011-06-28 2015-01-05 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
KR101488608B1 (ko) 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070092996A1 (en) * 2005-10-21 2007-04-26 Freescale Semiconductor, Inc. Method of making semiconductor package with reduced moisture sensitivity
KR101411810B1 (ko) 2012-09-27 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
TW202320268A (zh) 2023-05-16
KR20160114344A (ko) 2016-10-05
TW202111899A (zh) 2021-03-16
US11049828B2 (en) 2021-06-29
TWI712133B (zh) 2020-12-01
US20210288010A1 (en) 2021-09-16
TWI792089B (zh) 2023-02-11
TW201705408A (zh) 2017-02-01
US20160284657A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
KR101780541B1 (ko) 반도체 디바이스 및 그 제조 방법
US11869879B2 (en) Semiconductor package using a coreless signal distribution structure
TWI819767B (zh) 半導體封裝以及製造其之方法
KR101787832B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US11837587B2 (en) Package structure and manufacturing method thereof
TWI721939B (zh) 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
KR101514137B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
WO2010058646A1 (ja) 半導体パッケージおよびその製造方法
US9633939B2 (en) Semiconductor package and manufacturing method thereof
CN106298684B (zh) 半导体装置及其制造方法
US20160365324A1 (en) Method of manufacturing wafer level package
KR101654433B1 (ko) 센서 패키지 및 그 제조 방법
US20210005464A1 (en) Integrated circuit packages and methods of forming same
US11574861B2 (en) Semiconductor package
KR101843621B1 (ko) 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US11862589B2 (en) Wafer-level package including under bump metal layer
US20230361070A1 (en) Method for fabricating semiconductor package
KR101684071B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101622455B1 (ko) 반도체 패키지 및 반도체 디바이스의 패키징 방법
CN114765150A (zh) 金属化结构及封装结构
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
KR20170115840A (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
KR20180099336A (ko) 반도체 패키지 및 그의 제조 방법
CN115274469A (zh) 集成扇出封装件及其形成方法
TW202407917A (zh) 半導體封裝以及製造其之方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)