TWI721939B - 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法 - Google Patents

半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法 Download PDF

Info

Publication number
TWI721939B
TWI721939B TW104105967A TW104105967A TWI721939B TW I721939 B TWI721939 B TW I721939B TW 104105967 A TW104105967 A TW 104105967A TW 104105967 A TW104105967 A TW 104105967A TW I721939 B TWI721939 B TW I721939B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
semiconductor
encapsulation body
layer
ewlcsp
Prior art date
Application number
TW104105967A
Other languages
English (en)
Other versions
TW201533813A (zh
Inventor
托瑪斯Ｊ 施特羅特曼
尹勝煜
耀劍 林
Original Assignee
大陸商紹興長電科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商紹興長電科技股份有限公司 filed Critical 大陸商紹興長電科技股份有限公司
Publication of TW201533813A publication Critical patent/TW201533813A/zh
Application granted granted Critical
Publication of TWI721939B publication Critical patent/TWI721939B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

一種半導體裝置係具有一半導體晶粒以及一在該半導體晶粒周圍的囊封體。一扇入互連結構係被形成在該半導體晶粒之上，同時使得該囊封體沒有該互連結構。該扇入互連結構係包含被形成在該半導體晶粒之上的一絕緣層以及一導電層。該導電層係維持在該半導體晶粒的一覆蓋區之內。囊封體的一部分係從該半導體晶粒之上被移除。在沉積該囊封體之後，一背面保護層係被形成在該半導體晶粒的一非主動表面之上。該背面保護層係藉由網版印刷或疊層來加以形成。該背面保護層係包含一種不透明、透明、或是半透明的材料。該背面保護層係利用一雷射而被標記以用於對準。一包含該半導體晶粒之重組的面板係穿過該囊封體而被單粒化，以將囊封體保留被設置在該半導體晶粒的一側壁之上。

Description

半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
本發明係大致有關於半導體裝置，並且更具體而言係有關於一種半導體裝置以及形成內嵌或囊封的晶圓級晶片尺寸封裝(eWLCSP)的方法。
優先權之主張
本申請案係主張2014年2月27日申請的美國臨時申請案號61/945,739的益處，該申請案係被納入在此作為參考。
半導體裝置係常見於現代的電子產品中。半導體裝置係在電氣構件的數目及密度上變化。離散的半導體裝置一般包含一類型的電氣構件，例如，發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效電晶體(MOSFET)。集積的半導體裝置通常包含數百到數百萬個電氣構件。集積的半導體裝置的例子係包含微控制器、微處理器以及各種的信號處理電路。
半導體裝置係執行廣範圍的功能，例如，信號處理、高速的計算、傳送及接收電磁信號、控制電子裝置、轉換太陽光成為電力、以及產生用於電視顯示器的視覺影像。半導體裝置係見於娛樂、通訊、電力轉 換、網路、電腦以及消費者產品的領域中。半導體裝置亦見於軍事的應用、航空、汽車、工業用的控制器、以及辦公室設備。
半導體裝置係利用半導體材料的電氣特性。半導體材料的結構係容許該材料的導電度能夠藉由一電場或基極電流的施加或是透過摻雜的製程來加以操縱。摻雜係將雜質帶入半導體材料中，以操縱及控制半導體裝置的導電度。
一半導體裝置係包含主動及被動的電性結構。包含雙載子及場效電晶體的主動結構係控制電流的流動。藉由改變摻雜的程度以及一電場或基極電流的施加，該電晶體不是提升、就是限制電流的流動。包含電阻器、電容器及電感器的被動結構係在電壓及電流之間產生執行各種電性功能所必要的一種關係。該被動及主動結構係電連接以形成電路，此係使得該半導體裝置能夠執行高速的運算及其它有用的功能。
半導體裝置一般是利用兩個複雜的製程，亦即前端製造及後端製造來加以製造，每個製造潛在涉及數百道步驟。前端製造係牽涉到複數個晶粒在一半導體晶圓的表面上的形成。每個半導體晶粒通常是相同的，並且包含藉由電連接主動及被動構件所形成的電路。後端製造係牽涉到從完成的晶圓單粒化(singulating)個別的半導體晶粒並且封裝該晶粒以提供結構的支撐、電互連以及環境的隔離。如同在此所用的術語"半導體晶粒"係指該字的單數與複數形兩者，並且於是可以指稱單一半導體裝置及多個半導體裝置兩者。
半導體製造的一目標是產出較小的半導體裝置。較小的裝置通常消耗較低的功率，具有較高的效能，並且可以更有效率地加以生產。 此外，較小的半導體裝置具有一較小的覆蓋區(footprint)，此係較小的終端產品所期望的。較小的半導體晶粒尺寸可藉由在產生具有較小且較高密度的主動及被動構件之半導體晶粒的前端製程中的改良來達成。後端製程可以藉由在電互連及封裝材料上的改良來產生具有較小覆蓋區的半導體裝置封裝。
一種用以達成較小的半導體裝置的方法是晶圓級晶片尺寸封裝(WLCSP)。習知的半導體晶圓通常包含複數個藉由切割道分開的半導體晶粒。一種互連結構可被形成在該半導體晶圓的表面上。該半導體晶圓係在單粒化成為WLCSP之前，藉由施加例如是聚醯亞胺(PI)或是聚苯並噁唑(PBO)的聚合物以及重新分佈層至該晶圓來加以處理。PI係具有一攝氏380度(℃)的典型的固化溫度，並且PBO係具有一300℃的典型的固化溫度。PI及PBO並不適合用於在利用例如低於300℃的溫度容限之製程中。在單粒化該半導體晶圓成為WLCSP之後，該半導體晶粒的裸露矽係露出在其餘的側壁及背側上。在WLCSP裝置中露出的矽之脆弱的本質是在表面安裝技術(SMT)組裝製程中的一項令人憂慮之事。若該半導體晶粒的一部分被曝露到外部的元素，特別是當表面安裝該晶粒時，則該半導體晶粒會遭受到損壞或劣化。例如，該半導體晶粒在傳輸期間或是因為曝露到光而可能會受損或劣化。對於WLCSP以及對於具有脆弱的介電層之先進節點的產品而言，對於該露出的矽之損壞仍然是一項問題。半導體晶粒在半導體晶圓穿過該矽或半導體材料而成為個別的WLCSP的單粒化期間亦會遭受到損壞。穿過半導體材料的單粒化可能會造成半導體晶粒的裂開或碎屑。由於個別的封裝的傳輸，經單粒化的WLCSP的測試係牽涉到高的成本以及長的測試時間。
半導體製造的一項重要的特點是高的良率以及對應的低成本。一WLCSP製程的良率係受限於處理一進入的半導體晶圓的本質，其通常包含一些具有缺陷的半導體晶粒。在一WLCSP製程中，有缺陷的半導體晶粒係和該半導體晶圓上的能作用的半導體晶粒一起被處理。在處理及單粒化成為WLCSP之後，包含有缺陷的半導體晶粒之WLCSP係被拋棄。因此，在進入的半導體晶圓上之能作用的半導體晶粒的數目係限制可從一WLCSP製程達成的良率。例如，一具有15%有缺陷的半導體晶粒之進入的晶圓係產生能作用的WLCSP之一85%的最大良率。因此，WLCSP之晶圓層級的處理係固有地包含在處理有缺陷的半導體晶粒上的浪費，此係增加製造WLCSP的單位成本。
具有各種直徑以及半導體晶粒的尺寸及數量之半導體晶圓係被製造。半導體封裝設備通常是根據每個特定的進入的半導體晶圓的尺寸或是半導體晶粒的數量或尺寸而被開發出來。例如，一個200毫米(mm)的晶圓是利用200mm的設備來加以處理，並且一個300mm的晶圓係利用300mm的設備來加以處理。用於封裝半導體裝置的設備係受限於該設備被設計所針對之特定的半導體晶圓的尺寸或是半導體晶粒的數量及尺寸之處理功能。當進入的半導體晶圓的尺寸以及半導體晶粒的尺寸改變時，額外在製造設備上的投資是必要的。例如，較小的半導體晶粒通常亦具有較小的更先進的節點。WLCSP製程係受限於能夠被處理成為WLCSP之半導體晶粒及節點技術的尺寸。尤其，先進節點的半導體晶粒可能會落在WLCSP的設計極限之外。當超出WLCSP的設計極限時，該設計傳統上會被改變到一種不同的封裝類型，例如是引線架為基礎、或是基板為基礎的封裝類型。 對於封裝的基本設計的改變可能會對於裝置覆蓋區、形狀因數以及效能特徵具有實質的影響。例如是改變到一種不同的封裝類型之封裝的大量的重新設計也會增加製造該半導體裝置的整體成本。在用於一特定的半導體晶粒的尺寸、半導體晶圓的尺寸、或是半導體晶粒的數量之設備上的投資係對於半導體裝置的製造商產生資本投資風險。當進入的半導體晶圓尺寸改變時，特定晶圓的設備會變成過時的。類似地，針對於特定的半導體晶粒的尺寸以及數量所設計的載體及設備也可能會變成過時的，因為該些載體係在傳輸不同尺寸及數量的半導體晶粒之功能上受到限制。持續不斷的發展及實施不同的設備以容納變化的晶圓及晶粒的尺寸會增加製造半導體裝置的成本。
對於一種藉由降低對於半導體晶粒的損壞以及增加良率以製造較低成本的WLCSP之方法係存在著需求。於是，在一實施例中，本發明是一種製造一半導體裝置之方法，其係包括：提供半導體晶粒；在該半導體晶粒的周圍沉積一種囊封體；在該半導體晶粒之上形成一互連結構，同時使得該囊封體沒有該互連結構；以及在該半導體晶粒的一非主動表面之上形成一保護層的步驟。
在另一實施例中，本發明是一種製造一半導體裝置之方法，其係包括提供半導體晶粒；在該半導體晶粒的周圍沉積一種囊封體；在該半導體晶粒之上形成一扇入互連結構；以及在該半導體晶粒之上形成一保護層的步驟。
在另一實施例中，本發明是一種半導體裝置，其係包括一半 導體晶粒以及一種沉積在該半導體晶粒的周圍的囊封體。一扇入互連結構係被形成在該半導體晶粒之上。一保護層係被形成在該囊封體以及半導體晶粒之上。
在另一實施例中，本發明是一種半導體裝置，其係包括一半導體晶粒以及一種沉積在該半導體晶粒的周圍的囊封體。一互連結構係被形成在該半導體晶粒之上。一保護層係被形成在該半導體晶粒之上。
50‧‧‧電子裝置
52‧‧‧PCB(晶片載體基板)
54‧‧‧信號線路
56‧‧‧接合線封裝
58‧‧‧覆晶
60‧‧‧球格陣列(BGA)
62‧‧‧凸塊晶片載體(BCC)
66‧‧‧平台柵格陣列(LGA)
68‧‧‧多晶片模組(MCM)
70‧‧‧四邊扁平無引腳封裝(QFN)
72‧‧‧四邊扁平封裝
74‧‧‧內嵌式晶圓級球格陣列(eWLB)
76‧‧‧WLCSP
110‧‧‧半導體晶圓
112‧‧‧基底基板材料
114‧‧‧半導體晶粒(構件)
116‧‧‧切割道
120‧‧‧半導體晶圓
122‧‧‧基底基板材料
124‧‧‧半導體晶粒(構件)
126‧‧‧切割道
128‧‧‧背表面(非主動表面)
130‧‧‧主動表面
132‧‧‧導電層(接觸墊)
134‧‧‧第一絕緣(保護)層
136‧‧‧雷射
140‧‧‧測試探針頭
142‧‧‧探針(測試引線)
144‧‧‧電腦測試系統
146‧‧‧鋸刀(雷射切割工具)
148‧‧‧側表面(側壁)
150‧‧‧載體(臨時的基板)
152‧‧‧介面層(雙面帶)
154‧‧‧間隙
156‧‧‧重組的面板(重新配置的晶圓)
158‧‧‧囊封體(模製化合物)
160‧‧‧背表面
162‧‧‧表面
170‧‧‧絕緣(保護)層
172‧‧‧導電層
174‧‧‧絕緣(保護)層
176‧‧‧堆積的互連結構
178‧‧‧凸塊(球)
180‧‧‧背面研磨(支撐)帶
182‧‧‧研磨機
184‧‧‧背表面
190‧‧‧鋸刀(雷射切割裝置)
192‧‧‧eWLCSP
196‧‧‧邊緣
198‧‧‧eWLCSP
200‧‧‧背面研磨帶(支撐帶)
202‧‧‧研磨機
204‧‧‧背表面
210‧‧‧鋸刀(雷射切割裝置)
212‧‧‧eWLCSP
214‧‧‧切割道
216‧‧‧邊緣
220‧‧‧背面保護層
222‧‧‧鋸刀(雷射切割裝置)
224‧‧‧eWLCSP
228‧‧‧邊緣
230‧‧‧間隙
232‧‧‧重組的面板(重新配置的晶圓)
234‧‧‧間隙
236‧‧‧重組的面板(重新配置的晶圓)
238‧‧‧囊封體(模製化合物)
240‧‧‧背表面
242‧‧‧表面
250‧‧‧互連結構
252‧‧‧絕緣(保護)層
254‧‧‧導電層
256‧‧‧絕緣(保護)層
258a-258b‧‧‧凸塊(球)
260‧‧‧背面研磨帶(支撐帶)
262‧‧‧研磨機
264‧‧‧背表面
266‧‧‧背面保護層
270‧‧‧鋸刀(雷射切割裝置)
272a-272b‧‧‧eWLCSP
274‧‧‧切割道
276‧‧‧邊緣
280‧‧‧囊封體(模製化合物)
282‧‧‧背表面
284‧‧‧表面
290‧‧‧互連結構
292‧‧‧絕緣(保護)層
294‧‧‧導電層
296‧‧‧絕緣(保護)層
298‧‧‧凸塊(球)
300‧‧‧背面研磨帶(支撐帶)
302‧‧‧研磨機
304‧‧‧背面保護層
306‧‧‧鋸刀(雷射切割裝置)
308‧‧‧eWLCSP
310‧‧‧背表面(非主動表面)
312‧‧‧主動表面
314‧‧‧導電層(接觸墊)
316‧‧‧第一絕緣(保護)層
320‧‧‧測試探針頭
322‧‧‧探針(測試引線)
324‧‧‧電腦測試系統
326‧‧‧鋸刀(雷射切割工具)
328‧‧‧側表面
330‧‧‧間隙
332‧‧‧重組的面板(重新配置的晶圓)
334‧‧‧囊封體(模製化合物)
336‧‧‧切割道
338‧‧‧背表面
340‧‧‧表面
350‧‧‧絕緣(保護)層
352‧‧‧導電層
354‧‧‧絕緣(保護)層
356‧‧‧互連結構
358‧‧‧導電層(UBM層)
360‧‧‧凸塊(球)
362‧‧‧背面研磨帶(支撐帶)
364‧‧‧研磨機
366‧‧‧背表面
368‧‧‧背面保護層
370‧‧‧鋸刀(雷射切割裝置)
372‧‧‧eWLCSP
374‧‧‧邊緣
380‧‧‧eWLCSP
390‧‧‧eWLCSP
394‧‧‧邊緣
396‧‧‧eWLCSP
398‧‧‧邊緣
D1、D2、D3、D6、D7‧‧‧距離
P1、P2、P3‧‧‧間距
T1、T2、T3、T4、T5、T6、T7、T8‧‧‧厚度
圖1係描繪一印刷電路板(PCB)，其係具有安裝到該PCB的一表面之不同類型的封裝；圖2a-2d係描繪一半導體晶圓，其係具有複數個藉由切割道分開的半導體晶粒；圖3a-3i係描繪一種利用一薄的背面囊封體層以及薄的側壁囊封來形成一eWLCSP的方法；圖4係描繪一具有一背面囊封體層以及薄的側壁囊封之eWLCSP；圖5a-5e係描繪一種利用一半導體晶粒的薄的側壁囊封以及露出的背表面來形成一eWLCSP的方法；圖6a-6d係描繪一種利用薄的側壁囊封以及一背面保護層來形成一eWLCSP的方法；圖7a-7b係描繪一種在一標準化的載體上形成高密度的重組的面板的方法；圖8a-8g係描繪一種利用一標準化的載體以在一高密度的重組的面板上 形成複數個eWLCSP的方法；圖9a-9f係描繪另一種利用一標準化的載體以在一高密度的重組的面板上形成複數個eWLCSP的方法；圖10a-10c係描繪一替代的半導體晶圓，其係具有複數個藉由切割道分開的半導體晶粒；圖11a-11i係描繪一種形成一具有一背面保護層的扇入eWLCSP的方法；圖12a-12b係描繪一eWLCSP的平面圖；圖13係描繪一eWLCSP，其係具有一半導體晶粒的一露出的背表面；圖14係描繪一具有背面囊封體的eWLCSP；以及圖15係描繪另一具有一背面保護層的扇入eWLCSP。
本發明係在以下參考該些圖式的說明中，以一或多個實施例來加以描述，其中相同的元件符號係代表相同或類似的元件。儘管本發明係以用於達成本發明之目的之最佳模式來加以描述，但熟習此項技術者將會體認到的是，本揭露內容係欲涵蓋可內含在藉由以下的揭露內容及圖式所支持之所附的申請專利範圍及其等同項所界定的本發明的精神與範疇內的替換物、修改以及等同物。
半導體裝置一般是利用兩種複雜的製程：前端製造及後端製造來加以製造。前端製造係牽涉到複數個晶粒在一半導體晶圓的表面上的形成。在該晶圓上的每個晶粒係包含電連接以形成功能電路的主動及被動電性構件。例如是電晶體及二極體的主動電性構件係具有控制電流流動的 能力。例如是電容器、電感器及電阻器的被動電性構件係產生執行電路功能所必要的電壓及電流之間的一種關係。
被動及主動構件係藉由一系列的製程步驟而形成在半導體晶圓的表面之上，該些製程步驟包含摻雜、沉積、微影、蝕刻及平坦化。摻雜係藉由例如是離子植入或熱擴散的技術以將雜質帶入半導體材料中。該摻雜製程係藉由響應於一電場或基極電流來動態地改變該半導體材料的導電度以修改主動元件中的半導體材料的導電度。電晶體係包含具有不同類型及程度的摻雜的區域，該些區域係以使得該電晶體在電場或基極電流的施加時提升或限制電流的流動所必要的來加以配置。
主動及被動構件係藉由具有不同電氣特性的材料層來加以形成。該些層可藉由各種沉積技術來形成，該些技術部分是由被沉積的材料類型所決定的。例如，薄膜沉積可能牽涉到化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解的電鍍以及無電的電鍍製程。每個層一般是被圖案化，以形成主動構件、被動構件或是構件間的電連接的部分。
後端製造係指切割或單粒化完成的晶圓成為個別的半導體晶粒，並且接著為了結構的支撐、電互連以及環境的隔離來封裝該半導體晶粒。為了單粒化該半導體晶粒，晶圓係沿著該晶圓的非功能區域(稱為切割道或劃線)來被劃線且截斷。該晶圓係利用一雷射切割工具或鋸刀而被單粒化。在單粒化之後，該個別的半導體晶粒係被安裝到一封裝基板，該封裝基板係包含用於和其它系統構件互連的接腳或接觸墊。形成在半導體晶粒之上的接觸墊係接著連接至該封裝內的接觸墊。該些電連接可以利用導電層、凸塊、柱形凸塊、導電膏、或是引線接合來做成。一種囊封體或是 其它模製材料係沉積在該封裝之上，以提供實體支撐及電性隔離。該完成的封裝係接著被插入一電氣系統中，並且使得該半導體裝置的功能為可供其它系統構件利用的。
圖1係描繪具有晶片載體基板或是PCB 52之電子裝置50，其中複數個半導體封裝係安裝於PCB 52的一表面之上。視應用而定，電子裝置50可具有一種類型之半導體封裝、或是多種類型之半導體封裝。不同類型之半導體封裝係為了說明之目的而展示於圖1中。
電子裝置50可以是一使用該些半導體封裝以執行一或多種電性功能之獨立的系統。或者，電子裝置50可以是一較大系統之一子構件。舉例而言，電子裝置50可以是平板電腦、行動電話、數位相機、或是其它電子裝置的一部份。或者是，電子裝置50可以是一可插入電腦中之顯示卡、網路介面卡或其它信號處理卡。該半導體封裝可包括微處理器、記憶體、特殊應用積體電路(ASIC)、微機電系統(MEMS)、邏輯電路、類比電路、射頻(RF)電路、離散裝置或其它半導體晶粒或電性構件。小型化及重量減輕是這些產品能夠被市場接受所不可少的。在半導體裝置間的距離可加以縮短，以達到更高的密度。
在圖1中，PCB 52係提供一般的基板以供安裝在該PCB上之半導體封裝的結構支撐及電互連。導電的信號線路54係利用蒸鍍、電解的電鍍、無電的電鍍、網版印刷、或其它適合的金屬沉積製程而被形成在PCB 52的一表面之上或是在層內。信號線路54係提供在半導體封裝、安裝的構件、以及其它外部的系統構件的每一個之間的電性通訊。線路54亦提供電源及接地連接給每一個半導體封裝。
在某些實施例中，一半導體裝置係具有兩個封裝層級。第一層級的封裝是一種用於將半導體晶粒機械及電性地附接至一中間的基板的技術。第二層級的封裝係牽涉到將該中間的基板機械及電性地附接至PCB。在其它實施例中，一半導體裝置可以只有該第一層級的封裝，其中晶粒是直接機械及電性地安裝到該PCB。
為了說明之目的，包含接合線封裝56及覆晶58之數種類型的第一層級的封裝係被展示在PCB52上。此外，包含球格陣列(BGA)60、凸塊晶片載體(BCC)62、平台柵格陣列(LGA)66、多晶片模組(MCM)68、四邊扁平無引腳封裝(QFN)70、四邊扁平封裝72、內嵌式晶圓級球格陣列(eWLB)74、以及WLCSP 76之數種類型的第二層級的封裝係被展示安裝在PCB 52上。在一實施例中，eWLB 74是一扇出晶圓級封裝(Fo-WLP)，並且WLCSP 76是一扇入晶圓級封裝(Fi-WLP)。視系統需求而定，以第一及第二層級的封裝類型的任意組合來配置的半導體封裝及其它電子構件的任意組合都可連接至PCB 52。在某些實施例中，電子裝置50係包含單一附接的半導體封裝，而其它實施例需要多個互連的封裝。藉由在單一基板之上組合一或多個半導體封裝，製造商可將預製的構件納入電子裝置及系統中。由於半導體封裝包括複雜的功能，因此可以使用較便宜構件及流線化製程來製造電子裝置。所產生的裝置不太可能發生失效而且製造費用較便宜，從而對於消費者產生較低的成本。
圖2a係展示一具有一種基底基板材料112的半導體晶圓110，該基底基板材料112例如是矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽、或是其它塊材半導體材料，以用於結構的支撐。複 數個半導體晶粒或構件114係被形成在晶圓110上，其係藉由如上所述的一非主動的晶粒間的晶圓區域或切割道116而為分開的。切割道116係提供切割區域以單粒化半導體晶圓110成為個別的半導體晶粒114。在一實施例中，半導體晶圓110係具有一100-450mm的寬度或直徑。在單粒化半導體晶圓成為個別的半導體晶粒114之前，半導體晶圓110係具有任意的直徑。半導體晶粒114可以具有任意的尺寸，並且在一實施例中，半導體晶粒114係包含2.5mm乘2.5mm的尺寸。在另一實施例中，半導體晶粒114係包含6mm乘6mm的尺寸。
圖2a係進一步展示一具有一種基底基板材料122的半導體晶圓120，該基底基板材料122例如是矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽、或是其它塊材半導體材料，以用於結構的支撐。複數個半導體晶粒或構件124係被形成在晶圓120上，其係藉由如上所述的一非主動的晶粒間的晶圓區域或切割道126而為分開的。切割道126係提供切割區域以單粒化半導體晶圓120成為個別的半導體晶粒124。半導體晶圓120可以具有和半導體晶圓110相同的直徑或是一不同的直徑。在一實施例中，半導體晶圓120係具有一100-450mm的寬度或直徑。在單粒化半導體晶圓成為個別的半導體晶粒124之前，半導體晶圓120係具有任意的直徑。半導體晶粒124係具有和半導體晶粒114相同的尺寸或是一不同的尺寸。半導體晶粒124可以具有任意的尺寸，並且在一實施例中，半導體晶粒124係包含4.5mm乘4.5mm的尺寸。
圖2b係展示半導體晶圓120的一部份的橫截面圖。每個半導體晶粒124係具有一背表面或是非主動表面128以及一包含類比或數位電 路的主動表面130，該些類比或數位電路係被實施為形成在該晶粒內並且根據該晶粒的電性設計及功能來電互連的主動元件、被動元件、導電層以及介電層。例如，該電路可包含一或多個電晶體、二極體以及其它形成在主動表面130內之電路元件以實施類比電路或數位電路，例如數位信號處理器(DSP)、ASIC、MEMS、記憶體或是其它信號處理電路。在一實施例中，主動表面130係包含一MEMS，例如是一加速度計、應變計、麥克風、或是其它響應於各種的外部刺激的感測器。半導體晶粒124亦可包含整合被動元件(IPD)，例如電感器、電容器及電阻器，以供RF信號處理使用。半導體晶圓120的背表面128可以利用一機械式研磨或蝕刻製程來進行一選配的背面研磨操作，以移除基底材料122的一部分並且降低半導體晶圓120以及半導體晶粒124的厚度。
一導電層132係利用PVD、CVD、電解的電鍍、無電的電鍍製程、或是其它合適的金屬沉積製程而形成在主動表面130之上。導電層132可以是一或多層的鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、鈦(Ti)、或是其它適當的導電材料。導電層132係運作為接觸墊，該些接觸墊係電連接至主動表面130上的電路。如同圖2b中所示，導電層132可以形成為接觸墊，該些接觸墊係和半導體晶粒124的邊緣相隔一第一距離而且並排地加以設置。或者是，導電層132可形成為接觸墊，該些接觸墊是以多個列加以偏置，使得一第一列的接觸墊係和該晶粒的邊緣相隔一第一距離地加以設置，並且一和該第一列交錯的第二列的接觸墊係和該晶粒的邊緣相隔一第二距離地加以設置。
一第一絕緣或保護層134係利用PVD、CVD、印刷、旋轉塗 覆、噴霧塗覆、燒結或是熱氧化而被形成在半導體晶粒124以及導電層132之上。絕緣層134係包含一或多層的二氧化矽(SiO2)、矽氮化物(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、鋁氧化物(Al2O3)、鉿氧化物(HfO2)、苯環丁烯(BCB)、PI、PBO、或是其它具有類似的結構及絕緣的性質之聚合物或介電材料。絕緣層134的一部分係藉由利用雷射136的雷射直接剝蝕(LDA)或是一透過一圖案化的光阻層之蝕刻製程來加以移除，以露出導電層132並且提供用於後續的電互連。
半導體晶圓120係進行電性測試及檢查，以作為一品質管制製程的部分。人工視覺的檢查以及自動化的光學系統係被用來對於半導體晶圓120執行檢查。軟體可被利用在半導體晶圓120的自動化光學分析中。視覺的檢查方法可以利用例如是一掃描式電子顯微鏡、高強度或紫外線的光、或是金相顯微鏡的設備。半導體晶圓120係針對於包含翹曲、厚度變化、表面微粒、不規則性、裂縫、脫層、以及變色之結構的特徵來加以檢查。
在半導體晶粒124內的主動及被動構件係在晶圓層級下對於電性效能及電路功能進行測試。如同在圖2c中所示，每個半導體晶粒124係針對於功能及電性參數而被測試，其係利用一包含複數個探針或測試引線142的測試探針頭140或是其它的測試裝置。探針142係被用來與在每個半導體晶粒124上的節點或接觸墊132做成電性接觸，並且提供電性刺激至接觸墊132。半導體晶粒124係響應該些電性刺激，此係藉由電腦測試系統144來加以量測並且相較於一預期的響應，以測試該半導體晶粒的功能。該電性測試可包含電路功能、引線完整性、電阻率、連續性、可靠度、接面 深度、靜電放電(ESD)、RF效能、驅動電流、臨界電流、漏電流、以及該構件類型特有的操作參數。半導體晶圓120的該檢查及電性測試係使得通過而被標明為已知良好的晶粒(KGD)的半導體晶粒124能夠用於一半導體封裝。
在圖2d中，半導體晶圓120係利用一鋸刀或是雷射切割工具146，透過切割道126而被單粒化成為個別的半導體晶粒124。在單粒化之後，半導體晶粒124的側表面或側壁148係被露出。該些個別的半導體晶粒124可被檢查及電性測試，以用於單粒化後的KGD的識別。
圖3a-3i係相關於圖1及2a-2d來描繪一種形成一扇入eWLCSP的製程。圖3a係展示一載體或臨時的基板150的一部分的橫截面圖，其係包含例如是矽、聚合物、鈹氧化物、玻璃、金屬、或是其它適當的低成本的剛性材料之犧牲基底材料，以用於結構的支撐。一介面層或雙面帶152係被形成在載體150之上，以作為一暫時的黏著接合膜、蝕刻停止層、或是熱釋放層。在一實施例中，載體150係包含一種金屬，並且介面層152係包含一被疊層到載體150之上的黏著箔。
載體150可以是一圓形或矩形面板(300mm或是更大的)，其具有用於多個半導體晶粒124的容量。載體150可以具有一比半導體晶圓120的表面積大的表面積。一較大的載體係降低半導體封裝的製造成本，因為更多的半導體晶粒可以在該較大的載體上被處理，藉此降低每單位的成本。半導體封裝及處理設備係針對於被處理的晶圓或載體的尺寸來加以設計及配置。
為了進一步降低製造成本，載體150的尺寸之選擇是與半導 體晶粒124的尺寸、或是半導體晶圓120的尺寸無關的。換言之，載體150係具有一固定或是標準化的尺寸，其可以容納從一或多個半導體晶圓120被單粒化的半導體晶粒124的各種尺寸。在一實施例中，載體150是具有一大約300mm的直徑之圓形。在另一實施例中，載體150是具有一560mm的寬度以及一600mm的長度之矩形。載體150之更大的表面積係容納更多的半導體晶粒124並且降低製造成本，因為每一個重組的面板156有更多的半導體晶粒124被處理。半導體晶粒124可以具有4.5mm乘4.5mm的尺寸，其係被設置在該標準化的載體150上。在另一實施例中，半導體晶粒124可以具有2.5mm乘2.5mm的尺寸，其係被設置在相同的標準化的載體150上。於是，標準化的載體150可以傳輸任何尺寸的半導體晶粒124，其係容許後續的半導體處理設備能夠被標準化至一共同的載體，亦即與晶粒尺寸或是進入的晶圓尺寸無關的。半導體封裝設備可被設計並且配置以用於一標準的載體，其係利用一組共同的處理工具、設備以及材料清單以處理來自任何進入的晶圓尺寸之任何的半導體晶粒尺寸。該共同或是標準化的載體150係藉由降低或消除對於根據晶粒尺寸或是進入的晶圓尺寸之專用的半導體生產線之需求，來降低製造成本及資本風險。藉由選擇一預設的載體尺寸以使用於來自所有的半導體晶圓尺寸的任何尺寸的半導體晶粒，一種具有彈性的製造線可加以實施。
在圖3a中，來自圖2d的半導體晶粒124係在主動表面130被定向朝向該載體下，例如利用一拾放操作而被安裝到介面層152並且在載體150之上。半導體晶粒124係在分開一間隙154下被設置到載體150之上，該間隙154具有一介於相鄰的半導體晶粒124之間的距離D1。介於半 導體晶粒124之間的距離D1係根據待被處理的半導體封裝的設計及規格來加以選擇。介於半導體晶粒124之間的間隙154或距離D1係容許在單粒化之後，一薄的保護層的囊封體能夠保持在側壁148之上。在一實施例中，距離D1是足以提供藉由一種囊封體的側壁覆蓋，再加上一用於單粒化的切割道區域。例如，為了產生用於每個半導體晶粒124的30微米(μm)的側壁覆蓋並且提供一用於單粒化的80μm的切割道，間隙154的距離D1係被選擇為大約140μm。在另一實施例中，介於半導體晶粒124之間的距離D1是100μm或是更小。在又一實施例中，介於半導體晶粒124之間的距離D1是大於約100μm。介於在載體150上的半導體晶粒124之間的間隙154的距離D1係針對以最低的單位成本來製造該些半導體封裝而被最佳化。
圖3a係展示半導體晶粒124被設置在載體150的介面層152之上，以作為重組的面板或是重新配置的晶圓156。重組晶圓或面板156可被處理成為許多類型的半導體封裝，其包含eWLB、扇入WLCSP、eWLCSP、扇出WLCSP、覆晶封裝、三維的(3D)封裝、堆疊式封裝(PoP)、或是其它半導體封裝。半導體晶粒124係從KGD中被選出，其係從一或多個半導體晶圓120被單粒化並且安裝到載體150。KGD在重組晶圓156中的使用係改善所產生的半導體封裝的良率，藉此降低封裝成本。
載體150係進一步降低製造成本，因為標準化的處理設備可被利用以處理半導體晶粒在載體150上的任何配置。重組的面板156係根據所產生的半導體封裝的規格來加以配置。被設置在載體150之上的半導體晶粒124的數目係依據半導體晶粒124的尺寸以及介於重組晶圓156內的半導體晶粒124之間的距離D1而定。在一實施例中，半導體晶粒124係以一 種高密度的配置，亦即一300μm或是更小的距離D1而被設置在載體150上，以用於處理扇入裝置。安裝到載體150的半導體晶粒124的數目可以是大於、小於、或是等於從一半導體晶圓120被單粒化的半導體晶粒124的數目。載體150係容納不同的數量及尺寸的半導體晶粒以及介於半導體晶粒之間的不同距離。於是，載體150係與半導體晶圓120的尺寸、半導體晶粒124的尺寸、從半導體晶圓120被單粒化的半導體晶粒124的數量、以及最終的封裝類型無關的。載體150以及重組的面板156係提供彈性來利用標準化的設備以製造具有來自不同尺寸的半導體晶圓120之不同尺寸的半導體晶粒124之許多不同類型的半導體封裝。
在圖3b中，一種囊封體或模製化合物158係利用一膏印刷、壓縮模製、轉移模製、液體囊封體模製、真空疊層、旋轉塗覆、或是其它適當的施用器，以沉積在半導體晶粒124以及載體150之上以作為一絕緣材料。囊封體158係包含聚合物複合材料，例如是具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有適當的填充物的聚合物。囊封體158是非導電的，並且在環境上保護該半導體裝置免於外部的元素及污染物。在一實施例中，囊封體158係包含一種不透明的材料並且在色彩上是暗的或是黑色的，以提供半導體晶粒124避開光的保護，並且避免因為衰減光子注入所造成的軟錯誤(soft error)。
在主動表面130被定向朝向載體150並且維持被保護之下，囊封體158係被沉積到間隙154中，並且覆蓋半導體晶粒124的側壁148。囊封體158係被沉積在半導體晶粒124的背表面128之上一沉積的厚度T1，該厚度T1是從半導體晶粒124的背表面128量測到囊封體158的背表面 160。在一實施例中，囊封體158在半導體晶粒124的背表面128之上的沉積的厚度T1是大約100μm或是更大。在另一實施例中，的囊封體158在半導體晶粒124的背表面128之上的沉積的厚度T1是大約105μm。囊封體158係接觸介面層152，使得囊封體158的與背表面160相對的表面162係被形成與半導體晶粒124的主動表面130共平面的。
在圖3c中，臨時的載體150以及介面層152係藉由化學蝕刻、機械式剝除、化學機械平坦化(CMP)、機械式研磨、熱烘烤、雷射掃描、或是濕式剝除來加以移除。臨時的載體150以及介面層152係從囊封體158的表面162以及半導體晶粒124的主動表面130之上被移除，以露出導電層132、絕緣層134、以及囊封體158的表面162。
一絕緣或保護層170係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、燒結或是熱氧化，而被形成在絕緣層134以及導電層132之上。絕緣層170可以是一或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧樹脂基光敏的聚合物介電質、低溫(
Figure 104105967-A0202-12-0018-71
200℃)可固化聚合物、或是其它具有類似絕緣及結構的性質之材料。在一實施例中，絕緣層170係包含一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。絕緣層170係被形成在半導體晶粒124的主動表面130以及囊封體158的表面162之上。絕緣層170的一部分係藉由一種利用一圖案化的光阻層之蝕刻製程、或是藉由LDA來加以移除，以相對絕緣層170來露出導電層132。在另一實施例中，絕緣層170的一部分亦從囊封體158之上被移除，使得囊封體158的表面162被露出而沒有絕緣層170。在一實施例中，絕緣層170係包含一範圍從約7到11μm的厚度。
在圖3d中，一導電層172係利用一種例如是PVD、CVD、濺鍍、電解的電鍍、以及無電的電鍍之圖案化及金屬沉積製程而被形成在絕緣層170以及接觸墊132之上。導電層172可以是一或多層的Al、Cu、Sn、Ni、Au、Ag、或是其它適當的導電材料。導電層172係運作為一重新分佈層(RDL)以重新分佈半導體晶粒124的電性信號。導電層172係被形成在半導體晶粒124的一覆蓋區之內，而且並不延伸超出半導體晶粒124的覆蓋區、或是在囊封體158的表面162之上。換言之，半導體晶粒124的一相鄰半導體晶粒124的週邊區域並沒有導電層172。導電層172的一部分係電連接至半導體晶粒124的接觸墊132。導電層172的其它部分可以根據該半導體裝置的設計及功能而為電性共通、或是電性隔離的。在一實施例中，導電層172係包含一從約7到10μm的厚度範圍。
一絕緣或保護層174係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、燒結或是熱氧化，而被形成在絕緣層170以及導電層172之上。絕緣層174可以是一或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧樹脂基光敏的聚合物介電質、低溫(
Figure 104105967-A0202-12-0019-70
200℃)可固化聚合物、或是其它具有類似絕緣及結構的性質之材料。在一實施例中，絕緣層174係包含一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。絕緣層174係被形成在半導體晶粒124的主動表面130以及囊封體158的表面162之上。絕緣層174的一部分係藉由一種利用一圖案化的光阻層之蝕刻製程、或是藉由LDA來加以移除，以相對絕緣層174來露出導電層172。在另一實施例中，絕緣層174的一部分亦從囊封體158之上被移除，使得囊封體158的表面162被露出而沒有絕緣層174。在一實施例中， 絕緣層174係包含一範圍從約7到11μm的厚度。
絕緣層170及174係和導電層172一起構成一堆積的互連結構176。互連結構176係被形成在半導體晶粒124的主動表面130以及囊封體158的表面162之上，並且直接形成在導電層132以及絕緣層134上。互連結構176可包含較少或額外的導電層及絕緣層。在一實施例中，互連結構176的電互連係維持完全在半導體晶粒124的一覆蓋區之內。一在半導體晶粒124的一覆蓋區之外的週邊區域並沒有電互連，藉此產生一扇入的互連結構176。
在圖3e中，一種導電的凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落、或是網版印刷製程，而被沉積在互連結構176的導電層172之上，並且電連接至導電層132。該凸塊材料可以是具有一選配的助熔溶劑之Al、Sn、Ni、Au、Ag、鉛(Pb)、鉍(Bi)、Cu、焊料、以及其之組合。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料、或是無鉛的焊料。該凸塊材料係利用一適當的安裝或是接合製程而被接合到導電層172。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來加以回焊，以形成球狀的球或凸塊178。在某些應用中，凸塊178係被回焊第二次，以改善至導電層172的電性接觸。該些凸塊亦可被壓縮接合到導電層172。凸塊178係代表可被形成在導電層172之上的一種類型的互連結構。該互連結構亦可以使用接合線、柱形凸塊、微凸塊、或是其它電互連。
在圖3f中，重組的面板156係進行一選配的背面研磨步驟。一背面研磨或支撐帶180係被施加在互連結構176之上，並且接觸絕緣層174及凸塊178。囊封體158的一部分係在一利用研磨機182的研磨操作中 被移除，以平坦化囊封體158的表面。一化學蝕刻或是CMP製程亦可被利用以平坦化囊封體158並且移除產生自該研磨操作的機械式損壞。在一實施例中，該背面研磨操作係從表面160移除囊封體158的一部分，同時留下囊封體158的被設置在半導體晶粒124的背表面128之上的另一部分。囊封體158的一部分的移除係留下囊封體158的新的背表面184。該背面研磨操作係從沉積的厚度T1減低囊封體158的一厚度至一經降低的厚度T2，該厚度T2係從半導體晶粒124的背表面128被量測到囊封體158的新的背表面184。保留在半導體晶粒124的背表面128之上的囊封體158係包含一大約105μm或是更小的經降低的厚度T2。或者是，經降低的厚度T2係大於約100μm。在另一實施例中，該背面研磨操作係從半導體晶粒124之上完全移除囊封體158，以露出半導體晶粒124的背表面128。移除囊封體158的一部分係降低重組的面板156的翹曲。雷射標記係被施加在囊封體158之上、或是直接被施加至半導體晶粒124的背表面128，以用於對準及單粒化。囊封體158的雷射標記係改善標記的可見度。雷射標記可以在凸塊形成之前或之後、或是在載體150的移除之前或之後加以執行。
在圖3g中，重組的面板156係利用鋸刀或雷射切割裝置190而被單粒化成為個別的半導體裝置或eWLCSP 192。重組的面板156係穿過囊封體158以及穿過互連結構176的絕緣層170及174而被單粒化。穿過囊封體158的單粒化係從切割道194移除囊封體158的一部分，同時一薄層的囊封體158係維持被設置在半導體晶粒124的側壁148之上。eWLCSP 192係在單粒化之前或是之後進行電性測試。因為eWLCSP 192係穿過囊封體158而被單粒化，因此eWLCSP 192係在單粒化期間遭受較小的損壞。在單 粒化期間較小的損壞風險下，測試可以在單粒化之前加以執行，並且昂貴的檢查步驟可以從每個eWLCSP 192的最終測試加以消除。藉由在單粒化重組的面板156之前測試，eWLCSP 192可以在重組晶圓層級下被測試。相較於經單粒化的封裝的拾放處理及測試，晶圓層級測試係藉由縮短該處理及測試時間，來降低測試的成本。
圖3h係展示eWLCSP 192在單粒化之後的橫截面圖。eWLCSP 192係包含被形成在半導體晶粒124的背表面128及側壁148之上的囊封體158。半導體晶粒124係透過導電層132及172以電連接至凸塊178，以用於透過互連結構之外部的互連176。互連結構176的導電層174以及凸塊178係保持在半導體晶粒124的一覆蓋區之內，以形成一扇入封裝。絕緣層170係被形成在半導體晶粒124的絕緣層134之上以及在囊封體158之上，以覆蓋在半導體晶粒124以及囊封體158之間的介面，並且在處理期間保護該介面而且改善eWLCSP 192的可靠度。在另一實施例中，互連結構176係完全在半導體晶粒124的一覆蓋區之內被形成。
囊封體158係維持在側壁148以及背表面128之上，以用於半導體晶粒124的機械式保護並且保護避開光或是其它的放射。囊封體158係在一選配的研磨操作之後被設置在半導體晶粒124的背表面128之上。囊封體158係運作為一用於半導體晶粒124的背面保護層。在單粒化之後，一薄層的囊封體158係維持被設置在半導體晶粒124的側壁148之上。在側壁148之上的囊封體158係具有一小於約100μm的厚度T3。因此，囊封體158係被設置在半導體晶粒124的五個側邊之上，亦即在四個側表面148之上以及在背表面128之上。
圖3i係展示來自圖3h的eWLCSP 192的一部分之放大的橫截面圖。在半導體晶粒124的背表面128之上的囊封體158係包含一大約105μm或是更小的經降低的厚度T2。半導體晶粒124係包含一從主動表面130量測到背表面128的高度H1。在一實施例中，半導體晶粒124的一高度H1係大約350μm或是更小。在半導體晶粒124的側壁148之上的囊封體158係包含從一半導體晶粒124的側壁148量測到eWLCSP 192的一邊緣196之一厚度T3。在一實施例中，在半導體晶粒124的側壁148之上的囊封體158係包含一大約70μm或是更小的厚度T3。在另一實施例中，在側壁148之上的囊封體158的一厚度T3範圍是從大約30到50μm。在一實施例中，在半導體晶粒124的背表面128之上的囊封體158的厚度T2係大於在半導體晶粒124的側壁148之上的囊封體158的厚度T3。
被設置在側壁148以及背表面128之上的囊封體158係藉由在封裝組裝與單粒化操作期間以及在表面安裝與eWLCSP 192的終端使用期間提供機械式保護，以增加半導體晶粒124的強度。在側壁148之上的囊封體158係減輕在eWLCSP 192之內的半導體晶粒124的裂開及碎屑。囊封體158係進一步保護半導體晶粒124免於因為曝露到光或是其它放射的劣化。eWLCSP 192的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為在側壁148之上的囊封體158的厚度T3係在用於eWLCSP 192的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 192的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。因此，eWLCSP 192在改善該裝置的可靠度的同時，亦維持一小的封裝尺寸。此外，相較於標準的晶圓級裝置，被形成在重組的面板156上的 eWLCSP 192係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖4係展示一替代的eWLCSP 198。半導體晶粒124係包含被形成在主動表面130之上的導電層132以及絕緣層134，其中在絕緣層134中的開口係被形成在導電層132之上。囊封體158係被沉積在半導體晶粒124之上及周圍。互連結構176係包含導電層172以及絕緣層170及174，並且被形成在半導體晶粒124的主動表面130之上。凸塊178係被形成在互連結構176的導電層172之上。半導體晶粒124係透過導電層132及172來電連接至凸塊178，以用於透過互連結構176之外部的互連。互連結構176的導電層174以及凸塊178係保持在半導體晶粒124的一覆蓋區之內，以形成一扇入封裝。
囊封體158係被沉積在半導體晶粒124的背表面128之上一沉積的厚度T1。囊封體158係運作為一用於半導體晶粒124的背面保護層。在一實施例中，囊封體158在背表面128之上的一沉積的厚度T1是大約170-230μm或是更小。在該選配的背面研磨步驟並未用在製造eWLCSP 198的製程的情形中，囊封體158的一沉積的厚度T1係維持在半導體晶粒124的背表面128之上。在無背面研磨步驟下，製造eWLCSP 198的成本係被降低。在單粒化之後，一薄層的囊封體158係維持被設置在半導體晶粒124的側壁148之上。在側壁148之上的囊封體158係具有一小於約100μm的厚度T3。在一實施例中，在半導體晶粒124的側壁148之上的囊封體158係包含一大約70μm或是更小的厚度T3。在另一實施例中，在側壁148之上的囊封體158的一厚度T3範圍是從大約30到50μm。因此，囊封體158係被設置在半導體晶粒124的五個側邊之上，亦即在四個側表面148之上以及 在背表面128之上。
被設置在側壁148以及背表面128之上的囊封體158係藉由在該封裝組裝與單粒化操作期間以及在表面安裝與eWLCSP 198的終端使用期間提供機械式保護，來增加半導體晶粒124的強度。在側壁148以及背表面128之上的囊封體158係減輕在eWLCSP 198之內的半導體晶粒124的裂開及碎屑。囊封體158係進一步保護半導體晶粒124免於因為曝露到光或是其它放射的劣化。eWLCSP 198的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為在側壁148之上的囊封體158的厚度T3係在用於eWLCSP 198的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 198的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。因此，eWLCSP 198在改善該裝置的可靠度的同時，亦維持一小的封裝尺寸。此外，相較於標準的晶圓級裝置，被形成在重組的面板156上的eWLCSP 198係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖5a-5e係相關於圖1及2a-2d來描繪製造一eWLCSP之一種替代的製程，其係具有一半導體晶粒的一露出的背表面。從圖3e繼續，圖5a係展示重組的面板156，其係具有內嵌在囊封體158中的半導體晶粒124並且具有一被形成在半導體晶粒124的主動表面130以及囊封體158的表面162之上的互連結構176。
在圖5a中，一背面研磨帶或是支撐帶200係被施加在互連結構176之上並且接觸絕緣層174以及凸塊178。囊封體158的一部分係在一利用研磨機202的研磨操作中被移除，以平坦化囊封體158的表面並且露 出半導體晶粒124的背表面128。一化學蝕刻或是CMP製程亦可被利用以平坦化囊封體158，並且移除產生自該研磨操作的機械式損壞。囊封體158的一部分從表面160的移除係留下囊封體158的新的背表面204。囊封體158係從半導體晶粒124的背表面128之上完全被移除，以露出半導體晶粒124的背表面128。在背面研磨之後，囊封體158的一新的背表面204係與半導體晶粒124的背表面128實質共平面的。在該背面研磨操作之後，重組的面板156係具有一經降低的厚度。半導體晶粒124的一厚度亦可以藉由該背面研磨操作而被降低。在一實施例中，半導體晶粒124的背表面128的一部分係在該背面研磨操作期間被移除，以薄化半導體晶粒124。移除囊封體158的一部分係降低重組的面板156的翹曲。雷射標記可以直接被施加至半導體晶粒124的背表面128，以用於對準及單粒化。
圖5b係展示在一背面研磨操作之後的重組的面板156。半導體晶粒124的背表面128係相對於囊封體158而被露出。囊封體158的表面204係與半導體晶粒124的背表面128實質共平面的。
在圖5c中，重組的面板156係利用鋸刀或雷射切割裝置210而被單粒化成為個別的半導體裝置或eWLCSP 212。重組的面板156係穿過囊封體158以及互連結構176的絕緣層170及174而被單粒化。穿過囊封體158的單粒化係從切割道214移除囊封體158的一部分，同時一薄層的囊封體158係維持被設置在半導體晶粒124的側壁148之上。eWLCSP 212係在單粒化之前或是之後進行電性測試。因為eWLCSP 212係穿過囊封體158而被單粒化，因此eWLCSP 212係在單粒化期間遭受較小的損壞。在單粒化期間較小的損壞風險下，測試可以在單粒化之前加以執行，並且昂貴的檢查 步驟可以從每個eWLCSP 212的最終測試被消除。藉由在單粒化重組的面板156之前測試，eWLCSP 212可以在重組晶圓層級下被測試。相較於經單粒化的封裝的拾放處理及測試，晶圓層級測試係藉由縮短該處理及測試時間，來降低測試的成本。
圖5d係展示在單粒化之後的eWLCSP 212的橫截面圖。eWLCSP 212係包含被形成在半導體晶粒124的側壁148之上的囊封體158。半導體晶粒124係透過導電層132及172來電連接至凸塊178，以用於透過互連結構176之外部的互連。互連結構176的導電層174以及凸塊178係保持在半導體晶粒124的一覆蓋區之內，以形成一扇入封裝。絕緣層170係被形成在半導體晶粒124的絕緣層134之上以及在囊封體158之上，以覆蓋在半導體晶粒124以及囊封體158之間的介面，並且在處理期間保護該介面並且改善eWLCSP 212的可靠度。在另一實施例中，互連結構176係完全在半導體晶粒124的一覆蓋區之內被形成。
在單粒化之後，一薄層的囊封體158係維持被設置在半導體晶粒124的側壁148之上。在側壁148之上的囊封體158係具有一小於約100μm的厚度T3。囊封體158係被設置在半導體晶粒124的四個側邊之上，亦即在該四個側壁148之上。維持在側壁148之上的囊封體158係提供機械式保護給半導體晶粒124。相較於具有一背面保護層的裝置，具有半導體晶粒124的一露出的背表面128之eWLCSP 212係具有一降低的高度或輪廓。
圖5e係展示來自圖5d的eWLCSP 212的一部分之放大的橫截面圖。在半導體晶粒124的側壁148之上的囊封體158係包含從半導體晶粒124的側壁148量測到eWLCSP 212的一邊緣216的一厚度T3。在一實施 例中，在半導體晶粒124的側壁148之上的囊封體158係包含一大約70μm或是更小的厚度T3。在另一實施例中，在側壁148之上的囊封體158的一厚度T3範圍是從大約30到50μm。被設置在側壁148之上的囊封體158係藉由在該封裝組裝與單粒化操作期間以及在表面安裝與eWLCSP 212的終端使用期間提供機械式保護，來增加半導體晶粒124的強度。在側壁148之上的囊封體158係減輕在eWLCSP 212之內的半導體晶粒124的裂開及碎屑。eWLCSP 212的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為在側壁148之上的囊封體158的厚度T3係在用於eWLCSP 212的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 212的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。此外，相較於標準的晶圓級裝置，被形成在重組的面板156上的eWLCSP 212係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖6a-6d係相關於圖1及2a-2d來描繪一種製造一具有一背面保護層的eWLCSP之替代的製程。從圖5b繼續，圖6a係展示在一背面研磨製程之後的重組的面板156。半導體晶粒124係被嵌入在囊封體158中，並且囊封體158係從半導體晶粒124的背表面128之上被移除，以露出背表面128。重組的面板156係被設置在用於該背面研磨操作期間支撐的背面研磨帶200之上。半導體晶粒124的一厚度亦可以藉由該背面研磨操作而被降低。
在圖6b中，一背面保護層220係被形成在半導體晶粒124的背表面128以及囊封體158的表面204之上，以用於半導體晶粒124的保護。背面保護層220可包含一或多層的光敏的低固化溫度介電阻劑、光敏 的複合阻劑、積層化合物膜、具有填充物或玻璃纖維織物之樹脂基質複合的片、具有填充物及玻璃纖維織物兩者之樹脂基質複合的片、具有填充物的絕緣膏、焊料遮罩阻劑膜、液體模製化合物、顆粒模製化合物、聚醯亞胺、BCB、SiO2、Si3N4、SiON、Ta2O5、Al2O3、預浸料、或是其它具有類似的絕緣及結構的性質的介電材料。背面保護層220係利用旋轉塗覆、網版印刷、噴霧塗覆、具有或是不具有熱的真空或壓力疊層、轉移模製、或是其它適當的製程來加以沉積。在一實施例中，背面保護層220是一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。在另一實施例中，背面保護層220係藉由紫外光(UV)來加以固化。或者是，背面保護層220是一被施加至重組的面板156的一背面之例如為Cu箔的金屬層。背面保護層220係接觸半導體晶粒124的背表面128，以從半導體晶粒124傳輸熱並且改善該裝置的熱效能。
背面保護層220係在半導體晶圓120的單粒化以及半導體晶粒124的重組之後，並且在重組的面板156的單粒化之前被形成。在一實施例中，背面保護層220係包含一種不透明的材料並且在色彩上是暗的或是黑色的，以提供半導體晶粒124的保護以避開來自光以及其它放射的光子以降低軟錯誤。背面保護層220可被利用於雷射標記重組的面板156並且改善標記在該重組的面板156的背表面上的可見度。在另一實施例中，背面保護層220係包含一種透明或是半透明的材料。
對於例如是LED的具有光學性質的半導體晶粒124而言，一透明的背面保護220層係容許來自半導體晶粒124的背表面128的光子放射能夠穿過背面保護層220。在一實施例中，半導體晶粒124的基底材料122 係包含藍寶石，並且半導體晶粒124係在主動表面130上包含主動元件。在一覆晶的應用中，光可被放射穿過背面保護層220並且穿過半導體晶粒124的基底材料122。半導體晶粒124的背表面128係被塗覆一半透明或是透明的背面保護層220。該半透明或是透明的背面保護層220係提供半導體晶粒124的機械式保護，同時容許光透射背面保護層220。
在圖6c中，重組的面板156係利用鋸刀或雷射切割裝置222而被單粒化成為個別的半導體裝置或eWLCSP 224。重組的面板156係穿過囊封體158以及互連結構176的絕緣層170及174而被單粒化。穿過囊封體158的單粒化係從切割道226移除囊封體158的一部分，同時一薄層的囊封體158係維持被設置在半導體晶粒124的側壁148之上。eWLCSP 224係在單粒化之前或是之後進行電性測試。因為eWLCSP 224係穿過囊封體158而被單粒化，因此eWLCSP 224係在單粒化期間遭受較小的損壞。在單粒化期間較小的損壞風險下，測試可以在單粒化之前加以執行，並且昂貴的檢查步驟可以從每個eWLCSP 224的最終測試被消除。藉由在單粒化重組的面板156之前測試，eWLCSP 224可以在重組晶圓層級下被測試。相較於經單粒化的封裝的拾放處理及測試，晶圓層級測試係藉由縮短該處理及測試時間來降低測試的成本。
圖6d係展示在單粒化之後的eWLCSP 224的橫截面圖。eWLCSP 224係包含被形成在半導體晶粒124的側壁148之上的囊封體158。一互連結構176係被形成在半導體晶粒124的主動表面130以及囊封體158的表面162之上。凸塊178係被形成在互連結構176的導電層172之上。半導體晶粒124係透過導電層132及172來電連接至凸塊178，以用於透過互 連結構176之外部的互連。互連結構176的導電層174以及凸塊178係保持在半導體晶粒124的一覆蓋區之內，以形成一扇入封裝。絕緣層170係被形成在半導體晶粒124的絕緣層134之上以及在囊封體158之上，以覆蓋在半導體晶粒124以及囊封體158之間的介面，並且在處理期間保護該介面以及改善eWLCSP 224的可靠度。在另一實施例中，互連結構176係完全在半導體晶粒124的一覆蓋區之內被形成。
在單粒化之後，一薄層的囊封體158係維持被設置在側壁148之上。囊封體158係被設置在半導體晶粒124的四個側邊之上，亦即在該四個側壁148之上，並且背面保護層220係被設置在背表面128之上，此係產生半導體晶粒124的五側的保護。在半導體晶粒124的側壁148之上的囊封體158係包含從半導體晶粒124的一側壁148量測到eWLCSP 224的一邊緣228之一厚度T3。在一實施例中，在側壁148之上的囊封體158的一厚度T3係小於約100μm。在另一實施例中，在半導體晶粒124的側壁148之上的囊封體158係包含一大約70μm或是更小的厚度T3。在又一實施例中，在側壁148之上的囊封體158的一厚度T3範圍是從大約30到50μm。背面保護層220係被設置在背表面128之上，並且提供機械式保護給半導體晶粒124。背面保護層220可以保護半導體晶粒124以避開光。背面保護層220係包含一在半導體晶粒124的背表面128之上以及在囊封體158之上的厚度T4，在一實施例中，背面保護層220係具有一範圍是從大約5-150μm的厚度T4。在另一實施例中，背面保護層220係具有一大於約30μm的厚度T4。在又一實施例中，背面保護層220係具有一大約120μm或是更小的厚度T4。背面保護層220係改善強度並且降低半導體晶粒124的碎屑。相較於具有一 背面囊封體的裝置，具有背面保護層220的eWLCSP 224可被形成為具有一降低的高度或輪廓。
囊封體158以及背面保護層220係藉由在該封裝組裝與單粒化操作期間以及在表面安裝與eWLCSP 224的終端使用期間提供機械式保護，來增加半導體晶粒124的強度。在側壁148之上的囊封體158係減輕在eWLCSP 224之內的半導體晶粒124的裂開及碎屑。一種不透明的囊封體158以及背面保護層220進一步保護半導體晶粒124免於因為曝露到光或是其它放射的劣化。或者是，一種透明或是半透明的囊封體158以及背面保護層220係提供透光給具有光學性質的半導體晶粒124。eWLCSP 224的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為在側壁148之上的囊封體158的厚度T3係在用於eWLCSP 224的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 224的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。此外，相較於標準的晶圓層級的裝置，被形成在重組的面板156上的eWLCSP 224係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖7a-7b係相關於圖1及2a-2d來描繪一種在一標準化的載體上形成高密度的重組的面板之製程。在圖7a中，在主動表面130被定向朝向該載體下，來自圖2d的半導體晶粒124係例如利用一拾放操作而被安裝到介面層152並且在載體150之上。半導體晶粒124係被設置到載體150之上，其係分開一具有介於半導體晶粒124之間的距離D2之間隙230。介於半導體晶粒124之間的距離D2係根據待被處理的半導體封裝的設計及規格來加以選擇。介於半導體晶粒124之間的間隙230或是距離D2係容許一薄 的保護層的囊封體能夠在單粒化之後仍保持在側壁148之上。在一實施例中，距離D2是足以提供藉由一種囊封體的側壁覆蓋，再加上一用於單粒化的切割道區域。例如，為了產生用於每個半導體晶粒124的30μm的側壁覆蓋並且提供一用於單粒化的80μm切割道，間隙230的距離D2係被選擇為大約140μm。在另一實施例中，介於半導體晶粒124之間的距離D2係100μm或是更小。在又一實施例中，介於半導體晶粒124之間的距離D2係大於約100μm。介於在載體150上的半導體晶粒124之間的間隙230的距離D2係針對以最低的單位成本來製造該些半導體封裝而被最佳化。被安裝到載體150的半導體晶粒124係形成一重組的面板或是重新配置的晶圓232。
圖7b係展示來自圖2d的半導體晶粒124之一替代的配置，其係在主動表面130被定向朝向該載體下，例如利用一拾放操作而被安裝到介面層152並且在載體150之上。半導體晶粒124係被設置到載體150之上，其係分開一具有介於半導體晶粒124之間的距離D3之間隙234。在一實施例中，距離D3是足以提供藉由一種囊封體的側壁覆蓋，再加上一用於單粒化的切割道區域。D3係被增大以提供一較大厚度的側壁囊封體，以容納先進節點的半導體晶粒、或是容納一較大數量或是一較高密度的輸入/輸出(I/O)連接。在一實施例中，介於半導體晶粒124之間的距離D3係大於約100μm。在另一實施例中，介於半導體晶粒124之間的距離D3係100μm或是更小。介於在載體150上的半導體晶粒124之間的間隙234的距離D3係針對以最低的單位成本來製造該些半導體封裝而被最佳化。被安裝到載體150的半導體晶粒124係形成一重組的面板或是重新配置的晶圓236。
重組的面板232及236可被處理成為許多類型的半導體封 裝，其包含eWLB、扇入WLCSP、eWLCSP、扇出WLCSP、覆晶封裝、3D封裝、PoP、或是其它半導體封裝。重組的面板232及236係根據所產生的半導體封裝的規格來加以配置。在一實施例中，半導體晶粒124係以一種高密度的配置，亦即相隔300μm或是更小而被設置在載體150上，以用於處理扇入裝置。較大表面積的載體150係容納更多的半導體晶粒124並且降低製造成本，因為每一個重組的面板係處理更多的半導體晶粒124。被安裝到載體150的半導體晶粒124的數目可以是大於從半導體晶圓120被單粒化的半導體晶粒124的數目。載體150以及重組的面板232及236係提供彈性以利用來自不同尺寸的半導體晶圓120之不同尺寸的半導體晶粒124，以製造許多不同類型的半導體封裝。
圖8a-8g係相關於圖1及2a-2d來描繪一種形成一具有細微間距的互連的eWLCSP之製程。從圖7a繼續，圖8a係展示重組的面板232，其中半導體晶粒124係在一介於相鄰的半導體晶粒124之間的距離D2下被設置在介面層152以及載體150之上。
在圖8a中，一種囊封體或模製化合物238係利用一膏印刷、壓縮模製、轉移模製、液體囊封體模製、真空疊層、旋轉塗覆、或是其它適當的施用器，而被沉積在半導體晶粒124以及載體150之上，以作為一絕緣材料。囊封體238係包含聚合物複合材料，例如是具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有適當的填充物的聚合物。囊封體238是非導電的，並且在環境上保護該半導體裝置免於外部的元素及污染物。在一實施例中，囊封體238係包含一種不透明的材料並且在色彩上是暗的或是黑色的，以提供半導體晶粒124的保護以避開光並且避免因為 衰減的光子注入的軟錯誤。囊封體238係被沉積到間隙230中，並且覆蓋半導體晶粒124的側壁148，同時主動表面130係被定向朝向載體150並且維持被保護的。囊封體238係以一背表面240在重組的面板232之上並且覆蓋半導體晶粒124的背表面128來加以形成。囊封體238係接觸介面層152，使得囊封體238的相對背表面240的表面242係被形成為與半導體晶粒124的主動表面130共平面的。
在圖8b中，臨時的載體150以及介面層152係藉由化學蝕刻、機械式剝除、CMP、機械式研磨、熱烘烤、雷射掃描、或是濕式剝除來加以移除。臨時的載體150以及介面層152係從囊封體238的表面242以及半導體晶粒124的主動表面130之上被移除，以露出導電層132、絕緣層134、以及囊封體238的表面242。
一堆積的互連結構250係被形成在半導體晶粒124以及囊封體238之上。一絕緣或保護層252係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、燒結或是熱氧化，而被形成在絕緣層134以及導電層132之上。絕緣層252可以是一或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧樹脂基光敏的聚合物介電質、低溫(
Figure 104105967-A0202-12-0035-69
200℃)可固化聚合物、或是其它具有類似絕緣及結構的性質之材料。在一實施例中，絕緣層252係包含一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。絕緣層252係被形成在半導體晶粒124的主動表面130以及囊封體238的表面242之上。絕緣層252的一部分係藉由一種利用一圖案化的光阻層之蝕刻製程、或是藉由LDA來加以移除，以相對絕緣層252來露出導電層132。在另一實施例中，絕緣層252的一部分亦從囊封體238之上被移 除，使得囊封體238的表面242被露出而沒有絕緣層252。在一實施例中，絕緣層252係包含一範圍從約7到11μm的厚度。
一導電層254係利用一種例如是PVD、CVD、濺鍍、電解的電鍍、以及無電的電鍍之圖案化及金屬沉積製程，而被形成在絕緣層252以及接觸墊132之上。導電層254可以是一或多層的Al、Cu、Sn、Ni、Au、Ag、或是其它適當的導電材料。導電層254係運作為一RDL，以重新分佈半導體晶粒124的電性信號。導電層254係被形成在半導體晶粒124的一覆蓋區之內，而且並不延伸超過半導體晶粒124的覆蓋區、或是延伸在囊封體238的表面242之上。換言之，半導體晶粒124的一相鄰半導體晶粒124的週邊區域並沒有導電層254。導電層254的一部分係電連接至半導體晶粒124的接觸墊132。導電層254的其它部分可以根據該半導體裝置的設計及功能而為電性共通、或是電性隔離的。在一實施例中，導電層254係包含一範圍從約7到10μm的厚度。
一絕緣或保護層256係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、燒結或是熱氧化，而被形成在絕緣層252以及導電層254之上。絕緣層256可以是一或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧樹脂基光敏的聚合物介電質、低溫(
Figure 104105967-A0202-12-0036-68
200℃)可固化聚合物、或是其它具有類似絕緣及結構的性質之材料。在一實施例中，絕緣層256係包含一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。絕緣層256係被形成在半導體晶粒124的主動表面130以及囊封體238的表面242之上。絕緣層256的一部分係藉由一種利用一圖案化的光阻層之蝕刻製程、或是藉由LDA來加以移除，以相對絕緣層256來露出導 電層254。在另一實施例中，絕緣層256的一部分亦從囊封體238之上被移除，使得囊封體238的表面242被露出而沒有絕緣層256。在一實施例中，絕緣層256係包含一範圍從約7到11μm的厚度。
一種導電的凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落、或是網版印刷製程，而被沉積在互連結構250的導電層254之上並且電連接至導電層132。該凸塊材料可以是具有一選配的助熔溶劑之Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及其之組合。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料、或是無鉛的焊料。該凸塊材料係利用一適當的安裝或是接合製程而被接合到導電層254。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點而被回焊，以形成球狀的球或凸塊258a-258b。在某些應用中，凸塊258a-258b係被回焊第二次，以改善至導電層254的電性接觸。該些凸塊亦可被壓縮接合到導電層254。凸塊258a-258b係代表一種可被形成在導電層254之上的互連結構的類型。該互連結構亦可以使用接合線、柱形凸塊、微凸塊、或是其它電互連。
在圖8c中，重組的面板232係進行一選配的背面研磨步驟。一背面研磨帶或是支撐帶260係被施加在互連結構250之上，並且接觸絕緣層256以及凸塊258a-258b。囊封體238的一部分係在一利用研磨機262的研磨操作中被移除，以平坦化囊封體238的表面並且露出半導體晶粒124的背表面128。一化學蝕刻或是CMP製程亦可被利用以平坦化囊封體238，並且移除產生自該研磨操作的機械式損壞。囊封體238的一部分的移除係留下囊封體238的新的背表面264。囊封體238係從半導體晶粒124的背表面128之上完全被移除，以露出半導體晶粒124的背表面128。在背面研磨 之後，囊封體238的一新的背表面264係與半導體晶粒124的背表面128共平面的。在該背面研磨操作之後，重組的面板232係具有一經降低的厚度。半導體晶粒124的一厚度亦可以藉由該背面研磨操作而被降低。在一實施例中，半導體晶粒124的背表面128的一部分係在該背面研磨操作期間被移除，以薄化半導體晶粒124。移除囊封體238的一部分係降低重組的面板232的翹曲。雷射標記可以直接被施加至半導體晶粒124的背表面128，以用於對準及單粒化。
在圖8d中，一背面保護層266係被形成在半導體晶粒124的背表面128以及囊封體238的表面264之上，以用於半導體晶粒124的保護。背面保護層266可包含一或多層的光敏的低固化溫度介電阻劑、光敏的複合阻劑、積層化合物膜、具有填充物或玻璃纖維織物的樹脂基質複合的片、具有填充物及玻璃纖維織物兩者之樹脂基質複合的片、具有填充物的絕緣膏、焊料遮罩阻劑膜、液體模製化合物、顆粒模製化合物、聚醯亞胺、BCB、SiO2、Si3N4、SiON、Ta2O5、Al2O3、預浸料、或是其它具有類似的絕緣及結構的性質的介電材料。背面保護層266係利用旋轉塗覆、網版印刷、噴霧塗覆、具有或是不具有熱的真空或壓力疊層、轉移模製、或是其它適當的製程來加以沉積。在一實施例中，背面保護層266是一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。在另一實施例中，背面保護層266係藉由UV加以固化的。或者是，背面保護層266是一例如為Cu箔的金屬層，其係被施加至重組的面板232的一背面。背面保護層266係接觸半導體晶粒124的背表面128，以從半導體晶粒124傳輸熱並且改善該裝置的熱效能。
背面保護層266係在半導體晶圓120的單粒化以及半導體晶粒124的重組之後，而且在重組的面板232的單粒化之前被形成。在一實施例中，背面保護層266係包含一種不透明的材料並且在色彩上是暗的或是黑色的，以提供半導體晶粒124的保護以避開來自光以及其它放射的光子，以降低軟錯誤。背面保護層266可被利用於雷射標記重組的面板232，並且改善標記在該重組的面板232的背表面上的可見度。在另一實施例中，背面保護層266係包含一種透明或是半透明的材料。
對於例如是LED的具有光學性質的半導體晶粒124而言，一透明的背面保護層266係容許來自半導體晶粒124的背表面128的光子放射能夠穿過背面保護層266。在一實施例中，半導體晶粒124的基底材料122係包含藍寶石，並且半導體晶粒124係包含在主動表面130上的主動元件。在一覆晶的應用中，光可被放射穿過背面保護層266，並且穿過半導體晶粒124的基底材料122。半導體晶粒124的背表面128係被塗覆一半透明或是透明的背面保護層266。該半透明或是透明的背面保護層266係提供半導體晶粒124的機械式保護，同時容許光能夠透射背面保護層266。
在圖8e中，重組的面板232係利用鋸刀或雷射切割裝置270而被單粒化成為個別的半導體裝置或eWLCSP 272a-272b。重組的面板232係穿過囊封體238、互連結構250的絕緣層252及256、以及背面保護層266而被單粒化。穿過囊封體238的單粒化係從切割道274移除囊封體238的一部分，同時一薄層的囊封體238係維持被設置在半導體晶粒124的側壁148之上。eWLCSP 272a-272b係在單粒化之前或是之後進行電性測試。
在重組的面板232上形成eWLCSP 272a-272b的製程係容許 各種半導體晶粒124能夠利用載體150來加以處理，其包含具有小到22奈米(nm)的節點之先進節點的半導體晶粒。例如，eWLCSP 272a-272b可以在一較大的I/O密度以及較小的I/O間距下加以形成，此係超出用於習知的WLCSP的設計極限。形成eWLCSP 272a-272b的製程係在利用一例如是載體150的標準化的載體之相同或類似的封裝製程內，適應轉變到不同的I/O密度及間距。此外，因為eWLCSP 272a-272b係穿過囊封體238而被單粒化，因此eWLCSP 272a-272b係在單粒化期間遭受較小的損壞。在單粒化期間較小的損壞風險下，昂貴的檢查步驟可以從每個eWLCSP 272a-272b的最終測試被消除。藉由在單粒化重組的面板232之前測試，eWLCSP 272a-272b可以在重組晶圓層級下被測試。相較於經單粒化的封裝的拾放處理及測試，晶圓層級測試係藉由縮短該處理及測試時間來降低測試的成本。
圖8f係展示在單粒化之後的eWLCSP 272a的橫截面圖。eWLCSP 272a係包含被形成在半導體晶粒124的側壁148之上的囊封體238。一互連結構250係被形成在半導體晶粒124的主動表面130以及囊封體238的表面242之上。凸塊258a係被形成在互連結構250的導電層254之上。半導體晶粒124係透過導電層132及254而電連接至凸塊258a，以用於透過互連結構250之外部的互連。互連結構250的導電層254以及凸塊258a係保持在半導體晶粒124的一覆蓋區之內，以形成一扇入封裝。絕緣層252係被形成在半導體晶粒124的絕緣層134之上以及在囊封體238之上，以覆蓋在半導體晶粒124以及囊封體238之間的介面，並且在處理期間保護該介面並且改善eWLCSP 272a的可靠度。在另一實施例中，互連結構250係完全在半導體晶粒124的一覆蓋區之內被形成。eWLCSP 272a係容納 高密度的I/O以及細微的間距I/O。在一實施例中，凸塊258a係具有一大約0.4mm或是更小的間距P1、以及一大約每平方毫米(mm2)6 I/O或是更大的密度。在另一實施例中，凸塊258a係具有一大約0.5mm或是更小的間距P1、以及一大約4 I/O/mm2或是更大的密度。
在單粒化之後，一薄層的囊封體238係維持被設置在側壁148之上。囊封體238係被設置在半導體晶粒124的四個側邊之上，亦即在該四個側壁148之上，並且背面保護層266係被設置在背表面128之上，此係產生半導體晶粒124的五側的保護。背面保護層266係被設置在背表面128之上並且提供機械式保護給半導體晶粒124。背面保護層266可以保護半導體晶粒124以避開光。背面保護層266係包含一在半導體晶粒124的背表面128之上以及在囊封體238之上的厚度T5。在一實施例中，背面保護層266係具有一範圍是從大約5到150μm的厚度T5。在另一實施例中，背面保護層266係具有一大於約30μm的厚度T5。在又一實施例中，背面保護層266係具有一大約120μm或是更小的厚度T5。在半導體晶粒124的側壁148之上的囊封體238係包含從半導體晶粒124的一側壁148量測到eWLCSP 272a的一邊緣276之一厚度T6。在一實施例中，囊封體238在側壁148之上的一厚度T6係小於約100μm。在另一實施例中，在半導體晶粒124的側壁148之上的囊封體238係包含一大約70μm或是更小的厚度T6。在又一實施例中，囊封體238在側壁148之上的一厚度T6範圍是從大約30到50μm。背面保護層266以及側壁的囊封體238係改善強度並且降低半導體晶粒124的碎屑。相較於具有一背面囊封體的裝置，具有背面保護層266的eWLCSP 272a可被形成為具有一降低的高度或輪廓。
囊封體238以及背面保護層266係藉由在該封裝組裝與單粒化操作期間以及在表面安裝與eWLCSP 272a的終端使用期間提供機械式保護，來增加半導體晶粒124的強度。在側壁148之上的囊封體238係減輕在eWLCSP 272a之內的半導體晶粒124的裂開及碎屑。一種不透明的囊封體238以及背面保護層266係進一步保護半導體晶粒124免於因為曝露到光或是其它放射的劣化。或者是，一種透明或是半透明的囊封體238以及背面保護層266係提供透光給具有光學性質的半導體晶粒124。eWLCSP 272a的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為囊封體238在側壁148之上的厚度T6係在用於eWLCSP 272a的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 272a的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。此外，相較於標準的晶圓層級的裝置，被形成在重組的面板232上的eWLCSP 272a係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖8g係展示在單粒化之後的eWLCSP 272b的橫截面圖。eWLCSP 272b係包含被形成在半導體晶粒124的側壁148之上的囊封體238。一互連結構250係被形成在半導體晶粒124的主動表面130以及囊封體238的表面242之上。凸塊258b係被形成在互連結構250的導電層254之上。半導體晶粒124係透過導電層132及254而電連接至凸塊258b，以用於透過互連結構250之外部的互連。互連結構250的導電層254以及凸塊258b係保持在半導體晶粒124的一覆蓋區之內，以形成一扇入封裝。絕緣層252係被形成在半導體晶粒124的絕緣層134之上以及在囊封體238之上，以覆蓋在半導體晶粒124以及囊封體238之間的介面，並且在處理期間 保護該介面並且改善eWLCSP 272b的可靠度。在另一實施例中，互連結構250係完全在半導體晶粒124的一覆蓋區之內被形成。eWLCSP 272b係容納高密度的I/O以及細微的間距I/O。在一實施例中，凸塊258b係具有一大約0.4mm或是更小的間距P2以及一大約6 I/O/mm2或是更大的密度。在另一實施例中，凸塊258b係具有一大約0.5mm或是更小的間距P2以及一大約4 I/O/mm2或是更大的密度。相較於在相同的載體150上被處理的例如是來自圖8f的eWLCSP 272a的其它封裝，eWLCSP 272b可包含一較大數量的凸塊258b或是一較小間距P2的凸塊258b。互連結構250以及凸塊258b係被形成為較靠近半導體晶粒124的邊緣148，以增加凸塊258b的密度。被形成在側壁148之上的囊封體238係在單粒化期間對於該裝置產生較小的損壞，並且容許有更細微間距的I/O。
在單粒化之後，一薄層的囊封體238係維持被設置在側壁148之上。囊封體238係被設置在半導體晶粒124的四個側邊之上，亦即在該四個側壁148之上，並且背面保護層266係被設置在背表面128之上，此係產生半導體晶粒124的五側的保護。背面保護層266係被設置在背表面128之上，並且提供機械式保護給半導體晶粒124。背面保護層266可以保護半導體晶粒124以避開光。背面保護層266係包含一在半導體晶粒124的背表面128之上以及在囊封體238之上的厚度T5。在一實施例中，背面保護層266係具有一範圍是從大約5到150μm的厚度T5。在另一實施例中，背面保護層266係具有一大於約30μm的厚度T5。在又一實施例中，背面保護層266係具有一大約120μm或是更小的厚度T5。在半導體晶粒124的側壁148之上的囊封體238係包含從半導體晶粒124的一側壁148量測到eWLCSP 272b的一邊緣276的一厚度T6。在一實施例中，囊封體238在側壁148之上的一厚度T6係小於約100μm。在另一實施例中，在半導體晶粒124的側壁148之上的囊封體238係包含一大約70μm或是更小的厚度T6。在又一實施例中，囊封體238在側壁148之上的一厚度T6範圍是從大約30到50μm。背面保護層266以及側壁囊封體238係改善強度，並且降低半導體晶粒124的碎屑。相較於具有一背面囊封體的裝置，具有背面保護層266的eWLCSP 272b可被形成為具有一降低的高度或輪廓。
囊封體238以及背面保護層266係藉由在該封裝組裝與單粒化操作期間以及在表面安裝與eWLCSP 272b的終端使用期間提供機械式保護，來增加半導體晶粒124的強度。在側壁148之上的囊封體238係減輕在eWLCSP 272b之內的半導體晶粒124的裂開及碎屑。一種不透明的囊封體238以及背面保護層266係進一步保護半導體晶粒124免於因為曝露到光或是其它放射的劣化。或者是，一種透明或是半透明的囊封體238以及背面保護層266係提供透光給具有光學性質的半導體晶粒124。eWLCSP 272b的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為囊封體238在側壁148之上的厚度T6係在用於eWLCSP 272b的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 272b的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。此外，相較於標準的晶圓層級的裝置，被形成在重組的面板232上的eWLCSP 272b係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖9a-9f係相關於圖1及2a-2d來描繪一種形成一具有一額外的列的互連之eWLCSP的製程。從圖7b繼續，圖9a係展示具有在介於相 鄰的半導體晶粒124之間的一距離D3下被設置在介面層152以及載體150之上的半導體晶粒124之重組的面板236。
在圖9a中，一種囊封體或模製化合物280係利用一膏印刷、壓縮模製、轉移模製、液體囊封體模製、真空疊層、旋轉塗覆、或是其它適當的施用器，而被沉積在半導體晶粒124以及載體150之上，以作為一絕緣材料。囊封體280係包含聚合物複合材料，例如是具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有適當的填充物的聚合物。囊封體280是非導電的，並且在環境上保護該半導體裝置免於外部的元素及污染物。在一實施例中，囊封體280係包含一種不透明的材料並且在色彩上是暗的或是黑色的，以提供半導體晶粒124的保護以避開光並且避免因為衰減的光子注入的軟錯誤。囊封體280係被沉積到間隙234中，並且覆蓋半導體晶粒124的側壁148，同時主動表面130係被定向朝向載體150並且維持被保護的。囊封體280係在一背表面282位於重組的面板236之上加以形成，並且覆蓋半導體晶粒124的背表面128。囊封體280係接觸介面層152，使得囊封體280的相對背表面282的表面284係被形成為與半導體晶粒124的主動表面130共平面的。
在圖9b中，臨時的載體150以及介面層152係藉由化學蝕刻、機械式剝除、CMP、機械式研磨、熱烘烤、雷射掃描、或是濕式剝除來加以移除。臨時的載體150以及介面層152係從囊封體280的表面284以及半導體晶粒124的主動表面130之上被移除，以露出導電層132、絕緣層134、以及囊封體280的表面284。
一堆積的互連結構290係被形成在半導體晶粒124以及囊封 體280之上。一絕緣或保護層292係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、燒結或是熱氧化，而被形成在絕緣層134以及導電層132之上。絕緣層292可以是一或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧樹脂基光敏的聚合物介電質、低溫(
Figure 104105967-A0202-12-0046-67
200℃)可固化聚合物、或是其它具有類似絕緣及結構的性質之材料。在一實施例中，絕緣層292係包含一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。絕緣層292係被形成在半導體晶粒124的主動表面130以及囊封體280的表面284之上。絕緣層292的一部分係藉由一種利用一圖案化的光阻層之蝕刻製程、或是藉由LDA來加以移除，以相對絕緣層292來露出導電層132。在另一實施例中，絕緣層292的一部分亦從囊封體280之上被移除，使得囊封體280的表面284被露出而沒有絕緣層292。在一實施例中，絕緣層292係包含一範圍從約7到11μm的厚度。
一導電層294係利用一種例如是PVD、CVD、濺鍍、電解的電鍍、以及無電的電鍍之圖案化及金屬沉積製程，而被形成在絕緣層292以及接觸墊132之上。導電層294可以是一或多層的Al、Cu、Sn、Ni、Au、Ag、或是其它適當的導電材料。導電層294係運作為一RDL，以重新分佈半導體晶粒124的電性信號。導電層294係被形成在半導體晶粒124的一覆蓋區之內，而且並不延伸超過半導體晶粒124的覆蓋區或是到囊封體280的表面284之上。換言之，半導體晶粒124的一相鄰半導體晶粒124的週邊區域並沒有導電層294。導電層294的一部分係電連接至半導體晶粒124的接觸墊132。導電層294的其它部分可以根據該半導體裝置的設計及功能而為電性共通、或是電性隔離的。在一實施例中，導電層294係包含一範圍 從約7到10μm的厚度。
一絕緣或保護層296係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、燒結或是熱氧化，而被形成在絕緣層292以及導電層294之上。絕緣層296可以是一或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧樹脂基光敏的聚合物介電質、低溫(
Figure 104105967-A0202-12-0047-66
200℃)可固化聚合物、或是其它具有類似絕緣及結構的性質之材料。在一實施例中，絕緣層296係包含一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。絕緣層296係被形成在半導體晶粒124的主動表面130以及囊封體280的表面284之上。絕緣層296的一部分係藉由一種利用一圖案化的光阻層之蝕刻製程、或是藉由LDA來加以移除，以相對絕緣層296來露出導電層294。在另一實施例中，絕緣層296的一部分亦從囊封體280之上被移除，使得囊封體280的表面284被露出而沒有絕緣層296。在一實施例中，絕緣層296係包含一範圍從約7到11μm的厚度。
一種導電的凸塊材料係利用一種蒸鍍、電解的電鍍、無電的電鍍、球式滴落、或是網版印刷製程，而被沉積在互連結構290的導電層294之上並且電連接至導電層132。該凸塊材料可以是具有一選配的助熔溶劑之Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及其之組合。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料、或是無鉛的焊料。該凸塊材料係利用一種適當的安裝或接合製程而被接合到導電層294。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來加以回焊，以形成球狀的球或凸塊298。在某些應用中，凸塊298係被回焊第二次，以改善至導電層294的電性接觸。該些凸塊亦可被壓縮接合到導電層294。凸塊298係代表一種可 被形成在導電層294之上的互連結構的類型。該互連結構亦可以使用接合線、柱形凸塊、微凸塊、或是其它電互連。
在圖9c中，重組的面板236係進行一選配的背面研磨步驟。一背面研磨帶或是支撐帶300係被施加在互連結構290之上，並且接觸絕緣層296及凸塊298。囊封體280的一部分係在一利用研磨機302的研磨操作中被移除，以平坦化囊封體280的表面並且露出半導體晶粒124的背表面128。一化學蝕刻或是CMP製程亦可被利用以平坦化囊封體280，並且移除產生自該研磨操作的機械式損壞。囊封體280係從半導體晶粒124的背表面128之上完全被移除，以露出半導體晶粒124的背表面128。在背面研磨之後，囊封體280係與半導體晶粒124的背表面128共平面的。在該背面研磨操作之後，重組的面板236係具有一經降低的厚度。半導體晶粒124的一厚度亦可以藉由該背面研磨操作而被降低。在一實施例中，半導體晶粒124的背表面128的一部分係在該背面研磨操作期間被移除，以薄化半導體晶粒124。移除囊封體280的一部分係降低重組的面板236的翹曲。雷射標記可以直接被施加至半導體晶粒124的背表面128，以用於對準及單粒化。
在圖9d中，一背面保護層304係被形成在半導體晶粒124的背表面128以及囊封體280的一背表面之上，以用於半導體晶粒124的保護。背面保護層304可包含一或多層的光敏的低固化溫度介電阻劑、光敏的複合阻劑、積層化合物膜、具有填充物或玻璃纖維織物的樹脂基質複合的片、具有填充物及玻璃纖維織物兩者之樹脂基質複合的片、具有填充物的絕緣膏、焊料遮罩阻劑膜、液體模製化合物、顆粒模製化合物、聚醯亞胺、BCB、SiO2、Si3N4、SiON、Ta2O5、Al2O3、預浸料、或是其它具有類 似的絕緣及結構的性質的介電材料。背面保護層304係利用旋轉塗覆、網版印刷、噴霧塗覆、具有或是不具有熱的真空或壓力疊層、轉移模製、或是其它適當的製程來加以沉積。在一實施例中，背面保護層304是一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。在另一實施例中，背面保護層304係藉由UV加以固化的。或者是，背面保護層304是一例如為Cu箔的金屬層，其係被施加至重組的面板236的一背面。背面保護層304係接觸半導體晶粒124的背表面128，以從半導體晶粒124傳輸熱並且改善該裝置的熱效能。
背面保護層304係在半導體晶圓120的單粒化以及半導體晶粒124的重組之後，並且在重組的面板236的單粒化之前被形成。在一實施例中，背面保護層304係包含一種不透明的材料並且在色彩上是暗的或是黑色的，以提供半導體晶粒124的保護以避開來自光以及其它放射的光子，以降低軟錯誤。背面保護層304可被利用於雷射標記重組的面板236，並且改善標記在該重組的面板236的背表面上的可見度。在另一實施例中，背面保護層304係包含一種透明或是半透明的材料。
對於例如是LED的具有光學性質的半導體晶粒124而言，一透明的背面保護304層係容許來自半導體晶粒124的背表面128的光子放射能夠穿過背面保護層304。在一實施例中，半導體晶粒124的基底材料122係包含藍寶石，並且半導體晶粒124係在主動表面130上包含主動元件。在一覆晶的應用中，光可被放射穿過背面保護層304，並且穿過半導體晶粒124的基底材料122。半導體晶粒124的背表面128係被塗覆一半透明或是透明的背面保護層304。該半透明或是透明的背面保護層304係提供半導體晶粒 124的機械式保護，同時容許光能夠透射背面保護層304。
在圖9e中，重組的面板236係利用鋸刀或雷射切割裝置306而被單粒化成為個別的半導體裝置或eWLCSP 308。重組的面板236係穿過囊封體280、互連結構290的絕緣層292及296、以及背面保護層304而被單粒化。穿過囊封體280的單粒化係從一切割道移除囊封體280的一部分，同時一薄層的囊封體280係維持被設置在半導體晶粒124的側壁148之上。eWLCSP 308係在單粒化之前或是之後進行電性測試。因為eWLCSP 308係穿過囊封體280而被單粒化，因此eWLCSP 308係在單粒化期間遭受較小的損壞。在單粒化期間較小的損壞風險下，測試可以在單粒化之前加以執行，並且昂貴的檢查步驟可以從每個eWLCSP 308的最終測試被消除。藉由在單粒化重組的面板236之前測試，eWLCSP 308可以在重組晶圓層級下被測試。相較於經單粒化的封裝的拾放處理及測試，晶圓層級測試係藉由縮短該處理及測試時間來降低測試的成本。
在重組的面板236上形成eWLCSP 308的製程係容許各種半導體晶粒124能夠利用載體150來加以處理，其包含具有小到22nm的節點之先進節點的半導體晶粒。例如，eWLCSP 308可以在一較大的I/O密度以及較小的I/O間距下加以形成，此係超出用於習知的WLCSP的設計極限。形成eWLCSP 308的製程係在利用一例如是載體150的標準化的載體之相同或類似的封裝製程內，適應轉變到不同的I/O密度及間距。此外，因為eWLCSP 308係穿過囊封體280而被單粒化，因此eWLCSP 308係在單粒化期間遭受較小的損壞。在單粒化期間較小的損壞風險下，昂貴的檢查步驟可以從每個eWLCSP 308的最終測試被消除。藉由在單粒化重組的面板236 之前測試，eWLCSP 308可以在重組晶圓層級下被測試。相較於經單粒化的封裝的拾放處理及測試，晶圓層級測試係藉由縮短該處理及測試時間來降低測試的成本。
圖9f係展示在單粒化之後的eWLCSP 308的橫截面圖。eWLCSP 308係包含被形成在半導體晶粒124的側壁148之上的囊封體280。一互連結構290係被形成在半導體晶粒124的主動表面130以及囊封體280的表面284之上。凸塊298係被形成在互連結構290的導電層294之上。半導體晶粒124係透過導電層132及294而電連接至凸塊298，以用於透過互連結構290之外部的互連。互連結構290的導電層294以及凸塊298係保持在半導體晶粒124的一覆蓋區之內，以形成一扇入封裝。絕緣層292係被形成在半導體晶粒124的絕緣層134之上以及在囊封體280之上，以覆蓋在半導體晶粒124以及囊封體280之間的介面，並且在處理期間保護該介面以及改善eWLCSP 308的可靠度。在另一實施例中，互連結構290係完全在半導體晶粒124的一覆蓋區之內被形成。eWLCSP 308係容納高密度的I/O以及細微間距的I/O。在一實施例中，凸塊298係具有一大約0.4mm或是更小的間距P3以及一大約6 I/O/mm2或是更大的密度。在另一實施例中，凸塊298係具有一大約0.5mm或是更小的間距P3以及一大約4 I/O/mm2或是更大的密度。相較於在相同的載體150上被處理的例如是來自圖8g的eWLCSP 272b的其它封裝，eWLCSP 308可包含一較大數量的凸塊298或是一較小間距P3的凸塊298。互連結構290以及凸塊298係被形成為較接近半導體晶粒124的邊緣148，以增加凸塊298的密度。被形成在側壁148之上的囊封體280係在單粒化期間對於該裝置產生較小的損壞，並且容許有更細微間距的 I/O。eWLCSP 308可包含一額外的列的凸塊298，同時該封裝結構係維持類似於其它在此揭露的eWLCSP，使得類似的處理材料及設備可被用來製造各種的eWLCSP。例如，囊封體280的厚度T6可被增大，以容納更多的互連線或是較高密度的互連線，同時維持一用於eWLCSP 308的扇入封裝設計。
在單粒化之後，一薄層的囊封體280係維持被設置在側壁148之上。囊封體280係被設置在半導體晶粒124的四個側邊之上，亦即在該四個側壁148之上，並且背面保護層304係被設置在背表面128之上，此係產生半導體晶粒124的五側的保護。背面保護層304係被設置在背表面128之上，並且提供機械式保護給半導體晶粒124。背面保護層304可以保護半導體晶粒124以避開光。背面保護層304係包含在半導體晶粒124的背表面128之上以及在囊封體280之上的一厚度T5。在一實施例中，背面保護層304係具有一範圍是從大約5到150μm的厚度T5。在另一實施例中，背面保護層304係具有一大於約30μm的厚度T5。在又一實施例中，背面保護層304係具有一大約120μm或是更小的厚度T5。在半導體晶粒124的側壁148之上的囊封體280係包含從半導體晶粒124的一側壁148量測到eWLCSP 308的一邊緣的一厚度T6。在一實施例中，囊封體280在側壁148之上的一厚度T6係小於約100μm。在另一實施例中，在半導體晶粒124的側壁148之上的囊封體280係包含一大約70μm或是更小的厚度T6。在又一實施例中，囊封體280在側壁148之上的一厚度T6範圍是從大約30到50μm。背面保護層304以及側壁囊封體280係改善強度並且降低半導體晶粒124的碎屑。相較於具有一背面囊封體的裝置，具有背面保護層304的eWLCSP 308可被形成為具有一降低的高度或輪廓。
囊封體280以及背面保護層304係藉由在該封裝組裝與單粒化操作期間以及在表面安裝與eWLCSP 308的終端使用期間提供機械式保護，來增加半導體晶粒124的強度。在側壁148之上的囊封體280係減輕在eWLCSP 308之內的半導體晶粒124的裂開及碎屑。一種不透明的囊封體280以及背面保護層304係進一步保護半導體晶粒124免於因為曝露到光或是其它放射的劣化。或者是，一種透明或是半透明的囊封體280以及背面保護層304係提供透光給具有光學性質的半導體晶粒124。eWLCSP 308的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為囊封體280在側壁148之上的厚度T6係在用於eWLCSP 308的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 308的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。此外，相較於標準的晶圓層級的裝置，被形成在重組的面板236上的eWLCSP 308係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖10a-10c係展示來自圖2a的半導體晶圓110的一部分的橫截面圖。來自圖2b並且在圖10a中所示的每個半導體晶粒114係具有一背表面或非主動表面310以及一包含類比或數位電路的主動表面312，該些類比或數位電路係被實施為形成在該晶粒內並且根據該晶粒的電性設計及功能來電互連的主動元件、被動元件、導電層以及介電層。例如，該電路可包含一或多個電晶體、二極體以及其它形成在主動表面312內之電路元件以實施類比電路或數位電路，例如DSP、ASIC、MEMS、記憶體或是其它信號處理電路。在一實施例中，主動表面312係包含一MEMS，例如是一加速度計、應變計、麥克風、或是其它響應於各種的外部刺激的感測器。半 導體晶粒114亦可包含IPD，例如電感器、電容器及電阻器，以供RF信號處理使用。半導體晶圓110的背表面310可以利用一機械式研磨或蝕刻製程來進行一選配的背面研磨操作，以移除基底材料112的一部分並且降低半導體晶圓110以及半導體晶粒114的厚度。
一導電層314係利用PVD、CVD、電解的電鍍、無電的電鍍製程、或是其它適合的金屬沉積製程，而被形成在主動表面312之上。導電層314可以是一或多層的Al、Cu、Sn、Ni、Au、Ag、Ti、或是其它適當的導電材料。導電層314係運作為電連接至主動表面312上的電路之接觸墊。如同在圖10a中所示，導電層314可被形成為相隔半導體晶粒114的邊緣一第一距離而被並排設置的接觸墊。或者是，導電層314可被形成為以多個列偏置的接觸墊，使得一第一列的接觸墊是相隔該晶粒的邊緣一第一距離而被設置，並且一和該第一列交錯的第二列的接觸墊係相隔該晶粒的邊緣一第二距離來加以設置。
一第一絕緣或保護層316係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、燒結或是熱氧化，而被形成在半導體晶粒114以及導電層314之上。絕緣層316係包含一或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、或是其它具有類似的結構及絕緣的性質之聚合物或介電材料。絕緣層316的一部分係藉由利用一雷射的LDA或是一透過一圖案化的光阻層之蝕刻製程來加以移除，以露出導電層314並且提供用於後續的電互連。
半導體晶圓110係進行電性測試及檢查，以作為一品質管制過程的部分。人工視覺的檢查以及自動化的光學系統係被用來對於半導體 晶圓110執行檢查。軟體可被利用在半導體晶圓110的自動化光學分析中。視覺的檢查方法可以利用例如是一掃描式電子顯微鏡、高強度或紫外線的光、或是金相顯微鏡的設備。半導體晶圓110係針對於包含翹曲、厚度變化、表面微粒、不規則性、裂縫、脫層、以及變色之結構的特徵來加以檢查。
在半導體晶粒114內的主動及被動構件係在晶圓層級下對於電性效能及電路功能進行測試。如同在圖10b中所示，每個半導體晶粒114係針對於功能及電性參數而被測試，其係利用一包含複數個探針或測試引線322的測試探針頭320或是其它的測試裝置。探針322係被用來與在每個半導體晶粒114上的節點或導電層314做成電性接觸，並且提供電性刺激至接觸墊314。半導體晶粒114係響應該些電性刺激，此係藉由電腦測試系統324來加以量測並且相較於一預期的響應，以測試該半導體晶粒的功能。該電性測試可包含電路功能、引線完整性、電阻率、連續性、可靠度、接面深度、ESD、RF效能、驅動電流、臨界電流、漏電流、以及該構件類型特有的操作參數。半導體晶圓110的該檢查及電性測試係使得通過而被標明為一KGD的半導體晶粒114能夠用於一半導體封裝。
在圖10c中，半導體晶圓110係利用一鋸刀或是雷射切割工具326，透過切割道116而被單粒化成為個別的半導體晶粒114。在單粒化之後，半導體晶粒114的側表面328係被露出。該些個別的半導體晶粒114可被檢查及電性測試，以用於識別出單粒化後的KGD。
圖11a-11i係相關於圖1、2a及10a-10c來展示一種形成一扇入eWLCSP的製程。在圖11a中，來自圖10c的半導體晶粒114係例如利用 一拾放操作而被安裝到介面層152並且位在載體150之上，其中主動表面312是被定向朝向該載體。半導體晶粒114係被設置到載體150之上且分開一具有介於半導體晶粒114之間的距離D6之間隙330。介於半導體晶粒114之間的距離D6係根據待被處理的半導體封裝的設計及規格來加以選擇。介於半導體晶粒114之間的距離D6係容許一種囊封體的一薄的保護層能夠在單粒化之後保持在側壁328之上。在一實施例中，距離D6是足以提供藉由一種囊封體的側壁覆蓋，再加上一用於單粒化的切割道區域336。例如，為了產生用於每個半導體晶粒114的30μm的側壁覆蓋以及一用於單粒化的80μm切割道336，間隙330的距離D6是大約140μm。在另一實施例中，介於半導體晶粒114之間的距離D6係100μm或是更小。在又一實施例中，介於半導體晶粒114之間的距離D6是大於約100μm。介於在載體150上的半導體晶粒114之間的間隙330的距離D6係針對以最低的單位成本來製造該些半導體封裝而被最佳化。
圖11a係展示半導體晶粒114被安裝到載體150的介面層152，以作為重組的面板或是重新配置的晶圓332。重組晶圓或面板332可被處理成為許多種類型的半導體封裝，其包含eWLB、扇入WLCSP、eWLCSP、扇出WLCSP、覆晶封裝、3D封裝、PoP、或是其它半導體封裝。半導體晶粒114是從KGD中被選出，以用於安裝到載體150。在重組的面板332中使用KGD作為半導體晶粒114係改善所產生的半導體封裝的良率。
重組的面板332係根據所產生的半導體封裝的規格來加以配置。在一實施例中，半導體晶粒114係以一種高密度的配置，亦即相隔300μm或是更小而被設置在載體150上，以用於處理扇入裝置。載體150 的表面積越大係容納更多的半導體晶粒114並且降低製造成本，因為每一個重組的面板332係處理更多的半導體晶粒114。被安裝到載體150的半導體晶粒114的數目可以是大於從半導體晶圓110被單粒化的半導體晶粒114的數目。載體150以及重組的面板332係利用來自不同尺寸的半導體晶圓110之不同尺寸的半導體晶粒114，以提供彈性來製造許多不同類型的半導體封裝。
在圖11b中，一種囊封體或模製化合物334係利用一膏印刷、壓縮模製、轉移模製、液體囊封體模製、真空疊層、旋轉塗覆、或是其它適當的施用器，而被沉積在半導體晶粒114以及載體150之上，以作為一絕緣材料。囊封體334係包含聚合物複合材料，例如是具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有適當的填充物的聚合物。囊封體334是非導電的，並且在環境上保護該半導體裝置免於外部的元素及污染物。在一實施例中，囊封體334係包含一種不透明的材料並且在色彩上是暗的或是黑色的，以提供保護給半導體晶粒114以避開光，並且避免因為衰減的光子注入的軟錯誤。囊封體334係被沉積到間隙330中，並且覆蓋半導體晶粒114的側表面328，同時主動表面312係被定向朝向載體150並且維持被保護的。囊封體334係被形成為具有一背表面338位在重組的面板332之上，並且覆蓋半導體晶粒114的背表面310。囊封體334係接觸介面層152，使得囊封體334的相對背表面338的表面340係被形成為與半導體晶粒114的主動表面312共平面的。
在圖11c中，臨時的載體150以及介面層152係藉由化學蝕刻、機械式剝除、CMP、機械式研磨、熱烘烤、雷射掃描、或是濕式剝除 來加以移除。臨時的載體150以及介面層152係從囊封體334的表面340以及半導體晶粒114的主動表面312之上被移除，以露出導電層314、絕緣層316、以及囊封體334的表面340。
一絕緣或保護層350係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、燒結或是熱氧化，而被形成在絕緣層316以及導電層314之上。絕緣層350可以是一或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧樹脂基光敏的聚合物介電質、低溫(
Figure 104105967-A0202-12-0058-65
200℃)可固化聚合物、或是其它具有類似絕緣及結構的性質之材料。在一實施例中，絕緣層350係包含一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。絕緣層350係被形成在半導體晶粒114的主動表面312以及囊封體334的表面340之上。絕緣層350的一部分係藉由一種利用一圖案化的光阻層之蝕刻製程、或是藉由LDA來加以移除，以相對絕緣層350來露出導電層314。在另一實施例中，絕緣層350的一部分亦從囊封體334之上被移除，使得囊封體334的表面340係相對絕緣層350而被露出。在又一實施例中，絕緣層350係被完全形成在半導體晶粒114的一覆蓋區之內，而且並不延伸超過半導體晶粒114的覆蓋區而到囊封體334的表面340之上。換言之，半導體晶粒114的一相鄰半導體晶粒114的週邊區域並沒有絕緣層350。在一實施例中，絕緣層252係包含一範圍從約7到11μm的厚度。
在圖11d中，一導電層352係利用一種例如是PVD、CVD、濺鍍、電解的電鍍、以及無電的電鍍之圖案化及金屬沉積製程，而被形成在絕緣層350以及接觸墊314之上。導電層352可以是一或多層的Al、Cu、Sn、Ni、Au、Ag、或是其它適當的導電材料。導電層352係運作為一RDL， 以重新分佈半導體晶粒114的電性信號。導電層352係被形成在半導體晶粒114的一覆蓋區之內，而且並不延伸超過半導體晶粒114的覆蓋區或是到囊封體334的表面340之上。換言之，半導體晶粒114的一相鄰半導體晶粒114的週邊區域並沒有導電層352。導電層352的一部分係電連接至半導體晶粒114的接觸墊314。導電層352的其它部分可以根據該半導體裝置的設計及功能而為電性共通、或是電性隔離的。在一實施例中，導電層352係包含一範圍從約7到10μm的厚度。
一絕緣或保護層354係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、燒結或是熱氧化，而被形成在絕緣層350以及導電層352之上。絕緣層354可以是一或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、環氧樹脂基光敏的聚合物介電質、低溫(
Figure 104105967-A0202-12-0059-64
200℃)可固化聚合物、或是其它具有類似絕緣及結構的性質之材料。在一實施例中，絕緣層354係包含一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。絕緣層354係被形成在半導體晶粒114的主動表面312以及囊封體334的表面340之上。絕緣層354的一部分係藉由一種利用一圖案化的光阻層之蝕刻製程、或是藉由LDA來加以移除，以相對絕緣層354來露出導電層352。在另一實施例中，絕緣層350的一部分亦從囊封體334之上被移除，使得囊封體334的表面340係相對絕緣層354而被露出。在又一實施例中，絕緣層354係被完全形成在半導體晶粒114的一覆蓋區之內，而且並不延伸超過半導體晶粒114的覆蓋區而到囊封體334的表面340之上。換言之，半導體晶粒114的一相鄰半導體晶粒114的週邊區域並沒有絕緣層354。在一實施例中，絕緣層354係包含一範圍從約7到11μm的厚度。
絕緣層350及354係和導電層352一起構成一堆積的互連結構356。互連結構356係被形成在半導體晶粒114的主動表面312之上，並且在導電層312以及絕緣層316的正上方。互連結構356可包含較少或額外的導電層及絕緣層。在一實施例中，互連結構356的電互連係維持完全在半導體晶粒114的一覆蓋區之內。在半導體晶粒114的一覆蓋區之外的一週邊區域並沒有電互連，藉此產生一扇入的互連結構356。
在圖11e中，一導電層358係在最終的再次鈍化(repassivation)之後，利用PVD、CVD、蒸鍍、電解的電鍍、無電的電鍍、或是其它適合的金屬沉積製程，而選配地被形成在導電層352的露出的部分之上以及在絕緣層354之上。導電層358可以是Al、Ti、鈦鎢(TiW)、Cu、Sn、Ni、Au、Ag、W、或是其它適當的導電材料。導電層358係運作為一電連接至導電層352的凸塊底部金屬化(UBM)層。UBM層358可以是一種具有黏著層、阻障層以及晶種或潤濕層之多金屬的堆疊。該黏著層係被形成在導電層358之上，並且可以是氮化鈦(TiN)、Ti、TiW、Al、或是鉻(Cr)。該阻障層係被形成在該黏著層之上，並且可以是氮化鉭(TaN)、鎳釩(NiV)、鉑(Pt)、鈀(Pd)、Ni、TiW、Ti、或是鉻銅(CrCu)。該阻障層係禁止Cu的擴散進入半導體晶粒114的主動區域。該晶種層係被形成在該阻障層之上，並且可以是Cu、Ni、NiV、Au、或是Al。UBM層358係提供一低電阻性的互連至導電層352、以及一對於焊料擴散的阻障與用於焊料可潤濕性的晶種層。UBM層358進一步構成互連結構356的一部分。
一種導電的凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落、或是網版印刷製程，而被沉積在互連結構356的導電層358 之上，並且電連接至導電層314。該凸塊材料可以是具有一選配的助熔溶劑之Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及其之組合。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料、或是無鉛的焊料。該凸塊材料係利用一適當的安裝或接合製程而被接合到導電層358。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來加以回焊，以形成球狀的球或凸塊360。在某些應用中，凸塊360係被回焊第二次，以改善至UBM層358的電性接觸。該些凸塊亦可被壓縮接合到UBM層358。凸塊360係代表一種可被形成在UBM層358之上的互連結構的類型。該互連結構亦可以使用接合線、柱形凸塊、微凸塊、或是其它電互連。
在圖11f中，重組的面板332係進行一選配的背面研磨步驟。一背面研磨帶或是支撐帶362係被施加在互連結構356之上，並且接觸絕緣層354及凸塊360。囊封體334的一部分係在一利用研磨機364的研磨操作中被移除，以平坦化囊封體334的表面並且露出半導體晶粒114的背表面310。一化學蝕刻或是CMP製程亦可被利用以平坦化囊封體334，並且移除產生自該研磨操作的機械式損壞。囊封體334的一部分的移除係留下囊封體334的新的背表面366。囊封體334係完全從半導體晶粒114的背表面310之上被移除，以露出半導體晶粒114的背表面310。在背面研磨之後，囊封體334的一新的背表面366係與半導體晶粒114的背表面310共平面的。在該背面研磨操作之後，重組的面板332係具有一經降低的厚度。半導體晶粒114的一厚度亦可以藉由該背面研磨操作而被降低。在一實施例中，半導體晶粒114的背表面310的一部分係被移除，以在該背面研磨操作期間薄化半導體晶粒114。移除囊封體334的一部分係降低重組的面板332 的翹曲。雷射標記可以直接被施加至半導體晶粒114的背表面310，以用於對準及單粒化。
在圖11g中，一背面保護層368係被形成在半導體晶粒114的背表面310以及囊封體334的表面366之上，以用於半導體晶粒114的保護。背面保護層368可包含一或多層的光敏的低固化溫度介電阻劑、光敏的複合阻劑、積層化合物膜、具有填充物或玻璃纖維織物的樹脂基質複合的片、具有填充物及玻璃纖維織物兩者之樹脂基質複合的片、具有填充物的絕緣膏、焊料遮罩阻劑膜、液體模製化合物、顆粒模製化合物、聚醯亞胺、BCB、SiO2、Si3N4、SiON、Ta2O5、Al2O3、預浸料、或是其它具有類似的絕緣及結構的性質的介電材料。背面保護層368係利用旋轉塗覆、網版印刷、噴霧塗覆、具有或是不具有熱的真空或壓力疊層、轉移模製、或是其它適當的製程來加以沉積。在一實施例中，背面保護層368是一種在小於200℃下固化的低溫固化的具有或是不具有絕緣填充物之光敏的介電聚合物。在另一實施例中，背面保護層368係藉由UV加以固化的。或者是，背面保護層368是一例如為Cu箔的金屬層，其係被施加至重組的面板332的一背面。背面保護層368係接觸半導體晶粒114的背表面310，以從半導體晶粒114傳輸熱並且改善該裝置的熱效能。
背面保護層368係在半導體晶圓110的單粒化以及半導體晶粒114的重組之後，並且在重組的面板332的單粒化之前加以形成。在一實施例中，背面保護層368係包含一種不透明的材料並且在色彩上是暗的或是黑色的，以提供半導體晶粒114避開來自光以及其它放射的光子的保護，以降低軟錯誤。背面保護層368可被利用於雷射標記重組的面板332，並且 改善標記在該重組的面板332的背表面上的可見度。在另一實施例中，背面保護層368係包含一種透明或是半透明的材料。
對於例如是LED的具有光學性質的半導體晶粒114而言，一透明的背面保護層368係容許從半導體晶粒114的背表面310透過背面保護層368的光子放射。在一實施例中，半導體晶粒114的基底材料112係包含藍寶石，並且半導體晶粒114係包含在主動表面312上的主動元件。在一覆晶的應用中，光可以穿過背面保護層368並且穿過半導體晶粒114的基底材料112而被放射。半導體晶粒114的背表面310係被塗覆一半透明或透明的背面保護層368。該半透明或透明的背面保護層368係提供半導體晶粒114的機械式保護，同時容許光能夠透射背面保護層368。
在圖11h中，重組的面板332係利用鋸刀或雷射切割裝置370而被單粒化成為個別的半導體裝置或eWLCSP 372。重組晶圓332係穿過囊封體334以及堆積的互連結構356而被單粒化。穿過囊封體334的單粒化係從切割道336移除囊封體334的一部分，同時一薄層的囊封體334係維持在半導體晶粒114的側壁328之上。eWLCSP 372係在單粒化之前或是之後進行電性測試。因為eWLCSP 372係穿過囊封體334而被單粒化，因此eWLCSP 372係在單粒化期間遭受較小的損壞。在單粒化期間較小的損壞風險下，測試可以在單粒化之前加以執行，並且可以從每個eWLCSP 372的最終測試除去昂貴的檢查步驟。藉由在單粒化重組的面板332之前的測試，eWLCSP 372可以在重組晶圓層級下被測試。相較於經單粒化的封裝的拾放處理及測試，晶圓層級測試係藉由縮短該處理及測試時間來降低測試的成本。
圖11i係展示在單粒化之後的eWLCSP 372的橫截面圖。互連結構356係被形成在半導體晶粒114的主動表面312以及囊封體334的表面340之上。凸塊360係被形成在互連結構356的導電層358之上。半導體晶粒114係透過導電層314及352以及UBM層358來電連接至凸塊360，以用於透過互連結構356之外部的互連。互連結構356以及凸塊360係保持在半導體晶粒114的一覆蓋區之內，以形成一扇入封裝。在一實施例中，互連結構356是相隔半導體晶粒114的側壁328一距離D7來加以形成，並且距離D7是至少1μm。
在單粒化之後，一薄層的囊封體334係維持被設置在側壁328之上。囊封體334係被設置在半導體晶粒114的四個側邊之上，亦即在該四個側壁328之上，並且背面保護層368係被設置在背表面310之上，此係產生半導體晶粒114的五側的保護。背面保護層368係被設置在背表面310之上，並且提供機械式保護給半導體晶粒114。背面保護層368可以保護半導體晶粒114避開光。背面保護層368係包含在半導體晶粒114的背表面310之上以及在囊封體334之上的一厚度T7。在一實施例中，背面保護層368係具有一範圍是從大約5到150μm的厚度T7。在另一實施例中，背面保護層368係具有一大於約30μm的厚度T7。在又一實施例中，背面保護層368係具有一大約120μm或是更小的厚度T7。背面保護層368以及側壁囊封體334係改善半導體晶粒114的強度並且降低碎屑。相較於具有一背面囊封體的裝置，具有背面保護層368的eWLCSP 372可被形成為具有一降低的高度或輪廓。
囊封體334以及背面保護層368係藉由在該封裝組裝與單粒 化操作期間以及在表面安裝與eWLCSP 372的終端使用期間提供機械式保護，來增加半導體晶粒114的強度。在側壁328之上的囊封體334係減輕在eWLCSP 372之內的半導體晶粒114的裂開及碎屑。一種不透明的囊封體334以及背面保護層368係進一步保護半導體晶粒114免於因為曝露到光或是其它放射的劣化。或者是，一種透明或半透明的囊封體334以及背面保護層368係提供用於具有光學性質的半導體晶粒114的透光。
圖12a-12b係展示扇入eWLCSP 372的另一視圖。圖12a係展示eWLCSP 372的互連側的平面圖。囊封體334係被形成在每個側壁328之上，以在半導體晶粒114的周圍形成一薄的外圍環的囊封體334。eWLCSP 372的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為囊封體334在側壁328之上的厚度T8係在用於eWLCSP 372的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 372的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。此外，相較於標準的晶圓級裝置，被形成在重組的面板332上的eWLCSP 372係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖12b係展示來自圖12a的eWLCSP 372之額外的細節。在半導體晶粒114的側壁328之上的囊封體334係包含從一半導體晶粒114的側壁328量測到eWLCSP 372的一邊緣374的一厚度T8。在一實施例中，囊封體334在側壁328之上的一厚度T8係小於約100μm。在另一實施例中，在半導體晶粒114的側壁328之上的囊封體334係包含一大約70μm或是更小的厚度T8。在又一實施例中，囊封體334在側壁328之上的一厚度T8範圍是從大約30到50μm。
eWLCSP 372係容納高密度的I/O以及細微間距的I/O。在一實施例中，凸塊360可包含一大約250μm的尺寸或直徑。凸塊360係具有一大約0.4mm或是更小的間距、以及一大約6 I/O/mm2或是更大的密度。在另一實施例中，凸塊360係具有一大約0.5mm或是更小的間距、以及一大約4 I/O/mm2或是更大的密度。
圖13係展示一eWLCSP 380，其具有半導體晶粒114的一露出的背表面310。半導體晶粒114係包含被形成在主動表面312之上的導電層314及絕緣層316，其中在絕緣層316中的開口是在導電層314之上加以形成。囊封體334係被沉積在半導體晶粒114之上及周圍，並且囊封體334係從半導體晶粒114的背表面310之上被移除。互連結構356係包含導電層352及358以及絕緣層350及354，並且被形成在半導體晶粒114的主動表面312之上。凸塊360係被形成在互連結構356的UBM層358之上。半導體晶粒114係透過導電層314及352以及UBM層358而電連接至凸塊360，以用於透過互連結構356之外部的互連。互連結構356以及凸塊360係保持在半導體晶粒114的一覆蓋區之內，以形成一扇入封裝。在一實施例中，互連結構356係相隔半導體晶粒114的側壁328一距離D7來加以形成，並且距離D7是至少1μm。
在單粒化之後，一薄層的囊封體334係維持被設置在半導體晶粒114的側壁328之上。在半導體晶粒114的側壁328之上的囊封體334係包含從半導體晶粒114的側壁328量測到eWLCSP 380的一邊緣384的一厚度T8。在側壁328之上的囊封體334係具有一小於約100μm的厚度T8。囊封體334係被設置在之上半導體晶粒114的四個側邊，亦即在該四個側壁 328之上。被設置在側壁328之上的囊封體334係藉由在該封裝組裝與單粒化操作期間以及在表面安裝與eWLCSP 380的終端使用期間提供機械式保護，來增加半導體晶粒114的強度。在側壁328之上的囊封體334係減輕在eWLCSP 380之內的半導體晶粒114的裂開及碎屑。相較於具有一背面保護層的裝置，具有半導體晶粒114的一露出的背表面310之eWLCSP 380係具有一降低的高度或輪廓。eWLCSP 380的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為囊封體334在側壁328之上的厚度T8係在用於eWLCSP 380的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 380的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。此外，相較於標準的晶圓級裝置，被形成在一重組的面板上的eWLCSP 380係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖14係展示一具有背面囊封體的eWLCSP 390。半導體晶粒114係包含被形成在主動表面312之上的導電層314及絕緣層316，其中在絕緣層316中的開口是被形成在導電層314之上。囊封體334係被沉積在半導體晶粒114之上及周圍。互連結構356係包含導電層352及358以及絕緣層350及354，並且被形成在半導體晶粒114的主動表面312之上。凸塊360係被形成在互連結構356的UBM層358之上。半導體晶粒114係透過導電層314及352以及UBM層358來電連接至凸塊360，以用於透過互連結構356之外部的互連。互連結構356以及凸塊360係保持半導體晶粒114在的一覆蓋區之內，以形成一扇入封裝。在一實施例中，互連結構356係相隔半導體晶粒114的側壁328一距離D7來加以形成，並且距離D7是至少1μm。
囊封體334係被沉積在半導體晶粒114的背表面310之上。囊封體334係運作為一用於半導體晶粒114的背面保護層。一選配的背面研磨步驟係被用來薄化在半導體晶粒114的背表面310之上的囊封體334。在無背面研磨步驟下，製造eWLCSP 390的成本係被降低。在單粒化之後，一薄層的囊封體334係維持被設置在半導體晶粒114的側壁328之上。在半導體晶粒114的側壁328之上的囊封體334係包含從半導體晶粒114的側壁328量測到eWLCSP 390的一邊緣394的一厚度T8。在側壁328之上的囊封體334係具有一小於約100μm的厚度T8。因此，囊封體334係被設置在半導體晶粒114的五個側邊之上，亦即在四個側表面328之上以及在背表面310之上。
被設置在側壁328以及背表面310之上的囊封體334係藉由在該封裝組裝與單粒化操作期間以及在表面安裝與eWLCSP 390的終端使用期間提供機械式保護，來增加半導體晶粒114的強度。在側壁328以及背表面310之上的囊封體334係減輕在eWLCSP 390之內的半導體晶粒114的裂開及碎屑。囊封體334係進一步保護半導體晶粒114免於因為曝露到光或是其它放射的劣化。eWLCSP 390的小的覆蓋區係在尺寸上類似於一不具有側壁保護的WLCSP，這是因為囊封體334在側壁328之上的厚度T8係在用於eWLCSP 390的封裝尺寸上產生一可忽略的增加。在一實施例中，eWLCSP 390的封裝覆蓋區尺寸是在一不具有側壁囊封體的WLCSP的x及y方向上的100μm之內。因此，eWLCSP 390在改善該裝置的可靠度的同時，亦維持一小的封裝尺寸。此外，相較於標準的晶圓級裝置，被形成在一重組的面板上的eWLCSP 390係具有較短的測試時間、一較大的良率、以及較低的製造成本。
圖15係展示另一具有一背面保護層368的eWLCSP 396。eWLCSP 396係類似於eWLCSP 372，並且包含被直接形成在導電層或是RDL 352上的凸塊360，而無UBM層。在無UBM層之下加以處理的eWLCSP 396係進一步降低製造該些裝置的成本。在單粒化之後，一薄層的囊封體334係維持被設置在半導體晶粒114的側壁328之上。在半導體晶粒114的側壁328之上的囊封體334係包含從半導體晶粒114的側壁328量測到eWLCSP 396的一邊緣398的一厚度T8。在側壁328之上的囊封體334係具有一小於約100μm的厚度T8。囊封體334係被設置在半導體晶粒114的四個側邊之上，亦即在該四個側壁328之上，並且背面保護層368係被設置在背表面310之上，此係產生半導體晶粒114的五側的保護。背面保護層368以及側壁囊封體334係改善半導體晶粒114的強度並且降低碎屑。一種不透明的囊封體334以及背面保護層368係進一步保護半導體晶粒114免於因為曝露到光或是其它放射的劣化。或者是，一種透明或半透明的囊封體334以及背面保護層368係提供透光給具有光學性質的半導體晶粒114。相較於具有一背面囊封體的裝置，具有背面保護層368的eWLCSP 396可被形成為具有一降低的高度或輪廓。
儘管本發明的一或多個實施例已經詳細地加以描述，但是熟習此項技術者將會體認到可以對於那些實施例做成修改及調適，而不脫離如同在以下的申請專利範圍中所闡述的本發明的範疇。
124‧‧‧半導體晶粒(構件)
128‧‧‧背表面(非主動表面)
130‧‧‧主動表面
132‧‧‧導電層(接觸墊)
134‧‧‧第一絕緣(保護)層
148‧‧‧側表面(側壁)
238‧‧‧囊封體(模製化合物)
242‧‧‧表面
250‧‧‧互連結構
252‧‧‧絕緣(保護)層
254‧‧‧導電層
256‧‧‧絕緣(保護)層
258b‧‧‧凸塊(球)
266‧‧‧背面保護層
272b‧‧‧eWLCSP
276‧‧‧邊緣
P2‧‧‧間距
T5、T6‧‧‧厚度

Claims (16)

  1. 一種製造半導體裝置之方法，其係包括：提供半導體晶粒；在該半導體晶粒的周圍沉積一囊封體，其中該囊封體係沉積在該半導體晶粒的一側壁上；形成一扇入互連結構，該扇入互連結構包括配置成直接接觸到基板的凸塊，該扇入互連結構的全體被設置在該半導體晶粒的覆蓋區之內；移除該囊封體的一部分，以暴露該半導體晶粒的一非主動表面；以及形成與該半導體晶粒的該非主動表面直接接觸的一保護層。
  2. 如申請專利範圍第1項之方法，其中形成該互連結構進一步包含：在該半導體晶粒之上形成一絕緣層；以及在該半導體晶粒之上形成一導電層，該導電層係保持在該半導體晶粒的覆蓋區之內。
  3. 如申請專利範圍第1項之方法，其進一步包含藉由網版印刷或疊層以形成該保護層。
  4. 如申請專利範圍第1項之方法，其進一步包含穿過該囊封體來單粒化，以將該囊封體保持被設置在該半導體晶粒的側壁之上。
  5. 如申請專利範圍第4項之方法，其中被設置在該半導體晶粒的側壁之上的該囊封體的厚度係從30到50微米(μm)。
  6. 如申請專利範圍第2項之方法，其中形成該互連結構進一步包含在該導電層之上形成第二絕緣層，以及該第二絕緣層係從該半導體晶粒的該側壁向內偏移。
  7. 一種製造半導體裝置之方法，其係包括：提供半導體晶粒；在該半導體晶粒的周圍沉積一囊封體；在該半導體晶粒之上形成一扇入互連結構；移除該囊封體的一部分，以暴露該半導體晶粒的一非主動表面；以及形成與該半導體晶粒的該非主動表面直接接觸的一保護層。
  8. 如申請專利範圍第7項之方法，其進一步包含穿過該囊封體來單粒化，以將該囊封體保持被設置在該半導體晶粒的一側壁之上。
  9. 如申請專利範圍第8項之方法，其中被設置在該半導體晶粒的側壁之上的該囊封體係包含一範圍從30到50微米(μm)的厚度。
  10. 如申請專利範圍第7項之方法，其進一步包含利用一雷射來標記該保護層。
  11. 如申請專利範圍第7項之方法，其進一步包含在沉積該囊封體之後形成該保護層。
  12. 如申請專利範圍第7項之方法，其中該扇入互連結構包含配置成直接接觸到基板的凸塊。
  13. 一種半導體裝置，其係包括：一半導體晶粒；一囊封體，其沉積在該半導體晶粒的周圍；一扇入互連結構，其被形成在該半導體晶粒之上，其中該扇入互連結構包括配置成直接接觸到基板的凸塊；以及一保護層，其係被形成在該囊封體以及半導體晶粒之上。
  14. 如申請專利範圍第13項之半導體裝置，其中該囊封體係被設置在該半導體晶粒的一側壁之上。
  15. 如申請專利範圍第14項之半導體裝置，其中被設置在該半導體晶粒的側壁之上的該囊封體係包含一範圍從30到50微米(μm)的厚度。
  16. 如申請專利範圍第13項之半導體裝置，其中該保護層係包含一種透明的材料或是半透明的材料。
TW104105967A 2014-02-27 2015-02-25 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法 TWI721939B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461945739P 2014-02-27 2014-02-27
US61/945,739 2014-02-27
US14/627,347 2015-02-20
US14/627,347 US9704769B2 (en) 2014-02-27 2015-02-20 Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)

Publications (2)

Publication Number Publication Date
TW201533813A TW201533813A (zh) 2015-09-01
TWI721939B true TWI721939B (zh) 2021-03-21

Family

ID=53882938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105967A TWI721939B (zh) 2014-02-27 2015-02-25 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法

Country Status (3)

Country Link
US (3) US9704769B2 (zh)
SG (2) SG10201501282VA (zh)
TW (1) TWI721939B (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576919B2 (en) * 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
TWI663693B (zh) * 2018-04-10 2019-06-21 欣興電子股份有限公司 封裝結構及其製造方法
US11445617B2 (en) 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
US9704769B2 (en) * 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
TWI575676B (zh) * 2014-11-17 2017-03-21 矽品精密工業股份有限公司 電子封裝結構及其製法
TWI595613B (zh) * 2014-11-18 2017-08-11 矽品精密工業股份有限公司 半導體封裝件及其製法
DE102014118769B4 (de) * 2014-12-16 2017-11-23 Infineon Technologies Ag Drucksensor-Modul mit einem Sensor-Chip und passiven Bauelementen innerhalb eines gemeinsamen Gehäuses
US9449935B1 (en) * 2015-07-27 2016-09-20 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US20170098628A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Semiconductor package structure and method for forming the same
US20170098589A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Fan-out wafer level package structure
DE102015120745B4 (de) * 2015-11-30 2021-12-09 Infineon Technologies Austria Ag Chip-Schutzumhüllung und -verfahren
US10141291B2 (en) * 2015-11-30 2018-11-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
DE102015122282A1 (de) * 2015-12-18 2017-06-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu dessen Herstellung
US9842776B2 (en) * 2016-01-13 2017-12-12 Nxp B.V. Integrated circuits and molding approaches therefor
US10181653B2 (en) 2016-07-21 2019-01-15 Infineon Technologies Ag Radio frequency system for wearable device
US10218407B2 (en) 2016-08-08 2019-02-26 Infineon Technologies Ag Radio frequency system and method for wearable device
US9978644B1 (en) * 2016-09-07 2018-05-22 Amkor Technology, Inc. Semiconductor device and manufacturing method
DE102017215354B4 (de) 2016-10-14 2021-10-07 Infineon Technologies Ag Halbleiter und verfahren zum herstellen von halbleiterbauelementen
US9892989B1 (en) * 2016-12-08 2018-02-13 Nxp B.V. Wafer-level chip scale package with side protection
US20180182682A1 (en) * 2016-12-25 2018-06-28 Powertech Technology Inc. Semiconductor device package with stress relief layer
US10466772B2 (en) 2017-01-09 2019-11-05 Infineon Technologies Ag System and method of gesture detection for a remote device
US10505255B2 (en) 2017-01-30 2019-12-10 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
KR102399356B1 (ko) * 2017-03-10 2022-05-19 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
JP2018206797A (ja) 2017-05-30 2018-12-27 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US20180350708A1 (en) * 2017-06-06 2018-12-06 Powertech Technology Inc. Package structure and manufacturing method thereof
US10602548B2 (en) 2017-06-22 2020-03-24 Infineon Technologies Ag System and method for gesture sensing
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
US10504871B2 (en) 2017-12-11 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10746625B2 (en) 2017-12-22 2020-08-18 Infineon Technologies Ag System and method of monitoring a structural object using a millimeter-wave radar sensor
US11346936B2 (en) 2018-01-16 2022-05-31 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US11278241B2 (en) 2018-01-16 2022-03-22 Infineon Technologies Ag System and method for vital signal sensing using a millimeter-wave radar sensor
US10795012B2 (en) 2018-01-22 2020-10-06 Infineon Technologies Ag System and method for human behavior modelling and power control using a millimeter-wave radar sensor
US10576328B2 (en) 2018-02-06 2020-03-03 Infineon Technologies Ag System and method for contactless sensing on a treadmill
US10910287B2 (en) * 2018-02-28 2021-02-02 Stmicroelectronics Pte Ltd Semiconductor package with protected sidewall and method of forming the same
US10917727B2 (en) 2018-03-16 2021-02-09 Vesper Technologies, Inc. Transducer system with configurable acoustic overload point
JP7075791B2 (ja) * 2018-03-20 2022-05-26 株式会社ディスコ 半導体パッケージの製造方法
US10705198B2 (en) 2018-03-27 2020-07-07 Infineon Technologies Ag System and method of monitoring an air flow using a millimeter-wave radar sensor
US10761187B2 (en) 2018-04-11 2020-09-01 Infineon Technologies Ag Liquid detection using millimeter-wave radar sensor
US10775482B2 (en) 2018-04-11 2020-09-15 Infineon Technologies Ag Human detection and identification in a setting using millimeter-wave radar
US10794841B2 (en) 2018-05-07 2020-10-06 Infineon Technologies Ag Composite material structure monitoring system
US10399393B1 (en) 2018-05-29 2019-09-03 Infineon Technologies Ag Radar sensor system for tire monitoring
US10903567B2 (en) 2018-06-04 2021-01-26 Infineon Technologies Ag Calibrating a phased array system
US11416077B2 (en) 2018-07-19 2022-08-16 Infineon Technologies Ag Gesture detection system and method using a radar sensor
US10928501B2 (en) 2018-08-28 2021-02-23 Infineon Technologies Ag Target detection in rainfall and snowfall conditions using mmWave radar
US11183772B2 (en) 2018-09-13 2021-11-23 Infineon Technologies Ag Embedded downlight and radar system
US11125869B2 (en) 2018-10-16 2021-09-21 Infineon Technologies Ag Estimating angle of human target using mmWave radar
US10825796B2 (en) * 2018-10-22 2020-11-03 Nanya Technology Corporation Semiconductor package and method for manufacturing the same
US11397239B2 (en) 2018-10-24 2022-07-26 Infineon Technologies Ag Radar sensor FSM low power mode
US11360185B2 (en) 2018-10-24 2022-06-14 Infineon Technologies Ag Phase coded FMCW radar
EP3654053A1 (en) 2018-11-14 2020-05-20 Infineon Technologies AG Package with acoustic sensing device(s) and millimeter wave sensing elements
US11087115B2 (en) 2019-01-22 2021-08-10 Infineon Technologies Ag User authentication using mm-Wave sensor for automotive radar systems
US11158520B2 (en) * 2019-03-11 2021-10-26 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (MECA) process
US11355838B2 (en) 2019-03-18 2022-06-07 Infineon Technologies Ag Integration of EBG structures (single layer/multi-layer) for isolation enhancement in multilayer embedded packaging technology at mmWave
US11126885B2 (en) 2019-03-21 2021-09-21 Infineon Technologies Ag Character recognition in air-writing based on network of radars
US11454696B2 (en) 2019-04-05 2022-09-27 Infineon Technologies Ag FMCW radar integration with communication system
US11694906B2 (en) 2019-09-03 2023-07-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11121111B2 (en) * 2019-09-09 2021-09-14 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11327167B2 (en) 2019-09-13 2022-05-10 Infineon Technologies Ag Human target tracking system and method
US11774592B2 (en) 2019-09-18 2023-10-03 Infineon Technologies Ag Multimode communication and radar system resource allocation
KR102543996B1 (ko) * 2019-09-20 2023-06-16 주식회사 네패스 반도체 패키지 및 이의 제조방법
US11435443B2 (en) 2019-10-22 2022-09-06 Infineon Technologies Ag Integration of tracking with classifier in mmwave radar
US11158551B2 (en) * 2020-01-07 2021-10-26 Dialog Semiconductor (Uk) Limited Modular WLCSP die daisy chain design for multiple die sizes
US11808883B2 (en) 2020-01-31 2023-11-07 Infineon Technologies Ag Synchronization of multiple mmWave devices
US11614516B2 (en) 2020-02-19 2023-03-28 Infineon Technologies Ag Radar vital signal tracking using a Kalman filter
US11915949B2 (en) 2020-02-21 2024-02-27 Amkor Technology Singapore Holding Pte. Ltd. Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
US11605552B2 (en) * 2020-02-21 2023-03-14 Amkor Technology Singapore Holding Pte. Ltd. Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
US11585891B2 (en) 2020-04-20 2023-02-21 Infineon Technologies Ag Radar-based vital sign estimation
US11567185B2 (en) 2020-05-05 2023-01-31 Infineon Technologies Ag Radar-based target tracking using motion detection
CN111584478B (zh) * 2020-05-22 2022-02-18 甬矽电子(宁波)股份有限公司 一种叠层芯片封装结构和叠层芯片封装方法
US11774553B2 (en) 2020-06-18 2023-10-03 Infineon Technologies Ag Parametric CNN for radar processing
US11704917B2 (en) 2020-07-09 2023-07-18 Infineon Technologies Ag Multi-sensor analysis of food
US11837518B2 (en) * 2020-08-26 2023-12-05 Texas Instruments Incorporated Coated semiconductor dies
US11614511B2 (en) 2020-09-17 2023-03-28 Infineon Technologies Ag Radar interference mitigation
US11719787B2 (en) 2020-10-30 2023-08-08 Infineon Technologies Ag Radar-based target set generation
US11719805B2 (en) 2020-11-18 2023-08-08 Infineon Technologies Ag Radar based tracker using empirical mode decomposition (EMD) and invariant feature transform (IFT)
US12021013B2 (en) * 2021-01-29 2024-06-25 Mediatek Inc. Ball pad design for semiconductor packages
US11662430B2 (en) 2021-03-17 2023-05-30 Infineon Technologies Ag MmWave radar testing
US11950895B2 (en) 2021-05-28 2024-04-09 Infineon Technologies Ag Radar sensor system for blood pressure sensing, and associated method
WO2023272643A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 封装芯片及其制作方法、再布线封装芯片及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915690B2 (en) * 2007-12-20 2011-03-29 Chipmos Technologies Inc Die rearrangement package structure using layout process to form a compliant configuration
US20130280826A1 (en) * 2010-02-16 2013-10-24 Deca Technologies Inc. Adaptive patterning for panelized packaging

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
DE69635397T2 (de) 1995-03-24 2006-05-24 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
JP3352352B2 (ja) 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
US6023094A (en) 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
EP1050905B1 (en) 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
US6734532B2 (en) 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
US6709953B2 (en) 2002-01-31 2004-03-23 Infineon Technologies Ag Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
US6916688B1 (en) 2002-12-05 2005-07-12 National Semiconductor Corporation Apparatus and method for a wafer level chip scale package heat sink
US7256074B2 (en) 2003-10-15 2007-08-14 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
JP3929966B2 (ja) 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
US7135385B1 (en) 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
US7109587B1 (en) 2004-05-25 2006-09-19 National Semiconductor Corporation Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
US8575018B2 (en) 2006-02-07 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area
US8327684B2 (en) 2008-10-21 2012-12-11 Teledyne Scientific & Imaging, Llc Method for adjusting resonance frequencies of a vibrating microelectromechanical device
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8125072B2 (en) * 2009-08-13 2012-02-28 Infineon Technologies Ag Device including a ring-shaped metal structure and method
JP5636669B2 (ja) 2009-11-30 2014-12-10 キョーラク株式会社 発泡成形品の製造方法
US9576919B2 (en) * 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US8258633B2 (en) 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
JP5584011B2 (ja) * 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
TWI414027B (zh) * 2010-06-30 2013-11-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8492203B2 (en) 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US8367475B2 (en) 2011-03-25 2013-02-05 Broadcom Corporation Chip scale package assembly in reconstitution panel process format
US8642385B2 (en) 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
US8664040B2 (en) 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment
TWI463619B (zh) 2012-06-22 2014-12-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9385075B2 (en) * 2012-10-26 2016-07-05 Infineon Technologies Ag Glass carrier with embedded semiconductor device and metal layers on the top surface
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
CA2902054C (en) * 2013-03-06 2020-07-28 Bombardier Inc. Aircraft drainage system
US9620457B2 (en) * 2013-11-26 2017-04-11 Infineon Technologies Ag Semiconductor device packaging
US9385040B2 (en) * 2014-02-19 2016-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor device
US9704769B2 (en) * 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915690B2 (en) * 2007-12-20 2011-03-29 Chipmos Technologies Inc Die rearrangement package structure using layout process to form a compliant configuration
US20130280826A1 (en) * 2010-02-16 2013-10-24 Deca Technologies Inc. Adaptive patterning for panelized packaging

Also Published As

Publication number Publication date
TW201533813A (zh) 2015-09-01
SG10201501282VA (en) 2015-09-29
US20170278765A1 (en) 2017-09-28
SG10201709550RA (en) 2018-01-30
US20150243575A1 (en) 2015-08-27
US11257729B2 (en) 2022-02-22
US9704769B2 (en) 2017-07-11
US20200006177A1 (en) 2020-01-02
US10446459B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
TWI721939B (zh) 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
US11961764B2 (en) Semiconductor device and method of making a wafer-level chip-scale package
US11488933B2 (en) Semiconductor device and method of forming embedded wafer level chip scale packages
US11488932B2 (en) Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
TWI689075B (zh) 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法
TWI651783B (zh) 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
TW201526125A (zh) 半導體裝置和在扇出封裝中於半導體晶粒上形成細節距重新分佈層之方法
TWI689017B (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
US10163747B2 (en) Semiconductor device and method of controlling warpage in reconstituted wafer
TWI716674B (zh) 半導體裝置和在重建晶圓中控制翹曲的方法
TW201523802A (zh) 在半導體封裝中使用標準化載體的半導體裝置及方法