TW201523802A - 在半導體封裝中使用標準化載體的半導體裝置及方法 - Google Patents

在半導體封裝中使用標準化載體的半導體裝置及方法 Download PDF

Info

Publication number
TW201523802A
TW201523802A TW103136991A TW103136991A TW201523802A TW 201523802 A TW201523802 A TW 201523802A TW 103136991 A TW103136991 A TW 103136991A TW 103136991 A TW103136991 A TW 103136991A TW 201523802 A TW201523802 A TW 201523802A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor die
carrier
encapsulant
wafer
Prior art date
Application number
TW103136991A
Other languages
English (en)
Other versions
TWI658543B (zh
Inventor
托瑪斯Ｊ 施特羅特曼
達米安Ｍ 普里科洛
沈一權
耀劍 林
海茲 彼得 華茲
尹勝煜
潘迪Ｃ 瑪莉姆蘇
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/097,534 external-priority patent/US9620413B2/en
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201523802A publication Critical patent/TW201523802A/zh
Application granted granted Critical
Publication of TWI658543B publication Critical patent/TWI658543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體裝置具有一有固定大小的載體。複數個第一半導體晶粒從一第一半導體晶圓處被單體化裁切出來。該些第一半導體晶粒被設置在該載體上方。在該載體上的第一半導體晶粒的數量不相依於從該第一半導體晶圓處單體化裁切出來的第一半導體晶粒的大小與數量。一囊封體被沉積在該些第一半導體晶粒與該載體上方及周圍，用以形成一重組式鑲板。一互連結構被形成在該重組式鑲板上方，同時保留該囊封體沒有該互連結構。該重組式鑲板被單體化裁切貫穿該囊封體。該些第一半導體晶粒從該載體處被移除。一具有不同於該些第一半導體晶粒之大小的大小的第二半導體晶粒被設置在該載體上方。該載體的固定大小不相依於該第二半導體晶粒的大小。

Description

在半導體封裝中使用標準化載體的半導體裝置及方法
本發明大體上和半導體裝置有關，且更明確地說，本發明係關於使用標準化載體來形成晶圓級晶片尺寸封裝(Wafer Level Chip Scale Package，WLCSP)的半導體裝置及方法。
優先權之主張
本申請案為2013年3月15日所提申之美國專利申請案第13/832,809號的部份接續案，該案主張2012年10月2日所提申之美國臨時申請案第61/744,699號的權利，本文以引用的方式將此些申請案併入。
在現代的電子產品中經常發現半導體裝置。半導體裝置會有不同數量與密度的電氣組件。離散式半導體裝置通常含有某一種類型的電氣組件，舉例來說，發光二極體(Light Emitting Diode，LED)、小訊號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。積體式半導體裝置通常含有數百個至數百萬個電氣組件。積體式半導體裝置的範例包含微控制器、微處理器、電荷耦合裝置(Charged-Coupled Device，CCD)、太陽能電池、 以及數位微鏡裝置(Digital Micro-mirror Device，DMD)。
半導體裝置會實施各式各樣的功能，例如，訊號處理、高速計算、傳送與接收電磁訊號、控制電子裝置、將太陽光轉換成電能、以及產生電視顯示器的視覺投影。在娛樂領域、通訊領域、電力轉換領域、網路領域、電腦領域、以及消費性產品領域中皆會發現半導體裝置。在軍事應用、航空、自動車、工業控制器、以及辦公室設備中同樣會發現半導體裝置。
半導體裝置會利用半導體材料的電氣特性。半導體材料的結構使得可藉由施加電場或基極電流或是經由摻雜處理來操縱其導電性。摻雜會將雜質引入至半導體材料之中，以便操縱及控制半導體裝置的傳導性。
半導體裝置含有主動式電氣結構與被動式電氣結構。主動式結構(其包含雙極電晶體與場效電晶體)會控制電流的流動。藉由改變摻雜程度以及施加電場或基極電流，電晶體便會提高或限制電流的流動。被動式結構(其包含電阻器、電容器、以及電感器)會創造用以實施各式各樣電氣功能所需要的電壓和電流之間的關係。該些被動式結構與主動式結構會被電氣連接以形成讓半導體裝置實施高速計算及其它實用功能的電路。
半導體裝置通常會使用兩種複雜的製程來製造，也就是，前端製造以及後端製造，每一者皆可能涉及數百道步驟。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。每一個半導體晶粒通常相同並且含有藉由電氣連接主動式組件和被動式組件而形成的電路。後端製造涉及從已完成的晶圓中單體化裁切個別的半導體晶粒並且封裝該晶粒，用以提供結構性支撐以及環境隔離。本文中所使用的「半導體晶粒(semiconductor die)」 一詞兼具單數和複數形式，且據此會表示單一半導體裝置以及多個半導體裝置兩者。
半導體製造的其中一個目標便係生產較小型的半導體裝置。較小型裝置通常會消耗較少的電力，具有較高的效能，並且能夠被更有效地生產。此外，較小型的半導體裝置還具有較小的覆蓋區，這係較小型末端產品所需要的。藉由改良前端製程能夠達成較小的半導體晶粒尺寸，從而導致具有較小尺寸以及較高密度之主動式組件和被動式組件的半導體晶粒。後端製程可以藉由改良電氣互連及封裝材料而導致具有較小覆蓋區的半導體裝置封裝。
習知的半導體晶圓通常含有藉由一切割道而被分開的複數個半導體晶粒。主動式電路和被動式電路係被形成在每一個半導體晶粒的表面中。一互連結構會被形成在該半導體晶粒的表面上。該半導體晶圓會被單體化裁切成個別的半導體晶粒，以便使用在各式各樣的電子產品中。半導體製造的一項重要觀點係高產量以及對應的低成本。
半導體晶圓會被製作成具有相依於被用來生產該些半導體晶圓和半導體晶粒之設備的各種直徑及半導體晶粒大小。半導體處理設備通常係根據每一種特殊半導體晶粒大小及進料半導體晶圓大小來開發。舉例來說，200毫米(mm)的晶圓係利用200mm設備來處理，而300mm的晶圓係利用300mm設備來處理。從一晶圓處被單體化裁切出來的半導體晶粒係在一載體上被處理。該載體的大小係根據要被處理器的半導體晶粒的大小來選擇。舉例來說，10mm乘10mm的半導體晶粒係利用和5mm乘5mm的半導體晶粒不同的設備來處理。所以，用於封裝半導體裝置的設備在處理 該設備被設計使用的特定半導體晶粒大小或半導體晶圓大小的能力方面會受到限制。當進料半導體晶粒大小及半導體晶圓大小改變時，則必須額外投資製造設備。投資用於特定大小的半導體晶粒或半導體晶圓的設備會產生半導體裝置製造商的資本投資風險。當進料半導體晶圓大小改變時，特定晶圓設備便會成為廢品。同樣地，被設計用於特定大小半導體晶粒的載體與設備也會成為廢品，因為該些載體在處理不同大小半導體晶粒的能力會受到限制。不斷地開發與施行不同的設備會增加最終半導體裝置的成本。
半導體晶圓包含各種直徑並且通常以被設計用於每一種特定大小半導體晶粒的製造設備來處理。半導體晶粒通常被密封在半導體封裝裡面以達該晶粒之電氣互連、結構性支撐、以及環境保護的目的。倘若半導體晶粒的一部分曝露在外部元素中的話，尤其是當表面裝設該晶粒時，半導體便會遭到破壞或毀損。舉例來說，半導體晶粒在處理及曝光期間會被破壞或毀損。
本技術領域需要使用能夠應付多種大小之半導體晶粒和進料晶圓的載體及設備來有效製造半導體裝置。據此，於一實施例中，本發明係一種製造半導體裝置的方法，該方法包括下面步驟：提供一固定大小的載體；以及設置複數個第一半導體晶粒於該載體上方。該載體的固定大小不相依於該第一半導體晶粒的大小。
於另一實施例中，本發明係一種製造半導體裝置的方法，該方法包括下面步驟：提供一載體；以及設置一第一半導體晶粒於該載體上方。該載體的大小不相依於該第一半導體晶粒的大小。
於另一實施例中，本發明係一種製造半導體裝置的方法，該方法包括下面步驟：提供一半導體晶粒；沉積一囊封體於該半導體晶粒上方與周圍，用以形成一重組式鑲板；於該重組式鑲板上方形成一互連結構，同時保留該囊封體沒有該互連結構；以及單體化裁切該重組式鑲板貫穿該囊封體。
於另一實施例中，本發明係一種半導體裝置，其包括一半導體晶粒。一囊封體被沉積在該半導體晶粒上方以及相鄰於該半導體晶粒的周邊區域之中。一互連結構被形成在該半導體晶粒上方。該周邊區域不會有該互連結構。
50‧‧‧電子裝置
52‧‧‧印刷電路板(PCB)
54‧‧‧訊號線路
56‧‧‧焊線封裝
58‧‧‧覆晶
60‧‧‧球柵陣列(BGA)
62‧‧‧凸塊晶片載體(BCC)
64‧‧‧雙直列封裝(DIP)
66‧‧‧平台格柵陣列(LGA)
68‧‧‧多晶片模組(MCM)
70‧‧‧方形扁平無導線封裝(QFN)
72‧‧‧方形扁平封裝
74‧‧‧半導體晶粒
76‧‧‧接觸墊
78‧‧‧中間載體
80‧‧‧導體導線
82‧‧‧焊線
84‧‧‧囊封體
88‧‧‧半導體晶粒
90‧‧‧載體
92‧‧‧底層填充材料或環氧樹脂膠黏材料
94‧‧‧焊線
96‧‧‧接觸墊
98‧‧‧接觸墊
100‧‧‧模製化合物或囊封體
102‧‧‧接觸墊
104‧‧‧凸塊
106‧‧‧中間載體
108‧‧‧主動區
110‧‧‧凸塊
112‧‧‧凸塊
114‧‧‧訊號線
116‧‧‧模製化合物或囊封體
120‧‧‧半導體晶圓
122‧‧‧基礎基板材料
124‧‧‧半導體晶粒或組件
126‧‧‧切割道
128‧‧‧背表面或非主動表面
130‧‧‧主動表面
132‧‧‧導電層
134‧‧‧絕緣層或鈍化層
136‧‧‧導電層或重新分佈層(RDL)
138‧‧‧雷射
140‧‧‧主動表面的一部分
142‧‧‧導電層
144‧‧‧鋸片或雷射削切工具
150‧‧‧載體或暫時性基板
152‧‧‧介面層或雙面膠帶
153‧‧‧重組式晶圓或重新配置晶圓
154‧‧‧囊封體或模製化合物
156‧‧‧雷射
160‧‧‧球體或凸塊
162‧‧‧鋸片或雷射削切工具
164‧‧‧WLCSP
170‧‧‧半導體晶圓
172‧‧‧基礎基板材料
174‧‧‧半導體晶粒或組件
176‧‧‧切割道
178‧‧‧背表面或非主動表面
180‧‧‧主動表面
182‧‧‧導電層
184‧‧‧導電層
186‧‧‧絕緣層或鈍化層
188‧‧‧導電層或重新分佈層(RDL)
190‧‧‧雷射
192‧‧‧主動表面的一部分
194‧‧‧鋸片或雷射削切工具
200‧‧‧載體或暫時性基板
202‧‧‧介面層或雙面膠帶
203‧‧‧重組式晶圓或重新配置晶圓
204‧‧‧囊封體或模製化合物
206‧‧‧雷射
210‧‧‧球體或凸塊
212‧‧‧鋸片或雷射削切工具
214‧‧‧WLCSP
220‧‧‧半導體晶粒
222‧‧‧背表面或非主動表面
224‧‧‧主動表面
226‧‧‧導電層
228‧‧‧導電層
230‧‧‧球體或凸塊
232‧‧‧基板
234‧‧‧導體線路
236‧‧‧重組式晶圓或重新配置晶圓
238‧‧‧主動表面的一部分
239‧‧‧鋸片或雷射削切工具
240‧‧‧模製底層填充(MUF)材料
242‧‧‧載體或暫時性基板
243‧‧‧介面層或雙面膠帶
244‧‧‧囊封體或模製化合物
245‧‧‧雷射
246‧‧‧球體或凸塊
248‧‧‧鋸片或雷射削切工具
250‧‧‧晶圓級晶片尺寸封裝(WLCSP)
260‧‧‧半導體晶粒
262‧‧‧背表面或非主動表面
264‧‧‧主動表面
266‧‧‧導電層
268‧‧‧基板
270‧‧‧晶粒附著黏著劑
272‧‧‧導體線路
274‧‧‧焊線
276‧‧‧囊封體或模製化合物
278‧‧‧囊封體或模製化合物
280‧‧‧球體或凸塊
282‧‧‧半導體封裝
290‧‧‧半導體晶圓
292‧‧‧基礎基板材料
294‧‧‧半導體晶粒或組件
296‧‧‧切割道
300‧‧‧半導體晶圓
302‧‧‧基礎基板材料
304‧‧‧半導體晶粒或組件
306‧‧‧切割道
310‧‧‧背表面或非主動表面
312‧‧‧主動表面
314‧‧‧導電層
316‧‧‧絕緣層或鈍化層
318‧‧‧雷射
320‧‧‧絕緣層的表面
322‧‧‧鋸片或雷射削切工具
324‧‧‧邊緣、側壁、或是側表面
330‧‧‧載體或暫時性基板
332‧‧‧介面層或雙面膠帶
334‧‧‧介面層的表面
336‧‧‧重組式晶圓或重新配置晶圓
338‧‧‧重組式晶圓或重組式鑲板
340‧‧‧處理設備
342‧‧‧控制系統
344‧‧‧囊封體或模製化合物
345‧‧‧研磨機
346‧‧‧背側表面
347‧‧‧平坦的背側表面
348‧‧‧表面
349‧‧‧絕緣層或鈍化層
350‧‧‧絕緣層或鈍化層
352‧‧‧開口
354‧‧‧導電層
356‧‧‧絕緣層或鈍化層
358‧‧‧開口
360‧‧‧導電層
362‧‧‧球體或凸塊
366‧‧‧增進互連結構
370‧‧‧鋸片或雷射削切工具
372‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
380‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
384‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
386‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
388‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
410‧‧‧絕緣層
412‧‧‧開口
414‧‧‧導電層
416‧‧‧絕緣層或鈍化層
418‧‧‧開口
420‧‧‧鋸片或雷射削切工具
422‧‧‧側壁或側表面
430‧‧‧載體
432‧‧‧介面層
436‧‧‧重組式晶圓或鑲板
438‧‧‧囊封體或模製化合物
440‧‧‧背側表面
442‧‧‧研磨機
444‧‧‧平坦的背側表面
448‧‧‧表面
460‧‧‧導電層
462‧‧‧球體或凸塊
466‧‧‧增進互連結構
470‧‧‧鋸片或雷射削切工具
472‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
480‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
482‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
484‧‧‧背側絕緣層
486‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
488‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
490‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
500‧‧‧半導體晶圓
502‧‧‧基礎基板材料
504‧‧‧半導體晶粒或組件
506‧‧‧切割道
508‧‧‧背表面或非主動表面
510‧‧‧主動表面
512‧‧‧導電層
514‧‧‧絕緣層或鈍化層
516‧‧‧邊緣或側壁
518‧‧‧雷射
520‧‧‧鋸片或雷射削切工具
522‧‧‧側表面
530‧‧‧載體或暫時性基板
532‧‧‧介面層或雙面膠帶
534‧‧‧表面
536‧‧‧重組式晶圓或重組式鑲板
550‧‧‧囊封體或模製化合物
552‧‧‧背側表面
554‧‧‧表面
560‧‧‧導電層
562‧‧‧絕緣層或鈍化層
564‧‧‧球體或凸塊
566‧‧‧增進互連結構
570‧‧‧鋸片或雷射削切工具
572‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
580‧‧‧側表面
590‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
592‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
594‧‧‧導電層
596‧‧‧背側絕緣層
600‧‧‧半導體晶圓
602‧‧‧基礎基板材料
604‧‧‧半導體晶粒或組件
606‧‧‧切割道
608‧‧‧邊緣或側壁
610‧‧‧背表面或非主動表面
612‧‧‧主動表面
614‧‧‧導電層
616‧‧‧絕緣層或鈍化層
618‧‧‧雷射
620‧‧‧鋸片或雷射削切工具
622‧‧‧側表面
630‧‧‧載體或暫時性基板
632‧‧‧介面層或雙面膠帶
634‧‧‧表面
640‧‧‧重組式晶圓或重新配置晶圓
644‧‧‧囊封體或模製化合物
646‧‧‧背表面
648‧‧‧表面
650‧‧‧導電層
660‧‧‧絕緣層或鈍化層
662‧‧‧球體或凸塊
664‧‧‧增進互連結構
670‧‧‧鋸片或雷射削切工具
672‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
674‧‧‧嵌入式晶圓級晶片尺寸封裝(eWLCSP)
676‧‧‧背側絕緣層
圖1所示的係一印刷電路板(PCB)，在其表面裝設著不同類型的封裝；圖2a至2c所示的係被裝設至該PCB的代表性半導體封裝的進一步細節；圖3a至3d所示的係具有藉由切割道分離之複數個半導體晶粒的半導體晶圓；圖4a至4e所示的係沉積一囊封體在一WLCSP中的一半導體晶粒的主動表面的側邊與裸露部分上方的製程；圖5所示的係該半導體晶粒的主動表面的側邊與裸露部分被該囊封體覆蓋的WLCSP；圖6a至6c所示的係具有藉由切割道分離之複數個半導體晶粒的半導體晶圓； 圖7a至7e所示的係沉積一囊封體在一WLCSP中的一半導體晶粒的主動表面的側邊與裸露部分上方的另一製程；圖8所示的係該半導體晶粒的主動表面的側邊與裸露部分被該囊封體覆蓋的WLCSP；圖9a至9h所示的係在一WLCSP中沉積一具有一半導體晶粒的主動表面的側邊與一部分的模製底層填充(Mold UnderFill，MUF)材料的製程；圖10所示的係該半導體晶粒的主動表面的側邊與該部分被該MUF材料覆蓋的WLCSP；圖11所示的係被設置在該半導體晶粒與基板之間的MUF材料；圖12所示的係該半導體晶粒的主動表面的側邊與該部分被該MUF材料覆蓋的半導體封裝；圖13a至13p所示的係形成一重組式或嵌入式晶圓級晶片尺寸封裝(embedded Wafer Level Chip Scale Package，eWLCSP)的製程；圖14所示的係一eWLCSP，其具有一位在該半導體晶粒之側壁上方的囊封體以及一背側保護層；圖15所示的係一eWLCSP，其具有一背側保護層；圖16所示的係一eWLCSP，其具有一位在該半導體晶粒之側壁與背側上方的囊封體；圖17所示的係一eWLCSP，其具有位在該半導體晶粒之背側上方的囊封體；圖18所示的係一eWLCSP，其具有有裸露側壁與背側的半導體晶粒；圖19a至19k所示的係形成一eWLCSP的替代製程； 圖20所示的係一eWLCSP，其具有一位在該半導體晶粒之側壁與背側上方的囊封體；圖21所示的係一eWLCSP，其具有位在該半導體晶粒之背側上方的囊封體；圖22所示的係一eWLCSP，其具有位在該側壁上方的囊封體以及一背側保護層；圖23所示的係另一eWLCSP，其具有位在該側壁上方的囊封體以及一背側保護層；圖24所示的係一eWLCSP，其具有一背側保護層；圖25所示的係一eWLCSP，其具有有裸露側壁與背側的半導體晶粒；圖26a至26k所示的係形成一eWLCSP的製程，其具有位在一半導體晶粒之背側上方的囊封體；圖27所示的係一eWLCSP，其具有有裸露側壁與背側的半導體晶粒；圖28所示的係一eWLCSP，其具有一背側保護層；圖29a至29i所示的係形成一eWLCSP的另一製程，其具有薄側壁囊封；以及圖30所示的係一eWLCSP，其具有一背側保護層以及薄側壁囊封。
在下面的說明中參考圖式於一或更多個實施例中說明本發明，於該些圖式中，相同的符號代表相同或雷同的元件。雖然本文以達成本發明之目的的最佳模式來說明本發明；不過，熟習本技術的人士便會明白，本發明希望涵蓋受到下面揭示內容及圖式支持的隨附申請專利範圍及 它們的等效範圍所定義的本發明的精神與範疇內可以併入的替代例、修正例、以及等效例。
半導體裝置通常會使用兩種複雜的製程來製造：前端製造和後端製造。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。該晶圓上的每一個晶粒皆含有主動式電氣組件和被動式電氣組件，它們會被電氣連接而形成功能性電路。主動式電氣組件(例如電晶體與二極體)能夠控制電流的流動。被動式電氣組件(例如電容器、電感器、以及電阻器)會創造用以實施電路功能所需要的電壓和電流之間的關係。
被動式組件和主動式組件會藉由一連串的製程步驟被形成在該半導體晶圓的表面上方，該些製程步驟包含：摻雜、沉積、光微影術、蝕刻、以及平坦化。摻雜會藉由下面的技術將雜質引入至半導體材料之中，例如：離子植入或是熱擴散。摻雜製程會藉由響應於電場或基極電流來動態改變半導體材料傳導性而修正主動式裝置中半導體材料的導電性。電晶體含有不同類型及不同摻雜程度的多個區域，它們會在必要時被排列成用以在施加電場或基極電流下讓該電晶體提高或限制電流的流動。
主動式組件和被動式組件係由具有不同電氣特性的多層材料構成。該些層能夠藉由各式各樣的沉積技術來形成，其部分取決於要被沉積的材料的類型。舉例來說，薄膜沉積可能包含：化學氣相沉積(Chemical Vapor Deposition，CVD)製程、物理氣相沉積(Physical Vapor Deposition，PVD)製程、電解質電鍍製程、以及無電極電鍍製程。每一層通常都會被圖樣化，以便形成主動式組件、被動式組件、或是組件之間的電氣連接線的一部分。
後端製造係指將已完成的晶圓切割或單體化裁切成個別的 晶粒，並且接著封裝該半導體晶粒，以達結構性支撐以及環境隔離的效果。為單體化裁切半導體晶粒，該晶圓會沿著該晶圓中被稱為切割道(saw street)或切割線(scribe)的非功能性區域被刻痕並且折斷。晶圓會利用雷射切割工具或鋸片來進行單體化裁切。經過單體化裁切之後，個別半導體晶粒便會被裝設至包含接針或接觸墊的封裝基板，以便和其它系統組件進行互連。被形成在該半導體晶粒上方的接觸墊接著會被連接至該封裝裡面的接觸墊。該些電氣連接線可利用焊料凸塊、短柱凸塊、導電膏、或是焊線來製成。一囊封體或是其它模製材料會被沉積在該封裝的上方，用以提供物理性支撐和電氣隔離。接著，已完成的封裝便會被插入一電氣系統之中並且讓其它系統組件可取用該半導體裝置的功能。
圖1圖解電子裝置50，其具有一晶片載體基板或是印刷電路板(Printed Circuit Board，PCB)52，在其表面上裝設著複數個半導體封裝。電子裝置50會具有某一種類型的半導體封裝或是多種類型的半導體封裝，端視應用而定。為達解釋的目的，圖1中顯示不同類型的半導體封裝。
電子裝置50能夠係單獨型系統，其使用該些半導體封裝來實施一或更多項電氣功能。或者，電子裝置50亦能夠係一較大型系統中的子組件。舉例來說，電子裝置50能夠係蜂巢式電話、個人數位助理(Personal Digital Assistant，PDA)、數位錄像機(Digital Video Camera，DVC)、或是其它電子通信裝置的一部分。或者，電子裝置50能夠係圖形卡、網路介面卡、或是能夠被插入在電腦之中的其它訊號處理卡。該半導體封裝能夠包含：微處理器、記憶體、特定應用積體電路(Application Specific Integrated Circuits，ASIC)、邏輯電路、類比電路、RF電路、離散式裝置、或是其它半導體晶粒 或電氣組件。該些產品要被市場接受，微型化以及減輕重量相當重要。半導體裝置之間的距離必須縮小，以達更高密度的目的。
在圖1中，PCB 52提供一通用基板，用以達到結構性支撐以及電氣互連被裝設在該PCB上的半導體封裝的目的。多條導體訊號線路54會利用下面製程被形成在PCB 52的一表面上方或是多層裡面：蒸發製程、電解質電鍍製程、無電極電鍍製程、網印製程、或是其它合宜的金屬沉積製程。訊號線路54會在該些半導體封裝、被裝設的組件、以及其它外部系統組件中的每一者之間提供電氣通訊。線路54還提供連接至每一個該些半導體封裝的電力連接線及接地連接線。
於某些實施例中，一半導體裝置有兩個封裝層。第一層封裝係一種用於以機械方式及電氣方式將該半導體晶粒附接至一中間載體的技術。第二層封裝則涉及以機械方式及電氣方式將該中間載體附接至該PCB。於其它實施例中，一半導體裝置可以僅有該第一層封裝，其中，該晶粒係以機械方式及電氣方式直接被裝設至該PCB。
為達解釋的目的，圖中在PCB 52上顯示數種類型的第一層封裝，其包含焊線封裝56以及覆晶58。除此之外，圖中還顯示被裝設在PCB 52上的數種類型第二層封裝，其包含：球柵陣列(Ball Grid Array，BGA)60；凸塊晶片載體(Bump Chip Carrier，BCC)62；雙直列封裝(Dual In-line Package，DIP)64；平台格柵陣列(Land Grid Array，LGA)66；多晶片模組(Multi-Chip Module，MCM)68；方形扁平無導線封裝(Quad Flat Non-leaded package，QFN)70；以及方形扁平封裝72。端視系統需求而定，被配置成具有第一層封裝樣式和第二層封裝樣式之任何組合的半導體封裝和其它電 子組件所組成的任何組合皆能夠被連接至PCB 52。於某些實施例中，電子裝置50包含單一附接半導體封裝；不過，其它實施例則會需要多個互連封裝。藉由在單一基板上方組合一或更多個半導體封裝，製造商便能夠將事先製造的組件併入電子裝置和系統之中。因為該些半導體封裝包含精密的功能，所以，電子裝置能夠使用較便宜的組件及有效率的製程來製造。所產生的裝置比較不可能失效而且製造價格較低廉，從而降低消費者的成本。
圖2a至圖2c所示的係示範性半導體封裝。圖2a所示的係被裝設在PCB 52上的DIP 64的進一步細節。半導體晶粒74包含一含有類比電路或數位電路的主動區，該些類比電路或數位電路會被施行為形成在該晶粒裡面的主動式裝置、被動式裝置、導體層、以及介電層，並且會根據該晶粒的電氣設計進行電氣互連。舉例來說，該電路能夠包含被形成在半導體晶粒74之主動區裡面的一或更多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。接觸墊76係由導體材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或是銀(Ag))所製成的一或更多層，並且被電氣連接至形成在半導體晶粒74裡面的電路元件。在DIP 64的組裝期間，半導體晶粒74會利用一金-矽共熔合金層或是膠黏材料(例如熱環氧樹脂或是環氧樹脂)被裝設至中間載體78。封裝主體包含一絕緣封裝材料，例如聚合物或是陶瓷。導體導線80以及焊線82會在半導體晶粒74與PCB 52之間提供電氣互連。囊封體84會被沉積在該封裝的上方，用以藉由防止濕氣和粒子進入封裝並且防止污染晶粒74或焊線82而達到環境保護的目的。
圖2b所示的係被裝設在PCB 52之上的BCC 62的進一步細節。半導體晶粒88係利用底層填充材料或環氧樹脂膠黏材料92被裝設在載 體90的上方。焊線94會在接觸墊96與98之間提供第一層封裝互連。模製化合物或囊封體100係被沉積在半導體晶粒88和焊線94的上方，用以為該裝置提供物理性支撐以及電氣隔離效果。多個接觸墊102會利用合宜的金屬沉積製程(例如電解質電鍍或無電極電鍍)被形成在PCB 52的表面上方，用以防止氧化。接觸墊102會被電氣連接至PCB 52中的一或更多條導體訊號線路54。多個凸塊104會被形成在BCC 62的接觸墊98和PCB 52的接觸墊102之間。
在圖2c中，半導體晶粒58會利用覆晶樣式的第一層封裝以面朝下的方式被裝設至中間載體106。半導體晶粒58的主動區108含有類比電路或數位電路，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計所形成的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路能夠包含在主動區108裡面的一或更多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。半導體晶粒58會經由多個凸塊110以電氣方式及機械方式被連接至載體106。
BGA 60會以利用多個凸塊112的BGA樣式第二層封裝，以電氣方式及機械方式被連接至PCB 52。半導體晶粒58會經由凸塊110、訊號線114、以及凸塊112被電氣連接至PCB 52中的導體訊號線路54。一模製化合物或囊封體116會被沉積在半導體晶粒58和載體106的上方，用以為該裝置提供物理性支撐以及電氣隔離效果。該覆晶半導體裝置會從半導體晶粒58上的主動式裝置至PCB 52上的傳導軌提供一條短電傳導路徑，以便縮短訊號傳播距離、降低電容、並且改良整體電路效能。於另一實施例中，該半導體晶粒58會利用覆晶樣式的第一層封裝以機械方式及電氣方 式直接被連接至PCB 52，而沒有中間載體106。
圖3a所示的係半導體晶圓120，其具有基礎基板材料122(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)用以達到結構性支撐的目的。複數個半導體晶粒或組件124會被形成在晶圓120上，藉由如上面所述之非主動的晶粒間晶圓區域或切割道126來分離。切割道126提供削切區，以便將半導體晶圓120單體化裁切成個別的半導體晶粒124。於其中一實施例中，半導體晶圓120的直徑為200至300毫米(mm)。於另一實施例中，半導體晶圓120的直徑為100至450mm。在將半導體晶圓單體化裁切成個別的半導體晶粒124之前，半導體晶圓120可以有任何直徑。
圖3b所示的係半導體晶圓120的一部分的剖視圖。每一個半導體晶粒124皆有一背表面或非主動表面128以及含有類比電路或數位電路的主動表面130，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計與功能被形成在該晶粒裡面及電氣互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面130裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，數位訊號處理器(Digital Signal Processor，DSP)、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒124可以還含有用於RF訊號處理的積體被動式裝置(Integrated Passive Device，IPD)，例如，電感器、電容器、以及電阻器。
一導電層132會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面130的上方。導體層132能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或 是其它合宜的導電材料。導體層132的操作如同被電氣連接至主動表面130上之電路的接觸墊。導體層132會被形成為多個接觸墊，它們以並排的方式被設置在和半導體晶粒124的邊緣相隔第一距離處，如圖3b之中所示。或者，導體層132會被形成為偏移在多列之中的多個接觸墊，俾使得第一列接觸墊會被設置在和該晶粒的邊緣相隔第一距離處，而與該第一列交錯的第二列接觸墊則被設置在和該晶粒的邊緣相隔第二距離處。
一第一絕緣層或鈍化層134係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在半導體晶粒124和導體層132的上方。絕緣層134含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、二氧化鉿(HfO2)、環苯丁烯(BCB)、聚亞醯胺(PI)、聚苯并噁唑纖維(PBO)、聚合物、或是具有雷同結構特性及絕緣特性的其它介電材料。
一導電層或重新分佈層(ReDistribution Layer，RDL)136會使用諸如濺鍍、電解質電鍍、以及無電極電鍍的圖樣化和金屬沉積製程被形成在該第一絕緣層134的上方。導體層136能夠為由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。一部分的導體層136會被電氣連接至半導體晶粒124的導體層132。其它部分的導體層136則能夠相依於半導體晶粒124的設計與功能而為共電或是被電氣隔離。
一第二絕緣層或鈍化層134會被形成在導體層136以及第一絕緣層134的上方。多個絕緣層134與導體層136會被形成在半導體晶粒124的主動表面130的上方。表面檢查會被實施，用以偵測鈍化或RDL缺陷。
一部分的絕緣層134會利用雷射138藉由雷射直接燒蝕(Laser Direction Ablation，LDA)被移除，用以露出導體層132以及沿著半導體晶粒124的表面邊緣的主動表面130的一部分140。也就是，沿著半導體晶粒124的表面邊緣的主動表面130的一部分140沒有絕緣層134。或者，一部分的絕緣層134會藉由蝕刻製程貫穿一已圖樣化光阻層而被移除，用以露出導體層132以及沿著半導體晶粒124的表面邊緣的主動表面130的一部分140。
在圖3c中，一導電層142會在最終重新鈍化之後利用PVD、CVD、蒸發、電解質電鍍、無電極電鍍、或是其它合宜的金屬沉積製程被形成在導體層132與絕緣層134的裸露部分的上方。導體層142能夠為Al、Cu、Sn、Ni、Au、Ag、鎢(W)、或是其它合宜的導電材料。導體層142係一凸塊下層金屬(Under Bump Metallization，UBM)，其被電氣連接至導體層132。UBM 142能夠係一具有黏著層、屏障層、以及晶種層或潤濕層的多金屬堆疊。黏著層係被形成在導體層132的上方並且能夠為鈦(Ti)、氮化鈦(TiN)、鎢化鈦(TiW)、Al、或是鉻(Cr)。屏障層係被形成在黏著層的上方並且能夠為Ni、NiV、鉑(Pt)、鈀(Pd)、TiW、Ti、或是銅化鉻(CrCu)。該屏障層會阻止Cu擴散至該晶粒的主動區之中。晶種層係被形成在屏障層的上方並且能夠為Cu、Ni、NiV、Au、或是Al。UBM 142為導體層132提供一低阻值互連線，並且提供一屏障阻止焊料擴散，以及提供用於焊料潤濕的晶種層。
半導體晶圓120會進行電氣測試與檢查，作為品質控制過程的一部分。手動視覺檢查及自動光學系統會被用來在半導體晶圓120上實 施檢查。軟體會被使用在半導體晶圓120的自動光學分析中。視覺檢查方法可以運用諸如掃描電子顯微鏡、高強度光或紫外光、或是冶金顯微鏡的設備。半導體晶圓120的結構性特徵會被檢查，其包含：翹曲、厚度變異、表面微粒、不規則性、裂痕、脫層、以及變色。
半導體晶粒124裡面的主動式組件和被動式組件會在晶圓級進行電氣效能與電路功能的測試。每一個半導體晶粒124係利用一探針或是其它測試裝置來測試功能與電氣參數。探針係被用來電氣接觸每一個半導體晶粒124上的節點或接觸墊132並且提供電氣刺激給該些接觸墊。半導體晶粒124會回應該些電氣刺激，該回應會被測量並且和預期的回應作比較，以便測試該半導體晶粒的功能。該些電氣測試可以包含電路功能、導線完整性、電阻係數、連續性、可靠度、接面深度、靜電放電(Electro-Static Disharge，ESD)、射頻(Radio Frequency，RF)效能、驅動電流、臨界電流、漏電流、以及該組件類型特有的操作參數。半導體晶圓120的檢查與電氣測試可讓通過測試而被指定為已知良品晶粒(Known Good Die，KGD)的半導體晶粒124使用於半導體封裝中。
在圖3d中，半導體晶圓120會利用鋸片或雷射削切工具144被單體化裁切貫穿切割道126成為個別的半導體晶粒124。個別的半導體晶粒124皆會被檢查與電氣測試，以便找出單體化裁切後的KGD。
圖4a至4e配合圖1以及2a至2c圖解沉積一囊封體在一WLCSP中的一半導體晶粒的主動表面的側邊與裸露部分上方的製程。圖4a所示的係一含有犧牲基礎材料(例如，矽、聚合物、氧化鈹、玻璃、或是用於達到結構性支撐之目的的其它合宜低成本剛性材料)的載體或暫時性基板 150的一部分的剖視圖。一介面層或雙面膠帶152會被形成在載體150的上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是熱脫模層。
載體150能夠為一可容納多個半導體晶粒124的圓形或矩形鑲板。載體150的表面積可以大於半導體晶圓120的表面積。較大的載體會降低半導體封裝的製造成本，因為有較多的半導體晶粒能夠在該較大載體上被處理，從而降低每個單元的成本。半導體封裝與處理設備會針對正在被處理的晶圓或載體的大小來設計與配置。
為進一步降低製造成本，載體150的大小不相依於半導體晶粒124的大小或是半導體晶圓120的大小來選擇。也就是，載體150具有固定或是標準化大小，其能夠容納從一或更多個半導體晶圓120處單體化裁切出來的各種大小半導體晶粒124。於其中一實施例中，載體150為直徑330mm的圓形。於另一實施例中，載體150為寬度560mm以及長度600mm的矩形。半導體晶粒124可以有10mm乘10mm的面積，它們係被放置在標準化載體150上。或者，半導體晶粒124可以有20mm乘20mm的面積，它們被放置在相同的標準化載體150上。據此，標準化載體150能夠應付任何大小的半導體晶粒124，其允許後續的半導體處理設備針對共同的載體被標準化，也就是，不相依於晶粒大小或是進料晶圓大小。半導體封裝設備能夠針對一標準晶圓來設計與配置，該半導體封裝設備能夠被用於處理來自任何進料晶圓大小的任何半導體晶粒大小。具有固定大小與形狀的載體150允許利用一組共同的處理工具、設備、以及材料來處理來自不同大小半導體晶圓120的不同大小半導體晶粒124。舉例來說，來自200mm半導體晶圓的10mm乘10mm半導體晶粒124或是來自450mm半導體晶圓的20mm 乘20mm半導體晶粒124能夠利用相同的設備與材料清單在載體150上被處理。該共同或標準化載體150藉由減少或消弭以晶粒大小或進料晶圓大小為基礎的特殊化半導體處理線的需求而降低製造成本。該標準化載體大小降低資本風險，因為即使半導體晶圓大小改變，處理設備仍然維持不變。藉由選擇預設的載體大小用在來自所有半導體晶圓的任何大小半導體晶粒便能夠施行靈活的製造線。
圖3d中的半導體晶粒124被裝設至載體150與介面層152，舉例來說，利用拾放操作，絕緣層134則被定位朝向該載體。圖4b顯示多個半導體晶粒124被裝設至載體150的介面層152，成為重組式晶圓或重新配置晶圓153。半導體晶粒124的主動表面130藉由接觸該介面層的絕緣層134及/或導體層142的特性而被固持離開或偏離介面層152，也就是，在主動表面130的一部分140與介面層152之間有一間隙。
重組式晶圓或重組式鑲板153能夠被處理成許多類型的半導體封裝，其包含扇入晶圓級晶片尺寸封裝(WLCSP)、重組式或嵌入式晶圓級晶片尺寸封裝(embedded Wafer Level Chip Scale Package，eWLCSP)、扇出WLCSP、覆晶封裝、三維(Three Dimensional，3D)封裝(例如，封裝上封裝(Package-on-Package，PoP))、或是其它半導體封裝。重組式鑲板153會根據所生成的半導體封裝的規格來配置。於其中一實施例中，多個半導體晶粒124以高密度排列方式被放置在載體150上，也就是，分隔300微米(μm)或更小，以便處理扇入裝置。於另一實施例中，半導體晶粒124在載體150上分開50μm的距離。載體150上的半導體晶粒124之間的距離會被最佳化，以便以最低的單元成本來製造半導體封裝。較大的載體150表面積會 容納較多的半導體晶粒124並且降低製造成本，因為每個重組式鑲板153中可處理較多的半導體晶粒124。被裝設至載體150的半導體晶粒124的數量能夠大於、小於、或是等於從半導體晶圓120處單體化裁切出來的半導體晶粒124的數量。載體150與重組式鑲板153提供利用來自不同大小半導體晶圓120的不同大小半導體晶粒124來製造許多不同類型半導體封裝的靈活性。
在圖4c中，一囊封體或模製化合物154會利用焊膏印刷(paste printing)塗敷機、壓縮模製(compressive molding)塗敷機、轉印模製(transfer molding)塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒124以及載體150的上方。囊封體154能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體154係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。明確地說，囊封體154被設置在半導體晶粒124的側邊中以及主動表面130與介面層152之間的間隙中，並且因而覆蓋半導體晶粒124的側邊以及沿著該半導體晶粒的表面邊緣的主動表面130的裸露部分140上至絕緣層134。據此，囊封體154會覆蓋或接觸半導體晶粒124的至少五個表面，也就是，該半導體晶粒的四個側表面以及主動表面130的一部分140。
在圖4d中，載體150和介面層152會藉由化學蝕刻、機械性剝除、化學機械性平坦化(Chemical Mechanical Planarization，CMP)、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，以便露出絕緣層134以及導體層142。一部分的囊封體154會利用雷射156藉由LDA被移 除。或者，一部分的囊封體154會藉由蝕刻製程貫穿一已圖樣化光阻層而被移除。沿著半導體晶粒124的表面邊緣的主動表面130的一部分140以及該半導體晶粒的側邊仍被囊封體154覆蓋成為一保護性鑲板用以提高產量，尤其是當表面裝設該半導體晶粒時。囊封體154還保護半導體晶粒124，避免因曝露於光中而受損。半導體晶粒124會以下面一或更多道步驟來清洗絕緣層134與導體層142而準備進行電氣測試：電漿清洗、濕式溶劑清洗、銅氧化物清洗、或是乾式清洗。
在圖4e中，一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層142的上方。於其中一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料能夠係Al、Sn、Ni、Au、Ag、鉛(Pb)、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料能夠是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層142。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊160。於某些應用中，凸塊160會被二次回焊，以便改良和導體層142的電氣接觸效果。凸塊160亦能夠被壓縮焊接或熱壓縮焊接至導體層142。凸塊160代表能夠被形成在導體層142上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電氣互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體150之後被實施。
半導體晶粒124會利用鋸片或雷射削切工具162被單體化裁切貫穿囊封體154成為個別的嵌入式WLCSP 164。圖5所示的係在單體化 裁切之後的WLCSP 164。於其中一實施例中，WLCSP 164的維度為3.0毫米(mm)x2.6mmx0.7mm，節距為0.4mm。半導體晶粒124被電氣連接至凸塊160，以便達到外部互連的目的。囊封體154覆蓋半導體晶粒124的側邊以及主動表面130的一部分140，用以保護該半導體晶粒的該些側邊與表面邊緣並且提高製造產量，尤其是當表面裝設該半導體晶粒時。囊封體154還保護半導體晶粒124，避免因曝露於光中而受損。WLCSP 164會在單體化裁切之前或之後進行電氣測試。
圖6a至6c所示的係半導體晶圓170的另一實施例，其具有基礎基板材料172(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)用以達到結構性支撐的目的，雷同於圖3a。複數個半導體晶粒或組件174會被形成在晶圓170上，藉由如上面所述之非主動的晶粒間晶圓區域或切割道176來分離。切割道176提供削切區，以便將半導體晶圓170單體化裁切成個別的半導體晶粒174。於其中一實施例中，半導體晶圓170的直徑為200至300mm。於另一實施例中，半導體晶圓170的直徑為100至450mm。在將半導體晶圓單體化裁切成個別的半導體晶粒174之前，半導體晶圓170可以有任何直徑。
圖6a所示的係半導體晶圓170的一部分的剖視圖。每一個半導體晶粒174皆有一背表面或非主動表面178以及含有類比電路或數位電路的主動表面180，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計與功能被形成在該晶粒裡面及電氣互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面180裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電 路或數位電路，例如，DSP、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒174可以還含有用於RF訊號處理的IPD，例如，電感器、電容器、以及電阻器。
一導電層182會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面180的上方。導體層182能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層182的操作如同被電氣連接至主動表面180上之電路的接觸墊。導體層182會被形成為多個接觸墊，它們以並排的方式被設置在和半導體晶粒174的邊緣相隔第一距離處，如圖6a之中所示。或者，導體層182會被形成為偏移在多列之中的多個接觸墊，俾使得第一列接觸墊會被設置在和該晶粒的邊緣相隔第一距離處，而與該第一列交錯的第二列接觸墊則被設置在和該晶粒的邊緣相隔第二距離處。
一導電層184會利用PVD、CVD、蒸發、電解質電鍍、無電極電鍍、或是其它合宜的金屬沉積製程被形成在導體層182的上方。導體層184能夠為Al、Cu、Sn、Ni、Au、Ag、W、或是其它合宜的導電材料。導體層184係一UBM，其被電氣連接至導體層182。UBM 184能夠係一具有黏著層、屏障層、以及晶種層或潤濕層的多金屬堆疊。黏著層係被形成在導體層182的上方並且能夠為Ti、TiN、TiW、Al、或是Cr。屏障層係被形成在黏著層的上方並且能夠為Ni、NiV、Pt、Pd、TiW、Ti、或是CrCu。該屏障層會阻止Cu擴散至該晶粒的主動區之中。晶種層係被形成在屏障層的上方並且能夠為Cu、Ni、NiV、Au、或是Al。UBM 184為導體層182提供一低阻值互連線，並且提供一屏障阻止焊料擴散，以及提供用於焊料潤 濕的晶種層。
在圖6b中，一第一絕緣層或鈍化層186係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在半導體晶粒174和導體層184的上方。絕緣層186含有由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物、或是具有雷同結構特性及絕緣特性的其它介電材料。
一導電層或RDL 188會使用諸如濺鍍、電解質電鍍、以及無電極電鍍的圖樣化和金屬沉積製程被形成在該第一絕緣層186的上方。導體層188能夠為由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。一部分的導體層188會被電氣連接至半導體晶粒174的導體層182。其它部分的導體層188則能夠相依於半導體晶粒174的設計與功能而為共電或是被電氣隔離。
一第二絕緣層或鈍化層186會被形成在導體層188以及第一絕緣層186的上方。多個絕緣層186與導體層188會被形成在半導體晶粒174的主動表面180的上方。表面檢查會被實施，用以偵測鈍化或RDL缺陷。
一部分的絕緣層186會利用雷射190藉由LDA被移除，用以露出導體層184以及沿著半導體晶粒174的表面邊緣的主動表面180的一部分192。也就是，沿著半導體晶粒174的表面邊緣的主動表面180的一部分192沒有絕緣層186。或者，一部分的絕緣層186會藉由蝕刻製程貫穿一已圖樣化光阻層而被移除，用以露出導體層182以及沿著半導體晶粒174的表面邊緣的主動表面180的一部分192。
在圖6c中，半導體晶圓170會利用鋸片或雷射削切工具194被單體化裁切貫穿切割道176成為個別的半導體晶粒174。個別的半導體晶粒174皆會被檢查與電氣測試，以便找出單體化裁切後的KGD。
圖7a至7e配合圖1以及2a至2c圖解沉積一囊封體在一WLCSP中的一半導體晶粒的主動表面的側邊與裸露部分上方的另一製程。圖7a所示的係一含有犧牲基礎材料(例如，矽、聚合物、氧化鈹、玻璃、或是用於達到結構性支撐之目的的其它合宜低成本剛性材料)的載體或暫時性基板200的一部分的剖視圖。一介面層或雙面膠帶202會被形成在載體200的上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是熱脫模層。
載體200能夠為一可容納多個半導體晶粒174的龐大圓形或矩形鑲板(大於300mm)。載體200的表面積可以大於半導體晶圓170的表面積。較大的載體會降低半導體封裝的製造成本，因為有較多的半導體晶粒能夠在該較大載體上被處理，從而降低每個單元的成本。半導體封裝與處理設備會針對正在被處理的晶圓或載體的大小來設計與配置。
為進一步降低製造成本，載體200的大小會不相依於半導體晶粒174的大小或是半導體晶圓170的大小來選擇。也就是，載體200具有固定或是標準化大小，其能夠容納從一或更多個半導體晶圓170處單體化裁切出來的各種大小半導體晶粒174。於其中一實施例中，載體200為直徑330mm的圓形。於另一實施例中，載體200為寬度560mm以及長度600mm的矩形。半導體晶粒174可以有10mm乘10mm的面積，它們係被放置在標準化載體200上。或者，半導體晶粒174可以有20mm乘20mm的面積，它們被放置在相同的標準化載體200上。據此，標準化載體200能夠應付任何 大小的半導體晶粒174，其允許後續的半導體處理設備針對共同的載體被標準化，也就是，不相依於晶粒大小或是進料晶圓大小。半導體封裝設備能夠針對一標準晶圓來設計與配置，利用一組共同的處理工具、設備、以及材料清單來處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體200藉由減少或消弭以晶粒大小或進料晶圓大小為基礎的特殊化半導體處理線的需求而降低製造成本與資本風險。藉由選擇預設的載體大小用在來自所有半導體晶圓的任何大小半導體晶粒便能夠施行靈活的製造線。
圖6c中的半導體晶粒174被裝設至載體200與介面層202，舉例來說，利用拾放操作，絕緣層186則被定位朝向該載體。圖7b顯示多個半導體晶粒174被裝設至載體200的介面層202，成為重組式晶圓或重新配置晶圓203。半導體晶粒174的主動表面180藉由接觸該介面層的絕緣層186的特性而被固持離開或偏離介面層202，也就是，在主動表面180的一部分192與介面層202之間有一間隙。
重組式晶圓或重組式鑲板203能夠被處理成許多類型的半導體封裝，其包含扇入WLCSP、重組式或嵌入式WLCSP或是eWLCSP、扇出WLCSP、3D封裝(例如，PoP)、或是其它半導體封裝。重組式鑲板203會根據所生成的半導體封裝的規格來配置。於其中一實施例中，多個半導體晶粒174以高密度排列方式被放置在載體200上，也就是，分隔300μm或更小，以便處理扇入裝置。於另一實施例中，半導體晶粒174在載體200上分開50μm的距離。載體200上的半導體晶粒174之間的距離會被最佳化，以便以最低的單元成本來製造半導體封裝。較大的載體200表面積會 容納較多的半導體晶粒174並且降低製造成本，因為每個重組式鑲板203中可處理較多的半導體晶粒174。被裝設至載體200的半導體晶粒174的數量能夠大於、小於、或是等於從半導體晶圓170處單體化裁切出來的半導體晶粒174的數量。載體200與重組式鑲板203提供利用來自不同大小半導體晶圓170的不同大小半導體晶粒174來製造許多不同類型半導體封裝的靈活性。
在圖7c中，一囊封體或模製化合物204會利用焊膏印刷塗敷機、壓縮模製塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒174以及載體200的上方。囊封體204能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體204係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。明確地說，囊封體204被設置在半導體晶粒174的側邊中以及主動表面180與介面層202之間的間隙中，並且因而覆蓋半導體晶粒174的側邊以及沿著該半導體晶粒的表面邊緣的主動表面180的裸露部分192上至絕緣層186。據此，囊封體204會覆蓋或接觸半導體晶粒174的至少五個表面，也就是，該半導體晶粒的四個側表面以及主動表面180的一部分192。
在圖7d中，載體200和介面層202會藉由化學蝕刻、機械性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，以便露出絕緣層186以及導體層184。一部分的囊封體204會利用雷射206藉由LDA被移除。或者，一部分的囊封體204會藉由蝕刻製程貫穿 一已圖樣化光阻層而被移除。沿著半導體晶粒174的表面邊緣的主動表面180的一部分192以及該半導體晶粒的側邊仍被囊封體204覆蓋成為一保護性鑲板用以提高產量，尤其是當表面裝設該半導體晶粒時。囊封體204還保護半導體晶粒174，避免因曝露於光中而受損。半導體晶粒174會以下面一或更多道步驟來清洗絕緣層186與導體層184而準備進行電氣測試：電漿清洗、濕式溶劑清洗、銅氧化物清洗、或是乾式清洗。
在圖7e中，一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層184的上方。於其中一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料能夠係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料能夠是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層184。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊210。於某些應用中，凸塊210會被二次回焊，以便改良和導體層184的電氣接觸效果。凸塊210亦能夠被壓縮焊接或熱壓縮焊接至導體層184。凸塊210代表能夠被形成在導體層184上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電氣互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體200之後被實施。
半導體晶粒174會利用鋸片或雷射削切工具212被單體化裁切貫穿囊封體204成為個別的WLCSP 214。圖8所示的係在單體化裁切之後的WLCSP 214。於其中一實施例中，WLCSP 214的維度為3.0毫米 (mm)x2.6mmx0.7mm，節距為0.4mm。半導體晶粒174被電氣連接至凸塊210，以便達到外部互連的目的。囊封體204覆蓋半導體晶粒174的側邊以及主動表面180的一部分192，用以保護半導體晶粒174的該些側邊與表面邊緣並且提高製造產量，尤其是當表面裝設該半導體晶粒時。囊封體204還保護半導體晶粒174，避免因曝露於光中而受損。WLCSP 214會在單體化裁切之前或之後進行電氣測試。
圖9a至9h配合圖1以及2a至2c圖解沉積MUF材料在一WLCSP中的一半導體晶粒的主動表面的側邊與裸露部分上方的製程。圖9a所示的係一來自雷同於圖3a之半導體晶圓的半導體晶粒220，其具有一背表面或非主動表面222以及含有類比電路或數位電路的主動表面224，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計與功能被形成在該晶粒裡面及電氣互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面224裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，DSP、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒220可以還含有用於RF訊號處理的IPD，例如，電感器、電容器、以及電阻器。於其中一實施例中，半導體晶粒220係一覆晶類型半導體晶粒。
一導電層226會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面224的上方。導體層226能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層226的操作如同被電氣連接至主動表面224上之電路的接觸墊。
一導電層228會利用諸如濺鍍、電解質電鍍、以及無電極電鍍的圖樣化和金屬沉積製程被形成在導體層226的上方。導體層228能夠為Al、Cu、Sn、Ni、Au、Ag、W、或是其它合宜的導電材料。導體層228係一UBM，其被電氣連接至導體層226。UBM 228能夠係一具有黏著層、屏障層、以及晶種層或潤濕層的多金屬堆疊。黏著層係被形成在導體層226的上方並且能夠為Ti、TiN、TiW、Al、或是Cr。屏障層係被形成在黏著層的上方並且能夠為Ni、NiV、Pt、Pd、TiW、Ti、或是CrCu。該屏障層會阻止Cu擴散至該晶粒的主動區之中。晶種層係被形成在屏障層的上方並且能夠為Cu、Ni、NiV、Au、或是Al。UBM 228為導體層226提供一低阻值互連線，並且提供一屏障阻止焊料擴散，以及提供用於焊料潤濕的晶種層。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層228的上方。該凸塊材料能夠係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料能夠是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層228。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊230。於某些應用中，凸塊230會被二次回焊，以便改良和導體層228的電氣接觸效果。凸塊230亦能夠被壓縮焊接或熱壓縮焊接至導體層228。凸塊230代表能夠被形成在導體層228上方的其中一種類型互連結構。該互連結構亦能夠使用短柱凸塊、微凸塊、或是其它電氣互連線。
半導體晶粒220被裝設至基板232，舉例來說，利用拾放操 作，凸塊230則被定位朝向該基板。基板232包含導體線路234，用以貫穿該基板進行垂直與橫向互連。圖9b顯示被裝設至基板232的半導體晶粒220，成為重組式晶圓或重新配置晶圓236，凸塊230會以冶金方式及電氣方式被焊接至導體線路234。半導體晶粒220的主動表面224藉由凸塊230的特性而被固持離開或偏離基板232，也就是，在主動表面224的一部分238與基板232之間有一間隙。基板232能夠為一可容納多個半導體晶粒220的龐大圓形或矩形鑲板(大於300mm)。
在圖9c中，一模製底層填充(MUF)材料240會利用焊膏印刷塗敷製程、壓縮模製塗敷製程、轉印模製塗敷製程、液體囊封體模製塗敷製程、真空層疊塗敷製程、旋塗塗敷製程、模製底層填充塗敷製程、或是其它合宜的塗敷製程被沉積在半導體晶粒220以及基板232的上方。MUF材料240能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。MUF材料240係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。明確地說，MUF材料240被設置在半導體晶粒220的側邊中以及主動表面224與基板232之間的間隙中，並且因而覆蓋半導體晶粒220的側邊以及沿著該半導體晶粒的表面邊緣的主動表面224的裸露部分238。
在圖9d中，半導體晶粒220會利用鋸片或雷射削切工具239被單體化裁切貫穿MUF材料240與基板232，以便分離該半導體晶粒與該些基板單元。個別的半導體晶粒220皆會被檢查與電氣測試，以便找出單體化裁切後的KGD。
圖9e所示的係一含有犧牲基礎材料(例如，矽、聚合物、氧 化鈹、玻璃、或是用於達到結構性支撐之目的的其它合宜低成本剛性材料)的載體或暫時性基板242的一部分的剖視圖。一介面層或雙面膠帶243會被形成在載體242的上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是熱脫模層。
載體242能夠為一可容納多個半導體晶粒220與基板232單元的龐大圓形或矩形鑲板(大於300mm)。較大的載體會降低半導體封裝的製造成本，因為有較多的半導體晶粒能夠在該較大載體上被處理，從而降低每個單元的成本。半導體封裝與處理設備會針對正在被處理的晶圓或載體的大小來設計與配置。
為進一步降低製造成本，載體242的大小會不相依於半導體晶粒220的大小來選擇。也就是，載體242具有固定或是標準化大小，其能夠容納從一或更多個半導體晶圓處單體化裁切出來的各種大小半導體晶粒220。於其中一實施例中，載體242為直徑330mm的圓形。於另一實施例中，載體242為寬度560mm以及長度600mm的矩形。半導體晶粒220可以有10mm乘10mm的面積，它們係被放置在標準化載體242上。或者，半導體晶粒220可以有20mm乘20mm的面積，它們被放置在相同的標準化載體242上。據此，標準化載體242能夠應付任何大小的半導體晶粒220，其允許後續的半導體處理設備針對共同的載體被標準化，也就是，不相依於晶粒大小或是進料晶圓大小。半導體封裝設備能夠針對一標準晶圓來設計與配置，利用一組共同的處理工具、設備、以及材料清單來處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體242藉由減少或消弭以晶粒大小或進料晶圓大小為基礎的特殊化半導體處理線的需求而降 低製造成本與資本風險。藉由選擇預設的載體大小用在來自所有半導體晶圓的任何大小半導體晶粒便能夠施行靈活的製造線。
半導體晶粒220以及基板232單元被裝設至載體242與介面層243，舉例來說，利用拾放操作，該基板則被定位朝向該載體。圖9f顯示被裝設至載體242之介面層243的半導體晶粒220以及基板232單元。
一囊封體或模製化合物244會利用焊膏印刷塗敷機、壓縮模製塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在MUF材料240、基板232、以及載體242的上方。囊封體244能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體244係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。
在圖9g中，載體242和介面層243會藉由化學蝕刻、機械性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，以便露出基板232以及囊封體244。一部分的囊封體244會利用雷射245藉由LDA被移除。或者，一部分的囊封體244會藉由蝕刻製程貫穿一已圖樣化光阻層而被移除。
在圖9h中，一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在反向於半導體晶粒220的基板232的導體層234的上方。該凸塊材料能夠係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料能夠是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊 料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層234。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊246。於某些應用中，凸塊246會被二次回焊，以便改良和導體層234的電氣接觸效果。凸塊246亦能夠被壓縮焊接或熱壓縮焊接至導體層234。凸塊246代表能夠被形成在導體層234上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電氣互連線。
雷射標記能夠在凸塊成形之前或之後或是在移除載體242之後被實施。
半導體晶粒220會利用鋸片或雷射削切工具248被單體化裁切貫穿囊封體244成為個別的WLCSP 250。圖10所示的係在單體化裁切之後的WLCSP 250。於其中一實施例中，WLCSP 250的維度為3.0毫米(mm)x2.6mmx0.7mm，節距為0.4mm。半導體晶粒220被電氣連接至基板232以及凸塊246，以便達到外部互連的目的。MUF材料240覆蓋半導體晶粒220的側邊以及主動表面224的一部分238，用以保護該半導體晶粒的該些側邊與表面邊緣並且提高製造產量，尤其是當表面裝設該半導體晶粒時。MUF材料240還保護半導體晶粒220，避免因曝露於光中而受損。囊封體244覆蓋WLCSP 250，用以保護該裝置。WLCSP 250會在單體化裁切之前或之後進行電氣測試。
圖11所示的係WLCSP的一實施例，雷同於圖10，MUF材料240被設置在半導體晶粒220與囊封體244的下方，用以覆蓋該半導體晶粒的側表面。
圖12所示的係一半導體封裝的另一實施例，其包含來自雷同於圖3a之半導體晶圓的半導體晶粒220，其具有一背表面或非主動表面262以及含有類比電路或數位電路的主動表面264，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計與功能被形成在該晶粒裡面及電氣互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面264裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，DSP、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒260可以還含有用於RF訊號處理的IPD，例如，電感器、電容器、以及電阻器。於其中一實施例中，半導體晶粒260係一焊線類型半導體晶粒。
一導電層266會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面264的上方。導體層266能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層266的操作如同被電氣連接至主動表面264上之電路的接觸墊。
半導體晶粒260利用晶粒附著黏著劑270(例如，環氧樹脂)被裝設至基板268，雷同於圖9a至9b。基板268包含導體線路272，用以貫穿該基板進行垂直與橫向互連。焊線274被形成在半導體晶粒260的導體層266以及基板268上的導體線路272之間。基板268能夠為一可容納多個半導體晶粒260的龐大圓形或矩形鑲板(大於300mm)。
一囊封體或模製化合物204會利用焊膏印刷塗敷機、壓縮模製塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、 旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒260以及基板268的上方，雷同於圖9c。囊封體276能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體276係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。
半導體晶粒260會被單體化裁切貫穿囊封體276與基板268，雷同於圖9d。經單體化裁切的半導體晶粒260與基板268會被裝設至一載體，雷同於圖9e。一囊封體或模製化合物278會利用焊膏印刷塗敷機、壓縮模製塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在囊封體276以及基板268的上方，雷同於圖9f。囊封體278能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體278係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。該載體會被移除。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在反向於半導體晶粒260的基板268的導體層272的上方。該凸塊材料能夠係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料能夠是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層272。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊280。於某些應用中，凸塊280會被二次回焊，以便改良和導體層272的 電氣接觸效果。凸塊280亦能夠被壓縮焊接或熱壓縮焊接至導體層272。凸塊280代表能夠被形成在導體層272上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電氣互連線。
雷射標記能夠在凸塊成形之前或之後或是在移除該載體之後被實施。該裝配件會進行電漿清洗或是助焊劑印刷。
半導體晶粒260會被單體化裁切貫穿囊封體244成為個別的半導體封裝282，它們的維度為3.0毫米(mm)x2.6mmx0.7mm，節距為0.4mm。半導體晶粒260被電氣連接至基板268以及凸塊280，以便達到外部互連的目的。囊封體276覆蓋半導體晶粒260的側表面，用以保護該半導體晶粒的該些表面邊緣並且提高製造產量，尤其是當表面裝設該半導體晶粒時。
圖13a至13p配合圖1以及2a至2c圖解形成一重組式或嵌入式扇入WLCSP的製程。圖13a所示的係一半導體晶圓290，其具有基礎基板材料292(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)用以達到結構性支撐的目的。複數個半導體晶粒或組件294會被形成在晶圓290上，藉由如上面所述之非主動的晶粒間晶圓區域或切割道296來分離。切割道296提供削切區，以便將半導體晶圓290單體化裁切成個別的半導體晶粒294。在將半導體晶圓單體化裁切成個別的半導體晶粒294之前，半導體晶圓290可以有任何直徑。於其中一實施例中，半導體晶圓290的直徑為200至300mm。於另一實施例中，半導體晶圓290的直徑為100至450mm。半導體晶粒294可以有任何大小，並且於其中一實施例中，半導體晶粒220具有10mm乘10mm的面積。
圖13a同樣顯示半導體晶圓300，其雷同於半導體晶圓290。 半導體晶圓300包含一基礎基板材料302(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)用以達到結構性支撐的目的。複數個半導體晶粒或組件304會被形成在晶圓300上，藉由如上面所述之非主動的晶粒間晶圓區域或切割道306來分離。切割道306提供削切區，以便將半導體晶圓300單體化裁切成個別的半導體晶粒304。半導體晶圓300可以有和半導體晶圓290相同的直徑或是不同的直徑。在將半導體晶圓單體化裁切成個別的半導體晶粒304之前，半導體晶圓300可以有任何直徑。於其中一實施例中，半導體晶圓300的直徑為200至300mm。於另一實施例中，半導體晶圓300的直徑為100至450mm。半導體晶粒304可以有任何大小，並且於其中一實施例中，半導體晶粒304具有5mm乘5mm的面積。
圖13b所示的係半導體晶圓290的一部分的剖視圖。每一個半導體晶粒294皆有一背表面或非主動表面310以及含有類比電路或數位電路的主動表面312，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計與功能被形成在該晶粒裡面及電氣互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面312裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，DSP、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒294可以還含有用於RF訊號處理的IPD，例如，電感器、電容器、以及電阻器。
一導電層314會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面312的上方。導體層314能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或 是其它合宜的導電材料。導體層314的操作如同被電氣連接至主動表面312上之電路的接觸墊。導體層314會被形成為多個接觸墊，它們以並排的方式被設置在和半導體晶粒294的邊緣相隔第一距離處，如圖13b之中所示。或者，導體層314會被形成為偏移在多列之中的多個接觸墊，俾使得第一列接觸墊會被設置在和晶粒294的邊緣相隔第一距離處，而與該第一列交錯的第二列接觸墊則被設置在和晶粒294的邊緣相隔第二距離處。
一第一絕緣層或鈍化層316係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在半導體晶粒294和導體層314的上方。絕緣層316含有由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物、或是具有雷同結構特性及絕緣特性的其它介電材料。於其中一實施例中，絕緣層316係一低溫固化光敏介電聚合物，具有或不具有在小於200℃處被固化的絕緣填充劑。絕緣層316覆蓋主動表面312並且為主動表面312提供保護。一部分的絕緣層316會利用雷射318藉由LDA被移除，或者，藉由蝕刻製程貫穿一已圖樣化光阻層而被移除，以便經由絕緣層316的表面320露出導體層314並且用於進行後續的電氣互連。
半導體晶圓290會進行電氣測試與檢查，作為品質控制過程的一部分。手動視覺檢查及自動光學系統會被用來在半導體晶圓290上實施檢查。軟體會被使用在半導體晶圓290的自動光學分析中。視覺檢查方法可以運用諸如掃描電子顯微鏡、高強度光或紫外光、或是冶金顯微鏡的設備。半導體晶圓290的結構性特徵會被檢查，其包含：翹曲、厚度變異、表面微粒、不規則性、裂痕、脫層、以及變色。
半導體晶粒294裡面的主動式組件和被動式組件會在晶圓級進行電氣效能與電路功能的測試。每一個半導體晶粒294係利用一探針或是其它測試裝置來測試功能與電氣參數。探針係被用來電氣接觸每一個半導體晶粒294上的節點或接觸墊314並且提供電氣刺激給該些接觸墊。半導體晶粒294會回應該些電氣刺激，該回應會被測量並且和預期的回應作比較，以便測試該半導體晶粒的功能。該些電氣測試可以包含電路功能、導線完整性、電阻係數、連續性、可靠度、接面深度、ESD、RF效能、驅動電流、臨界電流、漏電流、以及該組件類型特有的操作參數。半導體晶圓290的檢查與電氣測試可讓通過測試而被指定為KGD的半導體晶粒294使用於半導體封裝中。
在圖13c中，半導體晶圓290會利用鋸片或雷射削切工具322被單體化裁切貫穿切割道296成為個別的半導體晶粒294，該些半導體晶粒294具有邊緣、側壁、或是側表面324。同樣地，圖13a中的半導體晶圓300會利用鋸片或雷射削切工具322被單體化裁切貫穿切割道306成為個別的半導體晶粒304。個別的半導體晶粒294與304皆會被檢查與電氣測試，以便找出單體化裁切後的KGD。
圖13d所示的係一含有犧牲基礎材料(例如，矽、聚合物、氧化鈹、玻璃、或是用於達到結構性支撐之目的的其它合宜低成本剛性材料)的載體或暫時性基板330的一部分的剖視圖。一介面層或雙面膠帶332會被形成在載體330的上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是熱脫模層。
載體330係一可容納多個半導體晶粒的標準化載體並且能 夠容納從具有任何直徑的半導體晶圓處單體化裁切出來的多種尺寸半導體晶粒。舉例來說，載體330能夠為具有305mm或更大直徑的圓形鑲板，或者，能夠為具有300mm或更大長度以及300mm或更大寬度的矩形鑲板。載體300的表面積可以大於半導體晶圓290或300的表面積。於其中一實施例中，半導體晶圓290具有300mm的直徑並且含有長度10mm且寬度10mm的半導體晶粒294。於其中一實施例中，半導體晶圓300具有200mm的直徑並且含有長度5mm且寬度5mm的半導體晶粒304。載體330能夠容納10mm乘10mm的半導體晶粒294以及5mm乘5mm的半導體晶粒304。載體330攜載5mm乘5mm的半導體晶粒304的數量大於10mm乘10mm的半導體晶粒294的數量。於另一實施例中，半導體晶粒294與304具有相同的維度。載體330具有標準化的尺寸與形狀，以便容納任何尺寸的半導體晶粒。較大的載體會降低半導體封裝的製造成本，因為有較多的半導體晶粒能夠在該較大載體上被處理，從而降低每個單元的成本。
半導體封裝與處理設備會針對正在被處理的半導體晶粒與載體的大小來設計與配置。為進一步降低製造成本，載體330的大小會不相依於半導體晶粒294或304的大小並且不相依於半導體晶圓290與300的大小來選擇。也就是，載體330具有固定或是標準化大小，其能夠容納從一或更多個半導體晶圓290或300處單體化裁切出來的各種大小半導體晶粒294與304。於其中一實施例中，載體330為直徑330mm的圓形。於另一實施例中，載體330為寬度560mm以及長度600mm的矩形。
該標準化載體(載體330)的大小與維度會在該處理設備的設計期間被選擇，以便開發一針對半導體裝置的所有後端半導體製造為一致 的製造線。不論要被製造的半導體封裝的大小與類型為何，載體330皆維持不變的大小。舉例來說，半導體晶粒294可以有10mm乘10mm的面積並且被放置在標準化載體330上。或者，半導體晶粒294可以有20mm乘20mm的面積並且被放置在相同的標準化載體330上。據此，標準化載體330能夠應付任何大小的半導體晶粒294與304，其允許後續的半導體處理設備針對共同的載體被標準化，也就是，不相依於晶粒大小或是進料晶圓大小。半導體封裝設備能夠針對一標準晶圓來設計與配置，利用一組共同的處理工具、設備、以及材料清單來處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體330藉由減少或消弭以晶粒大小或進料晶圓大小為基礎的特殊化半導體處理線的需求而降低製造成本與資本風險。藉由選擇預設的載體大小用在來自所有半導體晶圓的任何大小半導體晶粒便能夠施行靈活的製造線。
在圖13e中，圖13c中的半導體晶粒294被裝設至載體330與介面層332，舉例來說，利用拾放操作，絕緣層316則被定位朝向載體330。多個半導體晶粒294被裝設至載體330的介面層332，成為重組式晶圓或重新配置晶圓336。於其中一實施例中，絕緣層316被嵌入在介面層332裡面。舉例來說，半導體晶粒294的主動表面312可以共面於介面層332的表面334。於另一實施例中，絕緣層316被裝設在介面層332的上方，俾使得半導體晶粒294的主動表面312偏離介面層332。
重組式晶圓或重組式鑲板336能夠被處理成許多類型的半導體封裝，其包含扇入WLCSP、重組式WLCSP或是eWLCSP、扇出WLCSP、覆晶封裝、3D封裝(例如，PoP)、或是其它半導體封裝。重組式鑲板336會 根據所生成的半導體封裝的規格來配置。於其中一實施例中，多個半導體晶粒294以高密度排列方式被放置在載體330上，也就是，分隔300μm或更小，以便處理扇入裝置。多個半導體晶粒294被放置在載體330，半導體晶粒294之間分離一間隙或距離D。半導體晶粒294之間的距離D係以要被處理的半導體封裝的設計與規格來選擇。於其中一實施例中，半導體晶粒294之間的距離D為50μm或更小。於另一實施例中，半導體晶粒294之間的距離D為100μm或更小。載體330上的半導體晶粒294之間的距離D會被最佳化，以便以最低的單元成本來製造半導體封裝。
圖13f所示的係重組式鑲板336的平面圖，其具有被裝設至或被設置在載體330上方的半導體晶粒294。載體330係一標準化的形狀與大小，且所以，會構成一標準化載體。載體330可容納從各種大小的半導體晶圓處單體化裁切出來的各種大小與數量的半導體晶粒。於其中一實施例中，載體330為矩形形狀並且具有560mm的寬度W1以及600mm的長度L1。於另一實施例中，載體330為矩形形狀並且具有330mm的寬度W1以及330mm的長度L1。於另一實施例中，載體330為圓形形狀並且具有330mm的直徑。
被設置在載體330上方的半導體晶粒294的數量相依於半導體晶粒294的大小以及重組式鑲板336的結構裡面的半導體晶粒294之間的距離D。被裝設至載體330的半導體晶粒294的數量能夠大於、小於、或是等於從半導體晶圓290處單體化裁切出來的半導體晶粒294的數量。載體330的較大表面積會容納較多的半導體晶粒294並且降低製造成本，因為每一個重組式鑲板336中會處理較多的半導體晶粒294。於其中一範例中，半 導體晶圓290的直徑為300mm，在半導體晶圓290中會形成數量約600個獨特的10mm乘10mm半導體晶粒294。半導體晶粒294係從一或更多個半導體晶圓290處單體化裁切出來。舉例來說，載體330被製備為具有560mm的標準寬度W1以及600mm的標準長度L1。具有560mm之寬度W1的載體330的大小被設計成用以在載體330的寬度W1中容納數量約54個半導體晶粒294，它們的面積為10mm乘10mm並且分隔200μm的距離D。具有600mm之長度L1的載體330的大小被設計成用以在載體330的長度L1中容納數量約58個半導體晶粒294，它們的面積為10mm乘10mm並且分隔200μm的距離D。據此，載體330的表面積為寬度W1乘以長度L1，容納數量約3,000個面積為10mm乘10mm的半導體晶粒294並且半導體晶粒294之間的間隙或距離D為200μm。多個半導體晶粒294能夠被放置在載體330上，半導體晶粒294之間的間隙或距離D小於200μm，以便提高載體330上的半導體晶粒294的密度並且進一步降低處理半導體晶粒294的成本。
自動拾放設備會被用來以半導體晶粒294的數量及大小為基礎並且以載體330的面積為基礎來製備重組式鑲板336。舉例來說，半導體晶粒294被選擇為具有10mm乘10mm的面積。載體330具有標準的面積，舉例來說，560mm的寬度W1以及600mm的長度L1。自動設備會配合半導體晶粒294的面積以及載體330的面積被程式化，以便處理重組式鑲板336。在單體化裁切半導體晶圓290之後，一第一半導體晶粒294會被該自動拾放設備選擇。一第一半導體晶粒294會被裝設至載體330，定位在由該可程式化自動拾放設備所決定的載體330上的某個位置中。一第二半導體晶粒294會被該自動拾放設備選擇，並且被放置在載體330上以及被定位在載體330 上的第一列之中。相鄰半導體晶粒294之間的距離D會被程式化至該自動拾放設備之中並且以要被處理的半導體封裝的設計與規格為基礎被選擇。於其中一實施例中，相鄰半導體晶粒294之間的間隙或距離D為200μm。一第三半導體晶粒294會被該自動拾放設備選擇，並且被放置在載體330上以及被定位在載體330上的第一列之中，其會與一相鄰半導體晶粒294分隔200μm的距離D。該拾放操作會重複進行，直到第一列約54個半導體晶粒294被設置在載體330的寬度W1之中為止。
另一半導體晶粒294會被該自動拾放設備選擇，並且被放置在載體330上以及被定位在載體330上相鄰於該第一列的第二列之中。相鄰列的半導體晶粒294之間的距離D會被事先選擇並且被程式化至該自動拾放設備之中。於其中一實施例中，第一列半導體晶粒294與第二列半導體晶粒294之間的距離D為200μm。該拾放操作會重複進行，直到約58列的半導體晶粒294被設置在載體330的長度L1之中為止。該標準化載體(具有560mm的寬度W1以及600mm的長度L1的載體330)容納約54行以及58列的10mm乘10mm半導體晶粒294，總數量約3,000個半導體晶粒294被設置在載體330上。該拾放操作會重複進行，直到載體330部分或完全被半導體晶粒294佔據為止。該自動拾放設備能夠配合一標準化載體(例如，載體330)裝設任何大小的半導體晶粒294於載體330上，用以形成重組式鑲板336。重組式鑲板336接著便能夠利用已針對標準化載體330進行標準化的後端處理設備來處理。
圖13g所示的係重組式晶圓或重組式鑲板338的平面圖，多個半導體晶粒304被裝設至載體330或被設置在載體330上。相同的標準化 載體330或是具有和載體330相同大小的標準化載體會如同被用來處理重組式鑲板336般地被用來處理重組式鑲板338。半導體晶粒或是重組式晶圓或鑲板的任何配置皆能夠被載體330支撐。被設置在載體330上的半導體晶粒304的數量相依於半導體晶粒304的大小以及重組式鑲板338之結構裡面的半導體晶粒304之間的距離D1。被裝設至載體330的半導體晶粒304的數量能夠大於、小於、或是等於從半導體晶圓300處單體化裁切出來的半導體晶粒304的數量。載體330的較大表面積會容納較多的半導體晶粒304並且降低製造成本，因為每一個重組式鑲板338中會處理較多的半導體晶粒304。
於其中一範例中，半導體晶圓300的直徑為200mm，在半導體晶圓300中會形成數量約1,000個獨特的5mm乘5mm半導體晶粒304。半導體晶粒304係從一或更多個半導體晶圓300處單體化裁切出來。舉例來說，載體330被製備為具有560mm的標準寬度W1以及600mm的標準長度L1。具有560mm之寬度W1的載體330的大小被設計成用以在載體330的寬度W1中容納數量約107個半導體晶粒304，它們的面積為5mm乘5mm並且分隔200μm的距離D1。具有600mm之長度L1的載體330的大小被設計成用以在載體330的長度L1中容納數量約115個半導體晶粒304，它們的面積為5mm乘5mm並且分隔200μm的距離D1。據此，載體330的表面積為寬度W1乘以長度L1，容納約12,000個半導體晶粒304，它們的面積為5mm乘5mm並且分隔200μm的距離D1。多個半導體晶粒304能夠被放置在載體330上，半導體晶粒304之間的間隙或距離D1小於200μm，以便提高載體330上的半導體晶粒304的密度並且進一步降低處理半導體晶粒 304的成本。
自動拾放設備會被用來以半導體晶粒304的數量及大小為基礎並且以載體330的面積為基礎來製備重組式鑲板338。舉例來說，半導體晶粒304被選擇為具有5mm乘5mm的面積。載體330具有標準的面積，舉例來說，560mm的寬度W1以及600mm的長度L1。自動設備會配合半導體晶粒304的面積以及載體330的面積被程式化，以便處理重組式鑲板338。在單體化裁切半導體晶圓300之後，一第一半導體晶粒304會被該自動拾放設備選擇。一第一半導體晶粒304會被裝設至載體330，定位在由該可程式化自動拾放設備所決定的載體330上的某個位置中。一第二半導體晶粒304會被該自動拾放設備選擇，並且被放置在載體330上以及被定位在載體330上的第一列之中與該第一半導體晶粒304相隔距離D1。相鄰半導體晶粒304之間的距離D1會被程式化至該自動拾放設備之中並且以要被處理的半導體封裝的設計與規格為基礎被選擇。於其中一實施例中，相鄰半導體晶粒304之間的間隙或距離D1為200μm。一第三半導體晶粒304會被該自動拾放設備選擇，並且被放置在載體330上以及被定位在載體330上的第一列之中。該拾放操作會重複進行，直到一列約107個半導體晶粒304被設置在載體330的寬度W1之中為止。
另一半導體晶粒304會被該自動拾放設備選擇，並且被放置在載體330上以及被定位在載體330上相鄰於該第一列的第二列之中。相鄰列的半導體晶粒304之間的距離D1會被事先選擇並且被程式化至該自動拾放設備之中。於其中一實施例中，第一列半導體晶粒304與第二列半導體晶粒304之間的距離D1為200μm。該拾放操作會重複進行，直到約115 列的半導體晶粒304被設置在載體330的長度L1之中為止。該標準化載體(具有560mm的寬度W1以及600mm的長度L1的載體330)容納約107行以及115列的5mm乘5mm半導體晶粒304，總數量約12,000個半導體晶粒304被設置在載體330上。該拾放操作會重複進行，直到載體330部分或完全被半導體晶粒304佔據為止。該自動拾放設備能夠配合一標準化載體(例如，載體330)裝設任何大小的半導體晶粒於載體330上，用以形成重組式鑲板338。重組式鑲板338接著便能夠利用如同被用來處理重組式鑲板336般地利用相同的載體330及相同的後端處理設備來處理。
圖13f中的重組式鑲板336及圖13g中的重組式鑲板338針對重組式鑲板336與重組式鑲板338兩者使用相同的載體330或是使用一具有相同標準化大小的載體。被設計成用於該些重組式晶圓或鑲板之後端處理的處理設備會針對載體330被標準化並且能夠處理被形成在載體330上的重組式晶圓或鑲板的任何配置以及被放置在載體330上的任何大小半導體晶粒。因為重組式鑲板336與338兩者使用相同的標準化載體330，所以，該些重組式鑲板能夠在相同的製造線上被處理。據此，標準化載體330的一用途便係簡化用以製造半導體封裝所需要的設備。
於另一範例中，重組式鑲板338包含半導體晶粒294與304，其中，每一個半導體晶粒294與304皆有相同的維度，並且該些半導體晶粒源自具有不同直徑的半導體晶圓290與300。半導體晶圓290具有450mm的直徑，在半導體晶圓290上會形成數量約2,200個獨特的8mm乘8mm半導體晶粒294。具有8mm乘8mm之面積的半導體晶粒294係從一或更多個半導體晶圓290處單體化裁切出來。除此之外，半導體晶圓300具有300mm 的直徑，在半導體晶圓300上會形成數量約900個獨特的8mm乘8mm半導體晶粒304。具有8mm乘8mm之面積的半導體晶粒304係從一或更多個半導體晶圓300處單體化裁切出來。舉例來說，載體330被製備為具有560mm的標準寬度W1以及600mm的標準長度L1。具有560mm之寬度W1的載體330的大小被設計成用以在載體330的寬度W1中容納數量約69個半導體晶粒294或304，它們的面積為8mm乘8mm並且分隔100μm的距離D或D1。具有600mm之長度L1的載體330的大小被設計成用以在載體330的長度L1中容納數量約74個半導體晶粒294或304，它們的面積為8mm乘8mm並且分隔100μm的距離D或D1。載體330的表面積為寬度W1乘以長度L1，容納約5,000個半導體晶粒294或304，它們的面積為8mm乘8mm並且分隔100μm的距離D或D1。多個半導體晶粒294與304能夠被放置在載體330上，半導體晶粒294或304之間的間隙或距離D或D1小於100μm，以便提高載體330上的半導體晶粒294與304的密度並且進一步降低處理半導體晶粒294與304的成本。
自動拾放設備會被用來以半導體晶粒294與304的數量及大小為基礎並且以載體330的面積為基礎來製備重組式鑲板338。在單體化裁切半導體晶圓300之後，一第一半導體晶粒294或304會被該自動拾放設備選擇。8mm乘8mm的半導體晶粒294或304能夠源自具有450mm直徑的半導體晶圓290或是源自具有300mm直徑的半導體晶圓300。或者，該些8mm乘8mm的半導體晶粒源自具有不同直徑的另一半導體晶圓。一第一半導體晶粒294或304會被裝設至載體330，定位在由該已程式化自動拾放設備所決定的載體330上的某個位置中。一第二半導體晶粒294或304會被該自動 拾放設備選擇，並且被放置在載體330上，被定位在載體330上的第一列之中。相鄰半導體晶粒294或304之間的距離D或D1會被程式化至該自動拾放設備之中並且以要被處理的半導體封裝的設計與規格為基礎被選擇。於其中一實施例中，相鄰半導體晶粒294或304之間的間隙或距離D或D1為100μm。該拾放操作會重複進行，直到一列約69個半導體晶粒294或304被設置在載體330的寬度W1之中為止。
另一半導體晶粒294或304會被該自動拾放設備選擇，並且被放置在載體330上以及被定位在載體330上相鄰於該第一列的第二列之中。於其中一實施例中，第一列半導體晶粒294或304與第二列半導體晶粒294或304之間的距離D或D1為100μm。該拾放操作會重複進行，直到約74列的半導體晶粒294或304被設置在載體330的長度L1之中為止。該標準化載體(具有560mm的寬度W1以及600mm的長度L1的載體330)容納約69行以及74列的8mm乘8mm半導體晶粒294與304，總數量約5,000個半導體晶粒294或304被設置在載體330上。該拾放操作會重複進行，直到載體330部分或完全被半導體晶粒294或304佔據為止。所以，重組式鑲板338可以包含從任何大小半導體晶圓處單體化裁切出來的半導體晶粒294與304。載體330的大小不相依於半導體晶粒294與304的大小並且不相依於半導體晶圓290與300的大小。重組式鑲板338能夠如同被用來處理重組式鑲板336般地利用相同的載體330及相同的後端處理設備來處理。針對具有從不同大小進料晶圓處單體化裁切出來之相同大小半導體晶粒的重組式晶圓或鑲板來說，標準化載體330允許相同的材料被用於每一個重組式晶圓或鑲板。所以，用於載體330上的一重組式鑲板336或338的材料清單會維 持不變。一致性且可預測的材料清單提供改善的半導體封裝成本分析與規劃。
於另一實施例中，一重組式鑲板338含有被設置在載體330上的各式各樣半導體晶粒大小。舉例來說，10mm乘10mm的半導體晶粒294被裝設至載體330並且5mm乘5mm的半導體晶粒304被裝設至載體330，以便形成重組式鑲板338。該重組式鑲板在相同的重組式鑲板上含有多種大小的半導體晶粒。換言之，一部分的重組式鑲板338含有其中一種大小的半導體晶粒，而該重組式鑲板的另一部分則含有另一種大小的半導體晶粒。在載體330上同時含有不同大小之半導體晶粒294與304的重組式鑲板338會如同被用來處理具有被設置在載體330上方之均勻大小半導體晶粒的另一重組式鑲板336般地利用相同的後端處理設備來處理。
總結來說，載體330可容納從各種大小半導體晶圓處單體化裁切出來的各種大小與數量的半導體晶粒。載體330的大小不會隨著正在被處理的半導體晶粒的大小改變。該標準化載體(載體330)的大小固定並且能夠容納多種大小的半導體晶粒。標準化載體330的大小不相依於半導體晶粒或半導體晶圓的維度。相較於較大的半導體晶粒，有更多小型半導體晶粒能夠適配在載體330上。適配在載體330上的半導體晶粒294或304的數量會隨著半導體晶粒294或304的大小以及半導體晶粒294或304之間的間隔或距離D而改變。舉例來說，具有長度L1與寬度W1的載體330在載體330的表面積上方容納5mm乘5mm的半導體晶粒304的數量大於在載體330的表面積上方容納10mm乘10mm的半導體晶粒294的數量。舉例來說，載體330擁有約3,000個10mm乘10mm的半導體晶粒或是約12,000個5mm 乘5mm的半導體晶粒。載體330的大小與形狀保持固定並且不相依於半導體晶粒294或304的大小或是用以單體化裁切出半導體晶粒294或304的半導體晶圓290或300的大小。載體330提供利用一組共同處理設備將重組式鑲板336或338製造成許多不同類型半導體封裝的靈活性，該些不同類型的半導體封裝具有來自不同大小半導體晶圓290與300的不同大小半導體晶粒294與304。
圖13h所示的係利用載體330來製造半導體封裝的製程。處理設備340係被用來在半導體晶粒上實施後端製程，例如，囊封體與絕緣層的沉積、導體層的沉積、凸塊製程(bumping)、回焊製程、標記製程、單體化裁切製程、以及其它後端製程。處理設備340係針對一標準化載體(例如，載體330)的大小與形狀所設計。處理設備340相容於載體330，因為處理設備340的機械性組件與電氣組件係針對載體330的標準化大小與形狀所設計。
處理設備340係由控制系統342所控制。控制系統342能夠為一軟體程式或演算法，其被用來根據載體330上的半導體晶粒的大小與形狀來配置處理設備340。控制系統342會被程式化與客製化，以便讓處理設備340應付被形成在標準化載體330上的每一個不同的重組式晶圓或鑲板，例如，重組式鑲板336與338。
藉由標準化載體330的維度，處理設備340能夠維持不變，因為載體330的維度不會隨著半導體晶粒大小與半導體晶圓大小的變動而改變。控制系統342針對載體330上的每一個重組式鑲板使用各種演算法。舉例來說，控制系統342能夠被用來最佳化半導體晶粒294在載體330上之 初始拾放操作期間的間隔。重組式鑲板336的規格會被輸入至控制系統342之中。控制系統342被程式化用以控制處理設備340，以便拾取多個獨特的半導體晶粒294並且將半導體晶粒294放置在載體330上分隔距離D，用以形成重組式鑲板336。舉例來說，重組式鑲板336包含10mm乘10mm的半導體晶粒294以及載體330的標準面積，寬度W1與長度L1。處理設備340被控制系統342配置成用以在重組式鑲板336上實施後端製程，該重組式鑲板336係在載體330上。控制系統342指導處理設備340根據半導體晶粒294的10mm乘10mm大小以及標準大小的載體330來實施沉積以及其它製造步驟。
控制系統342允許處理設備340針對標準化載體330上的每一個重組式晶圓或鑲板被客製化。處理設備340不需要針對不同大小的半導體晶粒而被重建。在處理重組式鑲板336之後，處理設備340便準備處理載體330上的另一個重組式鑲板，其具有相同或不同的半導體晶粒大小與間隔。重組式鑲板338的規格會被輸入至控制系統342之中。控制系統342被程式化用以控制處理設備340，以便拾取多個獨特的半導體晶粒304並且將半導體晶粒304放置在載體330上分隔距離D，用以形成重組式鑲板338。舉例來說，重組式鑲板338包含5mm乘5mm的半導體晶粒304以及載體330的標準面積，寬度W1與長度L1。處理設備340被控制系統342配置成用以在重組式鑲板338上實施後端製程，該重組式鑲板338係在載體330上。控制系統342指導處理設備340根據半導體晶粒304的5mm乘5mm大小以及標準大小的載體330來實施沉積以及其它製造步驟。
不論處理設備340正在處理重組式鑲板336或338或是標準 化載體330上的其它重組式鑲板，處理設備340皆維持不變。處理設備340為可程式化並且處理設備340可輕易地適應於使用載體330的任何重組式晶圓或鑲板。所以，處理設備340的機械特徵與物理特徵會被設計成用以適應標準化載體330的物理特徵，同時，處理設備340亦可由控制系統342程式化而用以對載體330上的半導體晶粒的任何配置實施製造處理。
處理設備340被用於在載體330上製造來自一重組式晶圓或鑲板的各式各樣半導體封裝。舉例來說，處理設備340能夠被用來將重組式鑲板336或338處理成扇入WLCSP、重組式WLCSP或是eWLCSP、扇出WLCSP、覆晶封裝、3D封裝(例如，PoP)、或是其它半導體封裝。控制系統342被用來修正與控制處理設備340的操作，用以根據要被生產的半導體封裝來實施後端製造步驟。所以，處理設備340能夠被用來製造本文中所述的每一個半導體封裝。處理設備340能夠跨越共用相同大小載體330的多條產品製造線被使用。據此，和半導體晶粒的大小變化、半導體晶圓的大小變化、以及半導體封裝的類型變化相關聯的成本會下降。處理設備340的投資風險會下降，因為當載體330標準化之後，處理設備340的設計會簡化。
在圖13i中，一囊封體或模製化合物344會利用焊膏印刷塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒294以及載體330的上方。囊封體344能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體344係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。於另一實施例中，囊封體344係一絕緣層或介電層，其含有由 下面所製成的一或更多層：光敏低固化溫度介電光阻、光敏合成光阻、層疊化合物膜、具有填充劑的絕緣膏、焊劑遮罩光阻膜、液體或粒狀模製化合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料，它們係利用印刷、旋塗、噴塗、有熱或無熱的真空層疊或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，囊封體344係一在低於200℃處固化之具有或不具有絕緣填充劑的低溫固化光敏介電聚合物。
明確地說，囊封體344沿著半導體晶粒294的側表面324被設置並且因而覆蓋半導體晶粒294的每一個側表面324。據此，囊封體344覆蓋或接觸半導體晶粒294的至少四個表面，也就是，半導體晶粒294的四個側表面324。囊封體344還覆蓋半導體晶粒294的背表面310。囊封體344保護半導體晶粒294，避免因曝露在來自光或其它輻射的光子的關係而受損。於其中一實施例中，囊封體344為不透明並且為暗色或黑色。圖13i所示的係被囊封體344覆蓋的合成基板或重組式鑲板336。囊封體344能夠被用於雷射標記重組式鑲板336，以便進行對齊與單體化裁切。囊封體344被形成在半導體晶粒294的背表面310上方並且會在後續的背研磨步驟中被薄化。囊封體344亦能夠被沉積而使得該囊封體與背表面310共面並且不會覆蓋該背表面。
在圖13j中，囊封體344的背側表面346會以研磨機345進行研磨操作，用以平坦化且縮減囊封體344的厚度。化學蝕刻亦會被用來移除與平坦化囊封體344並且用以形成平坦的背側表面347。於其中一實施例中，囊封體344的厚度維持覆蓋在半導體晶粒294的背表面310上方。於 其中一實施例中，在沉積或背研磨之後殘留在半導體晶粒294的背表面310上方的囊封體344的厚度範圍從約170μm至230μm或更小。於另一實施例中，殘留在半導體晶粒294的背表面310上方的囊封體344的厚度範圍從約5μm 150μm。反向於背側表面346的囊封體344的表面348被設置在載體330與介面層332上方，俾使得囊封體344的表面348可以共面於半導體晶粒294的主動表面312。
圖13k所示的係一替代的背研磨步驟，其中，囊封體344從半導體晶粒294的背表面310處被完全移除。在完成圖13k中的研磨操作之後，半導體晶粒294的背表面310會露出。半導體晶粒294的厚度同樣會因該研磨操作而縮減。於其中一實施例中，半導體晶粒294的厚度從225μm至305μm或更小。
在圖13l中，絕緣層或鈍化層349會在圖13k中的背研磨步驟完成之後被形成在囊封體344以及半導體晶粒294的背表面310上方。絕緣層349含有由下面所製成的一或更多層：光敏低固化溫度介電光阻、光敏合成光阻、層疊化合物膜、具有填充劑的絕緣膏、焊劑遮罩光阻膜、液體模製化合物、粒狀模製化合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料。絕緣層349係利用印刷、旋塗、噴塗、有熱或無熱的真空層疊或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，絕緣層349係一在低於200℃處固化之具有或不具有絕緣填充劑的低溫固化光敏介電聚合物。絕緣層349係一背側保護層並且為半導體晶粒294提供機械保護並且避免受光破壞。於其中一實施例中，絕緣層349的厚度範圍從約5至150μ m。
載體330與介面層332會藉由化學蝕刻、機械性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，以便露出絕緣層316、導體層314、以及囊封體344的表面348。
在圖13m中，一絕緣層或鈍化層350係利用PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊被形成在絕緣層316和導體層314的上方。絕緣層350能夠係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層350係一在低於200℃處被低溫固化之光敏介電聚合物。於其中一實施例中，絕緣層350被形成在半導體晶粒294的覆蓋區裡面並且不會延伸超過半導體晶粒294的覆蓋區而且被形成在囊封體344的表面348上方。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域沒有絕緣層350。於另一實施例中，絕緣層350被形成在絕緣層316、半導體晶粒294、以及囊封體344的表面348的上方，並且在囊封體344的表面348上方的一部分絕緣層350會利用一已圖樣化光阻層藉由蝕刻製程或是藉由LDA被移除。一部分的絕緣層350會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成多個開口352，以便露出導體層314。
在圖13n中，一導電層354會利用諸如印刷、PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍的圖樣化與金屬沉積製程被形成在絕緣層350與導體層314的上方。導體層354能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ti、Ni、Au、Ag、W、或是其它合宜的導電材料。一部分的導體層354沿著絕緣層350並且平行於半導體晶粒294的主動表面312 水平延伸，以便橫向重新分佈該電氣互連線至導體層314。導體層354的操作如同用於半導體晶粒294之電氣信號的RDL。導體層354被形成在半導體晶粒294的一覆蓋區上方並且不會延伸超過半導體晶粒294的該覆蓋區或是延伸在囊封體344的表面348上方。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域沒有導體層354，俾使得囊封體344的表面348仍保持從導體層354處露出。一部分的導體層354被電氣連接至導體層314。導體層354的其它部分則相依於半導體晶粒294的連接而共電或是被電氣隔離。
一絕緣層或鈍化層356會利用下面方法被形成在絕緣層350和導體層354的上方：PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊。絕緣層356能夠係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層356係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層356被形成在半導體晶粒294的覆蓋區裡面並且不會延伸超過囊封體344上方的半導體晶粒294的覆蓋區。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域不會有絕緣層356，俾使得囊封體344的表面348仍保持從絕緣層356處露出。於另一實施例中，絕緣層356被形成在絕緣層316、半導體晶粒294、以及囊封體344的上方，並且在囊封體344上方的一部分絕緣層350會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除。一部分絕緣層350會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成多個開口358，以便露出導體層354。
在圖13o中，一導電層360會在最終重新鈍化之後利用PVD、CVD、蒸發、電解質電鍍、無電極電鍍、或是其它合宜的金屬沉積製程被形成在導體層354的裸露部分上方以及絕緣層356的上方。導體層360能夠為Al、Cu、Sn、Ti、Ni、Au、Ag、W、或是其它合宜的導電材料。導體層360係一UBM，其被電氣連接至導體層354與314。UBM 360能夠係一具有黏著層、屏障層、以及晶種層或潤濕層的多金屬堆疊。黏著層係被形成在導體層354的上方並且能夠為Ti、TiN、TiW、Al、或是Cr。屏障層係被形成在黏著層的上方並且能夠為Ni、NiV、Pt、Pd、TiW、Ti、或是CrCu。該屏障層會阻止Cu擴散至半導體晶粒294的主動表面312之中。晶種層係被形成在屏障層的上方並且能夠為Cu、Ni、NiV、Au、或是Al。UBM 360為導體層354提供一低阻值互連線，並且提供一屏障阻止焊料擴散，以及提供用於焊料潤濕的晶種層。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層360的上方。於其中一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料能夠係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料能夠是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層360。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊362。於某些應用中，凸塊362會被二次回焊，以便改良和導體層360的電氣接觸效果。凸塊362亦能夠被壓縮焊接或熱壓縮焊接至導體層360。凸塊362代表能夠 被形成在導體層360上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電氣互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體330之後被實施。
絕緣層350與356、導體層354與360、以及凸塊362一起構成被形成在半導體晶粒294上方及半導體晶粒294的一覆蓋區裡面的增進互連結構366。相鄰於半導體晶粒294的半導體晶粒294的一周邊區域不會有互連結構366，俾使得囊封體344的表面348仍保持從互連結構366處露出。增進互連結構366可以僅包含一RDL或導體層(例如，導體層354)以及一絕緣層(例如，絕緣層350)。額外的絕緣層和RDL會在形成凸塊362之前被形成在絕緣層356的上方，以便根據半導體晶粒294的設計和功能在該封裝中提供額外的垂直與水平電氣連接。
在圖13p中，半導體晶粒294會利用鋸片或雷射削切工具370被單體化裁切貫穿囊封體344成為個別的eWLCSP 372。eWLCSP 372會在單體化裁切之前或之後進行電氣測試。重組式鑲板336會被單體化裁切成多個eWLCSP 372，用以在半導體晶粒294的側表面324上方留下一薄層的囊封體344。或者，重組式鑲板336會被單體化裁切而從側表面324處完全移除囊封體344。
圖14所示的係在單體化裁切之後的eWLCSP 372，其具有一位在該半導體晶粒294之側壁324上方的囊封體以及一位在背表面310上方的絕緣層349。半導體晶粒294經由導體層314、354、以及360被電氣連接至凸塊362，以便經由互連結構366達到外部互連的目的。互連結構366不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。背側 絕緣層349被形成在半導體晶粒294的背表面310上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。
囊封體344覆蓋半導體晶粒294的側表面324，用以保護半導體晶粒294，避免因曝露在來自光或其它輻射的光子的關係而受損。在eWLCSP 372中，位在側表面324上方的囊封體344的厚度小於150μm。於其中一實施例中，eWLCSP 372的體積為長度4.595mm x寬度4.025mm x高度0.470mm，凸塊362的節距為0.4mm，其中，半導體晶粒294的面積為長度4.445mm以及寬度3.875mm。於另一實施例中，位在半導體晶粒294的側表面324上方的囊封體344的厚度為75μm或更小。eWLCSP 372的體積為長度6.075mm x寬度6.075mm x高度0.8mm，凸塊362的節距為0.5mm，其中，半導體晶粒294的體積為長度6.0mm x寬度6.0mm x高度0.470mm。於又一實施例中，eWLCSP 372的體積為長度5.92mm x寬度5.92mm x高度0.765mm，凸塊362的節距為0.5mm，其中，半導體晶粒294的體積為長度5.75mm x寬度5.75mm x高度0.535mm。於另一實施例中，位在半導體晶粒294的側表面324上方的囊封體344的厚度為25μm或更小。於又一實施例中，位在半導體晶粒294的側表面324上方的囊封體344的厚度為約50μm或更小。eWLCSP 372係利用針對單一標準化載體大小所設計的設備藉由在標準化載體330上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 372的設備成本與材料成本。eWLCSP 372係利用標準化載體330以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖15所示的係一替代的eWLCSP 380，其具有位在半導體晶粒294的背表面310上方的絕緣層349以及半導體晶粒294的裸露側壁324。 半導體晶粒294經由導體層314、354、以及360被電氣連接至凸塊362，以便經由互連結構366達到外部互連的目的。互連結構366不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。背側絕緣層349被形成在半導體晶粒294的背表面310上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。囊封體344在單體化裁切期間從半導體晶粒294的側表面324處被完全移除，以便露出側表面324。eWLCSP 380的長度與寬度和半導體晶粒294的長度與寬度相同。於其中一實施例中，eWLCSP 380的面積為約長度4.4mm x寬度3.9mm，凸塊362的節距為0.35至0.50mm。eWLCSP 380係利用針對單一標準化載體大小所設計的設備藉由在標準化載體330上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 380的設備成本與材料成本。eWLCSP 380係利用標準化載體330以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖16所示的係另一eWLCSP 384，其具有被形成在半導體晶粒294的背表面310與側壁324上方的囊封體344。半導體晶粒294經由導體層314、354、以及360被電氣連接至凸塊362，以便經由互連結構366達到外部互連的目的。互連結構366不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。囊封體344在圖13j中所示的研磨操作之後仍殘留在半導體晶粒294的背表面310上方。在單體化裁切之後，囊封體344殘留在半導體晶粒294的側表面324上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。所以，囊封體344被形成在半導體晶粒294的五個側邊上方，也就是，在四個側表面324上方以及在背表面310上方。在半導體晶粒294的背表面310上方的囊封體 344省略背側保護層或背側疊板的需求，因而降低eWLCSP 384的成本。
在eWLCSP 384中，側表面324上方的囊封體344的厚度小於150μm。於其中一實施例中，eWLCSP 384的體積為長度4.595mm x寬度4.025mm x高度0.470mm，凸塊362的節距為0.4mm，其中，半導體晶粒294的面積為長度4.445mm x寬度3.875mm。於另一實施例中，半導體晶粒294的側表面324上方的囊封體344的厚度為75μm或更小。eWLCSP 384的體積為長度6.075mm x寬度6.075mm x高度0.8mm，凸塊362的節距為0.5mm，其中，半導體晶粒294的體積為長度6.0mm x寬度6.05mm x高度0.470mm。於又一實施例中，eWLCSP 384的體積為長度5.92mm x寬度5.92mm x高度0.765mm，凸塊362的節距為0.5mm，其中，半導體晶粒294的體積為長度5.75mm x寬度5.75mm x高度0.535mm。於另一實施例中，半導體晶粒294的側表面324上方的囊封體344的厚度為25μm或更小。於又一實施例中，半導體晶粒294的側表面324上方的囊封體344的厚度為約50μm或更小。eWLCSP 384係利用針對單一標準化載體大小所設計的設備藉由在標準化載體330上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 384的設備成本與材料成本。eWLCSP 384係利用標準化載體330以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖17所示的係另一eWLCSP 386，其具有背側囊封體以及裸露的側壁。半導體晶粒294經由導體層314、354、以及360被電氣連接至凸塊362，以便經由互連結構366達到外部互連的目的。互連結構366不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。囊封體344在圖13j中所示的研磨操作之後仍殘留在半導體晶粒294的背表面310上 方。在半導體晶粒294的背表面310上方的囊封體344省略背側保護層或背側疊板的需求，因而降低eWLCSP 386的成本。囊封體344在單體化裁切期間從半導體晶粒294的側表面324處被完全移除，以便露出側表面324。eWLCSP 386的長度與寬度和半導體晶粒294的長度與寬度相同。於其中一實施例中，eWLCSP 386的面積為約長度4.445mm x寬度3.875mm，凸塊362的節距為0.35至0.50mm。eWLCSP 386係利用針對單一標準化載體大小所設計的設備藉由在標準化載體330上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 386的設備成本與材料成本。eWLCSP 386係利用標準化載體330以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖18所示的係另一eWLCSP 388，其具有半導體晶粒294的裸露背表面310以及側壁324。半導體晶粒294經由導體層314、354、以及360被電氣連接至凸塊362，以便經由互連結構366達到外部互連的目的。互連結構366不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。囊封體344在圖13k中所示的研磨操作期間從半導體晶粒294的背表面310處被完全移除。囊封體344在單體化裁切期間從半導體晶粒294的側表面324處被完全移除，以便露出側表面324。在eWLCSP 388中沒有任何囊封體344殘留覆蓋半導體晶粒294的表面。eWLCSP 388的長度與寬度和半導體晶粒294的長度與寬度相同。於其中一實施例中，eWLCSP 388的面積為約長度4.4mm x寬度3.9mm，凸塊362的節距為0.35至0.50mm。eWLCSP 388係利用針對單一標準化載體大小所設計的設備藉由在標準化載體330上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 388的設備成本與材料成本。eWLCSP 388係利用標準化載體330以較高的數量來製造， 從而簡化製造過程並且降低單元成本。
圖19a至19k配合圖1以及2a至2c顯示一種形成重組式或嵌入式扇入WLCSP的製程。接續圖13b，圖19a所示的係一部分半導體晶圓290的剖視圖。導體層314被形成在半導體晶粒294的主動表面312的上方。絕緣層316被形成在主動表面312與導體層314的上方，有多個開口被形成貫穿絕緣層316，用以露出導體層314。
在圖19a中，一絕緣層410被形成在絕緣層316和導體層314的上方。絕緣層410含有由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。絕緣層410係利用PVD、CVD、印刷、旋塗、噴塗、燒結、熱氧化、或是其它合宜製程所沉積。於其中一實施例中，絕緣層410係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層410被形成在絕緣層316、半導體晶粒294的上方以及基礎半導體材料292上方的半導體晶粒294的一覆蓋區外面。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域包含絕緣層410。一部分絕緣層410會藉由曝光或顯影製程、LDA、蝕刻、或是其它合宜的製程來移除，用以形成多個開口412，以便露出導體墊314。
在圖19b中，一導電層414會利用諸如印刷、PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍的圖樣化與金屬沉積製程被形成在絕緣層410與導體層314的上方。導體層414能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ti、Ni、Au、Ag、W、或是其它合宜的導電材料。一部分的導體層414沿著絕緣層410並且平行於半導體晶粒294的主動表面312水平延伸，以便橫向重新分佈該電氣互連線至導體層314。導體層414的操 作如同用於半導體晶粒294之電氣信號的RDL。導體層414被形成在半導體晶粒294的一覆蓋區上方並且不會延伸超過半導體晶粒294的該覆蓋區。換言之，相鄰於半導體晶粒294的半導體晶粒294的一周邊區域沒有導體層414。一部分的導體層414被電氣連接至導體層314。導體層414的其它部分則相依於半導體晶粒294的連接而共電或是被電氣隔離。
一絕緣層或鈍化層416會利用下面方法被形成在絕緣層410和導體層414的上方：PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊。絕緣層416能夠係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層416係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層416被形成在半導體晶粒294的上方以及基礎半導體材料292上方的半導體晶粒294的一覆蓋區外面。於另一實施例中，絕緣層416被形成在半導體晶粒294的該覆蓋區裡面並且不會延伸超過半導體晶粒294的該覆蓋區。一部分絕緣層416會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成多個開口418，以便露出導體層414。
在圖19c中，半導體晶圓290會利用鋸片或雷射削切工具420被單體化裁切貫穿切割道296成為個別的半導體晶粒294。半導體晶圓290同樣會背單體化裁切貫穿絕緣層316、絕緣層410、以及絕緣層416，用以形成側壁或側表面422。側表面422包含半導體晶粒294的側邊以及絕緣層316、410、以及416的側邊。個別的半導體晶粒294皆會被檢查與電氣測試，以便找出單體化裁切後的KGD。
在圖19d中，圖19c中的半導體晶粒294被裝設至載體430 與介面層432，舉例來說，利用拾放操作，主動表面312則被定位朝向載體430。多個半導體晶粒294被裝設至載體430的介面層432，用以形成為重組式或重新配置的晶圓或鑲板436。
載體430能夠為一可容納多個半導體晶粒294的圓形或矩形鑲板(大於300mm)。載體430的表面積可以大於半導體晶圓290或300的表面積。較大的載體會降低半導體封裝的製造成本，因為有較多的半導體晶粒能夠在該較大載體上被處理，從而降低每個單元的成本。半導體封裝與處理設備會針對正在被處理的晶圓或載體的大小來設計與配置。
為進一步降低製造成本，載體430的大小會不相依於半導體晶粒294的大小或半導體晶圓290與300的大小來選擇。也就是，載體430具有固定或是標準化大小，其能夠容納從一或更多個半導體晶圓290與300處單體化裁切出來的各種大小半導體晶粒294。於其中一實施例中，載體430為直徑330mm的圓形。於另一實施例中，載體430為寬度560mm以及長度600mm的矩形。半導體晶粒294可以有10mm乘10mm的面積，它們係被放置在標準化載體430上。或者，半導體晶粒294可以有20mm乘20mm的面積，它們被放置在相同的標準化載體430上。據此，標準化載體430能夠應付任何大小的半導體晶粒294，其允許後續的半導體處理設備針對共同的載體被標準化，也就是，不相依於晶粒大小或是進料晶圓大小。半導體封裝設備能夠針對一標準晶圓來設計與配置，利用一組共同的處理工具、設備、以及材料清單來處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體430藉由減少或消弭以晶粒大小或進料晶圓大小為基礎的特殊化半導體處理線的需求而降低製造成本與資本風險。藉由選擇預設的 載體大小用在來自所有半導體晶圓的任何大小半導體晶粒便能夠施行靈活的製造線。
重組式晶圓或重組式鑲板436能夠被處理成許多類型的半導體封裝，其包含扇入WLCSP、重組式WLCSP或是eWLCSP、扇出WLCSP、3D封裝(例如，PoP)、或是其它半導體封裝。重組式鑲板436會根據所生成的半導體封裝的規格來配置。於其中一實施例中，多個半導體晶粒294以高密度排列方式被放置在載體430上，也就是，分隔300μm或更小，以便處理扇入裝置。多個半導體晶粒294被放置在載體430上，半導體晶粒294之間分開一間隙或距離D2。半導體晶粒294之間的距離D2係以要被處理的半導體封裝的設計與規格為基礎來選擇。於其中一實施例中，半導體晶粒294之間的距離D2為50μm或更小。於其中一實施例中，半導體晶粒294之間的距離D2為100μm或更小。載體430上的半導體晶粒294之間的距離D2會被最佳化，以便以最低的單元成本來製造半導體封裝。
圖19e所示的係重組式鑲板436的平面圖，多個半導體晶粒294被設置在載體430的上方。載體430具有標準化的形狀與大小，其可容納從各種大小的半導體晶圓處單體化裁切出來的各種大小與數量的半導體晶粒。於其中一實施例中，載體430為矩形形狀並且具有560mm的寬度W2以及600mm的長度L2。被裝設至載體430的半導體晶粒294的數量能夠大於、小於、或是等於從半導體晶圓290處單體化裁切出來的半導體晶粒294的數量。載體430的較大表面積會容納較多的半導體晶粒294並且降低製造成本，因為每一個重組式鑲板436中會處理較多的半導體晶粒294。
該標準化載體(載體430)的大小固定並且能夠容納多種大小 的半導體晶粒。標準化載體430的大小不相依於半導體晶粒或半導體晶圓的維度。相較於較大的半導體晶粒，有更多小型半導體晶粒能夠適配在載體430上。舉例來說，載體430在載體430的表面積上方容納5mm乘5mm的晶粒的數量大於在載體430的表面積上方容納10mm乘10mm的晶粒的數量。
舉例來說，面積為10mm乘10mm的多個半導體晶粒294被放置在載體430上方，相鄰的半導體晶粒294之間的距離D2為200μm。從半導體晶圓290處單體化裁切出來的半導體晶粒294的數量為約600個半導體晶粒，其中，半導體晶圓290的直徑為300mm。能夠適配在載體430上的10mm乘10mm的半導體晶粒294的數量為約3,000個半導體晶粒。或者，面積為5mm乘5mm的多個半導體晶粒294被放置在載體430上方，相鄰的半導體晶粒294之間的距離D2為200μm。從半導體晶圓290處單體化裁切出來的半導體晶粒294的數量為約1,000個半導體晶粒，其中，半導體晶圓290的直徑為200mm。能夠適配在載體430上的5mm乘5mm的半導體晶粒294的數量為約12,000個半導體晶粒。
載體430的大小不會隨著正在被處理的半導體晶粒的大小改變。適配在載體430上的半導體晶粒294的數量隨著半導體晶粒294的大小以及半導體晶粒294之間的間隔或距離D2而改變。載體430的大小與形狀保持固定並且不相依於半導體晶粒294的大小或是用以單體化裁切出半導體晶粒294的半導體晶圓290的大小。載體430與重組式鑲板436提供利用一組共同處理設備(例如，圖13h中的處理設備340)來製造許多不同類型半導體封裝的靈活性，該些不同類型的半導體封裝具有來自不同大小半導 體晶圓290的不同大小半導體晶粒294。
在圖19f中，一囊封體或模製化合物438會利用焊膏印刷塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒294以及載體430的上方。囊封體438能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體438係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。於另一實施例中，囊封體438係一絕緣層或介電層，其含有由下面所製成的一或更多層：光敏低固化溫度介電光阻、光敏合成光阻、層疊化合物膜、具有填充劑的絕緣膏、焊劑遮罩光阻膜、液體或粒狀模製化合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料，它們係利用印刷、旋塗、噴塗、有熱或無熱的真空層疊或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，囊封體438係一在低於200℃處固化之具有或不具有絕緣填充劑的低溫固化光敏介電聚合物。
明確地說，囊封體438沿著半導體晶粒294的側表面422被設置並且因而覆蓋半導體晶粒294的每一個側表面422以及絕緣層316、410、以及416。據此，囊封體438覆蓋或接觸半導體晶粒294的至少四個表面，也就是，半導體晶粒294的四個側表面422。囊封體438還覆蓋半導體晶粒294的背表面310。囊封體438保護半導體晶粒294，避免因曝露在來自光或其它輻射的光子的關係而受損。於其中一實施例中，囊封體438為不透明並且為暗色或黑色。囊封體438能夠被用於雷射標記重組式鑲板 436，以便進行對齊與單體化裁切。於另一實施例中，囊封體438被沉積而使得囊封體438共面於半導體晶粒294的背表面310並且不會覆蓋背表面310。
在圖19g中，囊封體344的背側表面440會以研磨機442進行研磨操作，用以平坦化且縮減囊封體344的厚度。化學蝕刻亦會被用來移除與平坦化囊封體438並且用以形成平坦的背側表面444。於其中一實施例中，囊封體438的厚度維持覆蓋在半導體晶粒294的背表面310上方。於其中一實施例中，半導體晶粒294的背表面310會在背研磨步驟期間露出。半導體晶粒294的厚度亦能夠因該研磨操作而縮減。於其中一實施例中，半導體晶粒294的厚度範圍為225μm至305μm或更小。
圖19h所示的係被囊封體438覆蓋的重組式鑲板436。於其中一實施例中，在沉積或背研磨之後殘留在半導體晶粒294的背表面310上方的囊封體438的厚度範圍從約170μm至230μm或更小。於另一實施例中，殘留在半導體晶粒294的背表面310上方的囊封體438的厚度範圍從約5μm至150μm。反向於背側表面440的囊封體438的表面448被設置在載體430與介面層432上方。
在圖19i中，載體430與介面層432會藉由化學蝕刻、機械性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，以便露出絕緣層416、導體層414、以及囊封體438的表面448。
在圖19j中，一導電層460會在最終重新鈍化之後利用PVD、CVD、蒸發、電解質電鍍、無電極電鍍、或是其它合宜的金屬沉積製程被形成在導體層414的裸露部分上方以及絕緣層416的上方。導體層460 能夠為Al、Cu、Sn、Ti、Ni、Au、Ag、W、或是其它合宜的導電材料。導體層460係一UBM，其被電氣連接至導體層414與314。UBM 460能夠係一具有黏著層、屏障層、以及晶種層或潤濕層的多金屬堆疊。黏著層係被形成在導體層414的上方並且能夠為Ti、TiN、TiW、Al、或是Cr。屏障層係被形成在黏著層的上方並且能夠為Ni、NiV、Pt、Pd、TiW、Ti、或是CrCu。該屏障層會阻止Cu擴散至半導體晶粒294的主動表面312之中。晶種層係被形成在屏障層的上方並且能夠為Cu、Ni、NiV、Au、或是Al。UBM 460為導體層414提供一低阻值互連線，並且提供一屏障阻止焊料擴散，以及提供用於焊料潤濕的晶種層。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層460的上方。於其中一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料能夠係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料能夠是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層460。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊462。於某些應用中，凸塊462會被二次回焊，以便改良和導體層460的電氣接觸效果。凸塊462亦能夠被壓縮焊接或熱壓縮焊接至導體層460。凸塊462代表能夠被形成在導體層460上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電氣互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體430之後被實施。
絕緣層410與416、導體層414與416、以及凸塊462一起構成被形成在半導體晶粒294上方及半導體晶粒294的一覆蓋區裡面的增進互連結構466。相鄰於半導體晶粒294的半導體晶粒294的一周邊區域不會有互連結構466，並且囊封體438的表面448仍保持從互連結構466處露出。增進互連結構466可以僅包含一RDL或導體層(例如，導體層414)以及一絕緣層(例如，絕緣層410)。額外的絕緣層和RDL會在形成凸塊462之前被形成在絕緣層416的上方，以便根據半導體晶粒294的設計和功能在該封裝中提供額外的垂直與水平電氣連接。
在圖19k中，半導體晶粒294會利用鋸片或雷射削切工具470被單體化裁切貫穿囊封體438成為個別的eWLCSP 472。重組式鑲板436被單體化裁切成為eWLCSP 472，用以在半導體晶粒294的側表面422以及絕緣層316、410、以及416的上方留下一薄層的囊封體438。或者，重組式鑲板436會被單體化裁切而從側表面422處完全移除囊封體438。eWLCSP 472會在單體化裁切之前或之後進行電氣測試。
圖20所示的係eWLCSP 472，其具有被形成在半導體晶粒294之背表面310以及側壁422上方的囊封體。半導體晶粒294經由導體層314、414、以及460被電氣連接至凸塊462，以便經由互連結構466達到外部互連的目的。互連結構466不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。囊封體438在圖19g中所示的研磨操作之後仍殘留在半導體晶粒294的背表面310上方。囊封體438殘留在半導體晶粒294的側表面422以及絕緣層316、410、以及416的上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。所以，囊 封體438被形成在半導體晶粒294的五個側邊上方，也就是，在四個側表面422上方以及在背表面310上方。在半導體晶粒294的背表面310上方的囊封體438省略背側保護層或背側疊板的需求，因而降低eWLCSP 472的成本。
在eWLCSP 472中，側表面422上方的囊封體438的厚度小於150μm。於其中一實施例中，eWLCSP 472的體積為長度4.595mm x寬度4.025mm x高度0.470mm，凸塊462的節距為0.4mm，其中，半導體晶粒294的面積為長度4.445mm x寬度3.875mm。於另一實施例中，半導體晶粒294的側表面324上方的囊封體438的厚度為75μm或更小。eWLCSP 472的體積為長度6.075mm x寬度6.075mm x高度0.8mm，凸塊462的節距為0.5mm，其中，半導體晶粒294的體積為長度6.0mm x寬度6.0mm x高度0.470mm。於又一實施例中，eWLCSP 472的體積為長度5.92mm x寬度5.92mm x高度0.765mm，凸塊462的節距為0.5mm，其中，半導體晶粒294的體積為長度5.75mm x寬度5.75mm x高度0.535mm。於另一實施例中，側表面422上方的囊封體438的厚度為25μm或更小。於又一實施例中，側表面422上方的囊封體438的厚度為約50μm或更小。eWLCSP 472係利用針對單一標準化載體大小所設計的設備藉由在標準化載體430上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 472的設備成本與材料成本。eWLCSP 472係利用標準化載體430以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖21所示的係另一eWLCSP 480，其具有位在半導體晶粒294之背表面310上方的囊封體438並且具有半導體晶粒294的裸露側壁422。半導體晶粒294經由導體層314、414、以及460被電氣連接至凸塊462， 以便經由互連結構466達到外部互連的目的。互連結構466不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。囊封體438在圖19g中所示的研磨操作之後仍殘留在半導體晶粒294的背表面310上方。在半導體晶粒294的背表面310上方的囊封體438省略背側保護層或背側疊板的需求，因而降低eWLCSP 480的成本。囊封體438在單體化裁切期間從半導體晶粒294的側表面422以及絕緣層316、410、以及416處被完全移除，以便露出側表面422。eWLCSP 388的長度與寬度和半導體晶粒294的長度與寬度相同。於其中一實施例中，eWLCSP 480的面積為約長度4.445mm x寬度3.875mm，凸塊462的節距為0.35至0.50mm。eWLCSP 480係利用針對單一標準化載體大小所設計的設備藉由在標準化載體430上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 480的設備成本與材料成本。eWLCSP 480係利用標準化載體430以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖22所示的係在單體化裁切之後的eWLCSP 482，其具有位在半導體晶粒294之側壁422以及背側絕緣層484上方的囊封體438。半導體晶粒294經由導體層314、414、以及460被電氣連接至凸塊462，以便經由互連結構466達到外部互連的目的。互連結構466不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。囊封體438從半導體晶粒294的背表面310處被完全移除。背側絕緣層484被形成在半導體晶粒294的背表面310的上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。背側絕緣層484含有由下面所製成的一或更多層：光敏低固化溫度介電光阻、光敏合成光阻、層疊化合物膜、 具有填充劑的絕緣膏、焊劑遮罩光阻膜、液體或粒狀模製化合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料。背側絕緣層484係利用印刷、旋塗、噴塗、有熱或無熱的真空層疊或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，背側絕緣層484係一在低於200℃處固化之具有或不具有絕緣填充劑的低溫固化光敏介電聚合物。背側絕緣層484係一背側保護層並且為半導體晶粒294提供機械性保護以及避免受到光的影響。於其中一實施例中，背側絕緣層484的厚度範圍從約5μm至150μm。
囊封體438覆蓋半導體晶粒294的側表面422，用以保護半導體晶粒294，避免因曝露在來自光或其它輻射的光子的關係而受損。在eWLCSP 482中，側表面422上方的囊封體438的厚度小於150μm。於其中一實施例中，eWLCSP 482的體積為長度4.595mm x寬度4.025mm x高度0.470mm，凸塊462的節距為0.4mm，其中，半導體晶粒294的面積為長度4.445mm x寬度3.875mm。於另一實施例中，側表面422上方的囊封體438的厚度為75μm或更小。eWLCSP 482的體積為長度6.075mm x寬度6.075mm x高度0.8mm，凸塊462的節距為0.5mm，其中，半導體晶粒294的體積為長度6.0mm x寬度6.0mm x高度0.470mm。於又一實施例中，eWLCSP 482的體積為長度5.92mm x寬度5.92mm x高度0.765mm，凸塊462的節距為0.5mm，其中，半導體晶粒294的體積為長度5.75mm x寬度5.75mm x高度0.535mm。於另一實施例中，側表面422上方的囊封體438的厚度為25μm或更小。於又一實施例中，側表面422上方的囊封體438的厚度為約50μm或更小。eWLCSP 482係利用針對單一標準化載體大小所設計的設備藉由在 標準化載體430上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 482的設備成本與材料成本。eWLCSP 482係利用標準化載體430以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖23所示的係一eWLCSP 486，雷同於eWLCSP 482，但是沒有導體層460。凸塊462直接被形成在導體層414上。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層414。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊462。於某些應用中，凸塊462會被二次回焊，以便改良和導體層414的電氣接觸效果。凸塊462亦能夠被壓縮焊接或熱壓縮焊接至導體層414。凸塊462代表能夠被形成在導體層414上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電氣互連線。
半導體晶粒294經由導體層314以及414被電氣連接至凸塊462，以便經由互連結構466達到外部互連的目的。互連結構466不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。囊封體438從半導體晶粒294的背表面310處被完全移除。背側絕緣層484被形成在半導體晶粒294的背表面310的上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。囊封體438覆蓋半導體晶粒294的側表面422，用以保護半導體晶粒294，避免因曝露在來自光或其它輻射的光子的關係而受損。在eWLCSP 486中，側表面422上方的囊封體438的厚度小於150μm。eWLCSP 486係利用針對單一標準化載體大小所設計的設備藉由在標準化載體430上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 486的設備成本與材料成本。eWLCSP 486係利用標準化載體 430以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖24所示的係一替代eWLCSP 488，其具有背側絕緣層484以及裸露的側壁422。半導體晶粒294經由導體層314、414、以及460被電氣連接至凸塊462，以便經由互連結構466達到外部互連的目的。互連結構466不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。囊封體438從半導體晶粒294的背表面310處被完全移除。背側絕緣層484被形成在半導體晶粒294的背表面310的上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。囊封體438在單體化裁切期間從半導體晶粒294的側表面324處被完全移除，以便露出側表面422。eWLCSP 488的長度與寬度和半導體晶粒294的長度與寬度相同。於其中一實施例中，eWLCSP 488的面積為約長度4.4mm x寬度3.9mm，凸塊462的節距為0.35至0.50mm。eWLCSP 488係利用針對單一標準化載體大小所設計的設備藉由在標準化載體430上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 488的設備成本與材料成本。eWLCSP 488係利用標準化載體430以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖25所示的係另一eWLCSP 490，其具有半導體晶粒294的裸露背表面310以及側壁422。半導體晶粒294經由導體層314、414、以及460被電氣連接至凸塊462，以便經由互連結構466達到外部互連的目的。互連結構466不會延伸超過半導體晶粒294的一覆蓋區，並且因而形成一扇入封裝。囊封體438在圖19g中所示的研磨操作期間從半導體晶粒294的背表面310處被完全移除。囊封體438在單體化裁切期間從半導體晶粒294的側表面422處被完全移除，以便露出側表面422。eWLCSP 490的長度與寬 度和半導體晶粒294的長度與寬度相同。於其中一實施例中，eWLCSP 490的面積為約長度4.4mm x寬度3.9mm，凸塊462的節距為0.35至0.50mm。eWLCSP 490係利用針對單一標準化載體大小所設計的設備藉由在標準化載體430上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 490的設備成本與材料成本。eWLCSP 490係利用標準化載體430以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖26a至26k配合圖1以及2a至2c顯示一種形成重組式或嵌入式扇入WLCSP的製程。圖26a所示的係一半導體晶圓500，其具有一基礎基板材料502(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)用以達到結構性支撐的目的。複數個半導體晶粒或組件504會被形成在晶圓500上，藉由如上面所述之非主動的晶粒間晶圓區域或切割道506來分離。切割道506提供削切區，以便將半導體晶圓500單體化裁切成個別的半導體晶粒504。於其中一實施例中，半導體晶圓500的直徑為200至300mm。於另一實施例中，半導體晶圓500的直徑為100至450mm。在將半導體晶圓單體化裁切成個別的半導體晶粒504之前，半導體晶圓500可以有任何直徑。
圖26a所示的係半導體晶圓500的一部分的剖視圖。每一個半導體晶粒504皆有一背表面或非主動表面508以及含有類比電路或數位電路的主動表面510，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計與功能被形成在該晶粒裡面及電氣互連的主動式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面510裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，DSP、ASIC、記憶體、或是其它訊號處理電路。半 導體晶粒504可以還含有用於RF訊號處理的IPD，例如，電感器、電容器、以及電阻器。
一導電層512會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面510的上方。導體層512能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層512的操作如同被電氣連接至主動表面510上之電路的接觸墊。導體層512會被形成為多個接觸墊，它們以並排的方式被設置在和半導體晶粒504的邊緣相隔第一距離處，如圖26a之中所示。或者，導體層512會被形成為偏移在多列之中的多個接觸墊，俾使得第一列接觸墊會被設置在和該晶粒的邊緣相隔第一距離處，而與該第一列交錯的第二列接觸墊則被設置在和該晶粒的邊緣相隔第二距離處。
一第一絕緣層或鈍化層514係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在半導體晶粒504和導體層512的上方。絕緣層514含有由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物、或是具有雷同結構特性及絕緣特性的其它介電材料。於其中一實施例中，絕緣層514係一低溫固化光敏介電聚合物，具有或不具有在小於200℃處被固化的絕緣填充劑。絕緣層514覆蓋主動表面510並且為主動表面510提供保護。絕緣層514被保形塗敷在導體層512以及半導體晶粒504的主動表面510的上方並且不會延伸超過半導體晶粒504的邊緣或側壁516或是超過半導體晶粒504的一覆蓋區。換言之，相鄰於半導體晶粒504的半導體晶粒504的一周邊區域沒有絕緣層514。一部分的絕緣層514會利用雷射518藉由LDA被移除，或者，藉由蝕刻製 程貫穿一已圖樣化光阻層而被移除，以便經由絕緣層514露出導體層512並且用於進行後續的電氣互連。
半導體晶圓500會進行電氣測試與檢查，作為品質控制過程的一部分。手動視覺檢查及自動光學系統會被用來在半導體晶圓500上實施檢查。軟體會被使用在半導體晶圓500的自動光學分析中。視覺檢查方法可以運用諸如掃描電子顯微鏡、高強度光或紫外光、或是冶金顯微鏡的設備。半導體晶圓500的結構性特徵會被檢查，其包含：翹曲、厚度變異、表面微粒、不規則性、裂痕、脫層、以及變色。
半導體晶粒504裡面的主動式組件和被動式組件會在晶圓級進行電氣效能與電路功能的測試。每一個半導體晶粒504係利用一探針或是其它測試裝置來測試功能與電氣參數。探針係被用來電氣接觸每一個半導體晶粒504上的節點或接觸墊512並且提供電氣刺激給該些接觸墊。半導體晶粒504會回應該些電氣刺激，該回應會被測量並且和預期的回應作比較，以便測試該半導體晶粒的功能。該些電氣測試可以包含電路功能、導線完整性、電阻係數、連續性、可靠度、接面深度、ESD、RF效能、驅動電流、臨界電流、漏電流、以及該組件類型特有的操作參數。半導體晶圓500的檢查與電氣測試可讓通過測試而被指定為KGD的半導體晶粒504使用於半導體封裝中。
在圖26b中，半導體晶圓500會利用鋸片或雷射削切工具520被單體化裁切貫穿切割道506成為個別的半導體晶粒504。半導體晶圓500沿著切割道區域506裡面的一部分基礎基板材料502以沿著基礎基板側表面522的一薄削切區來單體化裁切，以便讓一部分基礎基板材料502仍保 持被設置在半導體晶粒504的側壁516上。該薄削切區的大小略大於半導體晶粒504介於半導體側壁516以及基礎基板側表面522之間的距離D3。在半導體晶粒504的側壁516上方的基礎基板材料502會在重組以及後面的單體化裁切過程期間因減少介電材料破裂而增強該裝置。於其中一實施例中，介於側壁516以及基礎基板側表面522之間的距離D3為至少10μm。於另一實施例中，介於側壁516以及基礎基板側表面522之間的距離D3的範圍為14μm至36μm。個別的半導體晶粒504皆會被檢查與電氣測試，以便找出單體化裁切後的KGD。
圖26C所示的係一含有犧牲基礎材料(例如，矽、聚合物、氧化鈹、玻璃、或是用於達到結構性支撐之目的的其它合宜低成本剛性材料)的載體或暫時性基板530的一部分的剖視圖。一介面層或雙面膠帶532會被形成在載體530的上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是熱脫模層。
載體530能夠為一可容納多個半導體晶粒504的圓形或矩形鑲板(大於300mm)。載體530的表面積可以大於半導體晶圓500的表面積。較大的載體會降低半導體封裝的製造成本，因為有較多的半導體晶粒能夠在該較大載體上被處理，從而降低每個單元的成本。半導體封裝與處理設備會針對正在被處理的晶圓或載體的大小來設計與配置。
為進一步降低製造成本，載體530的大小會不相依於半導體晶粒504的大小或半導體晶圓500的大小來選擇。也就是，載體530具有固定或是標準化大小，其能夠容納從一或更多個半導體晶圓500處單體化裁切出來的各種大小半導體晶粒504。於其中一實施例中，載體530為直徑 330mm的圓形。於另一實施例中，載體530為寬度560mm以及長度600mm的矩形。半導體晶粒504可以有10mm乘10mm的面積，它們係被放置在標準化載體530上。或者，半導體晶粒504可以有20mm乘20mm的面積，它們被放置在相同的標準化載體530上。據此，標準化載體530能夠應付任何大小的半導體晶粒504，其允許後續的半導體處理設備針對共同的載體被標準化，也就是，不相依於晶粒大小或是進料晶圓大小。半導體封裝設備能夠針對一標準晶圓來設計與配置，利用一組共同的處理工具、設備、以及材料清單來處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體530藉由減少或消弭以晶粒大小或進料晶圓大小為基礎的特殊化半導體處理線的需求而降低製造成本與資本風險。藉由選擇預設的載體大小用在來自所有半導體晶圓的任何大小半導體晶粒便能夠施行靈活的製造線。
在圖26d中，圖26b中的半導體晶粒504被裝設至載體530與介面層532，舉例來說，利用拾放操作，絕緣層514則被定位朝向載體530。
圖26e所示的係半導體晶粒504被裝設至載體530的介面層532，用以形成重組式晶圓或重新配置晶圓336。於其中一實施例中，絕緣層514被嵌入在介面層532裡面。舉例來說，半導體晶粒504的主動表面510可以共面於介面層532的表面534。於另一實施例中，絕緣層514被裝設在介面層532的上方，俾使得半導體晶粒504的主動表面510偏離介面層532。
重組式晶圓或重組式鑲板536能夠被處理成許多類型的半導體封裝，其包含扇入WLCSP、重組式WLCSP或是eWLCSP、扇出WLCSP、 覆晶封裝、3D封裝(例如，PoP)、或是其它半導體封裝。重組式鑲板536會根據所生成的半導體封裝的規格來配置。於其中一實施例中，多個半導體晶粒504以高密度排列方式被放置在載體530上，也就是，分隔300μm或更小，以便處理扇入裝置。多個半導體晶粒504被放置在載體530，半導體晶粒504之間分離一間隙或距離D4。半導體晶粒504之間的距離D4係以要被處理的半導體封裝的設計與規格來選擇。於其中一實施例中，半導體晶粒504之間的距離D4為50μm或更小。於另一實施例中，半導體晶粒504之間的距離D4為100μm或更小。載體530上的半導體晶粒504之間的距離D4會被最佳化，以便以最低的單元成本來製造半導體封裝。
圖26f所示的係重組式鑲板536的平面圖，其具有被設置在載體530上方的半導體晶粒504。載體530係一標準化的形狀與大小，可容納從各種大小的半導體晶圓處單體化裁切出來的各種大小與數量的半導體晶粒。於其中一實施例中，載體530為矩形形狀並且具有560mm的寬度W3以及600mm的長度L3。被裝設至載體530的半導體晶粒504的數量能夠大於、小於、或是等於從半導體晶圓500處單體化裁切出來的半導體晶粒504的數量。載體530的較大表面積會容納較多的半導體晶粒504並且降低製造成本，因為每一個重組式鑲板536中會處理較多的半導體晶粒504。
該標準化載體(載體530)的大小固定並且能夠容納多種大小的半導體晶粒。標準化載體530的大小不相依於半導體晶粒或半導體晶圓的維度。相較於較大的半導體晶粒，有更多小型半導體晶粒能夠適配在載體530上。舉例來說，載體530在載體530的表面積上方容納5mm乘5mm的晶粒的數量大於在載體530的表面積上方容納10mm乘10mm的晶粒的數 量。
舉例來說，面積為10mm乘10mm的多個半導體晶粒504被放置在載體530上方，相鄰的半導體晶粒504之間的距離D4為200μm。從半導體晶圓500處單體化裁切出來的半導體晶粒504的數量為約600個半導體晶粒，其中，半導體晶圓500的直徑為300mm。能夠適配在載體530上的10mm乘10mm的半導體晶粒504的數量超過3,000個半導體晶粒。或者，面積為5mm乘5mm的多個半導體晶粒504被放置在載體530上方，相鄰的半導體晶粒504之間的距離D4為200μm。從半導體晶圓500處單體化裁切出來的半導體晶粒504的數量為約1,000個半導體晶粒，其中，半導體晶圓500的直徑為200mm。能夠適配在載體530上的5mm乘5mm的半導體晶粒504的數量超過12,000個半導體晶粒。
載體530的大小不會隨著正在被處理的半導體晶粒的大小改變。適配在載體530上的半導體晶粒504的數量隨著半導體晶粒504的大小以及半導體晶粒504之間的間隔或距離D4而改變。載體530的大小與形狀保持固定並且不相依於半導體晶粒504的大小或是用以單體化裁切出半導體晶粒504的半導體晶圓500的大小。載體530與重組式鑲板536提供利用一組共同處理設備(例如，圖13h中的處理設備340)來製造許多不同類型半導體封裝的靈活性，該些不同類型的半導體封裝具有來自不同大小半導體晶圓500的不同大小半導體晶粒504。
在圖26g中，一囊封體或模製化合物550會利用焊膏印刷塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒504以及載體530的上 方。囊封體550能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體550係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。於另一實施例中，囊封體550係一絕緣層或介電層，其含有由下面所製成的一或更多層：光敏低固化溫度介電光阻、光敏合成光阻、層疊化合物膜、具有填充劑的絕緣膏、焊劑遮罩光阻膜、液體或粒狀模製化合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料，它們係利用印刷、旋塗、噴塗、有熱或無熱的真空層疊或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，囊封體550係一在低於200℃處固化之具有或不具有絕緣填充劑的低溫固化光敏介電聚合物。
明確地說，囊封體550沿著基礎基板側表面522被設置。囊封體550還覆蓋半導體晶粒504的背表面508。於其中一實施例中，囊封體550為不透明並且為暗色或黑色。囊封體550能夠被用於雷射標記重組式鑲板536，以便進行對齊與單體化裁切。囊封體550會在後續的背研磨步驟中被薄化。囊封體550亦能夠被沉積而使得囊封體550與半導體晶粒504的背表面508共面並且不會覆蓋該背表面508。反向於背側表面552的囊封體550的表面554被設置在載體530與介面層532的上方，俾使得囊封體550的表面554可以共面於半導體晶粒504的主動表面510。
在圖26h中，載體530與介面層532會藉由化學蝕刻、機械性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，以便露出絕緣層514、導體層512、以及囊封體550的表面554。
一導電層560會利用印刷、PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍的圖樣化與金屬沉積製程被形成在絕緣層514與導體層512的上方。導體層560能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ti、Ni、Au、Ag、W、或是其它合宜的導電材料。一部分的導體層560沿著絕緣層514並且平行於半導體晶粒504的主動表面510水平延伸，以便橫向重新分佈該電氣互連線至導體層512。導體層560的操作如同用於半導體晶粒504之電氣信號的RDL。導體層560被形成在半導體晶粒504的一覆蓋區上方並且不會延伸超過半導體晶粒504的該覆蓋區以及不會延伸在囊封體550的上方。換言之，相鄰於半導體晶粒504的半導體晶粒504的一周邊區域沒有導體層560，俾使得囊封體550保持沒有導體層560。於其中一實施例中，導體層560被形成為和半導體晶粒504的側壁516相隔距離D5，並且距離D5至少為1μm。一部分的導體層560被電氣連接至導體層512。導體層560的其它部分則相依於半導體晶粒504的連接而共電或是被電氣隔離。
在圖26i中，一絕緣層或鈍化層562會利用下面方法被形成在絕緣層514和導體層560的上方：PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊。絕緣層562能夠係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層562係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層562被形成在半導體晶粒504的該覆蓋區裡面並且不會延伸超過囊封體550上方的半導體晶粒504的該覆蓋區。換言之，相鄰於半導體晶粒504的半導體晶粒504的一周邊區域沒有絕緣層562，俾使得囊封體550保持沒有絕緣層562。於另一實施例中，絕緣層562 被形成在絕緣層514、半導體晶粒504、以及囊封體550的上方。一部分絕緣層562會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成多個開口，以便露出導體層560。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層560的上方。於其中一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料能夠係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料能夠是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層560。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊564。於某些應用中，凸塊564會被二次回焊，以便改良和導體層560的電氣接觸效果。凸塊564亦能夠被壓縮焊接或熱壓縮焊接至導體層560。凸塊564代表能夠被形成在導體層560上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電氣互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體530之後被實施。
絕緣層562、導體層560、以及凸塊564一起構成被形成在半導體晶粒504上方及半導體晶粒504的一覆蓋區裡面的囊封體550上方的增進互連結構566。相鄰於半導體晶粒504的半導體晶粒504的一周邊區域不會有互連結構566，俾使得囊封體550的表面554仍保持從互連結構566處露出。增進互連結構566可以僅包含一RDL或導體層(例如，導體層560)以及一絕緣層(例如，絕緣層562)。額外的絕緣層和RDL會在形成凸塊564 之前被形成在絕緣層562的上方，以便根據半導體晶粒504的設計和功能在該封裝中提供額外的垂直與水平電氣連接。
在圖26j中，半導體晶粒504會利用鋸片或雷射削切工具570被單體化裁切成為個別的eWLCSP 572。重組式鑲板536沿著側表面580被單體化裁切貫穿囊封體550以及基礎基板材料502，用以從半導體晶粒504的該些側邊處移除囊封體550以及從半導體晶粒504的該些側邊處移除一部分的基礎基板材料502。所以，基礎基板材料502會在eWLCSP 572的形成期間被切割或單體化裁切兩次，一次在晶圓級而一次在重組式鑲板級。因此，介電材料比較不會破裂並且eWLCSP 572的可靠度會獲得改善。
一部分的基礎基板材料502會在單體化裁切之後保持被設置在半導體晶粒504的側壁516中。在側壁516上方相鄰於半導體晶粒504的基礎基板材料502的厚度為至少1μm。換言之，介於側表面580和半導體晶粒504的側壁516之間的距離D6為至少1μm。eWLCSP 572會在單體化裁切之前或之後進行電氣測試。
圖26k所示的係單體化裁切之後的eWLCSP 572，其具有囊封體，用以覆蓋半導體晶粒504的背表面508。半導體晶粒504經由導體層512與560被電氣連接至凸塊564，以便經由互連結構566達到外部互連的目的。互連結構566不會延伸超過半導體晶粒504的一覆蓋區，並且因而形成一扇入封裝。囊封體550仍殘留在半導體晶粒504的背表面508上方。在半導體晶粒504的背表面508上方的囊封體550省略背側保護層或背側疊板的需求，因而降低eWLCSP 572的成本。囊封體550在單體化裁切期間從半導體晶粒504的側邊處被完全移除，以便露出基礎基板材料502的側表面 580。於其中一實施例中，eWLCSP 572的面積為約長度4.445mm x寬度3.875mm，凸塊564的節距為0.35至0.50mm。eWLCSP 572係利用針對單一標準化載體大小所設計的設備藉由在標準化載體530上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 572的設備成本與材料成本。eWLCSP 572係利用標準化載體530以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖27所示的係一eWLCSP 590，其具有裸露的背側與側壁。半導體晶粒504經由導體層512與560被電氣連接至凸塊564，以便經由互連結構566達到外部互連的目的。互連結構566不會延伸超過半導體晶粒504的一覆蓋區，並且因而形成一扇入封裝。囊封體550在研磨操作期間從半導體晶粒504的背表面508處被完全移除。囊封體550在單體化裁切期間從半導體晶粒504的側邊處被完全移除，以便露出基礎基板材料502的側表面580。於其中一實施例中，eWLCSP 590的面積為約長度4.4mm x寬度3.9mm，凸塊564的節距為0.35至0.50mm。eWLCSP 590係利用針對單一標準化載體大小所設計的設備藉由在標準化載體530上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 590的設備成本與材料成本。eWLCSP 590係利用標準化載體530以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖28所示的係一替代eWLCSP 592，其具有UBM 594、背側絕緣層596、以及裸露的側表面580。一導電層594會在最終重新鈍化之後利用PVD、CVD、蒸發、電解質電鍍、無電極電鍍、或是其它合宜的金屬沉積製程被形成在導體層560的裸露部分上方以及絕緣層562上方。導體層 594能夠為Al、Cu、Sn、Ni、Au、Ag、W、或是其它合宜的導電材料。導體層594係一UBM，其被電氣連接至導體層560與512。UBM 594能夠係一具有黏著層、屏障層、以及晶種層或潤濕層的多金屬堆疊。黏著層係被形成在導體層182的上方並且能夠為Ti、TiN、TiW、Al、或是Cr。屏障層係被形成在黏著層的上方並且能夠為Ni、NiV、Pt、Pd、TiW、Ti、或是CrCu。該屏障層會阻止Cu擴散至半導體晶粒504的主動表面510之中。晶種層係被形成在屏障層的上方並且能夠為Cu、Ni、NiV、Au、或是Al。UBM 594為導體層512提供一低阻值互連線，並且提供一屏障阻止焊料擴散，以及提供用於焊料潤濕的晶種層。
半導體晶粒504經由導體層512、560、以及594被電氣連接至凸塊564，以便經由互連結構566達到外部互連的目的。導體層560與594以及絕緣層514與562不會延伸超過半導體晶粒504的一覆蓋區，並且因而形成一扇入封裝。背側絕緣層596被形成在半導體晶粒504的背表面508的上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。背側絕緣層596含有由下面所製成的一或更多層：光敏低固化溫度介電光阻、光敏合成光阻、層疊化合物膜、具有填充劑的絕緣膏、焊劑遮罩光阻膜、液體或粒狀模製化合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料。背側絕緣層596係利用印刷、旋塗、噴塗、有熱或無熱的真空層疊或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，背側絕緣層596係一在低於200℃處固化之具有或不具有絕緣填充劑的低溫固化光敏介電聚合物。背側絕緣層596係一背側保護層並且為半導體 晶粒504提供機械性保護以及避免受到光的影響。於其中一實施例中，背側絕緣層596的厚度範圍從約5μm至150μm。
囊封體550在單體化裁切期間從半導體晶粒504的該些側邊處被完全移除，以便露出基礎基板材料502的側表面580。於其中一實施例中，eWLCSP 592的面積為約長度4.4mm x寬度3.9mm，凸塊564的節距為0.35至0.50mm。eWLCSP 592係利用針對單一標準化載體大小所設計的設備藉由在標準化載體530上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 592的設備成本與材料成本。eWLCSP 592係利用標準化載體430以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖29a至29i配合圖1以及2a至2c顯示一種形成重組式或嵌入式扇入WLCSP的製程。圖29a所示的係一部分半導體晶圓600的剖視圖。半導體晶圓600包含一基礎基板材料602(例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽)，用以達到結構性支撐的目的。複數個半導體晶粒或組件604會被形成在晶圓600上，藉由如上面所述之非主動的晶粒間晶圓區域或切割道606來分離。切割道606提供削切區，以便將半導體晶圓600單體化裁切成個別的半導體晶粒604。半導體晶粒604具有邊緣或側壁608。於其中一實施例中，半導體晶圓600的直徑為200至300mm。於另一實施例中，半導體晶圓600的直徑為100至450mm。在將半導體晶圓單體化裁切成個別的半導體晶粒604之前，半導體晶圓600可以有任何直徑。
每一個半導體晶粒604皆有一背表面或非主動表面610以及含有類比電路或數位電路的主動表面612，該些類比電路或數位電路會被施行為根據該晶粒的電氣設計與功能被形成在該晶粒裡面及電氣互連的主動 式裝置、被動式裝置、導體層、以及介電層。舉例來說，該電路可以包含被形成在主動表面612裡面的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，DSP、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒604可以還含有用於RF訊號處理的IPD，例如，電感器、電容器、以及電阻器。
一導電層512會使用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面612的上方。導體層614能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層614的操作如同被電氣連接至主動表面612上之電路的接觸墊。導體層614會被形成為多個接觸墊，它們以並排的方式被設置在和半導體晶粒604的邊緣608相隔第一距離處，如圖29a之中所示。或者，導體層614會被形成為偏移在多列之中的多個接觸墊，俾使得第一列接觸墊會被設置在和半導體晶粒604的邊緣608相隔第一距離處，而與該第一列交錯的第二列接觸墊則被設置在和半導體晶粒604的邊緣608相隔第二距離處。
一第一絕緣層或鈍化層616係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在半導體晶粒604和導體層614的上方。絕緣層616含有由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物、或是具有雷同結構特性及絕緣特性的其它介電材料。於其中一實施例中，絕緣層616係一低溫固化光敏介電聚合物，具有或不具有在小於200℃處被固化的絕緣填充劑。絕緣層616覆蓋主動表面612並且為主動表面612提供保護。絕緣層616被保形塗敷在 導體層614以及半導體晶粒604的主動表面612的上方並且不會延伸在半導體晶粒604的側壁608上方或是超過半導體晶粒604的一覆蓋區。相鄰於半導體晶粒604的半導體晶粒604的一周邊區域沒有絕緣層616。一部分的絕緣層616會利用雷射618藉由LDA被移除，或者，藉由蝕刻製程貫穿一已圖樣化光阻層而被移除，以便經由絕緣層616露出導體層614並且用於進行後續的電氣互連。
半導體晶圓600會進行電氣測試與檢查，作為品質控制過程的一部分。手動視覺檢查及自動光學系統會被用來在半導體晶圓600上實施檢查。軟體會被使用在半導體晶圓600的自動光學分析中。視覺檢查方法可以運用諸如掃描電子顯微鏡、高強度光或紫外光、或是冶金顯微鏡的設備。半導體晶圓600的結構性特徵會被檢查，其包含：翹曲、厚度變異、表面微粒、不規則性、裂痕、脫層、以及變色。
半導體晶粒604裡面的主動式組件和被動式組件會在晶圓級進行電氣效能與電路功能的測試。每一個半導體晶粒604係利用一探針或是其它測試裝置來測試功能與電氣參數。探針係被用來電氣接觸每一個半導體晶粒604上的節點或接觸墊614並且提供電氣刺激給該些接觸墊。半導體晶粒604會回應該些電氣刺激，該回應會被測量並且和預期的回應作比較，以便測試該半導體晶粒的功能。該些電氣測試可以包含電路功能、導線完整性、電阻係數、連續性、可靠度、接面深度、ESD、RF效能、驅動電流、臨界電流、漏電流、以及該組件類型特有的操作參數。半導體晶圓600的檢查與電氣測試可讓通過測試而被指定為KGD的半導體晶粒604使用於半導體封裝中。
在圖29b中，半導體晶圓600會利用鋸片或雷射削切工具620被單體化裁切貫穿切割道606成為個別的半導體晶粒604。半導體晶圓600沿著切割道區域606裡面的一部分基礎基板材料602藉由沿著基礎基板側表面622進行削切來單體化裁切，以便讓一部分基礎基板材料602仍保持被設置在半導體晶粒604的側壁608上。介於半導體側壁608以及基礎基板側表面622之間的距離D7為至少1μm。個別的半導體晶粒604皆會被檢查與電氣測試，以便找出單體化裁切後的KGD。
圖29C所示的係一含有犧牲基礎材料(例如，矽、聚合物、氧化鈹、玻璃、或是用於達到結構性支撐之目的的其它合宜低成本剛性材料)的載體或暫時性基板630的一部分的剖視圖。一介面層或雙面膠帶632會被形成在載體630的上方，當作暫時性膠黏焊膜、蝕刻阻止層、或是熱脫模層。圖29b中的半導體晶粒604被裝設至載體630與介面層632，舉例來說，利用拾放操作，主動表面612則被定位朝向該載體。
載體630能夠為一可容納多個半導體晶粒604的圓形或矩形鑲板(大於300mm)。載體630的表面積可以大於半導體晶圓600的表面積。較大的載體會降低半導體封裝的製造成本，因為有較多的半導體晶粒能夠在該較大載體上被處理，從而降低每個單元的成本。半導體封裝與處理設備會針對正在被處理的晶圓或載體的大小來設計與配置。
為進一步降低製造成本，載體630的大小會不相依於半導體晶粒604的大小或半導體晶圓600的大小來選擇。也就是，載體630具有固定或是標準化大小，其能夠容納從一或更多個半導體晶圓600處單體化裁切出來的各種大小半導體晶粒604。於其中一實施例中，載體630為直徑 330mm的圓形。於另一實施例中，載體630為寬度560mm以及長度600mm的矩形。半導體晶粒604可以有10mm乘10mm的面積，它們係被放置在標準化載體630上。或者，半導體晶粒604可以有20mm乘20mm的面積，它們被放置在相同的標準化載體630上。據此，標準化載體630能夠應付任何大小的半導體晶粒604，其允許後續的半導體處理設備針對共同的載體被標準化，也就是，不相依於晶粒大小或是進料晶圓大小。半導體封裝設備能夠針對一標準晶圓來設計與配置，利用一組共同的處理工具、設備、以及材料清單來處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載體630藉由減少或消弭以晶粒大小或進料晶圓大小為基礎的特殊化半導體處理線的需求而降低製造成本與資本風險。藉由選擇預設的載體大小用在來自所有半導體晶圓的任何大小半導體晶粒便能夠施行靈活的製造線。
圖29c所示的係半導體晶粒604被裝設至載體630的介面層632，用以形成重組式晶圓或重新配置晶圓640。於其中一實施例中，絕緣層616被嵌入在介面層632裡面。舉例來說，半導體晶粒604的主動表面612可以共面於介面層632的表面634。於另一實施例中，絕緣層616被裝設在介面層632的上方，俾使得半導體晶粒604的主動表面612偏離介面層632。
重組式晶圓或重組式鑲板640能夠被處理成許多類型的半導體封裝，其包含扇入WLCSP、重組式WLCSP或是eWLCSP、扇出WLCSP、覆晶封裝、3D封裝(例如，PoP)、或是其它半導體封裝。重組式鑲板640會根據所生成的半導體封裝的規格來配置。於其中一實施例中，多個半導體 晶粒604以高密度排列方式被放置在載體630上，也就是，分隔300μm或更小，以便處理扇入裝置。多個半導體晶粒604被放置在載體630，半導體晶粒604之間分離一間隙或距離D8。半導體晶粒604之間的距離D8係以要被處理的半導體封裝的設計與規格來選擇。於其中一實施例中，半導體晶粒604之間的距離D8為50μm或更小。於另一實施例中，半導體晶粒604之間的距離D8為100μm或更小。載體630上的半導體晶粒604之間的距離D8會被最佳化，以便以最低的單元成本來製造半導體封裝。
圖29d所示的係重組式鑲板640的平面圖，其具有被設置在載體630上方的半導體晶粒604。載體630係一標準化的形狀與大小，可容納從各種大小的半導體晶圓處單體化裁切出來的各種大小與數量的半導體晶粒。於其中一實施例中，載體630為矩形形狀並且具有560mm的寬度W4以及600mm的長度L4。被裝設至載體630的半導體晶粒604的數量能夠大於、小於、或是等於從半導體晶圓600處單體化裁切出來的半導體晶粒604的數量。載體630的較大表面積會容納較多的半導體晶粒604並且降低製造成本，因為每一個重組式鑲板640中會處理較多的半導體晶粒604。
該標準化載體(載體630)的大小固定並且能夠容納多種大小的半導體晶粒。標準化載體630的大小不相依於半導體晶粒或半導體晶圓的維度。相較於較大的半導體晶粒，有更多小型半導體晶粒能夠適配在載體630上。舉例來說，載體630在載體630的表面積上方容納5mm乘5mm的晶粒的數量大於在載體630的表面積上方容納10mm乘10mm的晶粒的數量。
舉例來說，面積為10mm乘10mm的多個半導體晶粒604被 放置在載體630上方，相鄰的半導體晶粒604之間的距離D8為200μm。從半導體晶圓600處單體化裁切出來的半導體晶粒604的數量為約600個半導體晶粒，其中，半導體晶圓600的直徑為300mm。能夠適配在載體630上的10mm乘10mm的半導體晶粒604的數量超過3,000個半導體晶粒。
或者，面積為5mm乘5mm的多個半導體晶粒604被放置在載體630上方，相鄰的半導體晶粒604之間的距離D8為200μm。從半導體晶圓600處單體化裁切出來的半導體晶粒604的數量為約1,000個半導體晶粒，其中，半導體晶圓600的直徑為200mm。能夠適配在載體630上的5mm乘5mm的半導體晶粒604的數量超過12,000個半導體晶粒。
載體630的大小不會隨著正在被處理的半導體晶粒的大小改變。適配在載體630上的半導體晶粒604的數量隨著半導體晶粒604的大小以及半導體晶粒604之間的間隔或距離D8而改變。載體630的大小與形狀保持固定並且不相依於半導體晶粒604的大小或是用以單體化裁切出半導體晶粒604的半導體晶圓600的大小。載體630與重組式鑲板640提供利用一組共同處理設備(例如，圖13h中的處理設備340)來製造許多不同類型半導體封裝的靈活性，該些不同類型的半導體封裝具有來自不同大小半導體晶圓600的不同大小半導體晶粒604。
在圖29e中，一囊封體或模製化合物644會利用焊膏印刷塗敷機、轉印模製塗敷機、液體囊封體模製塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒604以及載體630的上方。囊封體644能夠為聚合物合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封體644 係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。於另一實施例中，囊封體644係一絕緣層或介電層，其含有由下面所製成的一或更多層：光敏低固化溫度介電光阻、光敏合成光阻、層疊化合物膜、具有填充劑的絕緣膏、焊劑遮罩光阻膜、液體或粒狀模製化合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料，它們係利用印刷、旋塗、噴塗、有熱或無熱的真空層疊或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，囊封體644係一在低於200℃處固化之具有或不具有絕緣填充劑的低溫固化光敏介電聚合物。
明確地說，囊封體644沿著基礎基板側表面622被設置。囊封體644還覆蓋半導體晶粒604的背表面610。於其中一實施例中，囊封體644為不透明並且為暗色或黑色。囊封體644能夠被用於雷射標記重組式鑲板640，以便進行對齊與單體化裁切。囊封體644會在後續的背研磨步驟中被薄化。囊封體644亦能夠被沉積而使得囊封體的背表面646與半導體晶粒604的背表面610共面並且不會覆蓋該背表面610。反向於背側表面646的囊封體644的表面648被設置在載體630與介面層632的上方，俾使得囊封體644的表面648可以共面於半導體晶粒604的主動表面612。
在圖29f中，載體630與介面層632會藉由化學蝕刻、機械性剝除、CMP、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式脫除被移除，以便露出絕緣層616、導體層614、以及囊封體644的表面648。
一導電層650會利用印刷、PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍的圖樣化與金屬沉積製程被形成在絕緣層616與導體層614 的上方。導體層650能夠係由下面所製成的一或更多層：Al、Cu、Sn、Ti、Ni、Au、Ag、W、或是其它合宜的導電材料。一部分的導體層650沿著絕緣層616並且平行於半導體晶粒604的主動表面612水平延伸，以便橫向重新分佈該電氣互連線至導體層614。導體層650的操作如同用於半導體晶粒604之電氣信號的RDL。導體層650被形成在半導體晶粒604的一覆蓋區上方並且不會延伸超過半導體晶粒604的該覆蓋區或是延伸在囊封體644的上方。換言之，相鄰於半導體晶粒604的半導體晶粒604的一周邊區域沒有導體層650。於其中一實施例中，導體層650被形成在半導體晶粒604的一覆蓋區裡面並且和半導體晶粒604的側壁608相隔至少為1μm的距離D9。一部分的導體層650被電氣連接至導體層614。導體層650的其它部分則相依於半導體晶粒604的連接而共電或是被電氣隔離。
在圖29g中，一絕緣層或鈍化層660會利用下面方法被形成在絕緣層616和導體層650的上方：PVD、CVD、印刷、旋塗、噴塗、網印、或是層疊。絕緣層660能夠係由下面所製成的一或更多層：SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層660係一在低於200℃處被低溫固化的光敏介電質聚合物。於其中一實施例中，絕緣層660被形成在絕緣層616、半導體晶粒604的上方並且延伸超過半導體晶粒604的該覆蓋區1μm或更大的距離D10並且延伸在囊封體644的表面648上方。絕緣層660覆蓋半導體晶粒604與囊封體644之間的介面，以便在處理期間保護該介面並且改善該裝置的可靠度。一部分絕緣層660會利用一已圖樣化光阻層被一蝕刻製程移除或是藉由LDA來移除，用以形成多個開口，以便露出導體層650。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在導體層650的上方。於其中一實施例中，該凸塊材料係利用一丸滴模板來沉積，也就是，不需要用到任何遮罩。該凸塊材料能夠係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料能夠是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層650。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球體或凸塊662。於某些應用中，凸塊662會被二次回焊，以便改良和導體層650的電氣接觸效果。凸塊662亦能夠被壓縮焊接或熱壓縮焊接至導體層650。凸塊662代表能夠被形成在導體層650上方的其中一種類型互連結構。該互連結構亦能夠使用焊線、導體膏、短柱凸塊、微凸塊、或是其它電氣互連線。雷射標記能夠在凸塊成形之前或之後或是在移除載體630之後被實施。
絕緣層660、導體層650、以及凸塊662一起構成被形成在半導體晶粒604與囊封體644上方的增進互連結構664。或者，增進互連結構664完全被形成在半導體晶粒604的一覆蓋區裡面。增進互連結構664可以僅包含一RDL或導體層(例如，導體層650)以及一絕緣層(例如，絕緣層660)。額外的絕緣層和RDL會在形成凸塊662之前被形成在絕緣層660的上方，以便根據半導體晶粒604的設計和功能在該封裝中提供額外的垂直與水平電氣連接。
在圖29h中，半導體晶粒604會利用鋸片或雷射削切工具670被單體化裁切成為個別的eWLCSP 672。重組式鑲板640被單體化裁切 貫穿囊封體644。一部分的囊封體644在單體化裁切之後仍保持被設置在半導體晶粒604的該些側邊中。eWLCSP 672會在單體化裁切之前或之後進行電氣測試。
在圖29i中所示的係eWLCSP 672，其具有被形成在半導體晶粒604的背表面610與側壁608上方的囊封體644。半導體晶粒604經由導體層614以及650被電氣連接至凸塊662，以便經由互連結構664達到外部互連的目的。互連結構664的導體層不會延伸超過半導體晶粒604的一覆蓋區，並且因而形成一扇入封裝。於其中一實施例中，導體層650被形成在半導體晶粒604的一覆蓋區裡面並且與半導體晶粒604的側壁608相隔至少1μm的距離D9。絕緣層660覆蓋半導體晶粒604與囊封體644之間的介面，以便在處理期間保護該介面並且改善該裝置的可靠度。於其中一實施例中，絕緣層660延伸超過半導體晶粒604的該覆蓋區1μm或更大的距離D10並且延伸在囊封體644的表面648上方。
囊封體644在非必要的研磨操作之後仍殘留在基礎基板側表面622的上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。所以，囊封體644被形成在半導體晶粒604的五個側邊上方，也就是，在四個基礎基板側表面622上方以及在背表面610上方。在半導體晶粒604的背表面610上方的囊封體644省略背側保護層或背側疊板的需求，因而降低eWLCSP 672的成本。
在eWLCSP 672中，基礎基板側表面622上方的囊封體644的厚度小於150μm。於其中一實施例中，eWLCSP 672的體積為長度4.595mm x寬度4.025mm x高度0.470mm，凸塊662的節距為0.4mm，其中，半導體 晶粒604的面積為長度4.445mm x寬度3.875mm。於另一實施例中，基礎基板側表面622上方的囊封體644的厚度為75μm或更小。eWLCSP 672的體積為長度6.075mm x寬度6.075mm x高度0.8mm，凸塊662的節距為0.5mm，其中，半導體晶粒604的體積為長度6.0mm x寬度6.0mm x高度0.470mm。於又一實施例中，eWLCSP 672的體積為長度5.92mm x寬度5.92mm x高度0.765mm，凸塊662的節距為0.5mm，其中，半導體晶粒604的體積為長度5.75mm x寬度5.75mm x高度0.535mm。於另一實施例中，基礎基板側表面622上方的囊封體644的厚度為25μm或更小。於又一實施例中，基礎基板側表面622上方的囊封體644的厚度為約50μm或更小。eWLCSP 672係利用針對單一標準化載體大小所設計的設備藉由在標準化載體630上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 672的設備成本與材料成本。eWLCSP 672係利用標準化載體630以較高的數量來製造，從而簡化製造過程並且降低單元成本。
圖30所示的係在單體化裁切之後的eWLCSP 674，其具有位在側壁608上方的囊封體644並且具有背側絕緣層676。半導體晶粒604經由導體層614以及650被電氣連接至凸塊662，以便經由互連結構664達到外部互連的目的。互連結構664不會延伸超過半導體晶粒604的一覆蓋區，並且因而形成一扇入封裝。絕緣層660覆蓋半導體晶粒604與囊封體644之間的介面，以便在處理期間保護該介面並且改善該裝置的可靠度。
背側絕緣層676被形成在半導體晶粒604的背表面610的上方，用以達到機械性保護的目的並且避免因曝露在來自光或其它輻射的光子的關係而受損。背側絕緣層676含有由下面所製成的一或更多層：光敏 低固化溫度介電光阻、光敏合成光阻、層疊化合物膜、具有填充劑的絕緣膏、焊劑遮罩光阻膜、液體或粒狀模製化合物、聚亞醯胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、膠片、或是具有雷同絕緣特性及結構特性的其它介電材料。背側絕緣層676係利用印刷、旋塗、噴塗、有熱或無熱的真空層疊或壓力層疊、或是其它合宜製程所沉積。於其中一實施例中，背側絕緣層676係一在低於200℃處固化之具有或不具有絕緣填充劑的低溫固化光敏介電聚合物。背側絕緣層676係一背側保護層並且為半導體晶粒604提供機械性保護以及避免受到光的影響。於其中一實施例中，背側絕緣層676的厚度範圍從約5μm至150μm。
囊封體644覆蓋基礎基板側表面622，用以保護半導體晶粒604，避免因曝露在來自光或其它輻射的光子的關係而受損。在eWLCSP 674中，基礎基板側表面622上方的囊封體644的厚度小於150μm。於其中一實施例中，eWLCSP 674的體積為長度4.595mm x寬度4.025mm x高度0.470mm，凸塊662的節距為0.4mm，其中，半導體晶粒604的面積為長度4.445mm x寬度3.875mm。於另一實施例中，基礎基板側表面622上方的囊封體644的厚度為75μm或更小。eWLCSP 674的體積為長度6.075mm x寬度6.075mm x高度0.8mm，凸塊662的節距為0.5mm，其中，半導體晶粒604的體積為長度6.0mm x寬度6.0mm x高度0.470mm。於又一實施例中，eWLCSP 674的體積為長度5.92mm x寬度5.92mm x高度0.765mm，凸塊662的節距為0.5mm，其中，半導體晶粒604的體積為長度5.75mm x寬度5.75mm x高度0.535mm。於另一實施例中，基礎基板側表面622上方的囊封體644的厚度為25μm或更小。於又一實施例中，基礎基板側表面622上方的囊 封體644的厚度為約50μm或更小。eWLCSP 674係利用針對單一標準化載體大小所設計的設備藉由在標準化載體630上形成一重組式晶圓或鑲板來製造，其會降低eWLCSP 674的設備成本與材料成本。eWLCSP 674係利用標準化載體630以較高的數量來製造，從而簡化製造過程並且降低單元成本。
本文雖然已經詳細解釋本發明的一或更多個實施例；但是，熟習本技術的人士便會明白，可以對此些實施例進行修正與更動，其並不會脫離如後面的申請專利範圍之中所提出之本發明的範疇。
294‧‧‧半導體晶粒或組件
304‧‧‧半導體晶粒或組件
330‧‧‧載體或暫時性基板
336‧‧‧重組式晶圓或重新配置晶圓
338‧‧‧重組式晶圓或重組式鑲板
340‧‧‧處理設備
342‧‧‧控制系統

Claims (15)

  1. 一種製造半導體裝置的方法，其包括：提供一具有固定大小的載體；以及設置複數個第一半導體晶粒於該載體上方，該載體的固定大小不相依於該第一半導體晶粒的大小。
  2. 根據申請專利範圍第1項的方法，其進一步包含：提供一第一半導體晶圓，其包含該複數個第一半導體晶粒；以及單體化裁切該第一半導體晶圓，用以分開該些第一半導體晶粒，其中，被設置在該載體上方的第一半導體晶粒的數量不相依於從該第一半導體晶圓處單體化裁切出來的第一半導體晶粒的數量。
  3. 根據申請專利範圍第2項的方法，其進一步包含：提供一第二半導體晶圓，其包含該複數個第二半導體晶粒；單體化裁切該第二半導體晶圓，用以分開該些第二半導體晶粒；以及將該些第二半導體晶粒設置在該載體的上方，其中，被設置在該載體上方的第二半導體晶粒的數量不相依於從該第二半導體晶圓處單體化裁切出來的第二半導體晶粒的數量。
  4. 根據申請專利範圍第1項的方法，其進一步包含設置一第二半導體晶粒在該載體上方，該載體的固定大小不相依於該第二半導體晶粒的大小。
  5. 根據申請專利範圍第1項的方法，其進一步包含設置一第二半導體晶粒在該載體上方，該第二半導體晶粒包含不同於該第一半導體晶粒之大小的大小。
  6. 一種製造半導體裝置的方法，其包括： 提供一半導體晶粒；沉積一囊封體於該半導體晶粒上方與周圍，用以形成一重組式鑲板；於該重組式鑲板上方形成一互連結構，同時保留該囊封體沒有該互連結構；以及單體化裁切該重組式鑲板貫穿該囊封體。
  7. 根據申請專利範圍第6項的方法，其進一步包含：提供一固定大小的載體，該載體的固定大小不相依於該半導體晶粒的大小；以及設置該半導體晶粒於該載體上方。
  8. 根據申請專利範圍第7項的方法，其進一步包含：提供一半導體晶圓，其包含複數個該半導體晶粒；以及單體化裁切該第一半導體晶圓，用以分開該些半導體晶粒，其中，被設置在該載體上方的半導體晶粒的數量不相依於該半導體晶圓中的半導體晶粒的數量。
  9. 根據申請專利範圍第6項的方法，其中，單體化裁切該重組式鑲板貫穿該囊封體從該半導體晶粒的一側邊處完全移除該囊封體。
  10. 根據申請專利範圍第6項的方法，其中，單體化裁切該重組式鑲板貫穿該囊封體保留一部分的囊封體覆蓋該半導體晶粒的一側邊。
  11. 根據申請專利範圍第6項的方法，其進一步包含：從反向於一主動表面的該半導體晶粒的一表面處移除該囊封體；以及形成一絕緣層於該半導體晶粒的該表面上方。
  12. 一種半導體裝置，其包括： 一半導體晶粒；一囊封體，其被沉積在該半導體晶粒上方以及相鄰於該半導體晶粒的周邊區域之中；以及一互連結構，其被形成在該半導體晶粒上方，該周邊區域不會有該互連結構。
  13. 根據申請專利範圍第12項的半導體裝置，其中，該囊封體被設置在該互連結構的一側表面上方。
  14. 根據申請專利範圍第12項的半導體裝置，其中，該囊封體覆蓋該半導體晶粒的一側邊。
  15. 根據申請專利範圍第14項的半導體裝置，其中，覆蓋該半導體晶粒之該側邊的囊封體的厚度為150微米(μm)或更小。
TW103136991A 2013-12-05 2014-10-27 在半導體封裝中使用標準化載體的半導體裝置及方法 TWI658543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/097,534 2013-12-05
US14/097,534 US9620413B2 (en) 2012-10-02 2013-12-05 Semiconductor device and method of using a standardized carrier in semiconductor packaging

Publications (2)

Publication Number Publication Date
TW201523802A true TW201523802A (zh) 2015-06-16
TWI658543B TWI658543B (zh) 2019-05-01

Family

ID=53348179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136991A TWI658543B (zh) 2013-12-05 2014-10-27 在半導體封裝中使用標準化載體的半導體裝置及方法

Country Status (3)

Country Link
CN (2) CN113990766A (zh)
SG (2) SG10201407174WA (zh)
TW (1) TWI658543B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777377B2 (en) * 2017-02-05 2020-09-15 Kla-Tencor Corporation Multi-column spacing for photomask and reticle inspection and wafer print check verification

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887479B1 (ko) * 2007-10-09 2009-03-10 주식회사 네패스 내균열성 반도체 패키지 및 그 제조 방법
US8456002B2 (en) * 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8916452B2 (en) * 2008-11-23 2014-12-23 Stats Chippac, Ltd. Semiconductor device and method of forming WLCSP using wafer sections containing multiple die
US8535978B2 (en) * 2011-12-30 2013-09-17 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
US8501544B2 (en) * 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
TWI528466B (zh) * 2011-01-21 2016-04-01 史達晶片有限公司 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法
US8367475B2 (en) * 2011-03-25 2013-02-05 Broadcom Corporation Chip scale package assembly in reconstitution panel process format
CN203288575U (zh) * 2012-10-02 2013-11-13 新科金朋有限公司 半导体装置

Also Published As

Publication number Publication date
CN104701194A (zh) 2015-06-10
SG10201407174WA (en) 2015-07-30
CN113990766A (zh) 2022-01-28
SG10201707266WA (en) 2017-10-30
TWI658543B (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
US11488933B2 (en) Semiconductor device and method of forming embedded wafer level chip scale packages
US11961764B2 (en) Semiconductor device and method of making a wafer-level chip-scale package
TWI620282B (zh) 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法
TWI721939B (zh) 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
TWI557872B (zh) 半導體裝置及用於形成具有垂直互連之薄剖面wlcsp於封裝覆蓋區的方法
TWI689075B (zh) 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法
TWI651783B (zh) 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
TW201526125A (zh) 半導體裝置和在扇出封裝中於半導體晶粒上形成細節距重新分佈層之方法
TW201423851A (zh) 形成具有垂直互連單元的低輪廓扇出封裝的半導體裝置及方法
TW201513238A (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
TWI658543B (zh) 在半導體封裝中使用標準化載體的半導體裝置及方法