TWI528466B - 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法 - Google Patents

形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法 Download PDF

Info

Publication number
TWI528466B
TWI528466B TW101101694A TW101101694A TWI528466B TW I528466 B TWI528466 B TW I528466B TW 101101694 A TW101101694 A TW 101101694A TW 101101694 A TW101101694 A TW 101101694A TW I528466 B TWI528466 B TW I528466B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
conductive layer
semiconductor die
insulating
Prior art date
Application number
TW101101694A
Other languages
English (en)
Other versions
TW201243966A (en
Inventor
林耀劍
潘迪Ｃ 瑪莉姆蘇
陳康
吳興華
谷優
沈一權
黃銳
鄒勝原
方建敏
馮霞
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/333,739 external-priority patent/US8456002B2/en
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201243966A publication Critical patent/TW201243966A/zh
Application granted granted Critical
Publication of TWI528466B publication Critical patent/TWI528466B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法
本發明一般關於半導體裝置，尤其關於形成具有沉積在半導體晶粒上用於應力緩和的絕緣層之晶圓層級晶片尺度封裝(wafer level chip scale package，WLCSP)的半導體裝置和方法。
半導體裝置通常出現於現代的電子產品。半導體裝置的電元件數量和密度多所變化。個別的半導體裝置一般包含一種電元件，譬如發光二極體(light emitting diode，LED)、小訊號電晶體、電阻、電容、電感以及功率金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)。整合的半導體裝置典型而言包含數以百計到數以百萬計的電元件。整合的半導體裝置範例包括微控制器、微處理器、電荷耦合裝置(charged-coupled device，CCD)、太陽能電池以及數位微反射鏡裝置(digital micro-mirror device，DMD)。
半導體裝置執行廣泛的功能，例如高速計算、傳送和接收電磁訊號、控制電子裝置、把日光轉換成電力、產生視覺投影以用於電視顯示。半導體裝置出現於娛樂、通訊、功率轉換、網路、電腦、消費性產品等領域。半導體裝置也出現於軍事用途、航空、汽車、工業控制器、辦公設備。
半導體裝置利用半導體材料的電性質。半導體材料的原子結構允許藉由施加電場或基礎電流或經由摻雜過程來操控其導電度。摻雜把雜質引入半導體材料裡以調整和控制半導體裝置的導電度。
半導體裝置包含主動和被動電結構。主動結構包括雙極和場效電晶體，其控制電流的流動。藉由改變摻雜程度和施加電場或基礎電流，則電晶體促進或限制電流的流動。被動結構包括電阻、電容、電感，其在電壓和電流之間產生執行多樣電功能所必需的關係。被動和主動結構電連接以形成電路，其使半導體裝置能夠執行高速計算和其他有用的功能。
半導體裝置一般使用二複雜的製程來製造，亦即前端製造和後端製造，各涉及數以百計的步驟。前端製造涉及在半導體晶圓的表面上形成多個晶粒。每個晶粒典型而言是相同的，並且包含電連接主動和被動元件所形成的電路。後端製造涉及從完成的晶圓單離出單獨的晶粒，並且封裝晶粒以提供結構支持和環境隔離。在此所用的「半導體晶粒」(semiconductor die)一詞是指該詞的單數和複數形形，據此可以指單一半導體裝置和多個半導體裝置。
半導體製造的一項目標是要製造較小的半導體裝置。較小的裝置典型而言消耗較少的功率、具有更高的性能表現、可以更有效率地製造。此外，較小的半導體裝置具有較小的佔據面積，此對於較小的末端產品是合意的。較小的晶粒尺寸可以藉由改善前端製程而達成，其造成的晶粒具有較小、更高密度的主動和被動元件。後端製程可以藉由改善交互電連接和封裝材料而達成具有較小佔據面積的半導體裝置封裝。
於傳統的扇出晶圓層級晶片尺度封裝(fan-out wafer level chip scale package，Fo-WLCSP)，具有接觸墊的半導體晶粒乃安裝於載體。包封物沉積於半導體晶粒和載體上。然後移除載體，並且把組合互連結構形成於包封物和半導體晶粒上。半導體晶粒於形成互連結構的期間受到龜裂、彎翹和其他損傷。組合互連結構的重分布層在應力下易於龜裂，尤其是於溫度循環(temperature cycling，TC)和裝於電路板上的溫度循環(temperature cycles on board，TCOB)期間，該龜裂可以傳遞穿過絕緣層到半導體晶粒和接觸墊而造成缺陷。龜裂可以從半導體晶粒的邊緣和側壁傳遞進入晶粒。龜裂問題在具有超低介電常數(k)之絕緣層的Fo-WLCSP是常見的。
當形成WLCSP中的組合互連結構時需要緩和應力，以避免龜裂、彎翹和其他對半導體晶粒的損傷。據此，於一具體態樣，本發明是製作半導體裝置的方法，其包括以下步驟：提供具有多個半導體晶粒的半導體晶圓；形成第一導電層於半導體晶粒的表面上；形成第一絕緣層於半導體晶圓和第一導電層上；單一化半導體晶圓以分開半導體晶粒；提供載體；安裝半導體晶粒到載體；沉積包封物於半導體晶粒和載體上；移除載體；以及形成互連結構於半導體晶粒和包封物上。互連結構電連接到第一導電層，並且第一絕緣層於形成互連結構的期間提供應力緩和。
於另一具體態樣，本發明是製作半導體裝置的方法，其包括以下步驟：提供半導體晶粒；形成第一導電層於半導體晶粒的表面上；形成第一絕緣層於半導體晶粒和第一導電層上；沉積包封物於半導體晶粒上；以及形成互連結構於半導體晶粒和包封物上。互連結構電連接到第一導電層，並且第一絕緣層於形成互連結構的期間提供應力緩和。
於另一具體態樣，本發明是製作半導體裝置的方法，其包括以下步驟：提供半導體晶粒；形成第一導電層於半導體晶粒的表面上；沉積包封物於半導體晶粒上；形成第一絕緣層於半導體晶粒和第一導電層上；以及形成互連結構於半導體晶粒和包封物上。互連結構電連接到第一導電層，並且第一絕緣層於形成互連結構的期間提供應力緩和。
於另一具體態樣，本發明是半導體裝置，其包括半導體晶粒和形成於半導體晶粒表面上的第一導電層。包封物沉積於半導體晶粒上。第一絕緣層形成於半導體晶粒和第一導電層上。互連結構形成於半導體晶粒和包封物上。互連結構電連接到第一導電層，並且第一絕緣層於形成互連結構的期間提供應力緩和。
於底下參考圖式的敘述，本發明是以一或更多個具體態樣來描述，其中相同的數字代表相同或類似的元件。雖然本發明是以達到本發明目的之最佳模式來敘述，熟於此技藝者將體會出其打算涵蓋可以包括於本發明精神和範圍裡的替代方案、修改和等效者，就如以下揭示和圖式所支持之所附申請專利範圍及其等效者所界定的。
半導體裝置一般使用二複雜的製程來製造：前端製造和後端製造。前端製造涉及在半導體晶圓的表面上形成多個晶粒。晶圓上的每個晶粒包含主動和被動電元件，其係電連接以形成具有功能的電路。例如電晶體和二極體的主動電元件具有控制電流流動的能力。例如電容、電感、電阻、變壓器的被動電元件則在電壓和電流之間產生執行電路功能所必需的關係。
被動和主動元件藉由一系列的製程步驟而形成於半導體晶圓的表面上，包括摻雜、沉積、光微影術、蝕刻、平坦化。摻雜藉由例如離子植入或熱擴散的技術而把雜質引入半導體材料裡。摻雜過程修改了主動裝置之半導體材料的導電度，而把半導體材料轉變為絕緣體、導體，或者回應於電場或基礎電流而動態改變半導體材料的導電度。電晶體包含變化摻雜種類和程度的安排區域，其係必須的以使電晶體在施加電場或基礎電流時能夠促進或限制電流的流動。
主動和被動元件是由具有不同電性質的多層材料所形成。諸層可以由各式各樣的沉積技術所形成，該技術部分是由所要沉積的材料類型所決定。舉例而言，薄膜沉積可能涉及化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、電解電鍍、無電鍍等過程。每層一般會做出圖案以形成主動元件、被動元件或元件之間電連接的部分。
諸層可以使用光微影術來做出圖案，其涉及沉積光敏材料(譬如光阻)於要做出圖案的層上。圖案使用光而從光罩轉移至光阻。於一具體態樣，使用溶劑來移除光阻圖案受到光的部分，而暴露出要做出圖案之部分的底層。於另一具體態樣，使用溶劑來移除光阻圖案未受到光的部分(負光阻)，而暴露出要做出圖案之部分的底層。再移除光阻的剩餘者，則留下做出圖案的層。另外可以選擇的是某些種類的材料使用例如無電鍍和電解電鍍的技術，而直接沉積材料到之前沉積/蝕刻過程所形成的區域或孔洞裡以做出圖案。
做出圖案是基本的操作，其移除半導體晶圓表面上的部分頂層。部分的半導體晶圓可以使用光微影術、光罩、遮罩、氧化物或金屬移除、照相和刻板、微蝕印術來移除。光微影術包括於光柵或光罩中形成圖案以及把圖案轉移到半導體晶圓的表面層裡。光微影術以二步驟的過程而在半導體晶圓的表面上形成主動和被動元件的水平維度。首先，光柵或遮罩上的圖案轉移到光阻層裡。光阻是光敏材料，當其曝光時會經歷結構和性質的變化。光阻結構和性質的改變過程乃發生成負作用光阻或正作用光阻。其次，光阻層轉移到晶圓表面裡。當蝕刻移除半導體晶圓頂層未被光阻覆蓋的部分時便發生了轉移。光阻的化學性質致使光阻保持實質完好如初並且抵抗化學蝕刻溶液所做的移除，而此同時，半導體晶圓頂層未被光阻覆蓋的部分則被移除。形成、曝光、移除光阻的過程以及移除部分半導體晶圓的過程可以根據所用的特定阻劑和想要的結果來加以修改。
於負作用光阻，光阻曝光而於已知為聚合的過程中從可溶的狀態改變為不可溶的狀態。於聚合，未聚合的材料暴露於光線或能量來源，並且聚合物形成抗蝕刻的交聯材料。於大部分的負阻劑，聚合物是聚異戊二烯。以化學溶劑或顯影劑移除可溶的部分(亦即未曝光的部分)，則於阻劑層中留下對應於光柵上不透明圖案的孔洞。遮罩的圖案若存在於不透明的區域則稱之為明場(clear-field)遮罩。
於正作用光阻，光阻曝光而於已知為光溶化的過程中從比較不可溶的狀態改變成極為可溶的狀態。於光溶化，比較不可溶的阻劑暴露於適當的光能而轉變為比較可溶的狀態。阻劑的光溶化部分可以於顯影過程中由溶劑所移除。基本的正光阻聚合物是酚甲醛聚合物，也稱為酚甲醛清漆樹脂。以化學溶劑或顯影劑移除可溶的部分(亦即曝光的部分)，則於阻劑層中留下對應於光柵上透明圖案的孔洞。遮罩的圖案若存在於透明的區域則稱之為暗場(dark-field)遮罩。
移除半導體晶圓未被光阻覆蓋的頂部之後，移除光阻的剩餘部份，而留下做出圖案的層。另外可選擇的是某些種類的材料使用例如無電鍍和電解電鍍的技術，而直接沉積材料到之前沉積/蝕刻過程所形成的區域或孔洞裡以做出圖案。
沉積薄膜材料於既存圖案上可以放大底下的圖案並且產生不均勻平坦的表面。均勻平坦的表面乃需要用來製造較小的、更緊密堆疊的主動和被動元件。平坦化可以用來移除晶圓表面的材料並且產生均勻平坦的表面。平坦化涉及以拋光墊來拋光晶圓的表面。研磨材料和腐蝕性化學品於拋光期間添加於晶圓表面。結合研磨劑的機械作用和化學品的腐蝕作用則移除了任何不規則的表面型態，導致均勻平坦的表面。
後端製造是指切割或單一化完成的晶圓成為單獨的晶粒，然後封裝晶粒以達到結構支持和環境隔離。為了單一化晶粒，晶圓沿著稱為鋸道或鋸線的晶圓非功能性區域加以刻劃和折斷。晶圓使用雷射切割工具或鋸片來單一化。單一化之後，單獨的晶粒安裝於封裝基板，其包括針腳或接觸墊以用於與其他的系統元件做互連。形成於半導體晶粒上的接觸墊然後連接於封裝裡的接觸墊。電連接可以採用焊料凸塊、銷栓凸塊、導電膏或接合線來製作。包封物或其他模製材料則沉積於封裝上以提供實體支持和電隔離。完成的封裝然後插入電系統，並且半導體裝置的功能性便可用於其他的系統元件。
圖1示範的電子裝置50具有晶片載體基板或印刷電路板(printed circuit board，PCB) 52，而有多個半導體封裝安裝在其表面上。電子裝置50可以具有一種半導體封裝或多種半導體封裝，此視用途而定。為了示範，不同種類的半導體封裝顯示於圖1。
電子裝置50可以是單獨的系統，其使用半導體封裝以執行一或更多種電功能。另外可以選擇的是電子裝置50是更大系統的次元件。舉例而言，電子裝置50可以是行動電話、個人數位助理(personal digital assistant，PDA)、數位攝影機(digital video camera，DVC)或其他電子通訊裝置的一部分。另外可以選擇的是電子裝置50是圖形卡、網路介面卡或其他訊號處理卡，其可以插入電腦。半導體封裝可以包括微處理器、記憶體、特定應用積體電路(application specific integrated circuit，ASIC)、邏輯電路、類比電路、RF電路、個別分離的裝置或其他的半導體晶粒或電元件。迷你化和減重對於這些產品是基本的，以便被市場所接受。半導體裝置之間的距離必須縮減以達到更高密度。
於圖1，PCB 52提供一般基板以結構支持和交互電連接安裝於PCB上的半導體封裝。傳導訊號線54使用蒸鍍、電解電鍍、無電鍍、網印或其他適合的金屬沉積過程而形成於PCB 52的表面上或諸層裡。訊號線54提供半導體封裝、安裝的元件、其他外部系統元件之間各者的電溝通。訊號線54也提供電力和接地連接至每個半導體封裝。
於某些具體態樣，半導體裝置具有二個封裝層級。第一層級封裝是用於機械和電附著半導體晶粒於中間載體的技術。第二層級封裝涉及機械和電附著中間載體於PCB。於其他具體態樣，半導體裝置可以僅具有第一層級封裝，其中晶粒直接機械和電安裝於PCB。
為了示範說明，幾種第一層級封裝(包括接合線封裝56和覆晶58)乃顯示於PCB 52上。此外，幾種第二層級封裝，包括球柵格陣列(ball grid array，BGA) 60、凸塊晶片載體(bump chip carrier，BCC) 62、雙排腳封裝(dual in-line package，DIP) 64、接點柵格陣列(land grid array，LGA) 66、多晶片模組(multi-chip module，MCM) 68、四面扁平無引線封裝(quad flat non-leaded package，QFN) 70、四面扁平封裝72，乃顯示安裝於PCB 52上。視系統需求而定，建構為第一和第二層級封裝型式之任意組合的半導體封裝的任何組合以及其他電子元件都可以連接於PCB 52。於某些具體態樣，電子裝置50包括單一附著的半導體封裝，而其他具體態樣需要多個互連的封裝。藉由結合一或更多個半導體封裝於單一基板上，製造商可以把預先製造的元件併入電子裝置和系統裡。因為半導體封裝包括精密的功能性，所以電子裝置可以使用比較便宜的元件和流線的製程來製造。所得的裝置不太可能失效，並且製造上也比較不昂貴，以致消費者的花費也較低。
圖2a~2c顯示範例性的半導體封裝。圖2a示範安裝於PCB 52上之DIP 64的進一步細節。半導體晶粒74包括含有類比或數位電路的作用區域，該等電路乃實現成晶粒裡形成的主動裝置、被動裝置、導電層、介電層，並且依據晶粒的電設計而交互電連接。舉例而言，電路可以包括形成於半導體晶粒74之作用區域裡的一或更多個電晶體、二極體、電感、電容、電阻、其他的電路元件。接觸墊76是由導電材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag))所做的一或更多層，並且電連接於半導體晶粒74中所形成的電路元件。於組合DIP 64的期間，半導體晶粒74使用金矽共晶層或黏著材料(例如熱環氧樹脂或環氧樹脂)而安裝於中間載體78。封裝體包括絕緣性封裝材料，例如聚合物或陶瓷。導線80和接合線82提供半導體晶粒74和PCB 52之間的交互電連接。包封物84沉積於封裝上以避免溼氣和顆粒進入封裝而污染晶粒74或接合線82，來保護不受環境影響。
圖2b示範安裝於PCB 52上之BCC 62的進一步細節。半導體晶粒88使用底填物或環氧樹脂黏著材料92而安裝於載體90上。接合線94提供接觸墊96和98之間的第一層級封裝的互連。模製化合物或包封物100沉積於半導體晶粒88和接合線94上以提供用於裝置的實體支持和電隔離。接觸墊102使用適合的金屬沉積過程(例如電解電鍍或無電鍍)而形成於PCB 52的表面上以避免氧化。接觸墊102電連接於PCB 52中的一或更多條傳導訊號線54。凸塊104形成於BCC 62的接觸墊98和PCB 52的接觸墊102之間。
於圖2c，半導體晶粒58面向下而安裝於中間載體106，其為覆晶型式的第一層級封裝。半導體晶粒58的作用區域108包含類比或數位電路，其實現成依據晶粒的電設計而形成的主動裝置、被動裝置、導電層、介電層。舉例而言，電路可以包括作用區域108裡的一或更多個電晶體、二極體、電感、電容、電阻、其他的電路元件。半導體晶粒58經由凸塊110而電連接和機械連接於載體106。
BGA 60乃電連接和機械連接於PCB 52，其為使用凸塊112之BGA型式的第二層級封裝。半導體晶粒58經由凸塊110、訊號線114、凸塊112而電連接於PCB 52的傳導訊號線54。模製化合物或包封物116沉積於半導體晶粒58和載體106上以提供用於裝置的實體支持和電隔離。覆晶半導體裝置提供從半導體晶粒58上之主動裝置到PCB 52上之導電路線的短導電路徑，以便減少訊號傳遞距離、降低電容、改善整體電路的表現。於另一具體態樣，半導體晶粒58可以使用覆晶型式的第一層級封裝、無中間載體106而直接機械和電連接於PCB 52。
圖3a顯示半導體晶圓120，其具有基板材料122(例如矽、鍺、砷化鎵、磷化銦或碳化矽)以支持結構。多個半導體晶粒或構件124形成於晶圓120上而由上述之非作用的、晶粒間的晶圓區域或鋸道126所分開。鋸道126提供切割區域以單一化半導體晶圓120成個別的半導體晶粒124。
圖3b顯示半導體晶圓120的部分截面圖。每個半導體晶粒124具有背面128和作用表面130，後者包含類比或數位電路，其實現成依據晶粒的電設計和功能而形成於晶粒裡並且交互電連接的主動裝置、被動裝置、導電層、介電層。舉例而言，電路可以包括形成在作用區域130裡的一或更多個電晶體、二極體和其他電路元件以實現類比電路或數位電路，例如數位訊號處理器(digital signal processor，DSP)、ASIC、記憶體或其他訊號處理電路。半導體晶粒124也可以包含整合的被動裝置(integrated passive device，IPD)，例如電感、電容、電阻以用於RF訊號處理。
導電層132使用PVD、CVD、電解電鍍、無電鍍過程或其他適合的金屬沉積過程而形成於作用表面130上。導電層132可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。導電層132運作為接觸墊，其電連接到作用表面130上的電路。接觸墊132可以離半導體晶粒124邊緣有一第一距離而邊靠邊地配置，如圖3b所示。另外可選擇的是接觸墊132乃於多列中偏移，致使第一列的接觸墊配置成離晶粒邊緣為第一距離，而與第一列交錯之第二列的接觸墊則配置成離晶粒邊緣為第二距離。
於圖3c，絕緣或介電層134使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於作用表面130和導電層132上。絕緣層134包含一或更多層的二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化鉭(Ta2O5)、氧化鋁(Al2O3)、苯並環丁烯(BCB)、聚亞醯胺(PI)、聚苯並噁唑(PBO)、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。可以透過光阻層進行蝕刻過程而移除部分的絕緣層134以暴露導電層132。
於圖3d，絕緣或介電層136使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於絕緣層134上。於一具體態樣，絕緣層136乃施加成絕緣層134上的毯覆層。絕緣層136包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。絕緣層136則被固化。絕緣層136運作成應力緩和層，以於稍後形成組合互連結構的期間以及為了可靠度而減少龜裂、彎翹或其他對半導體晶粒124之作用表面130和導電層132的損傷。尤其，絕緣層136具有的性質為在室溫大於100百萬帕(MPa)的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米(μm)。
圖3e顯示沒有絕緣層134的具體態樣，亦即絕緣層136形成於作用表面130和導電層132上以用於應力緩和。
於圖3f，半導體晶圓120使用切割工具138(例如鋸片、噴射水柱或雷射)而經由鋸道126單一化成個別的半導體晶粒124。
圖4a~4h關聯於圖1和2a~2c來示範形成WLCSP的過程，其具有沉積在半導體晶粒上的絕緣層以用於應力緩和。圖4a顯示暫時的基板或載體140，其包含犧牲性基底材料(例如矽、聚合物、氧化鈹或其他適合的低成本剛性材料)以支持結構。介面層或雙面膠帶142形成於載體140上而做為暫時接著結合膜或蝕刻停止層。來自圖3a~3f的半導體晶粒124使用撿拾和放置操作而定位和安裝於介面層142和載體140上，作用表面130則指向載體。圖4b顯示半導體晶粒124安裝於載體140以示範部分的重構或重組晶圓144。
於圖4c，包封物或模製化合物146使用糊膏印刷、壓縮模製、轉移模製、液態包封物模製、真空層合、旋塗或其他適合的施加器而沉積於半導體晶粒124和載體140上。包封物146可以是聚合性複合材料，例如具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。包封物146是非導電的並且保護半導體裝置免於外部環境的元素和污染物。
於圖4d，載體140和介面層142藉由化學蝕刻、機械剝除、CMP、機械研磨、熱烘烤、紫外光、雷射掃描或溼式脫除而移除，以暴露絕緣層136和包封物146。移除載體140之後，包封物146提供用於半導體晶粒124的結構支持。部分的絕緣層134和136藉由具有圖案化光阻層的蝕刻過程(未顯示)而移除以暴露導電層132。蝕刻過程也移除部分的包封物146而達到低於絕緣層136表面的程度，如圖4d所示。另外可選擇的是部分的絕緣層134和136藉由使用雷射148的雷射直接燒蝕(laser direct ablation，LDA)而移除以暴露導電層132。蝕刻或LDA之後，絕緣層134和136維持重疊著導電層132。
於另一具體態樣，沉積包封物146於半導體晶粒124上之後才形成絕緣層134和136。於此情況，移除部分的包封物146以暴露作用表面130和導電層132。絕緣層134和136然後形成於暴露的作用表面130和導電層132上。部分的絕緣層134和136藉由LDA或蝕刻而移除以暴露導電層132。
於圖4e，絕緣或鈍化層150使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於包封物146和絕緣層136上。絕緣層150包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層150是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層132。另外可選擇的是部分的絕緣層150以及絕緣層134和136藉由使用雷射148的LDA而移除以暴露導電層132。
於圖4f，導電層152使用PVD、CVD、濺鍍、電解電鍍、無電鍍過程或其他適合的金屬沉積過程來做出圖案而形成於絕緣層150和導電層132上。導電層152可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。部分的導電層152沿著絕緣層150而水平延伸並且平行於半導體晶粒124的作用表面130以側向重新分布電互連到導電層132。導電層152運作成扇出的重分布層(redistribution layer，RDL)以用於半導體晶粒124的電訊號。部分的導電層152電連接到導電層132。其他部分的導電層152是電相通或電隔離的，此視半導體晶粒124的連接性而定。
於圖4g，絕緣或鈍化層154使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於絕緣層150和導電層152上。絕緣層154可以是一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層154是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層152。另外可選擇的是部分的絕緣層154使用雷射148的LDA所移除以暴露導電層152。
於圖4h，導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴或網印過程而沉積於暴露的導電層152上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選用助熔劑。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適當的附著或結合過程而結合於導電層152。於一具體態樣，凸塊材料藉由加熱材料到高於其熔點而重熔以形成焊球或凸塊156。於某些用途，凸塊156重熔二次以改善對導電層152的電接觸。凸塊156也可以壓縮結合於導電層152。凸塊156代表可以形成於導電層152上的一種互連結構。互連結構也可以使用銷栓凸塊、微凸塊或其他電互連。
絕緣層150和154、導電層152、凸塊156的組合構成了形成於半導體晶粒124和包封物146上的組合互連結構158。額外的絕緣層和RDL可以形成於組合互連結構158以互連到半導體晶粒124。重組晶圓144以鋸片或雷射切割工具159經過包封物146和組合互連結構158而單一化成個別的Fo-WLCSP 160。
圖5顯示單一化之後的Fo-WLCSP 160。半導體晶粒124經由組合互連結構158(其包括導電層152和凸塊156)而電連接到外部裝置。於一具體態樣，在從晶圓120單一化之前，絕緣層136形成於半導體晶粒124上。絕緣層136的性質(亦即在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米)提供應力緩和，以於形成組合互連結構158(其包括絕緣層150和154、導電層152)的期間減少龜裂、彎翹和其他對晶粒的損傷。
圖6顯示基於圖3e而無絕緣層134的Fo-WLCSP 162。半導體晶粒124經由組合互連結構158(其包括導電層152和凸塊156)而電連接到外部裝置。於一具體態樣，在從晶圓120單一化之前，絕緣層136形成於半導體晶粒124上。絕緣層136的性質(亦即在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米)提供應力緩和，以於形成組合互連結構158(其包括絕緣層150和154、導電層152)的期間減少龜裂、彎翹和其他對晶粒的損傷。
圖7a~7g關聯於圖1和2a~2c來示範形成WLCSP的另一過程，其具有沉積在半導體晶粒上的絕緣層以用於應力緩和。接續自圖3a，絕緣或介電層170使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於作用表面130上，如圖7a所示。絕緣層170包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。於一具體態樣，絕緣層170是Si3N4或SiON。部分的絕緣層170藉由具有圖案化光阻層的蝕刻過程而移除以暴露作用表面130。
導電層172使用PVD、CVD、電解電鍍、無電鍍過程或其他適當的金屬沉積過程而形成於絕緣層170和作用表面130上。導電層172可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。導電層172運作成接觸墊，其重疊著絕緣層170並且電連接到作用表面130上的電路。
於圖7b，絕緣或介電層176使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於絕緣層170和導電層172上。於一具體態樣，絕緣層176乃施加成絕緣層170和導電層172上的毯覆層。絕緣層176包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。絕緣層176則被固化。絕緣層176運作成應力緩和層，以於稍後形成組合互連結構的期間減少龜裂、彎翹或其他對半導體晶粒124之作用表面130和導電層172的損傷。尤其，絕緣層176具有的性質為在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米。
半導體晶圓120使用切割工具178(例如鋸片、噴射水柱或雷射)而經由鋸道126單一化成個別的半導體晶粒124。
圖7c顯示暫時的基板或載體180，其包含犧牲性基底材料(例如矽、聚合物、氧化鈹或其他適合的低成本剛性材料)以支持結構。介面層或雙面膠帶182形成於載體180上做為暫時接著結合膜或蝕刻停止層。來自圖7a~7b的半導體晶粒124使用撿拾和放置操作而定位和安裝於介面層182和載體180上，作用表面130則指向載體。安裝於載體180的半導體晶粒124構成了重組晶圓184。
於圖7d，包封物或模製化合物186使用糊膏印刷、壓縮模製、轉移模製、液態包封物模製、真空層合、旋塗或其他適合的施加器而沉積於半導體晶粒124和載體180上。包封物186可以是聚合性複合材料，例如具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。包封物186是非導電的並且保護半導體裝置免於外部環境的元素和污染物。
於圖7e，載體180和介面層182藉由化學蝕刻、機械剝除、CMP、機械研磨、熱烘烤、紫外光、雷射掃描或溼式脫除而移除，以暴露絕緣層176和包封物186。移除載體180之後，包封物186提供用於半導體晶粒124的結構支持。部分的絕緣層176是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層172。蝕刻過程也移除部分的包封物186而達到低於絕緣層176表面的程度。另外可選擇的是部分的絕緣層176使用雷射188的LDA所移除以暴露導電層172。蝕刻或LDA之後，絕緣層176維持重疊著導電層172。
於圖7f，絕緣或鈍化層190使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於包封物186、絕緣層176、導電層172上。絕緣層190包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層190是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層172。另外可選擇的是部分的絕緣層190藉由LDA而移除以暴露導電層172。
導電層192使用PVD、CVD、濺鍍、電解電鍍、無電鍍過程或其他適合的金屬沉積過程來做出圖案而形成於絕緣層190和導電層172上。導電層192可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。部分的導電層192沿著絕緣層190而水平延伸並且平行於半導體晶粒124的作用表面130以側向重新分布電互連到導電層172。導電層192運作成扇出RDL以用於半導體晶粒124的電訊號。部分的導電層192電連接到導電層172。其他部分的導電層192是電相通或電隔離的，此視半導體晶粒124的連接性而定。
於圖7g，絕緣或鈍化層194使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於絕緣層190和導電層192上。絕緣層194可以是一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層194是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層192。另外可選擇的是部分的絕緣層194藉由LDA而移除以暴露導電層192。
導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴或網印過程而沉積於暴露的導電層192上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選用助熔劑。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適當的附著或結合過程而結合於導電層192。於一具體態樣，凸塊材料藉由加熱材料到高於其熔點而重熔以形成焊球或凸塊196。於某些用途，凸塊196重熔二次以改善對導電層192的電接觸。凸塊196也可以壓縮結合於導電層192。凸塊196代表可以形成於導電層192上的一種互連結構。互連結構也可以使用銷栓凸塊、微凸塊或其他電互連。
絕緣層190和194、導電層192、凸塊196的組合構成了形成於半導體晶粒124和包封物186上的組合互連結構198。額外的絕緣層和RDL可以形成於組合互連結構198以互連到半導體晶粒124。重組晶圓184以鋸片或雷射切割工具200經過包封物186和組合互連結構198而單一化成個別的Fo-WLCSP 202。
圖8顯示單一化之後的Fo-WLCSP 202。半導體晶粒124經由組合互連結構198(其包括導電層192和凸塊196)而電連接到外部裝置。於一具體態樣，在從晶圓120單一化之前，絕緣層176形成於半導體晶粒124上。絕緣層176的性質(亦即在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米)提供應力緩和，以於形成組合互連結構198(其包括絕緣層190和194、導電層192)的期間減少龜裂、彎翹和其他對晶粒的損傷。
圖9a~9g關聯於圖1和2a~2c來示範形成WLCSP的過程，其具有沉積在半導體晶粒上的多個絕緣層以用於應力緩和。接續自圖3a，絕緣或介電層210使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於作用表面130上，如圖9a所示。於一具體態樣，絕緣層210乃施加成作用表面130上的毯覆層。絕緣層210包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。絕緣層210則被固化。絕緣層210運作成第一應力緩和層，以於稍後形成組合互連結構的期間減少龜裂、彎翹或其他對半導體晶粒124之作用表面130和導電層212的損傷。尤其，絕緣層210具有的性質為在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米。
導電層212使用PVD、CVD、電解電鍍、無電鍍過程或其他適當的金屬沉積過程而形成於絕緣層210上。導電層212可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。導電層212運作成電連接到作用表面130上之電路的接觸墊。
於圖9b，絕緣或介電層216使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於絕緣層210和導電層212上。於一具體態樣，絕緣層216乃施加成絕緣層210和導電層212上的毯覆層。絕緣層216包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。絕緣層216則被固化。絕緣層216運作成第二應力緩和層，以於稍後形成組合互連結構的期間減少龜裂、彎翹或其他對半導體晶粒124之作用表面130和導電層212的損傷。尤其，絕緣層216具有的性質為在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米。
半導體晶圓120使用切割工具218(例如鋸片、噴射水柱或雷射)而經由鋸道126單一化成個別的半導體晶粒124。
圖9c顯示暫時的基板或載體220，其包含犧牲性基底材料(例如矽、聚合物、氧化鈹或其他適合的低成本剛性材料)以支持結構。介面層或雙面膠帶222形成於載體220上而做為暫時接著結合膜或蝕刻停止層。來自圖9a~9b的半導體晶粒124使用撿拾和放置操作而定位和安裝於介面層222和載體220上，作用表面130則指向載體。安裝於載體220的半導體晶粒124構成了重組晶圓224。
於圖9d，包封物或模製化合物226使用糊膏印刷、壓縮模製、轉移模製、液態包封物模製、真空層合、旋塗或其他適合的施加器而沉積於半導體晶粒124和載體220上。包封物226可以是聚合性複合材料，例如具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。包封物226是非導電的並且保護半導體裝置免於外部環境的元素和污染物。
於圖9e，載體220和介面層222藉由化學蝕刻、機械剝除、CMP、機械研磨、熱烘烤、紫外光、雷射掃描或溼式脫除而移除，以暴露絕緣層216和包封物226。移除載體220之後，包封物226提供用於半導體晶粒124的結構支持。部分的絕緣層216是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層212。蝕刻過程也移除部分的包封物226而達到低於絕緣層216表面的程度。另外可選擇的是部分的絕緣層216使用雷射228的LDA所移除以暴露導電層212。蝕刻或LDA之後，絕緣層216維持重疊著導電層212。
於圖9f，絕緣或鈍化層230使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於包封物226、絕緣層216、導電層212上。絕緣層230包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層230是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層212。另外可選擇的是部分的絕緣層230藉由LDA而移除以暴露導電層212。
導電層232使用PVD、CVD、濺鍍、電解電鍍、無電鍍過程或其他適合的金屬沉積過程來做出圖案而形成於絕緣層230和導電層212上。導電層232可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。部分的導電層232沿著絕緣層230而水平延伸並且平行於半導體晶粒124的作用表面130以側向重新分布電互連到導電層212。導電層232運作成扇出RDL以用於半導體晶粒124的電訊號。部分的導電層232電連接到導電層212。其他部分的導電層232是電相通或電隔離的，此視半導體晶粒124的連接性而定。
於圖9g，絕緣或鈍化層234使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於絕緣層230和導電層232上。絕緣層234可以是一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層234是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層232。另外可選擇的是部分的絕緣層234藉由LDA而移除以暴露導電層232。
導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴或網印過程而沉積於暴露的導電層232上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選用助熔劑。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適當的附著或結合過程而結合於導電層232。於一具體態樣，凸塊材料藉由加熱材料到高於其熔點而重熔以形成焊球或凸塊236。於某些用途，凸塊236重熔二次以改善對導電層232的電接觸。凸塊236也可以壓縮結合於導電層232。凸塊236代表可以形成於導電層232上的一種互連結構。互連結構也可以使用銷栓凸塊、微凸塊或其他電互連。
絕緣層230和234、導電層232、凸塊236的組合構成了形成於半導體晶粒124和包封物226上的組合互連結構238。額外的絕緣層和RDL可以形成於組合互連結構238以互連到半導體晶粒124。重組晶圓224以鋸片或雷射切割工具240經過包封物226和組合互連結構238而單一化成個別的Fo-WLCSP 242。
圖10顯示單一化之後的Fo-WLCSP 242。半導體晶粒124經由組合互連結構238(其包括導電層232和凸塊236)而電連接到外部裝置。於一具體態樣，在從晶圓120單一化之前，絕緣層210和216形成於半導體晶粒124上。絕緣層210和216的性質(亦即在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米)提供二層的應力緩和，以於形成組合互連結構238(其包括絕緣層230和234、導電層232)的期間減少龜裂、彎翹和其他對晶粒的損傷。
圖11顯示的具體態樣具有二個邊靠邊的半導體晶粒而配置於Fo-WLCSP 250裡。一半導體晶粒124a是以圖3a~3f所述的方式而形成。另一半導體晶粒124b是以圖9a~9b所述的方式而形成。二個邊靠邊的半導體晶粒124a、124b則由包封物252所覆蓋，類似於圖4c和9d。組合互連結構254以類似於圖4e~4h和9f~9g的方式而形成於半導體晶粒124a和124b、絕緣層136和216、包封物252上。組合互連結構254包括絕緣層256、導電層258、絕緣層260、凸塊262。
圖12a~12l關聯於圖1和2a~2c來示範形成WLCSP的過程，其具有沉積在半導體晶粒上和晶粒中形成之通道裡的絕緣層以用於應力緩和。接續自圖3a，多個通道或凹槽270藉由使用雷射272的LDA而形成於半導體晶圓120的鋸道126裡並且部分延伸到作用表面130裡，如圖12a所示。通道270的寬度大於鋸道126的寬度。於一具體態樣，通道270的深度為5~20微米，並且沿著一或更多個鋸道126而延伸或者完全圍繞著半導體晶粒124的周圍。圖12b顯示半導體晶圓120的平面圖，其通道270形成完全圍繞著半導體晶粒124的周圍。
於圖12c，絕緣或介電層274使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於作用表面130上。絕緣層274包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。於一具體態樣，絕緣層274是Si3N4或SiON。部分的絕緣層274是以具有圖案化光阻層的蝕刻過程所移除以暴露作用表面130。
導電層276使用PVD、CVD、電解電鍍、無電鍍過程或其他適當的金屬沉積過程而形成於絕緣層274和作用表面130上。導電層276可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。導電層276運作成接觸墊，其重疊著絕緣層274並且電連接到作用表面130上的電路。
於圖12d，絕緣或介電層278使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於絕緣層274和導電層276上以及形成於通道270裡。於一具體態樣，絕緣層278乃施加成絕緣層274和導電層276上的毯覆層。絕緣層278包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。絕緣層278則被固化。絕緣層278運作成應力緩和層，以於稍後形成組合互連結構的期間減少龜裂、彎翹或其他對半導體晶粒124之作用表面130和導電層276的損傷。尤其，絕緣層278具有的性質為在室溫大於100百萬帕高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米。絕緣層278延伸進入通道270，藉由於稍後形成組合互連結構的期間減少龜裂、彎翹或其他損傷來保護半導體晶粒124相鄰於作用表面130的側壁邊緣。
半導體晶圓120使用切割工具279(例如鋸片、噴射水柱或雷射)而經由鋸道126單一化成個別的半導體晶粒124。
圖12e顯示暫時的基板或載體280，其包含犧牲性基底材料(例如矽、聚合物、氧化鈹或其他適合的低成本剛性材料)以支持結構。介面層或雙面膠帶282形成於載體280上而做為暫時接著結合膜或蝕刻停止層。來自圖12a~12d的半導體晶粒124使用撿拾和放置操作而定位和安裝於介面層282和載體280上，作用表面130則指向載體。圖12f顯示半導體晶粒124安裝於載體280以示範部分的重構或重組晶圓284。
於圖12g，包封物或模製化合物286使用糊膏印刷、壓縮模製、轉移模製、液態包封物模製、真空層合、旋塗或其他適合的施加器而沉積於半導體晶粒124和載體280上。包封物286可以是聚合性複合材料，例如具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。包封物286是非導電的並且保護半導體裝置免於外部環境的元素和污染物。
於圖12h，載體280和介面層282藉由化學蝕刻、機械剝除、CMP、機械研磨、熱烘烤、紫外光、雷射掃描或溼式脫除而移除，以暴露絕緣層278和包封物286。移除載體280之後，包封物286提供用於半導體晶粒124的結構支持。部分的絕緣層278是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層276。蝕刻過程也移除部分的包封物286而達到低於絕緣層278表面的程度。另外可選擇的是部分的絕緣層278使用雷射288的LDA所移除以暴露導電層276。蝕刻或LDA之後，絕緣層278維持重疊著導電層276。
於圖12i，絕緣或鈍化層290使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於包封物286、絕緣層278、導電層276上。絕緣層290包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層290是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層276。另外可選擇的是部分的絕緣層290使用雷射288的LDA所移除以暴露導電層276。
於圖12j，導電層292使用PVD、CVD、濺鍍、電解電鍍、無電鍍過程或其他適合的金屬沉積過程來做出圖案而形成於絕緣層290和導電層276上。導電層292可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。部分的導電層292沿著絕緣層290而水平延伸並且平行於半導體晶粒124的作用表面130以側向重新分布電互連到導電層276。導電層292運作成扇出RDL以用於半導體晶粒124的電訊號。部分的導電層292電連接到導電層276。其他部分的導電層292是電相通或電隔離的，此視半導體晶粒124的連接性而定。
於圖12k，絕緣或鈍化層294使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於絕緣層290和導電層292上。絕緣層294可以是一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層294是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層292。另外可選擇的是部分的絕緣層294藉由LDA而移除以暴露導電層292。
於圖121，導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴或網印過程而沉積於暴露的導電層292上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選用助熔劑。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適當的附著或結合過程而結合於導電層292。於一具體態樣，凸塊材料藉由加熱材料到高於其熔點而重熔以形成焊球或凸塊296。於某些用途，凸塊296重熔二次以改善對導電層292的電接觸。凸塊296也可以壓縮結合於導電層292。凸塊296代表可以形成於導電層292上的一種互連結構。互連結構也可以使用銷栓凸塊、微凸塊或其他電互連。
絕緣層290和294、導電層292、凸塊296的組合構成了形成於半導體晶粒124和包封物286上的組合互連結構298。額外的絕緣層和RDL可以形成於組合互連結構298以互連到半導體晶粒124。重組晶圓284以鋸片或雷射切割工具300經過包封物286和組合互連結構298而單一化成個別的Fo-WLCSP 302。
圖13顯示單一化之後的Fo-WLCSP 302。半導體晶粒124經由組合互連結構298(其包括導電層292和凸塊296)而電連接到外部裝置。於一具體態樣，在從晶圓120單一化之前，絕緣層278形成於半導體晶粒124上。絕緣層278的性質(亦即在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米)提供應力緩和，以於形成組合互連結構298(其包括絕緣層290和294、導電層292)的期間減少龜裂、彎翹和其他對晶粒的損傷。此外，絕緣層278延伸進入通道270，藉由於形成組合互連結構298的期間減少龜裂、彎翹或其他損傷來保護半導體晶粒124相鄰於作用表面130的側壁邊緣。
圖14a~14k關聯於圖1和2a~2c來示範形成WLCSP的另一過程，其絕緣層沉積在晶粒和包封物上以及沉積於晶粒中所形成的通道裡。接續自圖3a，導電層310使用PVD、CVD、電解電鍍、無電鍍過程或其他適當的金屬沉積過程而形成於作用表面130上，如圖14a所示。導電層310可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。導電層310運作成電連接到作用表面130上之電路的接觸墊。於此具體態樣，導電層310具有高表面型態，譬如大於0.6微米。
多個通道或凹槽312藉由使用雷射314的LDA而形成於半導體晶圓120的鋸道126裡並且部分延伸到作用表面130裡。通道312的寬度大於鋸道126的寬度。於一具體態樣，通道312的深度為5~20微米，並且沿著一或更多個鋸道126而延伸或者完全圍繞著半導體晶粒124的周圍。圖14b顯示半導體晶圓120的平面圖，其通道312形成完全圍繞著半導體晶粒124的周圍。
於圖14c，絕緣或介電層316使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而保形施加於作用表面130和導電層312上。絕緣層316包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。絕緣層316遵循作用表面130和導電層312的起伏輪廓。絕緣層316具有高表面型態以覆蓋導電層310。
於圖14d，暫時平坦化層318使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於絕緣層316和導電層310上以及形成於通道312裡。於一具體態樣，平坦化層318乃施加成整個半導體晶圓120上的毯覆層而無圖案化。平坦化層318包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。暫時平坦化層318延伸進入通道312。
半導體晶圓120使用切割工具319(例如鋸片、噴射水柱或雷射)而經由鋸道126單一化成個別的半導體晶粒124。
圖14e顯示暫時的基板或載體320，其包含犧牲性基底材料(例如矽、聚合物、氧化鈹或其他適合的低成本剛性材料)以支持結構。介面層或雙面膠帶322形成於載體320上而做為暫時接著結合膜或蝕刻停止層。來自圖14a~14d的半導體晶粒124使用撿拾和放置操作而定位和安裝於介面層322和載體320上，作用表面130則指向載體。安裝於載體320的半導體晶粒124構成了重組晶圓324。
於圖14f，包封物或模製化合物326使用糊膏印刷、壓縮模製、轉移模製、液態包封物模製、真空層合、旋塗或其他適合的施加器而沉積於半導體晶粒124和載體320上。包封物326可以是聚合性複合材料，例如具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。包封物326是非導電的並且保護半導體裝置免於外部環境的元素和污染物。
於圖14g，載體320和介面層322藉由化學蝕刻、機械剝除、CMP、機械研磨、熱烘烤、紫外光、雷射掃描或溼式脫除而移除，以暴露平坦化層318和包封物326。移除載體320之後，包封物326提供用於半導體晶粒124的結構支持。
於圖14h，暫時平坦化層318藉由溼式化學脫除過程或具有圖案化光阻層的蝕刻過程而完全移除，以暴露絕緣層316、導電層310、通道312。部分的絕緣層316是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層310。另外可選擇的是部分的絕緣層316使用雷射328的LDA所移除以暴露導電層310。蝕刻或LDA之後，絕緣層316維持重疊著導電層310。
於圖14i，絕緣或鈍化層330使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於包封物326和絕緣層316上以及形成於通道312裡。絕緣層330包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或其他具有類似絕緣和結構性質的材料。絕緣層330則被固化。絕緣層330運作成應力緩和層，以於形成組合互連結構的期間減少龜裂、彎翹或其他對半導體晶粒124之作用表面130和導電層310的損傷。尤其，絕緣層330具有的性質為在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、於半導體晶粒124上的厚度為5~30微米以及於包封物326上的厚度為2~35微米。絕緣層330延伸進入通道312，藉由於形成組合互連結構的期間減少龜裂、彎翹或其他損傷來保護半導體晶粒124相鄰於作用表面130的側壁邊緣。部分的絕緣層330是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層310。另外可選擇的是部分的絕緣層330使用雷射328的LDA所移除以暴露導電層310。
於圖14j，導電層332使用PVD、CVD、濺鍍、電解電鍍、無電鍍過程或其他適合的金屬沉積過程來做出圖案而形成於絕緣層330和導電層310上。導電層332可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。部分的導電層332沿著絕緣層330水平延伸並且平行於半導體晶粒124的作用表面130以側向重新分布電互連到導電層310。導電層332運作成扇出RDL以用於半導體晶粒124的電訊號。部分的導電層332電連接到導電層310。其他部分的導電層332是電相通或電隔離的，此視半導體晶粒124的連接性而定。
於圖14k，絕緣或鈍化層334使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於絕緣層330和導電層332上。絕緣層334可以是一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層334是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層332。另外可選擇的是部分的絕緣層334藉由LDA而移除以暴露導電層332。
導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴或網印過程而沉積於暴露的導電層332上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選用助熔劑。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適當的附著或結合過程而結合於導電層332。於一具體態樣，凸塊材料藉由加熱材料到高於其熔點而重熔以形成焊球或凸塊336。於某些用途，凸塊336重熔二次以改善對導電層332的電接觸。凸塊336也可以壓縮結合於導電層332。凸塊336代表可以形成於導電層332上的一種互連結構。互連結構也可以使用銷栓凸塊、微凸塊或其他電互連。
絕緣層330和334、導電層332、凸塊336的組合構成了形成於半導體晶粒124和包封物326上的組合互連結構338。額外的絕緣層和RDL可以形成於組合互連結構338以互連到半導體晶粒124。重組晶圓324以鋸片或雷射切割工具340經過包封物326和組合互連結構338而單一化成個別的Fo-WLCSP 342。
圖15顯示單一化之後的Fo-WLCSP 342。半導體晶粒124經由組合互連結構338(其包括導電層332和凸塊336)而電連接到外部裝置。絕緣層330的性質(亦即在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米)提供應力緩和，以於形成組合互連結構338(其包括絕緣層334和導電層332)的期間減少龜裂、彎翹和其他對晶粒的損傷。此外，絕緣層330延伸進入通道312，藉由於形成組合互連結構338的期間減少龜裂或其他損傷來保護半導體晶粒124相鄰於作用表面130的側壁邊緣。通道312中的絕緣材料330也於形成組合互連結構338的期間減少彎翹。
圖16a~16d關聯於圖1和2a~2c來示範形成WLCSP的過程，其具有沉積在晶粒和包封物上以及沉積在晶粒和包封物中形成之通道裡的絕緣層以用於應力緩和。接續自圖14h，部分的包封物326是使用雷射346的LDA所移除，以於相鄰於通道312的包封物中形成通道348，如圖16a所示。通道348沿著半導體晶粒124的一或更多側而延伸或者完全圍繞著晶粒的周圍。
於圖16b，絕緣或鈍化層350使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於包封物326和絕緣層316上以及形成於通道312裡。絕緣層350包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或其他具有類似絕緣和結構性質的材料。絕緣層350則被固化。絕緣層350運作成應力緩和層，以於形成組合互連結構的期間減少龜裂、彎翹或其他對半導體晶粒124之作用表面130和導電層310的損傷。尤其，絕緣層350具有的性質為在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、在包封物326上的厚度為2~30微米。絕緣層350延伸進入通道312和348，藉由於形成組合互連結構的期間減少龜裂、彎翹或其他損傷來保護半導體晶粒124相鄰於作用表面130的側壁邊緣。部分的絕緣層350是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層310。另外可選擇的是部分的絕緣層350使用雷射346的LDA所移除以暴露導電層310。
於圖16c，導電層352使用PVD、CVD、濺鍍、電解電鍍、無電鍍過程或其他適合的金屬沉積過程來做出圖案而形成於絕緣層350和導電層310上。導電層352可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。部分的導電層352沿著絕緣層350而水平延伸並且平行於半導體晶粒124的作用表面130以側向重新分布電互連到導電層310。導電層352運作成扇出RDL以用於半導體晶粒124的電訊號。部分的導電層352電連接到導電層310。其他部分的導電層352是電相通或電隔離的，此視半導體晶粒124的連接性而定。
於圖16d，絕緣或鈍化層354使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於絕緣層350和導電層352上。絕緣層354可以是一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層354是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層352。另外可選擇的是部分的絕緣層354藉由LDA而移除以暴露導電層352。
導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴或網印過程而沉積於暴露的導電層352上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選用助熔劑。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適當的附著或結合過程而結合於導電層352。於一具體態樣，凸塊材料藉由加熱材料到高於其熔點而重熔以形成焊球或凸塊356。於某些用途，凸塊356重熔二次以改善對導電層352的電接觸。凸塊356也可以壓縮結合於導電層352。凸塊356代表可以形成於導電層352上的一種互連結構。互連結構也可以使用銷栓凸塊、微凸塊或其他電互連。
絕緣層350和354、導電層352、凸塊356的組合構成了形成於半導體晶粒124和包封物326上的組合互連結構358。額外的絕緣層和RDL可以形成於組合互連結構358以互連到半導體晶粒124。重組晶圓324以鋸片或雷射切割工具360經過包封物326和組合互連結構358而單一化成個別的Fo-WLCSP 362。
圖17顯示單一化之後的Fo-WLCSP 362。半導體晶粒124經由組合互連結構358(其包括導電層352和凸塊356)而電連接到外部裝置。絕緣層350的性質(亦即在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米)提供應力緩和，以於形成組合互連結構358(其包括絕緣層354和導電層352)的期間減少龜裂、彎翹和其他對晶粒的損傷。此外，絕緣層350延伸進入通道312和348，藉由於形成組合互連結構358的期間減少龜裂或其他損傷來保護半導體晶粒124相鄰於作用表面130的側壁邊緣。通道312和348中的絕緣材料350也於形成組合互連結構358的期間減少彎翹。
圖18a~18j關聯於圖1和2a~2c來示範形成WLCSP的過程，其具有沉積在晶粒和包封物上以及沉積在包封物中形成之通道裡的絕緣層以用於應力緩和。接續自圖3a，導電層370使用PVD、CVD、電解電鍍、無電鍍過程或其他適當的金屬沉積過程而形成於作用表面130上，如圖18a所示。導電層370可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。導電層370運作成電連接到作用表面130上之電路的接觸墊。
於圖18b，絕緣或介電層372使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而保形施加於作用表面130和導電層370上。絕緣層372包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。絕緣層372遵循作用表面130和導電層370的起伏輪廓。
於圖18c，暫時平坦化層374使用旋塗、噴塗、印刷、層合、PVD、CVD、燒結或熱氧化而形成於絕緣層372和導電層370上。於一具體態樣，平坦化層374乃施加成整個半導體晶圓120上的毯覆層而無圖案化。平坦化層374包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、BCB、PI、PBO、聚合物基底的介電膜、有機聚合物膜或其他具有類似絕緣和結構性質的材料。
半導體晶圓120使用切割工具376(例如鋸片、噴射水柱或雷射)而經由鋸道126單一化成個別的半導體晶粒124。
圖18d顯示暫時的基板或載體380，其包含犧牲性基底材料(例如矽、聚合物、氧化鈹或其他適合的低成本剛性材料)以支持結構。介面層或雙面膠帶382形成於載體380上而做為暫時接著結合膜或蝕刻停止層。來自圖18a~18c的半導體晶粒124使用撿拾和放置操作而定位和安裝於介面層382和載體380上，作用表面130則指向載體。安裝於載體380的半導體晶粒124構成了重組晶圓384。
於圖18e，包封物或模製化合物386使用糊膏印刷、壓縮模製、轉移模製、液態包封物模製、真空層合、旋塗或其他適合的施加器而沉積於半導體晶粒124和載體380上。包封物386可以是聚合性複合材料，例如具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。包封物386是非導電的並且保護半導體裝置免於外部環境的元素和污染物。
於圖18f，載體380和介面層382藉由化學蝕刻、機械剝除、CMP、機械研磨、熱烘烤、紫外光、雷射掃描或溼式脫除而移除，以暴露平坦化層374和包封物386。移除載體380之後，包封物386提供用於半導體晶粒124的結構支持。
於圖18g，暫時平坦化層374藉由溼式化學脫除過程或具有圖案化光阻層的蝕刻過程而完全移除，以暴露絕緣層372和導電層370。部分的包封物386是使用雷射387的LDA所移除以於相鄰於絕緣層372的包封物中形成通道388。通道388沿著半導體晶粒124的一或更多側而延伸或者完全圍繞晶粒的周圍。此外，部分的絕緣層372是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層370。另外可選擇的是部分的絕緣層372使用雷射387的LDA所移除以暴露導電層370。蝕刻或LDA之後，絕緣層372維持重疊著導電層370。
於圖18h，絕緣或鈍化層390使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於包封物386、絕緣層372、導電層370上以及形成於通道388裡。絕緣層390包含一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、有機聚合物或其他具有類似絕緣和結構性質的材料。絕緣層390則被固化。絕緣層390運作成應力緩和層，以於形成組合互連結構的期間減少龜裂、彎翹或其他對半導體晶粒124之作用表面130和導電層372的損傷。尤其，絕緣層390具有的性質為在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、於半導體晶粒124上的厚度為2~30微米以及於包封物386上的厚度為2~35微米。絕緣層390延伸進入通道388，藉由於形成組合互連結構的期間減少龜裂、彎翹或其他損傷來保護半導體晶粒124相鄰於作用表面130的側壁邊緣。部分的絕緣層390是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層370。另外可選擇的是部分的絕緣層390使用雷射387的LDA所移除以暴露導電層370。
於圖18i，導電層392使用PVD、CVD、濺鍍、電解電鍍、無電鍍過程或其他適合的金屬沉積過程來做出圖案而形成於絕緣層390和導電層370上。導電層392可以是一或更多層的Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。部分的導電層392沿著絕緣層390而水平延伸並且平行於半導體晶粒124的作用表面130以側向重新分布電互連到導電層370。導電層392運作成扇出RDL以用於半導體晶粒124的電訊號。部分的導電層392電連接到導電層370。其他部分的導電層392是電相通或電隔離的，此視半導體晶粒124的連接性而定。
於圖18j，絕緣或鈍化層394使用PVD、CVD、印刷、旋塗、噴塗、網印或層合而形成於絕緣層390和導電層392上。絕緣層394可以是一或更多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚合物介電膜或其他具有類似絕緣和結構性質的材料。部分的絕緣層394是以具有圖案化光阻層的蝕刻過程所移除以暴露導電層392。另外可選擇的是部分的絕緣層394藉由LDA而移除以暴露導電層392。
導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴或網印過程而沉積於暴露的導電層392上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選用助熔劑。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適當的附著或結合過程而結合於導電層392。於一具體態樣，凸塊材料藉由加熱材料到高於其熔點而重熔以形成焊球或凸塊396。於某些用途，凸塊396重熔二次以改善對導電層392的電接觸。凸塊396也可以壓縮結合於導電層392。凸塊396代表可以形成於導電層392上的一種互連結構。互連結構也可以使用銷栓凸塊、微凸塊或其他電互連。
絕緣層390和394、導電層392、凸塊396的組合構成了形成於半導體晶粒124和包封物386上的組合互連結構398。額外的絕緣層和RDL可以形成於組合互連結構398以互連到半導體晶粒124。重組晶圓384以鋸片或雷射切割工具400經過包封物386和組合互連結構398而單一化成個別的Fo-WLCSP 402。
圖19顯示單一化之後的Fo-WLCSP 402。半導體晶粒124經由組合互連結構398(其包括導電層392和凸塊396)而電連接到外部裝置。絕緣層390的性質(亦即在室溫大於100百萬帕的高拉伸強度、在室溫於20~150%之間的高伸長率、厚度為2~30微米)提供應力緩和，以於形成組合互連結構398(其包括絕緣層394和導電層392)的期間減少龜裂、彎翹和其他對晶粒的損傷。此外，絕緣層390延伸進入通道388，藉由於形成組合互連結構398的期間減少龜裂或其他損傷來保護半導體晶粒124相鄰於絕緣層372的側壁邊緣。通道388中的絕緣材料390也於形成組合互連結構398的期間減少彎翹。
雖然已經詳細示範本發明的一或更多個具體態樣，然而熟於此技藝者將體會到可以對那些具體態樣做出修改和調適，而不偏離本發明如列於後面之申請專利範圍的範疇。
50．．．電子裝置
52．．．印刷電路板
54．．．傳導訊號線
56．．．接合線封裝
58．．．覆晶
60．．．球柵格陣列
62．．．凸塊晶片載體
64．．．雙排腳封裝
66．．．接點柵格陣列
68．．．多晶片模組
70．．．四面扁平無引線封裝
72．．．四面扁平封裝
74．．．半導體晶粒
76．．．接觸墊
78．．．中間載體
80．．．導線
82．．．接合線
84．．．包封物
88．．．半導體晶粒
90．．．載體
92．．．底填物或環氧樹脂黏著材料
94．．．接合線
96．．．接觸墊
98．．．接觸墊
100．．．模製化合物或包封物
102．．．接觸墊
104．．．凸塊
106．．．中間載體
108．．．作用區域
110、112．．．凸塊
114．．．訊號線
116．．．模製化合物或包封物
120．．．半導體晶圓
122．．．基板材料
124、124a、124b．．．半導體晶粒或構件
126．．．非作用之晶粒間的晶圓區域或鋸道
128．．．背面
130．．．作用表面
132．．．導電層
134、136．．．絕緣或介電層
138．．．切割工具
140．．．暫時的基板或載體
142．．．介面層或雙面膠帶
144．．．重構或重組晶圓
146．．．包封物或模製化合物
148．．．雷射
150．．．絕緣或鈍化層
152．．．導電層
154．．．絕緣或鈍化層
156．．．焊球或凸塊
158．．．組合互連結構
160、162．．．Fo-WLCSP
170．．．絕緣或介電層
172．．．導電層
176．．．絕緣或介電層
178．．．切割工具
180．．．暫時的基板或載體
182．．．介面層或雙面膠帶
184．．．重組晶圓
186．．．包封物或模製化合物
188．．．雷射
190．．．絕緣或鈍化層
192．．．導電層
194．．．絕緣或鈍化層
196．．．焊球或凸塊
198．．．組合互連結構
200．．．鋸片或雷射切割工具
202．．．Fo-WLCSP
210．．．絕緣或介電層
212．．．導電層
216．．．絕緣或介電層
218．．．切割工具
220．．．暫時的基板或載體
222．．．介面層或雙面膠帶
224．．．重組晶圓
226．．．包封物或模製化合物
228．．．雷射
230．．．絕緣或鈍化層
232．．．導電層
234．．．絕緣或鈍化層
236．．．焊球或凸塊
238．．．組合互連結構
240．．．鋸片或雷射切割工具
242、250．．．Fo-WLCSP
252．．．包封物
254．．．組合互連結構
256．．．絕緣層
258．．．導電層
260．．．絕緣層
262．．．凸塊
270．．．通道或凹槽
272．．．雷射
274．．．絕緣或介電層
276．．．導電層
278．．．絕緣或介電層
279．．．切割工具
280．．．暫時的基板或載體
282．．．介面層或雙面膠帶
284．．．重構或重組晶圓
286．．．包封物或模製化合物
288．．．雷射
290．．．絕緣或鈍化層
292．．．導電層
294．．．絕緣或鈍化層
296．．．焊球或凸塊
298．．．組合互連結構
300．．．鋸片或雷射切割工具
302．．．Fo-WLCSP
310．．．導電層
312．．．通道或凹槽
314．．．雷射
316．．．絕緣或介電層
318．．．暫時平坦化層
319．．．切割工具
320．．．暫時的基板或載體
322．．．介面層或雙面膠帶
324．．．重組晶圓
326．．．包封物或模製化合物
328．．．雷射
330．．．絕緣或鈍化層
332．．．導電層
334．．．絕緣或鈍化層
336．．．焊球或凸塊
338．．．組合互連結構
340．．．鋸片或雷射切割工具
342．．．Fo-WLCSP
346．．．雷射
348．．．通道
350．．．絕緣或鈍化層
352．．．導電層
354．．．絕緣或鈍化層
356．．．焊球或凸塊
358．．．組合互連結構
360．．．鋸片或雷射切割工具
362．．．Fo-WLCSP
370．．．導電層
372．．．絕緣或介電層
374．．．暫時平坦化層
376．．．切割工具
380．．．暫時的基板或載體
382．．．介面層或雙面膠帶
384．．．重組晶圓
386．．．包封物或模製化合物
387．．．雷射
388．．．通道
390．．．絕緣或鈍化層
392．．．導電層
394．．．絕緣或鈍化層
396．．．焊球或凸塊
398．．．組合互連結構
400．．．鋸片或雷射切割工具
402．．．Fo-WLCSP
圖1示範PCB，其具有安裝於其表面之不同種類的封裝；
圖2a~2c示範安裝於PCB之代表性半導體封裝的進一步細節；
圖3a~3f示範半導體晶圓，其具有由鋸道所分開的多個半導體晶粒；
圖4a~4h示範形成WLCSP的過程，其具有沉積在半導體晶粒上以用於應力緩和的絕緣層；
圖5示範根據圖4a~4h的Fo-WLCSP，其具有沉積在半導體晶粒上以用於應力緩和的絕緣層；
圖6示範根據圖3e的Fo-WLCSP，其具有沉積在半導體晶粒上以用於應力緩和的絕緣層；
圖7a~7g示範形成WLCSP的另一過程，其具有沉積在半導體晶粒上以用於應力緩和的絕緣層；
圖8示範根據圖7a~7g的Fo-WLCSP，其具有沉積在半導體晶粒上以用於應力緩和的絕緣層；
圖9a~9g示範形成WLCSP的過程，其具有沉積在半導體晶粒上以用於應力緩和的多個絕緣層；
圖10示範根據圖9a~9g的Fo-WLCSP，其具有沉積在半導體晶粒上以用於應力緩和的絕緣層；
圖11示範具有二個半導體晶粒的Fo-WLCSP，其各具有沉積在半導體晶粒上以用於應力緩和的絕緣層；
圖12a~12l示範形成WLCSP的過程，其具有沉積在半導體晶粒上以及在晶粒中所形成的通道裡以用於應力緩和的絕緣層；
圖13示範根據圖12a~12l的Fo-WLCSP，其具有沉積在半導體晶粒上以及在晶粒中所形成的通道裡以用於應力緩和的絕緣層；
圖14a~14k示範形成WLCSP的另一過程，其具有沉積在晶粒和包封物上以及在晶粒中所形成的通道裡的絕緣層；
圖15示範根據圖14a~14k的Fo-WLCSP，其具有沉積在晶粒和包封物上以及在晶粒中所形成的通道裡的絕緣層；
圖16a~16d示範形成WLCSP的過程，其具有沉積在晶粒和包封物上以及在晶粒和包封物中所形成的通道裡的絕緣層；
圖17示範根據圖16a~16d的Fo-WLCSP，其具有沉積在半導體晶粒和包封物上以及在晶粒中所形成的通道裡的絕緣層；
圖18a~18j示範形成WLCSP的過程，其具有沉積在晶粒和包封物上以及在包封物中所形成的通道裡的絕緣層；以及
圖19示範根據圖18a~18j的Fo-WLCSP，其具有沉積在晶粒和包封物上以及在包封物中所形成的通道裡的絕緣層。
124．．．半導體晶粒或構件
128．．．背面
130．．．作用表面
132．．．導電層
134、136．．．絕緣或介電層
146．．．包封物或模製化合物
150．．．絕緣或鈍化層
152．．．導電層
154．．．絕緣或鈍化層
156．．．焊球或凸塊
158．．．組合互連結構
160．．．扇出晶圓層級晶片尺度封裝

Claims (16)

  1. 一種製作半導體裝置的方法，其包括：提供半導體晶粒；形成第一導電層於該半導體晶粒的表面上；沉積包封物於該半導體晶粒上；形成第一絕緣層於該半導體晶粒和該第一導電層上；以及形成互連結構於該半導體晶粒和該包封物上，其中該互連結構電連接到該第一導電層，並且該第一絕緣層於形成該互連結構的期間提供應力緩和。
  2. 如申請專利範圍第1項的方法，其進一步包括：形成第一通道於該半導體晶粒中；以及形成該第一絕緣層於該半導體晶粒和該第一導電層上以及於該第一通道裡。
  3. 如申請專利範圍第2項的方法，其進一步包括：形成第二通道於該包封物中；以及形成該第一絕緣層於該半導體晶粒和該第一導電層上以及於該第二通道裡。
  4. 如申請專利範圍第1項的方法，其進一步包括：形成通道於該半導體晶粒中；在沉積該包封物和形成該第一絕緣層之前，形成第二絕緣層於該半導體晶粒和該第一導電層上；形成第三絕緣層於該第二絕緣層上以及於該通道裡；沉積該包封物於該半導體晶粒上； 移除該第三絕緣層以暴露該第二絕緣層；以及形成該第一絕緣層於該半導體晶粒和該第一導電層上以及於該通道裡。
  5. 如申請專利範圍第1項的方法，其進一步包括：在沉積該包封物和形成該第一絕緣層之前，形成第二絕緣層於該半導體晶粒和該第一導電層上；形成第三絕緣層於該第二絕緣層上；沉積該包封物於半導體晶粒上；形成通道於該包封物中；移除該第三絕緣層以暴露該第二絕緣層；以及形成該第一絕緣層於該半導體晶粒和該第一導電層上以及於該通道裡。
  6. 如申請專利範圍第1項的方法，其中該第一絕緣層具有在室溫的拉伸強度大於100百萬帕、在室溫的伸長率在20~150%之間以及2~30微米的厚度的特徵。
  7. 如申請專利範圍第1項的方法，其中形成互連結構包括：形成第二導電層於該第一絕緣層上；以及形成第二絕緣層於該第一絕緣層和該第二導電層上。
  8. 一種半導體裝置，其包括：半導體晶粒；第一導電層，其形成於該半導體晶粒的表面上；包封物，其沉積於該半導體晶粒上；第一絕緣層，其形成於該半導體晶粒和該第一導電層 上；以及互連結構，其形成於該半導體晶粒和該包封物上，其中該互連結構電連接到該第一導電層，並且該第一絕緣層於形成該互連結構的期間提供應力緩和。
  9. 如申請專利範圍第8項的半導體裝置，其進一步包括形成於該半導體晶粒中的第一通道，其中該第一絕緣層形成於該半導體晶粒和該第一導電層上以及於該第一通道裡。
  10. 如申請專利範圍第9項的半導體裝置，其進一步包括於該包封物中的第二通道，其中該第一絕緣層形成於該半導體晶粒和該第一導電層上以及於該第二通道裡。
  11. 如申請專利範圍第9項的半導體裝置，其進一步包括於該包封物中的通道，其中該第一絕緣層形成於該半導體晶粒和該第一導電層上以及於該通道裡。
  12. 如申請專利範圍第8項的半導體裝置，其中第一絕緣層具有在室溫的拉伸強度大於100百萬帕、在室溫的伸長率在20~150%之間以及2~30微米的厚度的特徵。
  13. 一種半導體裝置，其包括：半導體晶粒；第一導電層，其形成於該半導體晶粒上；包封物，其沉積於該半導體晶粒周圍；應力緩和層，其形成於該半導體晶粒上；以及互連結構，其形成於該應力緩和層和該包封物上。
  14. 如申請專利範圍第13項的半導體裝置，其進一步包 括形成於該半導體晶粒中的通道，其中該應力緩和層形成於該通道裡。
  15. 如申請專利範圍第13項的半導體裝置，其進一步包括形成於該包封物中的通道，其中該應力緩和層形成於該通道裡。
  16. 如申請專利範圍第13項的半導體裝置，其進一步包括形成於該半導體晶粒和該包封物中的通道，其中該應力緩和層形成於該通道裡。
TW101101694A 2011-01-21 2012-01-17 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法 TWI528466B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161435223P 2011-01-21 2011-01-21
US201161443157P 2011-02-15 2011-02-15
US13/333,739 US8456002B2 (en) 2007-12-14 2011-12-21 Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief

Publications (2)

Publication Number Publication Date
TW201243966A TW201243966A (en) 2012-11-01
TWI528466B true TWI528466B (zh) 2016-04-01

Family

ID=46901869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101101694A TWI528466B (zh) 2011-01-21 2012-01-17 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法

Country Status (3)

Country Link
CN (1) CN102709200B (zh)
SG (1) SG182921A1 (zh)
TW (1) TWI528466B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676248B (zh) * 2017-02-17 2019-11-01 聯發科技股份有限公司 半導體裝置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
TWI658543B (zh) * 2013-12-05 2019-05-01 新加坡商史達晶片有限公司 在半導體封裝中使用標準化載體的半導體裝置及方法
US9263302B2 (en) * 2014-02-21 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure for packaging and a method of forming
MY183623A (en) * 2014-07-28 2021-03-03 Intel Corp A multi-chip-module semiconductor chip package having dense package wiring
US11450606B2 (en) 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
CN110379721A (zh) * 2019-07-30 2019-10-25 中芯集成电路（宁波）有限公司 扇出型封装方法及封装结构
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
WO2023272643A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 封装芯片及其制作方法、再布线封装芯片及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP4285707B2 (ja) * 2003-12-25 2009-06-24 カシオ計算機株式会社 半導体装置
CN101192550A (zh) * 2006-12-01 2008-06-04 矽品精密工业股份有限公司 半导体封装件及其制法
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676248B (zh) * 2017-02-17 2019-11-01 聯發科技股份有限公司 半導體裝置

Also Published As

Publication number Publication date
SG182921A1 (en) 2012-08-30
CN102709200B (zh) 2016-08-03
CN102709200A (zh) 2012-10-03
TW201243966A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
US11251154B2 (en) Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration
US10622293B2 (en) Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLB-MLP)
TWI528466B (zh) 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法
US9666500B2 (en) Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US9865525B2 (en) Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9281259B2 (en) Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in FO-WLCSP
US9607958B2 (en) Semiconductor device and method for forming openings and trenches in insulating layer by first LDA and second LDA for RDL formation
US8994185B2 (en) Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
TWI602276B (zh) 在具有不同熱膨脹係數的絕緣層之半導體晶粒上方形成具有組合互連結構的半導體封裝之半導體裝置及方法
US8816404B2 (en) Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
TWI567898B (zh) 形成具有對半導體晶粒的接觸墊減少開口之再鈍化層的半導體裝置及方法
TWI602262B (zh) 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法
US9117812B2 (en) Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
US9824923B2 (en) Semiconductor device and method of forming conductive pillar having an expanded base
US9331007B2 (en) Semiconductor device and method of forming conductive ink layer as interconnect structure between semiconductor packages