TWI716674B - 半導體裝置和在重建晶圓中控制翹曲的方法 - Google Patents

Abstract

一種半導體裝置係具有一基板，其中複數個主動半導體晶粒係被設置在該基板的一第一部分之上，並且複數個非功能性半導體晶粒係被設置在該基板的一第二部分之上，而留下該基板的一預設的區域是沒有該主動半導體晶粒及非功能性半導體晶粒的。該基板的沒有該主動半導體晶粒及非功能性半導體晶粒的該預設的區域係包含該基板的一中央區域、棋盤圖案、直線、或是對角線的區域。該基板可以是一圓形的形狀、或是矩形的形狀。一密封劑係被沉積在該主動半導體晶粒、非功能性半導體晶粒、以及基板之上。一互連結構係被形成在該半導體晶粒之上。主動半導體晶粒以及非功能性半導體晶粒在該基板的該預設的區域的不存在係降低在該基板的該區域中的彎曲應力。

Description

半導體裝置和在重建晶圓中控制翹曲的方法

本發明係大致有關於半導體裝置，並且更具體而言係有關於一種控制在一重建晶圓中的翹曲之半導體裝置及方法，其係藉由晶粒數的減少以留下一臨時的基板的開放的區域是沒有半導體晶粒的。

國內優先權的主張

本申請案是2013年9月25日申請的美國專利申請案號14/036,193的一部分接續案，該美國專利申請案係被納入在此作為參考。

半導體裝置係常見於現代的電子產品中。半導體裝置係在電性構件的數目及密度上變化。離散的半導體裝置一般包含一種類型的電性構件，例如是發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效電晶體(MOSFET)。集積的半導體裝置通常包含數百個到數百萬個電性構件。集積的半導體裝置的例子係包含微控制器、微處理器、以及各種的信號處理電路。

半導體裝置係執行廣範圍的功能，例如是信號處理、高速的計算、發送及接收電磁信號、控制電子裝置、轉換太陽光成為電力、以及產生用於電視顯示器的視覺影像。半導體裝置係見於娛樂、通訊、電力轉換、網路、 電腦、以及消費者產品的領域中。半導體裝置亦見於軍事的應用、航空、汽車、工業用的控制器、以及辦公室設備中。

半導體裝置係利用半導體材料的電氣特性。半導體材料的結構係容許該材料的導電度能夠藉由一電場或基極電流的施加、或是透過摻雜的製程來加以操縱。摻雜係將雜質帶入該半導體材料中，以操縱及控制該半導體裝置的導電度。

一半導體裝置係包含主動及被動的電性結構。包含雙載子及場效電晶體的主動結構係控制電流的流動。藉由改變摻雜的程度以及一電場或基極電流的施加，該電晶體不是提升、就是限制電流的流動。包含電阻器、電容器及電感器的被動結構係在電壓及電流之間產生執行各種電性功能所必要的一種關係。該被動及主動結構係電連接以形成電路，此係使得該半導體裝置能夠執行高速的運算及其它有用的功能。

半導體裝置一般是利用兩個複雜的製程，亦即前端製造及後端製造來加以製造，每一個製造潛在涉及數百道步驟。前端製造係牽涉到複數個晶粒在一半導體晶圓的表面上的形成。每一個半導體晶粒通常是相同的，並且包含藉由電連接主動及被動構件所形成的電路。後端製造係牽涉到從完成的晶圓單粒化個別的半導體晶粒，並且封裝該晶粒以提供結構的支撐、電互連、以及環境的隔離。如同在此所用的術語"半導體晶粒"係指該字的單數形與複數形兩者，並且於是可以指稱單一半導體裝置及多個半導體裝置兩者。

半導體製造的一目標是產出較小的半導體裝置。較小的裝置通常消耗較低的功率，具有較高的效能，並且可以更有效率地加以生產。此外，較小的半導體裝置係具有一較小的覆蓋區，此係較小的終端產品所期望的。較小的半導體晶粒尺寸可藉由在產生具有較小且較高密度的主動及被動構件之半導體晶粒的前端製程中的改良來達成。後端製程可以藉由在電互連及封裝材料 上的改良來產生具有較小覆蓋區的半導體裝置封裝。

在一半導體封裝的製造中，複數個半導體晶粒可被安裝到一臨時的基板。一密封劑係被沉積在該些半導體晶粒以及基板之上。該臨時的基板係接著被移除。由於在該些半導體晶粒以及密封劑的CTE上的差異，該重建晶圓係在該基板的移除之後容易受到翹曲或彎曲的影響。該重建晶圓的翹曲係在後續的製造步驟期間，例如是在該半導體晶粒之上的一互連結構以及密封劑的形成期間產生缺陷以及處理的問題。

根據本申請案的一特點，其係提出有一種製造半導體裝置之方法，其係包括：提供一包含複數個以行及列橫跨該基板來加以配置的晶粒附接位置的基板，每一個晶粒附接位置係具有一預設的均勻的區域；在該基板上的一第一數量的晶粒附接位置之上設置複數個主動半導體晶粒；以及在該基板上的一第二數量的晶粒附接位置之上設置複數個非功能性半導體晶粒，而留下在該基板上的一第三數量的晶粒附接位置是沒有該主動半導體晶粒及非功能性半導體晶粒的。

根據本申請案的另一特點，其係提出有一種製造半導體裝置之方法，其係包括：提供一包含複數個晶粒附接位置的基板；以及在該基板上的一第一數量的晶粒附接位置之上設置複數個半導體晶粒，而留下在該基板上的一第二數量的晶粒附接位置分別為開放且未被占用的。

根據本申請案的另一特點，其係提出有一種半導體裝置，其係包括：一包含複數個晶粒附接位置的基板；複數個被設置在該基板上的一第一數量的晶粒附接位置之上的主動半導體晶粒；以及複數個被設置在該基板上的一第二數量的晶粒附接位置之上的非功能性半導體晶粒，而留下在該基板上的 一第三數量的晶粒附接位置是沒有該主動半導體晶粒及非功能性半導體晶粒的。

50‧‧‧電子裝置

52‧‧‧PCB

54‧‧‧信號線路

56‧‧‧接合導線封裝

58‧‧‧覆晶

60‧‧‧球格陣列(BGA)

62‧‧‧凸塊晶片基板(BCC)

66‧‧‧平台柵格陣列(LGA)

68‧‧‧多晶片模組(MCM)

70‧‧‧四邊扁平無引腳封裝(QFN)

72‧‧‧四邊扁平封裝

74‧‧‧內嵌式晶圓層級球格陣列(eWLB)

76‧‧‧晶圓級晶片尺寸封裝(WLCSP)

120‧‧‧半導體晶圓

122‧‧‧基底基板材料

124‧‧‧半導體晶粒

126‧‧‧切割道

128‧‧‧背表面(非主動表面)

130‧‧‧主動表面

132‧‧‧導電層

136‧‧‧測試探針頭

138‧‧‧探針

139‧‧‧電腦測試系統

140‧‧‧臨時的基板

141‧‧‧鋸刀(雷射切割工具)

142‧‧‧箔層(介面層、雙面帶)

144‧‧‧重建晶圓

146‧‧‧密封劑(成型化合物)

147‧‧‧中央區域

148‧‧‧中央區域

150‧‧‧區域

152‧‧‧區域

154‧‧‧區域

156‧‧‧區域

158‧‧‧區域

200‧‧‧晶粒附接區域

200a‧‧‧晶粒附接區域

200b‧‧‧晶粒附接區域

200c‧‧‧晶粒附接區域

202‧‧‧虛設半導體晶粒

206‧‧‧開放的空間(中央區域)

210‧‧‧晶粒附接區域

210a‧‧‧晶粒附接區域

210b‧‧‧晶粒附接區域

210c‧‧‧晶粒附接區域

212‧‧‧虛設半導體晶粒

216‧‧‧開放的空間(區域)

220‧‧‧晶粒附接區域

220a‧‧‧晶粒附接區域

220b‧‧‧晶粒附接區域

220c‧‧‧晶粒附接區域

222‧‧‧虛設半導體晶粒

226‧‧‧開放的空間(區域)

226a‧‧‧棋盤圖案

226b‧‧‧對角線區域

230‧‧‧晶粒附接區域

230a‧‧‧晶粒附接區域

230b‧‧‧晶粒附接區域

230c‧‧‧晶粒附接區域

232‧‧‧虛設半導體晶粒

236‧‧‧開放的空間(區域)

236a‧‧‧中央區域

236b‧‧‧對角線區域

240‧‧‧晶粒附接區域

240a‧‧‧晶粒附接區域

240b‧‧‧晶粒附接區域

240c‧‧‧晶粒附接區域

246‧‧‧開放的空間(區域)

246a‧‧‧中央區域

246b‧‧‧對角線區域

250‧‧‧晶粒附接區域

250a‧‧‧晶粒附接區域

250b‧‧‧晶粒附接區域

250c‧‧‧晶粒附接區域

256‧‧‧開放的空間(區域)

256a‧‧‧中央區域

256b‧‧‧對角線區域

260‧‧‧晶粒附接區域

260a‧‧‧晶粒附接區域

260b‧‧‧晶粒附接區域

260c‧‧‧晶粒附接區域

266‧‧‧開放的空間(區域)

266a‧‧‧中央區域

266b‧‧‧直線(對角線)區域

270‧‧‧晶粒附接區域

270a‧‧‧晶粒附接區域

270b‧‧‧晶粒附接區域

270c‧‧‧晶粒附接區域

276‧‧‧開放的空間(區域)

276a‧‧‧中央區域

276b‧‧‧直線(對角線)區域

280‧‧‧堆積的互連結構

282‧‧‧導電層(重分佈層)

284‧‧‧絕緣(鈍化)層

286‧‧‧凸塊

288‧‧‧鋸刀(雷射切割工具)

290‧‧‧eWLB

圖1係描繪一印刷電路板(PCB)，其中不同類型的封裝係被安裝到該PCB的一表面；圖2a-2d係描繪一半導體晶圓，其中複數個半導體晶粒係藉由切割道來加以分開的；圖3a-3h係描繪一種形成一具有降低的翹曲的重建晶圓的製程，其係藉由留下一基板的開放的區域是沒有該半導體晶粒的；圖4係描繪在從該重建晶圓單粒化之後的一半導體封裝；圖5a-5b係描繪一圓形的重建晶圓，其中該晶圓的一中心並不存在一半導體晶粒；圖6a-6b係描繪一圓形的重建晶圓，其中該晶圓的一中心並不存在多個半導體晶粒；圖7a-7c係描繪一圓形的重建晶圓，其中多個在該基板上的開放的區域是沒有半導體晶粒的；圖8係描繪一矩形的重建晶圓，其係具有在該基板上的格隙開放的位置；圖9係描繪另一矩形的重建晶圓，其係具有在該基板上的格隙開放的位置；圖10係描繪另一矩形的重建晶圓，其係具有在該基板上的格隙開放的位置；圖11係描繪另一矩形的重建晶圓，其係具有在該基板上的格隙開放的位 置；圖12a-12c係描繪一重建晶圓，其係具有半導體晶粒以及一沒有半導體晶粒的中央開放的區域；圖13a-13b係描繪一重建晶圓，其係具有半導體晶粒以及一棋盤圖案的沒有半導體晶粒的開放的區域；圖14係描繪一重建晶圓，其係具有半導體晶粒以及一棋盤圖案及對角線的沒有半導體晶粒的開放的區域；圖15a-15b係描繪一重建晶圓，其係具有半導體晶粒以及一沒有半導體晶粒的中央區域及對角線區域；圖16係描繪另一重建晶圓，其係具有半導體晶粒以及一沒有半導體晶粒的中央區域及對角線區域；圖17係描繪另一重建晶圓，其係具有半導體晶粒以及一沒有半導體晶粒的中央區域及對角線區域；圖18係描繪一重建晶圓，其係具有半導體晶粒以及一沒有半導體晶粒的中央區域以及直線及對角線區域；以及圖19係描繪另一重建晶圓，其係具有半導體晶粒以及一沒有半導體晶粒的中央區域以及直線及對角線區域。

本發明係在以下參考該些圖式的說明中，以一或多個實施例來加以描述，其中相同的元件符號係代表相同或類似的元件。儘管本發明係以用於達成本發明之目的之最佳模式來加以描述，但熟習此項技術者將會體認到的是，本發明係欲涵蓋可內含在藉由以下的揭露內容及圖式所支持之所附的申請專利範圍及其等同項所界定的本發明的精神與範疇內的替換物、修改以及等同 物。

半導體裝置一般是利用兩個複雜的製程：前端製造及後端製造來加以製造。前端製造係牽涉到複數個晶粒在一半導體晶圓的表面上的形成。在該晶圓上的每一個晶粒係包含電連接以形成功能電路的主動及被動電性構件。例如是電晶體及二極體的主動電性構件係具有控制電流流動的能力。例如是電容器、電感器及電阻器的被動電性構件係產生執行電路功能所必要的電壓及電流之間的一種關係。

被動及主動構件係藉由一系列的製程步驟而形成在半導體晶圓的表面之上，該些製程步驟包含摻雜、沉積、微影、蝕刻及平坦化。摻雜係藉由例如是離子植入或熱擴散的技術以將雜質帶入半導體材料中。該摻雜製程係藉由響應於一電場或基極電流來動態地改變該半導體材料的導電度以修改主動裝置中的半導體材料的導電度。電晶體係包含具有不同類型及程度的摻雜的區域，該些區域係以使得該電晶體能夠在電場或基極電流的施加時提升或限制電流的流動所必要的來加以配置。

主動及被動構件係藉由具有不同電氣特性的材料層來加以形成。該些層可藉由各種沉積技術來形成，該些技術部分是由被沉積的材料類型所決定的。例如，薄膜沉積可能牽涉到化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解的電鍍以及無電的電鍍製程。每一個層一般是被圖案化，以形成主動構件、被動構件或是構件間的電連接的部分。

後端製造係指切割或單粒化完成的晶圓成為個別的半導體晶粒，並且為了結構的支撐、電互連以及環境的隔離來封裝該半導體晶粒。為了單粒化該半導體晶粒，晶圓係沿著該晶圓的非功能區域(稱為切割道或劃線)來被劃線且截斷。該晶圓係利用一雷射切割工具或鋸刀而被單粒化。在單粒化之後，該個別的半導體晶粒係被安裝到一封裝基板，該封裝基板係包含用於和其 它系統構件互連的接腳或接觸墊。形成在半導體晶粒之上的接觸墊係接著連接至該封裝內的接觸墊。該些電連接可以利用導電層、凸塊、柱形凸塊、導電膏、或是引線接合來做成。一種密封劑或是其它成型材料係沉積在該封裝之上，以提供實體支撐及電性隔離。該完成的封裝係接著被插入一電性系統中，並且使得該半導體裝置的功能為可供其它系統構件利用的。

圖1係描繪具有一晶片載體基板或是PCB 52之電子裝置50，其中複數個半導體封裝係安裝於PCB 52的一表面之上。視應用而定，電子裝置50可具有一種類型之半導體封裝、或是多種類型之半導體封裝。不同類型之半導體封裝係為了說明之目的而展示於圖1中。

電子裝置50可以是一使用該些半導體封裝以執行一或多種電性功能之獨立的系統。或者，電子裝置50可以是一較大的系統之子構件。舉例而言，電子裝置50可以是一平板電腦、行動電話、數位相機、或是其它電子裝置的部份。或者是，電子裝置50可以是一可插入電腦中之顯示卡、網路介面卡或其它信號處理卡。該半導體封裝可包括微處理器、記憶體、特殊應用積體電路(ASIC)、邏輯電路、類比電路、射頻(RF)電路、離散裝置或其它半導體晶粒或電性構件。小型化及重量減輕是這些產品能夠被市場接受所不可少的。在半導體裝置間的距離可加以縮短，以達到更高的密度。

在圖1中，PCB 52係提供一般的基板以供安裝在該PCB上之半導體封裝的結構支撐及電互連。導電的信號線路54係利用蒸鍍、電解的電鍍、無電的電鍍、網版印刷、或其它適合的金屬沉積製程而被形成在PCB 52的一表面之上或是在層內。信號線路54係提供在半導體封裝、安裝的構件、以及其它外部的系統構件的每一個之間的電性通訊。線路54亦提供電源及接地連接給每一個半導體封裝。

在某些實施例中，一半導體裝置係具有兩個封裝層級。第一層 級的封裝是一種用於將半導體晶粒機械式及電性地附接至一中間的基板的技術。第二層級的封裝係牽涉到將該中間的基板機械式及電性地附接至PCB。在其它實施例中，一半導體裝置可以只有該第一層級的封裝，其中晶粒是直接機械式及電性地安裝到該PCB。

為了說明之目的，包含接合導線封裝56及覆晶58之數種類型的第一層級的封裝係被展示在PCB 52上。此外，包含球格陣列(BGA)60、凸塊晶片基板(BCC)62、平台柵格陣列(LGA)66、多晶片模組(MCM)68、四邊扁平無引腳封裝(QFN)70、四邊扁平封裝72、內嵌式晶圓層級球格陣列(eWLB)74、以及晶圓級晶片尺寸封裝(WLCSP)76之數種類型的第二層級的封裝係被展示安裝在PCB 52上。在一實施例中，eWLB 74是一扇出晶圓層級的封裝(Fo-WLP)，並且WLCSP 76是一扇入晶圓層級的封裝(Fi-WLP)。視系統需求而定，以第一及第二層級的封裝類型的任意組合來配置的半導體封裝及其它電子構件的任意組合都可連接至PCB 52。在某些實施例中，電子裝置50係包含單一附接的半導體封裝，而其它實施例需要多個互連的封裝。藉由在單一基板之上組合一或多個半導體封裝，製造商可將預製的構件納入電子裝置及系統中。由於半導體封裝包括複雜的功能，因此可使用較便宜構件及流線化製程來製造電子裝置。所產生的裝置不太可能發生失效而且製造費用較便宜，從而對於消費者產生較低的成本。

圖2a係展示一半導體晶圓120，其係具有一種基底基板材料122，例如是矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽、或是其它用於結構的支撐的基體半導體材料。複數個半導體晶粒或構件124係如上所述地被形成在晶圓120上，其係藉由一非主動的晶粒間的晶圓區域或是切割道126來加以分開。切割道126係提供切割區域，以將半導體晶圓120單粒化成為個別的半導體晶粒124。在一實施例中，半導體晶圓120係具有一100-450 毫米(mm)的寬度或直徑。

圖2b係展示半導體晶圓120的一部分的橫截面圖。每一個半導體晶粒124係具有一背表面或是非主動表面128、以及一包含類比或數位電路的主動表面130，該類比或數位電路係被實施為主動裝置、被動裝置、導電層、以及介電層，其係被形成在該晶粒之內並且根據該晶粒的電性設計及功能來電性互連的。例如，該電路可包含一或多個電晶體、二極體、以及其它被形成在主動表面130之內的電路元件以實施類比電路或數位電路，例如是數位信號處理器(DSP)、ASIC、記憶體、或是其它的信號處理電路。半導體晶粒124亦可包含例如是電感器、電容器及電阻器的整合的被動裝置(IPD)，以用於RF信號處理。

一導電層132係利用PVD、CVD、電解的電鍍、無電的電鍍製程、或是其它適當的金屬沉積製程而被形成在主動表面130之上。導電層132可以是一或多層的鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、或是其它適當的導電材料。導電層132係運作為接觸墊，其係電性連接至主動表面130上的電路。如同在圖2b中所示，導電層132可被形成為接觸墊，其係相隔半導體晶粒124的邊緣一第一距離而被並排設置。或者是，導電層132可被形成為接觸墊，其係以多個列來加以偏置，使得一第一列的接觸墊係相隔該晶粒的邊緣一第一距離而被設置，並且一和該第一列交替的第二列的接觸墊係相隔該晶粒的邊緣一第二距離而被設置。

半導體晶圓120係進行電性測試及檢查，以作為一品質管制製程的部分。人工視覺的檢查以及自動化的光學系統係被用來在半導體晶圓120上執行檢查。軟體可被利用在半導體晶圓120的自動化的光學分析中。視覺的檢查方法可以利用例如是一掃描電子顯微鏡、高強度或紫外光、或是金相顯微鏡的設備。半導體晶圓120係針對於包含翹曲、厚度變化、表面微粒、不規則 性、裂縫、脫層、以及變色的結構特徵來加以檢查。

在半導體晶粒124內的主動及被動構件係在晶圓層級下，針對於電性效能以及電路功能來進行測試。如同在圖2c中所示，每一個半導體晶粒124係針對於功能及電性參數，利用一包含複數個探針或測試引線138的測試探針頭136、或是其它的測試裝置來加以測試。探針138係被用來在每一個半導體晶粒124上的節點或導電層132做成電性接觸，並且提供電性刺激至主動表面130上的構件。半導體晶粒124係響應該些電性刺激，其係藉由電腦測試系統139來加以量測並且相較於一預期的響應以測試該半導體晶粒的功能。該些電性測試可包含電路功能、引線完整性、電阻率、連續性、可靠度、接面深度、ESD、RF效能、驅動電流、臨界電流、漏電流、以及該構件類型之特定的操作參數。半導體晶圓120的檢查及電性測試係使得通過的半導體晶粒124能夠被標明為已知良好的晶粒(KGD)，以用於一半導體封裝。

在圖2d中，半導體晶圓120係透過切割道126，利用一鋸刀或雷射切割工具141而被單粒化成為個別的半導體晶粒124。該個別的半導體晶粒124可以被檢查及電性測試，以用於單粒化後的KGD的識別。

圖3a-3h係相關於圖1來描繪一種形成一具有降低的翹曲的重建晶圓之製程，其係藉由晶粒數的減少以留下一臨時的基板的開放的區域是沒有半導體晶粒的。圖3a係展示一臨時的基板140的一部分的橫截面圖，其係包含犧牲基底材料，例如是矽、聚合物、鈹氧化物、玻璃、或是其它用於結構的支撐的適當的低成本的剛性材料。一箔層142係被疊層至基板140。箔層142可以是銅或是其它加固材料，以降低翹曲效應。或者是，一介面層或是雙面帶142係被形成在基板140之上，以作為一臨時的黏著接合膜、蝕刻停止層、或是熱釋放層。

基板140可以是一具有用於多個半導體晶粒124的容量的圓形或 矩形面板(大於300mm)。基板140可以具有一比半導體晶圓120的表面積更大的表面積。一較大的基板係降低該半導體封裝的製造成本，因為更多的半導體晶粒可以在該較大的基板上加以處理，藉此降低每單元的成本。半導體封裝及處理的設備係針對於所處理的晶圓或基板的尺寸來加以設計與配置。

為了進一步降低製造成本，基板140的尺寸係與半導體晶粒124的尺寸或是半導體晶圓120的尺寸無關地加以選擇。換言之，基板140係具有一固定或是標準化的尺寸，其可以容納從一或多個半導體晶圓120被單粒化的各種尺寸的半導體晶粒124。在一實施例中，基板140是具有一330mm的直徑的圓形。在另一實施例中，基板140是具有一560mm的寬度以及600mm的長度的矩形。半導體晶粒124可以具有10mm乘上10mm的尺寸，其係被設置在該標準化的基板140上。或者是，半導體晶粒124可以具有20mm乘上20mm的尺寸，其係被設置在相同的標準化的基板140上。於是，標準化的基板140可以處理任意尺寸的半導體晶粒124，此係容許後續的半導體處理設備能夠被標準化到一共同的基板，亦即是與晶粒尺寸或是進入的晶圓尺寸無關的。半導體封裝設備可以針對於一標準的基板來加以設計與配置，其係利用一組共同的處理工具、設備、以及材料清單以處理來自任何進入的晶圓尺寸的任意的半導體晶粒尺寸。該共同或是標準化的基板140係藉由降低或消除對於根據晶粒尺寸或是進入的晶圓尺寸之專用的半導體生產線的需求，來降低製造成本以及資本風險。藉由選擇一預設的基板尺寸以使用於來自所有的半導體晶圓的任意尺寸的半導體晶粒，一種有彈性的製造線可加以實施。

在圖3b中，來自圖2d的半導體晶粒124例如是利用一拾放的操作而被安裝到基板140及箔層142，其中主動表面130係被定向朝向該基板。圖3c係展示半導體晶粒124被安裝到基板140的箔層142以作為具有一330mm的寬度或直徑的重建或是重新配置的晶圓144。

重建晶圓144可被處理成為許多類型的半導體封裝，其係包含內嵌式晶圓層級球格陣列(eWLB)、扇入晶圓級晶片尺寸封裝(WLCSP)、重建或內嵌式晶圓級晶片尺寸封裝(eWLCSP)、扇出WLCSP、覆晶封裝、例如是堆疊式封裝的(PoP)的三維(3D)封裝、或是其它的半導體封裝。重建晶圓144係根據所產生的半導體封裝的規格來加以配置。在一實施例中，半導體晶粒124係以一高密度的配置(亦即相隔300微米(μm)或更小)而被設置在基板140上，以用於處理扇入裝置。在另一實施例中，半導體晶粒124係在基板140上分開一50μm的距離。在基板140上的半導體晶粒124之間的距離係針對於以最低的單元成本來製造該些半導體封裝而被最佳化。基板140的表面積越大則容納更多的半導體晶粒124並且降低製造成本，因為每一個重建晶圓144係處理更多的半導體晶粒124。被安裝到基板140的半導體晶粒124的數目可以是大於從半導體晶圓120被單粒化的半導體晶粒124的數目。基板140以及重建晶圓144係提供彈性以利用來自不同尺寸的半導體晶圓120的不同尺寸的半導體晶粒124以製造許多不同類型的半導體封裝。

在圖3d中，一密封劑或是成型化合物146係利用一膏印刷、壓縮成型、轉移成型、液體密封劑成型、真空疊層、旋轉塗覆、或是其它適當的施用器，而被沉積在半導體晶粒124以及基板140之上。尤其，密封劑146係在一470μm的厚度下覆蓋半導體晶粒124的四個側表面及背表面128。密封劑146可以是聚合物複合材料，例如是具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有適當的填充物的聚合物。密封劑146是非導電的，並且在環境上保護該半導體裝置免於外部的元素及污染物。密封劑146亦保護半導體晶粒124免於由於曝露到光的劣化。

在圖3e中，基板140以及箔層142係藉由化學蝕刻、機械式剝離、化學機械平坦化(CMP)、機械式研磨、熱烘烤、UV光、雷射掃描、或是濕 式剝除來加以移除，以露出主動表面130以及導電層132。半導體晶粒124的背表面128以及該半導體晶粒的側邊係保持被密封劑146覆蓋的，以作為一保護面板來增加良率，尤其是當表面安裝該半導體晶粒時。

如同在圖3f中所示，在基板140以及箔層142的移除之後，重建晶圓144係因為在半導體晶粒124以及密封劑146的CTE上的差異、以及該密封劑的化學固化收縮效應，而容易遭受到翹曲或彎曲。對於一具有305mm的直徑的圓形的基板140而言，重建晶圓144可能會呈現-2.0mm的翹曲或是彎曲。

在注意到該翹曲問題之下，圖5a係回到重建晶圓144在基板140以及箔層142的移除之前的狀態。尤其，圖5a係展示圓形的重建晶圓144的平面圖，其中半導體晶粒124係被安裝到箔層142以及基板140，並且被密封劑146所覆蓋，亦即和圖3d一致的。基板140係具有充分的尺寸來容納多個以行及列橫跨該基板來加以配置的半導體晶粒124。

基板140的一習知的佈局將會建議一最大數目的半導體晶粒124應該被置放在基板140上，亦即所有可利用的基板空間都應該被利用。半導體晶粒的佈局應該使用該基板的所有可利用的空間，以獲得每一基板的最大的晶粒處理量。然而，為了降低重建晶圓144的翹曲，基板140的某些區域係被減少半導體晶粒124以留下開放的空間，亦即沒有半導體晶粒124被安裝到基板140的預設及所選的區域。在圖5a的情形中，沒有半導體晶粒124係被安裝到基板140的中央區域147。換言之，儘管中央區域147原本可以容納至少一半導體晶粒124，但是基板140的中央區域是沒有該可能的半導體晶粒124的。圖5b係展示重建晶圓144沿著圖5a的線段5b-5b所取的橫截面圖，其中沒有半導體晶粒124被安裝到基板140的中央區域147。

在另一實施例中，圖6a係展示圓形的重建晶圓144在基板140的移除之前的平面圖，其中半導體晶粒124係被安裝到箔層142以及基板140，並 且被密封劑146所覆蓋。為了降低重建晶圓144在基板140的移除之後的翹曲，中央區域148係被減少半導體晶粒124以留下開放的空間，亦即沒有半導體晶粒124被安裝到基板140的中央區域148。儘管中央區域148原本可以在一或多個部分的列與行的可利用的空間中容納多個半導體晶粒124，但是基板140的中央區域是沒有那些可能的半導體晶粒124的。尤其，如同在圖6a中所示，沒有半導體晶粒124的區域148係具有一"+"形狀。圖6b係展示重建晶圓144沿著圖6a的線段6b-6b所取的橫截面圖，其中沒有半導體晶粒124被安裝在基板140的中央區域148中。

在另一實施例中，圖7a係展示圓形的重建晶圓144在基板140的移除之前的平面圖，其中半導體晶粒124係被安裝到箔層142以及基板140，並且被密封劑146所覆蓋。為了降低重建晶圓144在基板140的移除之後的翹曲，區域150係被減少半導體晶粒124以留下開放的空間，亦即沒有半導體晶粒124被安裝到基板140的區域150。儘管區域150原本可以在一或多個部分的列與行的可利用的空間中容納多個半導體晶粒124，但是基板140的區域150並沒有那些可能的半導體晶粒124。尤其，如同在圖7a中所示，沒有半導體晶粒124的區域150係包含基板140的一中央區域以及在該列與行的半導體晶粒124之內的格隙位置。例如，在基板140中的半導體晶粒124的最左邊的行並沒有開放的位置。在基板140中的半導體晶粒124的最左邊的第二行係在上面的兩個半導體晶粒124以及下面的兩個半導體晶粒124之間具有一開放的格隙位置。在基板140中的半導體晶粒124的最左邊的第三行係具有兩個開放的格隙位置。在基板140中的半導體晶粒124的中心行係具有三個交替在半導體晶粒124之間的開放的格隙位置。在基板140中的半導體晶粒124的最右邊的行並沒有開放的位置。在基板140中的半導體晶粒124的最右邊的第二行係在上面的兩個半導體晶粒124以及下面的兩個半導體晶粒124之間具有一開放的格隙位置。在基板140中的半導 體晶粒124的最右邊的第三行係具有兩個開放的格隙位置。圖7b係展示重建晶圓144沿著圖7a的線段7b-7b所取的橫截面圖，其中沒有半導體晶粒124被安裝在基板140的區域150中。圖7c係展示重建晶圓144沿著圖7a的線段7c-7c所取的橫截面圖，其中沒有半導體晶粒124被安裝在基板140的區域150中。

在基板140的所選的區域147-148或150不存在半導體晶粒124係降低在該基板的該區域中的彎曲應力。藉由留下基板140的所選的區域147-148或150是沒有半導體晶粒124的，在基板140的移除之後的重建晶圓144上的半導體晶粒124的CTE以及密封劑146的CTE之間的任何不匹配的翹曲效應係被降低。在圓形基板140的情形中，從基板140的中央區域147-148或區域150減少半導體晶粒124係在離面的變形上有顯著的影響。在中央區域147-148或區域150中沒有半導體晶粒124之下，CTE不匹配以及模數係被降低，因為該偏轉點係從該基板的中心被移開。在該基板的移除之後，在基板140的週邊區域的任何翹曲都應該變成是主要的。將半導體晶粒124保持在基板140的一周邊附近係有助於維持結構的剛性，以便於處理。或者是，非功能性(虛設)晶粒或是其它加固的支撐構件係為了結構的剛性以及便於處理而被設置在基板140的一周邊附近。

基板140的不存在半導體晶粒124的區域147-148或150的數目及位置是該基板的尺寸及形狀的一函數。對於具有一305mm的直徑的圓形基板140而言，並且給定五個到十個半導體晶粒124不存在於一"+"形狀的區域148，在一14×14的eWLB封裝中的基板移除後的翹曲係被降低至大約-1.4mm。在翹曲上的縮減係增加通過例如是圖3g的互連結構的形成的後續的製程的良率，而無整體處理量的顯著的損失，即使給定的實際狀況是每一基板140只有較少的半導體晶粒124也是如此。由於在基板140的某些半導體晶粒124的不存在所造成的良率損失係部分藉由在該互連結構在後續的製程中的形成期間的半導體晶粒的較低的失敗率而被減輕。

此外，半導體晶粒124在中央區域147-148或區域150的不存在係降低重建晶圓144的硬度。根據該裝置結構，某些重建晶圓係呈現突然的翹曲的改變，例如是直接從-2.0mm變化到+2.0mm。藉由從中央區域147-148或區域150選擇性地移除半導體晶粒124，重建晶圓144係鬆弛，並且該翹曲可被調整至可接受的範圍。

圖8是展示矩形的重建晶圓144在基板140的移除之前的平面圖，其中半導體晶粒124係被安裝到箔層142以及基板140，並且被密封劑146所覆蓋。為了降低重建晶圓144在基板140的移除之後的翹曲，區域152係被減少半導體晶粒124以留下開放的空間，亦即沒有半導體晶粒124被安裝到基板140的區域152。儘管區域152原本可以在一或多個部分的列與行的可利用的空間中容納多個半導體晶粒124，但是基板140的區域152並沒有那些可能的半導體晶粒124。尤其，如同在圖8中所示，沒有半導體晶粒124的區域152係包含基板140的一中央區域以及在半導體晶粒124的列與行之內的格隙位置。在基板140中的半導體晶粒124的最左邊的行並沒有開放的位置。在基板140中的半導體晶粒124的最左邊的第二行係具有兩個開放的格隙位置。在基板140中的半導體晶粒124的最左邊的第三行係具有一開放的格隙位置。在基板140中的半導體晶粒124的中心行係具有三個開放且並存的格隙位置。在基板140中的半導體晶粒124的最右邊的行並沒有開放的位置。在基板140中的半導體晶粒124的最右邊的第二行係具有兩個開放的格隙位置。在基板140中的半導體晶粒124的最右邊的第三行係具有一開放的格隙位置。

圖9是展示矩形的重建晶圓144在基板140的移除之前的另一實施例的平面圖，其中半導體晶粒124係被安裝到箔層142以及基板140，並且被密封劑146所覆蓋。為了降低重建晶圓144在基板140的移除之後的翹曲，區域154係被減少半導體晶粒124以留下開放的空間，亦即沒有半導體晶粒124被安裝到 基板140的區域154。儘管區域154原本可以在一或多個部分的列與行的可利用的空間中容納多個半導體晶粒124，但是基板140的區域154並沒有那些可能的半導體晶粒124。尤其，如同在圖9中所示，沒有半導體晶粒124的區域154係包含基板140的一中央區域以及在該列與行的半導體晶粒124之內的格隙位置。在基板140中的半導體晶粒124的最左邊的行並沒有開放的位置。在基板140中的半導體晶粒124的最左邊的第二行係具有兩個開放的格隙位置。在基板140中的半導體晶粒124的最左邊的第三行係具有兩個開放的格隙位置。在基板140中的半導體晶粒124的中心行係具有一開放的格隙位置。在基板140中的半導體晶粒124的最右邊的行並沒有開放的位置。在基板140中的半導體晶粒124的最右邊的第二行係具有兩個開放的格隙位置。在基板140中的半導體晶粒124的最右邊的第三行係具有兩個開放的格隙位置。

圖10係展示矩形的重建晶圓144在基板140的移除之前的另一實施例的平面圖，其中半導體晶粒124係被安裝到箔層142以及基板140，並且被密封劑146所覆蓋。為了降低重建晶圓144在基板140的移除之後的翹曲，區域156係被減少半導體晶粒124以留下開放的空間，亦即沒有半導體晶粒124被安裝到基板140的區域156。儘管區域156原本可以在一或多個部分的列與行的可利用的空間中容納多個半導體晶粒124，基板140的區域156並沒有那些可能的半導體晶粒124。尤其，如同在圖10中所示，沒有半導體晶粒124的區域156係包含基板140的一中央區域以及在該列與行的半導體晶粒124之內的格隙位置。

圖11係展示矩形的重建晶圓144在基板140的移除之前的另一實施例的平面圖，其中半導體晶粒124係被安裝到箔層142以及基板140，並且被密封劑146所覆蓋。為了降低重建晶圓144在基板140的移除之後的翹曲，區域158係被減少半導體晶粒124以留下開放的空間，亦即沒有半導體晶粒124被安裝到基板140的區域158。儘管區域158原本可以在一或多個部分的列與行的可 利用的空間中容納多個半導體晶粒124，但是基板140的區域158並沒有那些可能的半導體晶粒124。尤其，如同在圖11中所示，沒有半導體晶粒124的區域158係包含基板140的一中央區域以及在該列與行的半導體晶粒124之內的格隙位置。

圖12a係展示圓形的重建晶圓144的平面圖，其係具有在基板140上的晶粒附接區域200。主動半導體晶粒124以及非功能性虛設半導體晶粒202係被安裝到在晶粒附接區域200中的箔層142以及基板140。主動半導體晶粒124以及虛設半導體晶粒202係被密封劑146所覆蓋，亦即和圖3d一致的。基板140係具有充分的尺寸以容納多個以行及列橫跨該基板來加以配置的半導體晶粒124以及虛設半導體晶粒202。尤其，主動半導體晶粒124係被安裝到在基板140的一內部區域中的晶粒附接區域200a。該內部晶粒附接區域200a係包含多個主動半導體晶粒124的叢集，例如是每一叢集有四個或更多個主動半導體晶粒124。主動半導體晶粒124及/或虛設半導體晶粒202亦被安裝到在基板140的一周邊附近的晶粒附接區域200b。該些周邊晶粒附接區域200b是一環的主動半導體晶粒124及/或虛設半導體晶粒202，例如，一或多個主動半導體晶粒124係橫跨該環的一寬度來加以設置。虛設半導體晶粒202及/或虛設半導體晶粒202係被設置在位於晶粒附接區域200a-200b之間的晶粒附接區域200c中。或者是，主動半導體晶粒124係被設置在晶粒附接區域200b中。

為了降低重建晶圓144的翹曲，基板140的某些區域係被減少半導體晶粒124以及虛設半導體晶粒202以留下被展示為實心的黑色區域的開放的空間206，亦即沒有半導體晶粒被設置在基板140的預設及所選的區域206中。在圖12a的情形中，沒有半導體晶粒124或是虛設半導體晶粒202係被設置在基板140的中央區域206中。換言之，儘管中央區域206原本可以容納一或多個半導體晶粒124或是虛設半導體晶粒202，但是基板140的中央區域206並沒有該可 能的半導體晶粒。沒有半導體晶粒124或是虛設半導體晶粒202的中央區域206係包含一"+"形狀，例如是在一中央實心的黑色位置周圍的每一個側邊上的四個實心的黑色位置。圖12b係展示具有實心的黑色的沒有半導體晶粒124及202的區域206、以及具有主動半導體晶粒124及虛設半導體晶粒202的晶粒附接區域200a及200c的聚焦的視圖。圖12c係展示具有主動半導體晶粒124及虛設半導體晶粒202的晶粒附接區域200b及200c的聚焦的視圖。

圖13a係展示圓形的重建晶圓144的平面圖，其係具有在基板140上的晶粒附接區域210。主動半導體晶粒124以及非功能性虛設半導體晶粒212係被安裝到在晶粒附接區域210中的箔層142以及基板140。主動半導體晶粒124以及虛設半導體晶粒212係被密封劑146所覆蓋，亦即和圖3d一致的。基板140係具有充分的尺寸以容納多個以行及列橫跨該基板來加以配置的半導體晶粒124以及虛設半導體晶粒212。尤其，主動半導體晶粒124係被安裝到在基板140的一內部區域中的晶粒附接區域210a。該些內部的晶粒附接區域210a係包含多個主動半導體晶粒124的叢集，例如是每一叢集有四個或更多個主動半導體晶粒124。主動半導體晶粒124及/或虛設半導體晶粒212亦被安裝到在基板140的一周邊附近的晶粒附接區域210b。該些周邊晶粒附接區域210b是一環的主動半導體晶粒124及/或虛設半導體晶粒212，例如，一或多個主動半導體晶粒124及/或虛設半導體晶粒212係橫跨該環的一寬度來加以設置。虛設半導體晶粒212係被設置在位於晶粒附接區域210a-210b之間的晶粒附接區域210c中。或者是，主動半導體晶粒124係被設置在晶粒附接區域210b中。

為了降低重建晶圓144的翹曲，基板140的某些區域係被減少半導體晶粒124以及虛設半導體晶粒212以留下被展示為實心的黑色區域的開放的空間216，亦即沒有半導體晶粒被設置在基板140的預設及所選的區域216中。在圖13a的情形中，沒有半導體晶粒124或是虛設半導體晶粒212係被設置在基 板140的區域216中。換言之，儘管區域216原本可以容納一或多個半導體晶粒124或是虛設半導體晶粒212，但是基板140的區域216並沒有該可能的半導體晶粒。沒有半導體晶粒124或是虛設半導體晶粒212的區域216係包含一用實心的黑色所展示的棋盤圖案，其中半導體晶粒124或是虛設半導體晶粒212係被設置在該棋盤圖案之內。圖13b係展示無半導體晶粒124及212的實心的黑色以及具有被設置在該棋盤圖案之內的半導體晶粒124或虛設半導體晶粒212的區域216、以及具有主動半導體晶粒124及虛設半導體晶粒212的晶粒附接區域210a及210c的聚焦的視圖。

圖14係展示圓形的重建晶圓144的平面圖，其係具有在基板140上的晶粒附接區域220。主動半導體晶粒124以及非功能性虛設半導體晶粒222係被安裝到在晶粒附接區域220中的箔層142以及基板140。主動半導體晶粒124以及虛設半導體晶粒222係被密封劑146所覆蓋，亦即和圖3d一致的。基板140係具有充分的尺寸以容納多個以行及列橫跨該基板來加以配置的半導體晶粒124以及虛設半導體晶粒222。尤其，主動半導體晶粒124係被安裝到在基板140的一內部區域中的晶粒附接區域220a。該些內部的晶粒附接區域220a係包含多個主動半導體晶粒124的叢集，例如是每一叢集有四個或更多個主動半導體晶粒124。主動半導體晶粒124及/或虛設半導體晶粒222亦被安裝到在基板140的一周邊附近的晶粒附接區域220b。該些周邊晶粒附接區域220b是一環的主動半導體晶粒124及/或虛設半導體晶粒222，例如，一或多個主動半導體晶粒124及/或虛設半導體晶粒222係橫跨該環的一寬度來加以設置。虛設半導體晶粒222係被設置在位於晶粒附接區域220a-220b之間的晶粒附接區域220c中。或者是，主動半導體晶粒124係被設置在晶粒附接區域220b中。

為了降低重建晶圓144的翹曲，基板140的某些區域係被減少半導體晶粒124以及虛設半導體晶粒222以留下被展示為實心的黑色區域的開放的 空間226，亦即沒有半導體晶粒被設置在基板140的預設及所選的區域226中。在圖14的情形中，沒有半導體晶粒124或是虛設半導體晶粒222係被設置在基板140的區域226中。換言之，儘管區域226原本可以容納一或多個半導體晶粒124或是虛設半導體晶粒222，但是基板140的區域226並沒有該可能的半導體晶粒。沒有半導體晶粒124或是虛設半導體晶粒222的區域226係包含一具有實心的黑色的棋盤圖案226a，其中半導體晶粒124或虛設半導體晶粒222係被設置在該棋盤圖案之內、以及具有實心的黑色的從該棋盤圖案橫跨基板140延伸至晶粒附接區域220b的對角線區域226b。

圖15a係展示圓形的重建晶圓144的平面圖，其係具有在基板140上的晶粒附接區域230。主動半導體晶粒124以及非功能性虛設半導體晶粒232係被安裝到在晶粒附接區域230中的箔層142以及基板140。主動半導體晶粒124以及虛設半導體晶粒232係被密封劑146所覆蓋，亦即和圖3d一致的。基板140係具有充分的尺寸以容納多個以行及列橫跨該基板來加以配置的半導體晶粒124以及虛設半導體晶粒232。尤其，主動半導體晶粒124係被安裝到在基板140的一內部區域中的晶粒附接區域230a。該些內部的晶粒附接區域230a係包含多個主動半導體晶粒124的叢集，例如是每一叢集有四個或更多個主動半導體晶粒124。主動半導體晶粒124及/或虛設半導體晶粒232亦被安裝到在基板140的一周邊附近的晶粒附接區域230b。該些周邊晶粒附接區域230b是一環的主動半導體晶粒124及/或虛設半導體晶粒232，例如，一或多個主動半導體晶粒124及/或虛設半導體晶粒232係橫跨該環的一寬度來加以設置。虛設半導體晶粒232係被設置在位於晶粒附接區域230a-230b之間的晶粒附接區域230c中。或者是，主動半導體晶粒124係被設置在晶粒附接區域230b中。

為了降低重建晶圓144的翹曲，基板140的某些區域係被減少半導體晶粒124以及虛設半導體晶粒232以留下被展示為實心的黑色區域的開放的 空間236，亦即沒有半導體晶粒被設置在基板140的預設及所選的區域236中。在圖15a的情形中，沒有半導體晶粒124或是虛設半導體晶粒232係被設置在基板140的區域236中。換言之，儘管區域236原本可以容納一或多個半導體晶粒124或是虛設半導體晶粒232，但是基板140的區域236並沒有該可能的半導體晶粒。沒有半導體晶粒124或是虛設半導體晶粒232的區域236係包含具有實心的黑色的一中央區域236a以及對角線區域236b。對角線區域236b係從該中央區域236a對角地橫跨基板140延伸至晶粒附接區域230b。圖15b係展示具有實心的黑色的沒有半導體晶粒124及232的中央區域236a以及對角線區域236b的一部分、以及具有主動半導體晶粒124及虛設半導體晶粒232的晶粒附接區域230a及230c的聚焦的視圖。

圖16係展示圓形的重建晶圓144的平面圖，其係具有在基板140上的晶粒附接區域240。類似於圖15b，主動半導體晶粒124以及非功能性虛設半導體晶粒係被安裝到在晶粒附接區域240中的箔層142以及基板140。主動半導體晶粒124以及虛設半導體晶粒係被密封劑146所覆蓋，亦即和圖3d一致的。基板140係具有充分的尺寸以容納多個以行及列橫跨該基板來加以配置的半導體晶粒124以及虛設半導體晶粒。尤其，主動半導體晶粒124係被安裝到在基板140的一內部區域中的晶粒附接區域240a。該些內部的晶粒附接區域240a係包含多個主動半導體晶粒124的叢集，例如是每一叢集有四個或更多個主動半導體晶粒124。主動半導體晶粒124及/或虛設半導體晶粒亦被安裝到在基板140的一周邊附近的晶粒附接區域240b。該些周邊晶粒附接區域240b是一環的主動半導體晶粒124及/或虛設半導體晶粒，例如，一或多個主動半導體晶粒124及/或虛設半導體晶粒係橫跨該環的一寬度來加以設置。該虛設半導體晶粒係被設置在位於晶粒附接區域240a-240b之間的晶粒附接區域240c中。或者是，主動半導體晶粒124係被設置在晶粒附接區域240b中。

為了降低重建晶圓144的翹曲，基板140的某些區域係被減少半導體晶粒124以及虛設半導體晶粒以留下被展示為實心的黑色區域的開放的空間246，亦即沒有半導體晶粒被設置在基板140的預設及所選的區域246中。在圖16的情形中，沒有半導體晶粒124或是虛設半導體晶粒係被設置在基板140的區域246中。換言之，儘管區域246原本可以容納一或多個半導體晶粒124或是虛設半導體晶粒，但是基板140的區域246並沒有該可能的半導體晶粒。沒有半導體晶粒124或是虛設半導體晶粒的區域246係包含具有實心的黑色的一中央區域246a以及從該中央區域橫跨基板140延伸的對角線區域246b。

圖17係展示圓形的重建晶圓144的平面圖，其係具有在基板140上的晶粒附接區域250。類似於圖15b，主動半導體晶粒124以及非功能性虛設半導體晶粒係被安裝到在晶粒附接區域250中的箔層142以及基板140。主動半導體晶粒124以及虛設半導體晶粒係被密封劑146所覆蓋，亦即和圖3d一致的。基板140係具有充分的尺寸以容納多個以行及列橫跨該基板來加以配置的半導體晶粒124以及虛設半導體晶粒。尤其，主動半導體晶粒124係被安裝到在基板140的一內部區域中的晶粒附接區域250a。該些內部的晶粒附接區域250a係包含多個主動半導體晶粒124的叢集，例如是每一叢集有四個或更多個主動半導體晶粒124。主動半導體晶粒124及/或虛設半導體晶粒亦被安裝到在基板140的一周邊附近的晶粒附接區域250b。該些周邊晶粒附接區域250b是一環的主動半導體晶粒124及/或虛設半導體晶粒，例如，一或多個主動半導體晶粒124及/或虛設半導體晶粒係橫跨該環的一寬度來加以設置。該虛設半導體晶粒係被設置在位於晶粒附接區域250a-250b之間的晶粒附接區域250c中。或者是，主動半導體晶粒124係被設置在晶粒附接區域250b中。

為了降低重建晶圓144的翹曲，基板140的某些區域係被減少半導體晶粒124以及虛設半導體晶粒以留下被展示為實心的黑色區域的開放的空 間256，亦即沒有半導體晶粒被設置在基板140的預設及所選的區域256中。在圖17的情形中，沒有半導體晶粒124或是虛設半導體晶粒係被設置在基板140的區域256中。換言之，儘管區域256原本可以容納一或多個半導體晶粒124或是虛設半導體晶粒，但是基板140的區域256並沒有該可能的半導體晶粒。沒有半導體晶粒124或是虛設半導體晶粒的區域256係包含具有實心的黑色的一中央區域256a以及橫跨基板140延伸的對角線區域256b。

圖18係展示圓形的重建晶圓144的平面圖，其係具有在基板140上的晶粒附接區域260。主動半導體晶粒124以及非功能性虛設半導體晶粒係被安裝到在晶粒附接區域260中的箔層142以及基板140。主動半導體晶粒124以及虛設半導體晶粒係被密封劑146所覆蓋，亦即和圖3d一致的。基板140係具有充分的尺寸以容納多個以行及列橫跨該基板來加以配置的半導體晶粒124以及虛設半導體晶粒。尤其，主動半導體晶粒124係被安裝到在基板140的一內部區域中的晶粒附接區域260a。該些內部的晶粒附接區域260a係包含多個主動半導體晶粒124的叢集，例如是每一叢集有四個或更多個主動半導體晶粒124。主動半導體晶粒124及/或虛設半導體晶粒亦被安裝到在基板140的一周邊附近的晶粒附接區域260b。該些周邊晶粒附接區域260b是一環的主動半導體晶粒124及/或虛設半導體晶粒，例如，一或多個主動半導體晶粒124及/或虛設半導體晶粒係橫跨該環的一寬度來加以設置。該虛設半導體晶粒係被設置在位於晶粒附接區域260a-260b之間的晶粒附接區域260c中。或者是，主動半導體晶粒124係被設置在晶粒附接區域260b中。

為了降低重建晶圓144的翹曲，基板140的某些區域係被減少半導體晶粒124以及虛設半導體晶粒以留下被展示為實心的黑色區域的開放的空間266，亦即沒有半導體晶粒被設置在基板140的預設及所選的區域266中。在圖18的情形中，沒有半導體晶粒124或是虛設半導體晶粒係被設置在基板140的 區域266中。換言之，儘管區域266原本可以容納一或多個半導體晶粒124或是虛設半導體晶粒，但是基板140的區域266並沒有該可能的半導體晶粒。沒有半導體晶粒124或是虛設半導體晶粒的區域266係包含具有實心的黑色的一中央區域266a以及橫跨基板140延伸的直線或對角線區域266b。

圖19係展示圓形的重建晶圓144的平面圖，其係具有在基板140上的晶粒附接區域270。主動半導體晶粒124以及非功能性虛設半導體晶粒係被安裝到在晶粒附接區域270中的箔層142以及基板140。主動半導體晶粒124以及虛設半導體晶粒係被密封劑146所覆蓋，亦即和圖3d一致的。基板140係具有充分的尺寸以容納多個以行及列橫跨該基板來加以配置的半導體晶粒124以及虛設半導體晶粒。尤其，主動半導體晶粒124係被安裝到在基板140的一內部區域中的晶粒附接區域270a。該些內部的晶粒附接區域270a係包含多個主動半導體晶粒124的叢集，例如是每一叢集有四個或更多個主動半導體晶粒124。主動半導體晶粒124及/或虛設半導體晶粒亦被安裝到在基板140的一周邊附近的晶粒附接區域270b。該些周邊晶粒附接區域270b是一環的主動半導體晶粒124及/或虛設半導體晶粒，例如，一或多個主動半導體晶粒124係橫跨該環的一寬度來加以設置。該虛設半導體晶粒及/或虛設半導體晶粒係被設置在位於晶粒附接區域270a-270b之間的晶粒附接區域270c中。或者是，主動半導體晶粒124係被設置在晶粒附接區域270b中。

為了降低重建晶圓144的翹曲，基板140的某些區域係被減少半導體晶粒124以及虛設半導體晶粒以留下被展示為實心的黑色區域的開放的空間276，亦即沒有半導體晶粒被設置在基板140的預設及所選的區域中。在圖19的情形中，沒有半導體晶粒124或是虛設半導體晶粒係被設置在基板140的區域276中。換言之，儘管區域276原本可以容納一或多個半導體晶粒124或是虛設半導體晶粒，但是基板140的區域276並沒有該可能的半導體晶粒。沒有半導體 晶粒124或是虛設半導體晶粒的區域276係包含一中央區域276a以及多個橫跨基板140延伸至晶粒附接區域270b的直線或對角線區域276b。

在圖8-19中的基板140的所選的區域152-158、206、216、226、236、246、256、266及276不存在半導體晶粒124係降低在該基板的該區域中的彎曲應力。藉由留下基板140的所選的區域152-158、206、216、226、236、246、256、266及276是沒有半導體晶粒124的，在基板140的移除之後的重建晶圓144上的半導體晶粒124的CTE以及密封劑146的CTE之間的任何不匹配的翹曲效應係被降低。在一矩形基板140的情形中，從基板140的區域152-158、206、216、226、236、246、256、266及276減少半導體晶粒124係在離面的變形上有顯著的影響。在區域152-158、206、216、226、236、246、256、266及276中沒有半導體晶粒124之下，CTE不匹配以及模數係被降低，因為該偏轉點係從該基板的中心被移開。在該基板的移除之後，在基板140的週邊區域的任何翹曲都應該變成是主要的。將半導體晶粒124保持在基板140的一周邊附近係有助於維持結構的剛性，以便於製程的處理。

在翹曲上的縮減係增加通過例如是圖3g的互連結構的形成的後續的製程的良率，而無整體處理量的顯著的損失，即使給定的實際狀況是每一基板140只有較少的半導體晶粒124也是如此。由於在基板140的某些半導體晶粒124的不存在所造成的良率損失係部分藉由在該互連結構在後續的製程中的形成期間的半導體晶粒的較低的失敗率而被減輕。

此外，半導體晶粒124在區域152-158、206、216、226、236、246、256、266及276的不存在係降低重建晶圓144的硬度。根據該裝置結構，某些重建晶圓係呈現突然的翹曲的改變，例如是直接從-2.0mm變化到+2.0mm。藉由從區域152-158、206、216、226、236、246、256、266及276選擇性地移除半導體晶粒124，重建晶圓144係鬆弛，並且該翹曲可被調整至該可 接受的範圍。

回到圖3g並且同樣是在基板140的移除之後，一堆積的互連結構280係被形成在半導體晶粒124以及密封劑146之上。堆積的互連結構280係包含一導電層或是重分佈層(RDL)282，其係利用一例如是濺鍍、電解的電鍍、或無電的電鍍的圖案化及金屬沉積製程來加以形成。導電層282可以是一或多層的Al、Cu、Sn、Ni、Au、Ag、或是其它適當的導電材料。導電層282的一部分係電連接至導電層132。導電層282的其它部分可以根據半導體晶粒124的設計及功能而為電性共通或是電性隔離的。

一絕緣或鈍化層284係利用PVD、CVD、印刷、疊層、旋轉塗覆、噴霧塗覆、燒結或是熱氧化而被形成在導電層282的周圍與之間。該絕緣層284係包含一或多層的二氧化矽(SiO2)、矽氮化物(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、鋁氧化物(Al2O3)、或是其它具有類似絕緣及結構的性質之材料。絕緣層284的一部分係藉由一蝕刻製程或是雷射導向剝蝕(LDA)來加以移除，以露出導電層282。

一種導電的凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落、或是網版印刷製程而被沉積在導電層282之上。該凸塊材料可以是具有一選配的助熔溶劑的Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及其之組合。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料、或是無鉛的焊料。該凸塊材料係利用一適當的附接或接合製程而被接合到導電層282。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來加以回焊，以形成球或凸塊286。在某些應用中，凸塊286係被回焊第二次以改善至導電層282的電性接觸。在一實施例中，凸塊286係被形成在一凸塊下金屬化(UBM)層之上。凸塊286亦可被壓縮接合或是熱壓接合到導電層282。凸塊286係代表一種可被形成在導電層282之上的互連結構的類型。該互連結構亦可以使用接合線、導電 膏、柱形凸塊、微凸塊、或是其它的電互連。

在圖3h中，半導體晶粒124係利用鋸刀或是雷射切割工具288，穿過密封劑146而被單粒化成為個別的eWLB 290。圖4是展示在單粒化之後的eWLB 290。半導體晶粒124係電連接至導電層282以及凸塊286，以用於外部的互連。該eWLB 290可以在單粒化之前或是之後進行電性測試。半導體晶粒124在基板140的所選的區域的不存在係降低在該基板的該區域中的彎曲應力。藉由留下基板140的所選的區域是沒有半導體晶粒124的，在基板140的移除之後的重建晶圓144上的半導體晶粒124的CTE以及密封劑146的CTE之間的任何不匹配的翹曲效應係被降低。在翹曲上的縮減係增加通過利用標準的半導體處理工具的後續的製程的良率，而無整體處理量的顯著的損失，即使給定的實際狀況是每一基板140只有較少的半導體晶粒124也是如此。

儘管本發明的一或多個實施例已經詳細地加以描述，但是本領域技術人員將會體認到對於那些實施例的修改及調適可以在不脫離如同在以下的申請專利範圍中所闡述的本發明的範疇下加以完成。

140‧‧‧臨時的基板

142‧‧‧箔層

144‧‧‧重建晶圓

210‧‧‧晶粒附接區域

210a‧‧‧晶粒附接區域

210b‧‧‧晶粒附接區域

210c‧‧‧晶粒附接區域

216‧‧‧開放的空間(區域)

Claims (10)

1. 一種製造半導體裝置之方法，其係包括：提供一基板，其包含複數個以行及列橫跨該基板來加以配置的晶粒附接位置，每一個晶粒附接位置係具有一預設的均勻的區域；在該基板上的一第一數量的晶粒附接位置之上設置複數個主動半導體晶粒；以及在該基板上的一第二數量的晶粒附接位置之上設置複數個非功能性半導體晶粒，而留下在該基板上的一第三數量的晶粒附接位置是沒有該主動半導體晶粒及非功能性半導體晶粒的。
2. 如請求項1所述之方法，其中該第三數量的晶粒附接位置係以一棋盤圖案而被設置在該基板上。
3. 如請求項1所述之方法，其中該第三數量的晶粒附接位置係被設置在該基板的一直線或對角線區域中。
4. 如請求項1所述之方法，其中該基板係包含一圓形的形狀或是矩形的形狀。
5. 如請求項1所述之方法，其進一步包含在該主動半導體晶粒、非功能性半導體晶粒、以及基板之上沉積一密封劑。
6. 一種半導體裝置，其係包括：一基板，其係包含複數個晶粒附接位置；複數個主動半導體晶粒，其係被設置在該基板上的一第一數量的晶粒附接位置之上；以及複數個非功能性半導體晶粒，其係被設置在該基板上的一第二數量的晶粒附接位置之上，而留下在該基板上的一第三數量的晶粒附接位置是沒有該主動半導體晶粒及非功能性半導體晶粒的。
7. 如請求項6所述之半導體裝置，其中該第三數量的晶粒附接位置係以一棋盤圖案而被設置在該基板上。
8. 如請求項6所述之半導體裝置，其中該第三數量的晶粒附接位置係被設置在該基板的一直線或對角線區域中。
9. 如請求項6所述之半導體裝置，其中該基板係包含一圓形的形狀或是矩形的形狀。
10. 如請求項6所述之半導體裝置，其進一步包含一沉積在該主動半導體晶粒、非功能性半導體晶粒、以及基板之上的密封劑。

Images