KR101488608B1 - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR101488608B1
KR101488608B1 KR20130085629A KR20130085629A KR101488608B1 KR 101488608 B1 KR101488608 B1 KR 101488608B1 KR 20130085629 A KR20130085629 A KR 20130085629A KR 20130085629 A KR20130085629 A KR 20130085629A KR 101488608 B1 KR101488608 B1 KR 101488608B1
Authority
KR
South Korea
Prior art keywords
encapsulant
semiconductor die
protective film
photosensitive protective
redistribution layer
Prior art date
Application number
KR20130085629A
Other languages
English (en)
Other versions
KR20150010896A (ko
Inventor
백종식
박두현
김윤주
김진한
김진영
이승재
차세웅
김성규
배재훈
김동진
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR20130085629A priority Critical patent/KR101488608B1/ko
Priority to US14/337,146 priority patent/US9287229B2/en
Publication of KR20150010896A publication Critical patent/KR20150010896A/ko
Application granted granted Critical
Publication of KR101488608B1 publication Critical patent/KR101488608B1/ko
Priority to US15/069,895 priority patent/US9818685B2/en
Priority to US15/812,202 priority patent/US10199322B2/en
Priority to US16/261,102 priority patent/US10672699B2/en
Priority to US16/890,624 priority patent/US11424180B2/en
Priority to US17/891,310 priority patent/US20230057803A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 레이저에 의해 패터닝할 수 있는 비감광성 보호막을 이용하거나, 불필요한 보호막층을 제거하여 포토 공정에 의해 발생되는 수율 저하 및 비용 증가를 방지하는데 있다.

Description

반도체 디바이스 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 디바이스는 웨이퍼(Wafer)를 가공하여 웨이퍼 상에 집적 회로(IC: Integrated Circuit)를 형성하여 제조되는 반도체다이(Semiconductor die)를 포함하여 이루어진다. 이와 같은 반도체 디바이스는 회로 및 배선의 재배열을 위해 재배선층 및 도전성 범프등이 구비된다. 또한 반도체 디바이스는 재배선층과 반도체다이 사이의 전기적 분리 및 도전성 범프의 고정등을 위해서 보호막을 더 구비할 수 있다. 이와같은 반도체 디바이스의 재배선층 및 보호막 형성은 포토공정을 이용하는데, 포토 공정을 위해서는 포토레지스트의 코팅, 노광 및 현상 공정 등을 이용하여 제조 공정이 복잡하고, 공정을 위한 마스크의 개수 증가로 수율이 낮아 제조 비용이 비싸지는 문제등이 발생될 수 있다.
공개특허 10-2009-0044677(2009.05.07)
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 레이저에 의해 패터닝할 수 있는 비감광성 보호막을 이용하거나, 불필요한 보호막층을 제거하여 포토 공정에 의해 발생되는 수율 저하 및 비용 증가를 방지할 수 있는 반도체 디바이스 및 그 제조 방법를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 디바이스 및 그 제조 방법은 다수의 본드패드가 제1면에 형성된 반도체다이와, 상기 반도체다이의 측부를 감싸도록 형성된 제1인캡슐란트와, 상기 다수의 본드패드가 노출되도록 상기 반도체다이 제1면과 상기 제1인캡슐란트에 형성된 비감광성 보호막과, 노출된 상기 다수의 본드 패드와 각각 전기적으로 연결되도록 상기 비감광성 보호막에 형성된 적어도 하나의 재배선층 및, 상기 적어도 하나의 재배선층에 접속된 도전성 범프를 포함하여 이루어질 수 있다.
상기 제1인캡슐란트는 상기 반도체다이의 제1면과 동일면을 이루는 제1면과, 상기 제1면의 반대면인 제2면을 포함할 수 있다.
상기 제1인캡슐란트의 상기 제2면과 상기 제1면 사이를 관통하는 도전성 접속부재를 더 포함할 수 있다.
상기 도전성 접속 부재는 상기 제1인캡슐란트의 제1면에 형성된 상기 비감광성 보호막을 관통하여 상기 재배선층과 접속될 수 있다.
상기 도전성 범프는 평평한 일면이 재배선층과 접속된 반구 형태에서, 상기 재배선층을 따라 일측으로 돌출된 돌출부를 포함할 수 있다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 디바이스 및 그 제조 방법은 다수의 본드패드가 제1면에 형성된 반도체다이와, 상기 반도체다이의 측부를 감싸도록 형성된 제1인캡슐란트와, 상기 다수의 본드 패드와 각각 전기적으로 연결되도록 상기 반도체다이의 제1면에 형성된 적어도 하나의 재배선층와, 상기 적어도 하나의 재배선층의 일부가 노출되도록 상기 반도체다이의 제1면, 상기 제1인캡슐란트 및 상기 적어도 하나의 재배선층에 형성된 제2인캡슐란트 및 상기 제2인캡슐란트를 통해 외부로 노출된 적어도 하나의 재배선층에 접속된 도전성 범프를 포함할 수 있다.
상기 적어도 하나의 재배선층은 실크 스크린 인쇄에 의해 형성될 수 있다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 디바이스 및 그 제조 방법은 비감광성 보호막이 형성된 캐리어를 준비하는 캐리어 준비 단계와, 상기 비감광성 보호막에 레이저를 이용하여 패턴을 형성하여 상기 캐리어의 일부를 외부로 노출시키는 패턴 형성 단계와, 노출된 상기 캐리어와 반도체다이의 제1면에 구비된 다수의 본드패드가 대향하도록 상기 비감광성 보호막에 반도체다이를 접착시키는 반도체다이 어태치 단계와, 상기 반도체다이와 상기 비감광성 보호막을 모두 덮도록 제1인캡슐란트를 형성하는 제1인캡슐레이션 단계와, 상기 비감광성 보호막에서 캐리어를 제거하여, 상기 다수의 본드 패드를 외부로 노출시키는 캐리어 제거 단계 및, 외부로 노출된 상기 다수의 본드 패드와 각각 전기적으로 연결되도록 상기 비감광성 보호막 상에 적어도 하나의 재배선층을 형성하는 재배선층 형성 단계를 포함할 수 있다.
상기 재배선층 형성 단계이후에는 상기 적어도 하나의 재배선층에 도전성 범프를 형성하는 도전성 범프 형성 단계 및, 상기 제1인캡슐란트를 그라인딩하여, 상기 반도체다이의 제1면의 반대면인 제2면을 외부로 노출시키는 백 그라인딩 단계를 더 포함할 수 있다.
상기 재배선층 형성 단계이후에는 상기 제1인캡슐란트 및 상기 비감광성 보호막을 관통하여 상기 적어도 하나의 재배선층이 외부로 노출되도록 관통 비아를 형성하는 관통 비아 형성 단계 및, 상기 재배선층과 전기적으로 접속되도록 상기 관통 비아 내에 도전성 접속 부재를 형성하는 도전성 접속 부재 형성 단계를 더 포함할 수 있다.
상기 관통 비아 형성 단계에서는 레이저 드릴에 의해 상기 제1인캡슐란트 및 상기 비감광성 보호막을 관통하도록 상기 관통 비아를 형성할 수 있다.
상기 도전성 접속 부재 형성 단계이후에는 상기 적어도 하나의 재배선층에 도전성 범프를 형성하는 도전성 범프 형성 단계 및, 상기 제1인캡슐란트를 그라인딩하여, 상기 반도체다이의 제1면의 반대면인 제2면을 외부로 노출시키는 백 그라인딩 단계를 더 포함할 수 있다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 디바이스 및 그 제조 방법은 제1면에 다수의 본드패드가 구비된 반도체다이의 제1면의 반대면인 제2면과 측면을 모두 감싸도록 제1인캡슐란트를 형성하는 제1인캡슐레이션 단계와, 상기 다수의 본드 패드와 각각 전기적으로 연결되도록, 상기 반도체다이의 제1면에 적어도 하나의 재배선층을 실크 스크린 프린팅에 의해 형성하는 재배선층 형성 단계와, 상기 반도체다이의 제1면 및 상기 재배선층을 모두 덮도록 제2인캡슐란트를 형성하는 제2인캡슐레이션 단계와, 상기 제2인캡슐란트를 관통하여 상기 재배선층이 외부로 노출되도록 관통비아를 형성하는 관통비아 형성단계 및, 상기 재배선층과 전기적으로 접속되도록 상기 관통 비아 내에 도전성 범프를 형성하는 도전성 범프 형성 단계를 더 포함할 수 있다.
상기 관통비아 형성 단계 이후에는 상기 제1인캡슐란트를 그라인딩하여, 상기 반도체다이의 제2면을 외부로 노출시키는 백 그라인딩 단계를 더 포함할 수 있다.
상기 관통비아 형성 단계에서는 레이저 드릴에 의해 상기 제2인캡슐란트를 관통하도록 상기 관통 비아를 형성할 수 있다.
본 발명에 의한 반도체 디바이스 및 그 제조 방법은 레이저에 의해 패터닝할 수 있는 비감광성 보호막을 이용하거나, 불필요한 보호막층을 제거하여 포토 공정에 의해 발생되는 수율 저하 및 비용 증가를 방지할 수 있게 된다.
도 1은 본 발명의 일실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 2는 도 1의 도전성 펌프를 확대 도시한 단면도 및 평면도이다.
도 3은 도 1에 도시된 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 4a 내지 도 4h는 도 3에 도시된 반도체 디바이스의 제조 방법을 설명하기 위한 반도체 디바이스의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 6은 도 5에 도시된 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 7a 내지 도 7d는 도 6에 도시된 반도체 디바이스의 제조 방법을 설명하기 위한 반도체 디바이스의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 9는 도 8에 도시된 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 10a 내지 도 10f는 도 에 도시된 반도체 디바이스의 제조 방법을 설명하기 위한 반도체 디바이스의 단면도이다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 디바이스를 도시한 단면도가 도시되어 있다.
도 1에 도시된 바와 같이 반도체 디바이스(100)는 다수의 본드 패드(112)가 형성된 반도체다이(110), 반도체다이(110)의 측부를 감싸는 제1인캡슐란트(120), 반도체다이(100)와 제1인캡슐란트(120)에 형성된 비감광성 보호막(130), 비감광성 보호막(130)에 형성된 적어도 하나의 재배선층(140), 재배선층(140)과 접속된 도전성 범프(150)를 포함한다.
상기 반도체다이(110)는 평평한 제1면(110a)과, 제1면(110a)의 반대 면인 제2면(110b)을 갖는 대략 판 형상으로, 제1면(110a)에 형성된 다수의 본드패드(111)를 포함한다. 상기 반도체다이(110)의 다수의 본드 패드(111)는 재배선층(140)과 전기적으로 접속된다. 상기 반도체다이(110)는 다수의 본드패드(111)가 형성된 제1면(110a)을 덮도록 형성되어, 다수의 본드 패드(111)의 일부를 외부로 노출시키는 패시베이션층(미도시)을 더 포함할 수 있다. 상기 반도체다이(110)의 제1면(110a)은 비감광성 보호막(130)에 의해 덮여 질 수 있으며, 다수의 본드 패드(111)는 비감광성 보호막(130)을 통해 외부로 노출되어 재배선층(140)과 접촉될 수 있다. 상기 반도체다이(110)는 통상의 실리콘 반도체, 화합물 반도체 그 등가물일 수 있으며, 여기서 그 종류를 한정하는 것은 아니다.
상기 제1인캡슐란트(120)는 반도체다이(110)의 측부를 감싸도록 형성되어 있다. 즉, 제1인캡슐란트(1030)는 반도체다이(110)의 제1면(110a)과 제2면(110b) 사이인 측부를 모두 감싸도록 형성되어, 반도체다이(110)를 외부 환경으로부터 보호한다. 상기 제1인캡슐란트(120)는 반도체다이(110)의 제1면(110a)과 동일면을 이루는 평평한 제1면(120a)과 제1면(120a)의 반대면인 제2면(120b)을 갖는다. 이때 제1인캡슐란트(120)의 제2면(120b)은 반도체다이(110)의 제2면(110b)과 동일면을 이룰 수 있다. 상기 제1인캡슐란트(120)는 제1면(120a)이 비감광성 보호막(130)에 의해 덮여질 수 있다. 상기 제1인캡슐란트(120)는 전기적 절연물질인 에폭시 계열의 수지로 이루어질 수 있다.
상기 비감광성 보호막(130)은 반도체다이(110)의 제1면(110a)과 제1인캡슐란트(120)의 제1면(120a)을 모두 덮도록 형성되며, 다수의 본드 패드(111)를 외부로 노출시킨다. 즉 비감광성 보호막(130)은 다수의 본드 패드(111)를 외부로 노출시키는 패턴으로 반도체다이(110)의 제1면(110a)과 제1인캡슐란트(120)의 제1면(120a)을 덮도록 형성되어 있다. 그리고 노출된 다수의 본드 패드(111)는 재배선층과 전기적으로 접속된다. 상기 비감광성 보호막(130)은 반도체다이(110)를 전기적으로 보호한다. 상기 비감광성 보호막(130)은 프린팅, 스핀 코팅 및 이의 등가 방법에 의해 형성된 절연필름일 수 있다. 상기 비감광성 보호막(130)은 비감광성 절연필름으로, 포토 공정 없이 레이저에 의해 패터닝될 수 있다. 상기 비감광성 보호막(130)은 재배선층(140)과 반도체다이(110) 사이 또는 재배선층(140)과 제1인캡슐란트(120) 사이에 개재되어, 재배선층(140)과 반도체다이(110)의 제1면(110a) 사이를 전기적으로 분리하며, 반도체다이(110)의 제1면(110a)을 외부 환경으로부터 보호할 수 있다.
상기 재배선층(140, Re-Distribution Layer)은 비감광성 보호막(130)을 통해 외부로 노출된 다수의 본드 패드(111)와 접촉되도록 비감광성 보호막(130)에 형성된다. 상기 재배선층(140)은 다수의 본드 패드(111)와 접속되어 전기적으로 연결된다. 상기 재배선층(140)은 다수의 본드 패드(111)와 각각 접촉 되도록 다양한 패턴으로 형성될 수 있으며, 적어도 하나 이상 구비된다. 상기 적어도 하나의 재배선층(140)은 제1인캡슐란트(120)의 제1면(110a)에 형성된 비감광성 보호막(130)으로도 연장될 수 있다. 재배선층(140)은 반도체다이(110)의 제1면(110a)에 형성된 비감광성 보호막(130)에 형성되며, 적어도 하나는 반도체다이(110)의 제1면(110a)에 형성된 비감광성 보호막(130)에서 제1인캡슐란트(120)의 제1면(110a)에 형성된 비감광성 보호막(130)까지 연장될 수 있다.
상기 재배선층(140)의 평면도는 도 2a에 도시되어 있다. 각 재배선층(140)은 도전성 범프(150)가 형성되기 위한 패드(141)와, 상기 패드(141)와 다수의 본드 패드(111) 사이를 연결하는 연결부(142)를 구비할 수 있다. 상기 패드(141)는 대략 원형 패턴으로 감광성 보호막(130) 상에 형성될 수 있으며, 연결부(142)는 상기 패드(141)의 지름보다 작은 폭을 갖도록 일정폭을 갖는 라인 형상일 수 있다.
상기 재배선층(140)은 반도체다이(110)의 본드 패드의 위치를 변경하거나, 입출력 패드(141) 개수의 변경을 위해 형성할 수 있다. 상기 재배선층(140)은 포토공정을 통해 형성될 수 있다.
상기 도전성 범프(150)는 재배선층(140)과 접촉되도록 형성된다. 상기 도전성 범프(150)는 재배선층(140)의 패드(141)에 형성된다. 상기 도전성 범프(150)는 재배선층(140)을 통해 반도체다이(110)의 다수의 본드 패드(111)와 전기적으로 접속된다. 상기 도전성 범프(150)가 형성된 재배선층(140)의 평면도는 도 2b에 도시되어 있으며, 단면 확대도는 도 2c에 도시되어 있다. 상기 도전성 범프(150)는 재배선층(140)의 패드(141)에 일면(150a)이 접속된 반구형태로 형성된다. 이때 도전성 범프(150)는 재배선층(140)의 연결부(142)로 돌출된 돌출부(152)를 더 갖는다. 즉, 도전성 범프(150)는 별도의 보호막 없이 재배선층(140)의 패드(141) 상에 직접 형성되며, 도전성 범프(150)의 일부가 연결부(142)쪽으로 흐를 경우 돌출부(151)가 형성된다. 이때 패드(141)에 형성된 도전성 범프(150)의 곡률 반경이 돌출부(151)의 곡률 반경에 비해서 확연히 더 크기 때문에, 동일 물질일 경우 동일한 표면 장력을 갖기 때문에 패드(141)에 형성된 도전성 범프(150) 내의 압력이 돌출부(151)의 압력에 비해서 월등히 작게 되어, 과도하게 연결부(142)쪽으로 도전성 범프(150)가 퍼지지 않게 된다. 즉 별도의 보호막 없이 재배선층(140)의 패드(141)에 직접 도전성 범프(150)를 형성할 수 있다. 상기 도전성 범프(150)는 솔더 범프일 수 있으며, 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 중 선택된 하나로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
도 3을 참조하면, 도 1에 도시된 반도체 디바이스의 제조 방법을 도시한 순서도가 도시되어 있다. 도 3에 도시된 바와 같이 반도체 디바이스의 제조방법은 캐리어 준비 단계(S1), 패턴 형성 단계(S2), 반도체다이 어태치 단계(S3), 제1인캡슐레이션 단계(S4), 캐리어 제거 단계(S5), 재배선층 형성 단계(S6), 도전성 범프 형성 단계(S7) 및 백 그라인딩 단계(S8)를 포함한다.
이와 같은 반도체 디바이스(100)의 제조방법은 도 4a 내지 도 4h를 참조하여 자세히 설명하고자 한다.
도 4a를 참조하면 반도체 디바이스(100)의 제조방법에서 캐리어 준비 단계(S1)에 대한 단면도가 도시되어 있다. 상기 캐리어 준비 단계(S1)에서는 일면(1a)을 덮도록 비감광성 보호막(130x)이 형성된 캐리어(1)를 준비한다. 상기 비감광성 보호막(130x)은 캐리어(1)의 일면(1a)에 프린팅, 스핀 코팅 및 이의 등가 방법에 의해 형성된 일정두께의 절연필름일 수 있다. 이와 같은 비감광성 보호막(130x)은 접착제(미도시)에 의해서 캐리어(1)에 임시적으로 접착될 수 있다.
도 4b를 참조하면 반도체 디바이스(100)의 제조방법에서 패턴 형성 단계(S2)에 대한 단면도가 도시되어 있다. 상기 패턴 형성 단계(S2)에서는 캐리어(1)의 일면(1a)에 형성된 비감광성 보호막(130x)을 레이저에 의해서 패터닝 하여 캐리어(1)의 일면(1a)의 일부가 외부로 노출되도록 한다. 즉, 상기 비감광성 보호막(130)은 비감광성 절연필름으로, 포토리소그라피 공정 없이 레이저에 의해서 패터닝 될 수 있다. 상기 비감광성 보호막(130)은 반도체다이(110)의 본드패드(111)가 형성된 영역과 대향하는 부분의 캐리어(1)의 일면(1a)이 노출되도록 패터닝된다.
도 4c를 참조하면 반도체 디바이스(100)의 제조방법에서 반도체다이 어태치 단계(S3)에 대한 단면도가 도시되어 있다. 상기 반도체다이 어태치 단계(S3)에서는 비감광성 보호막(130)에 의해 외부로 노출된 캐리어(1)의 일면(1a)과 반도체다이(110)의 다수의 본드 패드(111)가 서로 대향하도록, 반도체다이(110)를 비감광성 보호막(130)이 형성된 캐리어(1)에 안착시킨다. 즉 반도체다이(110)는 다수의 본드 패드(111)가 형성된 제1면(110a)이 비감광성 보호막(130)에 접착된다. 이때 반도체다이(110)의 평면이 비감광성 보호막(130)의 평면보다 더 작게 형성되어, 비감광성 보호막(130)의 외측부분은 외부로 노출될 수 있다.
도 4d를 참조하면 반도체 디바이스(100)의 제조방법에서 제1인캡슐레이션 단계(S4)에 대한 단면도가 도시되어 있다. 상기 제1인캡슐레이션 단계(S4)에서는 반도체다이(110)의 제1면(110a)의 반대면인 제2면(110b)과, 제1면(110a)과 제2면(110b) 사이를 연결하는 측면이 제1인캡슐란트(120x)에 의해 감싸지도록 인캡슐레이션한다. 이때, 상기 제1인캡슐란트(120x)는 반도체다이 어태치 단계(S3)에서 외부로 노출된 비감광성 보호막(130)을 덮도록 형성된다. 상기 제1인캡슐란트(120x)는 하기의 공정에서 반도체다이(110)의 제2면(110b) 및 측부를 외부 환경으로부터 보호할 수 있다. 상기 제1인캡슐란트(120x)는 하기의 공정에서, 반도체다이(110)를 각 공정을 위한 장비로, 이동시 고정 및 다이 손상을 방지하기 위한 캐리어 역할을 할 수 있다. 이와 같은 제1인캡슐레이션 단계(S4)에서는 제1인캡슐란트(120x)를 형성한 후에 열처리를 통해 경화시킬 수 있다.
도 4e를 참조하면 반도체 디바이스(100)의 제조방법에서 캐리어 제거 단계(S5)에 대한 단면도가 도시되어 있다. 상기 캐리어 제거 단계(S5)에서는 비감광성 보호막(130)에 임시적으로 접착된 캐리어(1)를 분리하고, 캐리어(1)를 제거한다. 상기 캐리어(1)는 비감광성 보호막(130)과 접착된 접착제에 일정 자극을 통해 점착성의 강도를 저하시킨 후, 비감광성 보호막(130)과 분리시킬 수 있다. 바람직하게는 캐리어(1)와 비감광성 보호막(130) 사이의 접착제는 제1인캡슐레이션 단계(S4)에서 제1인캡슐란트(120x)를 경화시키기 위해 가해지는 열처리에 의해서 점착성이 저하될 수 있으나 본발명에서 이를 한정하는 것은 아니다. 이때 캐리어 제거 단계(S5)에서 비감광성 보호막(130)에 접착된 캐리어(1)를 분리하여 제거함으로써, 비감광성 보호막(130)은 반도체다이(110)와 접촉된 제1면(130a)의 반대면인 제2면(130b)이 외부로 노출된다. 또한 캐리어(1)와 대향하던 반도체다이(110)의 다수의 본드 패드(111)는 캐리어(1)의 제거에 의해 외부로 노출된다.
도 4f를 참조하면 반도체 디바이스(100)의 제조방법에서 재배선층 형성 단계(S6)에 대한 단면도가 도시되어 있다. 상기 재배선층 형성 단계(S6)에서는 외부로 노출된 다수의 본드 패드(111)와 접촉되도록, 비감광성 보호막(130)의 제1면(130a)에 적어도 하나의 재배선층(140)을 형성한다. 상기 재배선층(140)은 반도체다이(110)의 다수의 본드 패드(111)와 전기적으로 연결된다. 상기 재배선층(140)은 적어도 하나가 제1인캡슐란트(120x)의 제1면(120a)에 형성된 비감광성 보호막(130)의 제1면(130a)까지 연장될 수 있다.
도 4g를 참조하면 반도체 디바이스(100)의 제조방법에서 도전성 범프 형성 단계(S7)에 대한 단면도가 도시되어 있다. 상기 도전성 범프 형성 단계(S7)에서는 재배선층(140)에 도전성 범프(150)를 형성한다. 상기 도전성 범프(150)는 상기 재배선층(140)과 전기적으로 연결된다. 상기 도전성 범프(150)는 상기 재배선층(140) 및 본드 패드(111)를 통해서 반도체다이(110)와 전기적으로 접속된다.
도 4h를 참조하면 반도체 디바이스(100)의 제조방법에서 백 그라인딩 단계(S8)에 대한 단면도가 도시되어 있다. 상기 백 그라인딩 단계(S8)에서는 제1인캡슐란트(120x)로 인캡슐레이션된 반도체다이(110)의 제2면(110b)이 외부로 노출되도록 제1인캡슐란트(120x)를 제거한다. 즉, 백 그라인딩 단계(S8)에서는 반도체다이(110)의 제2면(110b)이 노출되도록 제1인캡슐란트(120x)의 제2면(120bx)을 그라인딩함으로써, 반도체다이(110)의 측부만 제1인캡슐란트(120)에 의해 둘러 싸여지도록 한다. 이때 반도체다이(110)의 제1면(110a)과 제1인캡슐란트(120)의 제1면(120a)은 동일 평면을 이루며, 반도체다이(110)의 제2면(110b)과 제1인캡슐란트(120)의 제2면(120b)은 동일 평면을 이루게 된다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도가 도시되어 있다.
도 5에 도시된 바와 같이 반도체 디바이스(200)는 다수의 본드 패드(112)가 형성된 반도체다이(110), 반도체다이(110)의 측부를 감싸는 제1인캡슐란트(220), 반도체다이(100)와 제1인캡슐란트(120)에 형성된 비감광성 보호막(230), 비감광성 보호막(230)에 형성된 적어도 하나의 재배선층(140), 재배선층(140)과 접속된 도전성 범프(150) 및 상기 재배선층(140)과 전기적으로 접속된 도전성 접속 부재(260)를 포함한다. 상기 반도체 디바이스(200)의 반도체다이(110), 재배선층(140) 및 도전성 범프(150)는 도 1에 도시된 반도체 디바이스(100)와 동일하다. 그러므로 반도체 디바이스(200)에서 도 1에 도시된 반도체 디바이스(100)와 상이한 제1인캡슐란트(220), 비감광성 보호막(230) 및 도전성 접속 부재(260)를 위주로 설명하고자 한다.
상기 제1인캡슐란트(220)는 반도체다이(110)의 측부를 감싸도록 형성되어 있다. 즉, 제1인캡슐란트(1030)는 반도체다이(110)의 제1면(110a)과 제2면(110b) 사이인 측부를 모두 감싸도록 형성되어, 반도체다이(110)를 외부 환경으로부터 보호한다. 상기 제1인캡슐란트(220)는 반도체다이(110)의 제1면(110a)과 동일면을 이루는 평평한 제1면(220a)과 제1면(220a)의 반대면인 제2면(220b)을 갖는다. 이때 제1인캡슐란트(220)의 제2면(220b)은 반도체다이(110)의 제2면(110b)과 동일면을 이룰 수 있다. 상기 제1인캡슐란트(220)는 제1면(220a)이 비감광성 보호막(230)에 의해 덮여질 수 있다. 상기 제1인캡슐란트(220)에는 제1면(220a)과 제2면(220b)사이를 관통하도록 관통 비아가 형성되어 있으며, 상기 관통 비아 내에 채우도록 도전성 접속 부재(260)가 형성될 수 있다. 상기 제1인캡슐란트(220)는 전기적 절연물질인 에폭시 계열의 수지로 이루어질 수 있다.
상기 비감광성 보호막(230)은 반도체다이(110)의 제1면(110a)과 제1인캡슐란트(220)의 제1면(220a)을 모두 덮도록 형성되며, 다수의 본드 패드(111)를 외부로 노출시킨다. 즉 비감광성 보호막(230)은 다수의 본드 패드(111)를 외부로 노출시키는 패턴으로 반도체다이(110)의 제1면(110a)과 제1인캡슐란트(220)의 제1면(220a)을 덮도록 형성되어 있다. 그리고 노출된 다수의 본드 패드(111)는 재배선층(140)과 전기적으로 접속된다. 상기 비감광성 보호막(230)은 제1면(230a)이 재배선층(140)과 접촉되고, 제1면(230a)의 반대면인 제2면(230b)이 반도체다이(110)의 제1면(110a) 및 제1인캡슐란트(220)의 제1면(220a)과 접촉될 수 있다.
상기 제1인캡슐란트(220)의 제1면(220a)과 제2면(220b)사이를 관통하는 도전성 접속 부재(260)는 상기 비감광성 보호막(230)의 제1면(230a)과 제2면(230b) 사이도 관통할 수 있다. 즉, 도전성 접속 부재(260)는 제1인캡슐란트(220) 및 비감광성 보호막(230)을 관통하여, 비감광성 보호막(230)의 제1면(230a)에 형성된 재배선층(140)과 접촉된다.
상기 비감광성 보호막(230)은 반도체다이(110)를 전기적으로 보호한다. 상기 비감광성 보호막(230)은 프린팅, 스핀 코팅 및 이의 등가 방법에 의해 형성된 절연필름일 수 있다. 상기 비감광성 보호막(230)은 비감광성 절연필름으로, 포토 공정 없이 레이저에 의해 패터닝될 수 있다. 상기 비감광성 보호막(230)은 재배선층(140)과 반도체다이(110) 사이 또는 재배선층(140)과 제1인캡슐란트(220) 사이에 개재되어, 재배선층(140)과 반도체다이(110)의 제1면(110a) 사이를 전기적으로 분리하며, 반도체다이(110)의 제1면(110a)을 외부 환경으로부터 보호할 수 있다.
상기 도전성 접속 부재(260)는 제1인캡슐란트(220)의 제1면(220a)과 제2면(220b)사이와, 비감광성 보호막(230)의 제1면(230a)과 제2면(230b) 사이를 관통하도록 형성된다. 상기 도전성 접속 부재(260)는 비감광성 보호막(230)의 제1면(230a)에 형성된 재배선층(140)과 접속될 수 있다. 즉, 도전성 접속 부재(260)는 도전성 범프(150)와 접속된 재배선층(140)의 제1면(140a)의 반대면인 제2면(140b)에 접속된다. 상기 도전성 접속 부재(260)는 재배선층(140) 및 본드 패드(111)를 통해 반도체다이(110)와 전기적으로 연결된다. 상기 도전성 접속 부재(260)는 도전성 범프(150)와 동일한 재질로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
도 6을 참조하면, 도 5에 도시된 반도체 디바이스(200)의 제조 방법을 도시한 순서도가 도시되어 있다. 도 6에 도시된 바와 같이 반도체 디바이스(200)의 제조방법은 도 3에 도시된 반도체 디바이스(100)의 제조방법의 캐리어 준비 단계(S1), 패턴 형성 단계(S2), 반도체다이 어태치 단계(S3), 제1인캡슐레이션 단계(S4), 캐리어 제거 단계(S5) 및 재배선층 형성 단계(S6)이후에 진행되는 단계만 도시하였다. 즉 이하에서 도 3에 도시된 단계와 상이한 반도체 디바이스(200)의 제조방법인 관통 비아 형성 단계(S9), 도전성 접속 부재 형성 단계(S10), 도전성 범프 형성 단계(S11) 및 백그라인 단계(S12)를 설명하고자 한다. 이와 같은 반도체 디바이스(200)의 제조방법은 도 7a 내지 도 7d를 참조하여 자세히 설명하고자 한다.
도 7a를 참조하면 반도체 디바이스(200)의 제조방법에서 관통 비아 형성 단계(S9)에 대한 단면도가 도시되어 있다. 상기 관통 비아 형성 단계(S9)에서는 제1인캡슐란트(220x)의 제1면(220a)과 제2면(220bx)사이와, 비감광성 보호막(230)의 제1면(230a)과 제2면(230b) 사이를 관통하는 관통비아(v)를 형성하여, 비감광성 보호막(230)의 제1면(230a)에 형성된 재배선층(140)의 제2면(140b)이 외부로 노출된다. 즉, 관통 비아(v)를 통해 감광성 보호막(230)의 제1면(230a)에 형성된 재배선층(140)의 제2면(140b)이 제1인캡슐란트(220)의 제2면(200bx) 방향으로 노출된다.
도 7b를 참조하면 반도체 디바이스(200)의 제조방법에서 도전성 접속 부재 형성 단계(S10)에 대한 단면도가 도시되어 있다. 상기 도전성 접속 부재 형성 단계(S10)에서는 제1인캡슐란트(220x) 및 비감광성 보호막(230)에 형성된 관통 비아(v)를 채우도록 도전성 접속 부재(260)를 형성한다. 상기 도전성 접속 부재(260)는 제1인캡슐란트(220)의 제2면(200bx) 방향으로 노출된 재배선층(140)의 제2면(140b)과 접촉된다. 즉 도전성 접속 부재(260)는 재배선층(140)과 전기적으로 연결된다.
도 7c를 참조하면 반도체 디바이스(200)의 제조방법에서 도전성 범프 형성 단계(S11)에 대한 단면도가 도시되어 있다. 상기 도전성 범프 형성 단계(S11)에서는 재배선층(140)의 제1면(140a)에 도전성 범프(150)를 형성한다. 상기 도전성 범프(150)는 상기 재배선층(140)과 전기적으로 연결된다. 상기 도전성 범프(150)는 상기 재배선층(140) 및 본드 패드(111)를 통해서 반도체다이(110)와 전기적으로 접속된다.
도 7d를 참조하면 반도체 디바이스(200)의 제조방법에서 백그라인 단계(S12)에 대한 단면도가 도시되어 있다. 상기 백 그라인딩 단계(S12)에서는 제1인캡슐란트(220x)로 인캡슐레이션된 반도체다이(110)의 제2면(110b)이 외부로 노출되도록 제1인캡슐란트(220x)를 제거한다. 즉, 백 그라인딩 단계(S8)에서는 반도체다이(110)의 제2면(110b)이 노출되도록 제1인캡슐란트(220x)의 제2면(220bx)을 그라인딩함으로써, 반도체다이(110)의 측부만 제1인캡슐란트(120)에 의해 둘러 싸여지도록 한다. 이때 반도체다이(110)의 제1면(110a)과 제1인캡슐란트(120)의 제1면(120a)은 동일 평면을 이루며, 반도체다이(110)의 제2면(110b)과 제1인캡슐란트(120)의 제2면(120b)은 동일 평면을 이루게 된다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도가 도시되어 있다.
도 8에 도시된 바와 같이 반도체 디바이스(300)는 다수의 본드 패드(112)가 형성된 반도체다이(110), 반도체다이(110)의 측부를 감싸는 제1인캡슐란트(120), 반도체다이(100)와 제1인캡슐란트(120)에 형성된 적어도 하나의 재배선층(340), 상기 재배선층(340)에 형성되며 상기 재배선층(340)을 일부 외부로 노출시키는 제2인캡슐란트(370) 및 상기 제2인캡슐란트를 통해 외부로 노출된 재배선층(340)과 접속된 도전성 범프(350)를 포함한다. 상기 반도체 디바이스(300)의 반도체다이(110), 제1인캡슐란트(120)는 도 1에 도시된 반도체 디바이스(100)와 동일하다. 그러므로 반도체 디바이스(300)에서 도 1에 도시된 반도체 디바이스(100)와 상이한 재배선층(340), 제2인캡슐란트(370) 및 도전성 범프(350)를 위주로 설명하고자 한다.
상기 재배선층(340)은 다수의 본드 패드(111)와 접촉되도록 반도체다이(110)의 제1면(110a)에 형성된다. 상기 재배선층(340)은 다수의 본드 패드(111)와 접속되어 전기적으로 연결된다. 상기 재배선층(340)은 다수의 본드 패드(111)와 각각 접촉 되도록 다양한 패턴으로 형성될 수 있으며, 적어도 하나 이상 구비된다. 상기 적어도 하나의 재배선층(340)은 제1인캡슐란트(120)의 제1면(110a)으로 연장될 수 있다. 즉, 상기 재배선층(340)은 반도체다이(110)의 제1면(110a)에 다수의 본드 패드(111)와 전기적으로 접속되도록 형성되며, 적어도 하나는 반도체다이(110)의 제1면(110a)에서 제1인캡슐란트(120)의 제1면(110a)까지 연장될 수 있다. 상기 재배선층(340)은 실크 스크린 인쇄(Silk screen printing)방법에 의해 반도체다이(110) 및 제1인캡슐란트(120)에 패턴을 갖도록 형성될 수 있다. 상기 재배선층(340)은 제2인캡슐란트(370)에 의해 덮여지며, 도전성 범프(350)와 전기적으로 접속된다.
상기 제2인캡슐란트(370)는 반도체다이(110)의 제1면(110a), 제1인캡슐란트(120)의 제1면(110a) 및 재배선층(340)에 형성된다. 상기 제2인캡슐란트(370)는 제1면(370a)과, 상기 제1면(370a)의 반대면으로 반도체다이(110)의 제1면(110a), 제1인캡슐란트(120)의 제1면(110a) 및 재배선층(340)과 접촉된 제2면(370b)을 갖는다. 상기 제2인캡슐란트(370)는 제1면(370a)과 제2면(370b)사이를 관통하도록 관통 비아가 형성되어 있으며, 상기 관통 비아 내에는 도전성 범프(350)가 채워져 있다. 상기 제2인캡슐란트(370)는 제1인캡슐란트(120)와 동일한 재질로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 도전성 범프(350)는 제2인캡슐란트(370)의 제1면(370a)과 제2면(370b) 사이를 관통하도록 형성된다. 상기 도전성 범프(350)는 제2인캡슐란트(370)의 제2면(370b)에 형성된 재배선층(340)과 접속된다. 상기 도전성 범프(350)는 재배선층(340)을 통해 반도체다이(110)와 전기적으로 연결된다. 상기 도전성 범프(350)는 제2인캡슐란트(370)의 제1면(370a) 보다 외부로 돌출된 형태를 가질 수 있다. 상기 도전성 범프(350)는 솔더 범프일 수 있으며, 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 중 선택된 하나로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
이와 같은 반도체 디바이스(300)는 포토리소그라피 공정 없이 형성되어, 제조 공정을 간소화할 수 있으며, 제조비용 역시 절감 될 수 있다.
도 9를 참조하면, 도 8에 도시된 반도체 디바이스의 제조 방법을 도시한 순서도가 도시되어 있다. 도 9에 도시된 바와 같이 반도체 디바이스의 제조방법은 제1인캡슐레이션 단계(S1a), 재배선층 형성 단계(S2a), 제2인캡슐레이션 단계(S3a), 관통 비아 형성 단계(S4a), 백그라인딩 단계(S5a) 및 도전성 범프 형성 단계(S6a)를 포함한다.
이와 같은 반도체 디바이스(300)의 제조방법은 도 10a 내지 도 20f를 참조하여 자세히 설명하고자 한다.
도 10a를 참조하면 반도체 디바이스(300)의 제조방법에서 제1인캡슐레이션 단계(S1a)에 대한 단면도가 도시되어 있다.
상기 제1인캡슐레이션 단계(S1a)에서는 반도체다이(110)의 제2면(110b) 및, 제1면(110a)과 제2면(110b) 사이를 연결하는 측면이 제1인캡슐란트(120x)에 의해 감싸지도록 인캡슐레이션 한다. 이때 반도체다이(110)의 제1면(110a)과 제1인캡슐란트(120x)의 제1면(120a)은 동일 평면을 이룬다. 상기 제1인캡슐란트(120x)는 하기의 공정에서 반도체다이(110)의 제2면(110b) 및 측부를 외부 환경으로부터 보호할 수 있다. 상기 제1인캡슐란트(120x)는 하기의 공정에서, 반도체다이(110)를 각 공정을 위한 장비로, 이동시 고정 및 다이 손상을 방지하기 위한 캐리어 역할을 할 수 있다.
도 10b를 참조하면 반도체 디바이스(300)의 제조방법에서 재배선층 형성 단계(S2a)에 대한 단면도가 도시되어 있다.
상기 재배선층 형성 단계(S2a)에서는 반도체다이(110)의 제1면(110a)에 형성된 다수의 본드 패드(111)와 접촉되도록 반도체다이(110)의 제1면(110a) 및 제1인캡슐란트(120)의 제1면(120a)에 재배선층(340)을 형성한다. 상기 재배선층(340)은 반도체다이(110)의 다수의 본드 패드(111)와 전기적으로 연결된다. 상기 재배선층(340)은 다수의 본드 패드(111)와 각각 접촉 되도록 다양한 패턴으로 형성될 수 있으며, 적어도 하나 이상 구비된다. 상기 적어도 하나의 재배선층(340)은 제1인캡슐란트(120)의 제1면(110a)으로 연장될 수 있다.
도 4g를 참조하면 반도체 디바이스(100)의 제조방법에서 도전성 범프 형성 단계(S7)에 대한 단면도가 도시되어 있다. 상기 도전성 범프 형성 단계(S7)에서는 재배선층(140)에 도전성 범프(150)를 형성한다. 상기 도전성 범프(150)는 상기 재배선층(140)과 전기적으로 연결된다. 상기 도전성 범프(150)는 상기 재배선층(140) 및 본드 패드(111)를 통해서 반도체다이(110)와 전기적으로 접속된다. 상기 재배선층(340)은 실크 스크린 인쇄(Silk screen printing)방법에 의해 형성될 수 있다.
도 10c를 참조하면 반도체 디바이스(300)의 제조방법에서 제2인캡슐레이션 단계(S3a)에 대한 단면도가 도시되어 있다.
상기 제2인캡슐레이션 단계(S3a)에서는 반도체다이(110)의 제1면(110a), 제1인캡슐란트(120)의 제1면(110a) 및 재배선층(340)을 모두 덮도록 제2인캡슐란트(370)를 형성한다. 상기 제2인캡슐란트(370)는 제1면(370a)과, 상기 제1면(370a)의 반대면으로 반도체다이(110)의 제1면(110a), 제1인캡슐란트(120)의 제1면(110a) 및 재배선층(340)과 접촉된 제2면(370b)을 갖는다.
도 10d를 참조하면 반도체 디바이스(300)의 제조방법에서 관통 비아 형성 단계(S4a)에 대한 단면도가 도시되어 있다.
상기 관통 비아 형성 단계(S4a)에서는 제2인캡슐란트(370)의 제1면(370a)과 제2면(370b) 사이를 관통하는 관통 비아(Vx)를 형성하여, 재배선층(340)을 외부로 노출시킨다. 상기 관통 비아(Vx)를 통해 외부로 노출된 재배선층(340)은 제1인캡슐란트(120)의 제1면(120a)에 형성된 재배선층(340)일 수 있다. 즉, 제1인캡슐란트(120)의 제1면(120a)에 형성된 재배선층(340)은 제2인캡슐란트(370)에 형성된 관통비아(Vx)를 통해 외부로 노출된다.
도 10e를 참조하면 반도체 디바이스(300)의 제조방법에서 백그라인딩 단계(S5a)에 대한 단면도가 도시되어 있다.
상기 백그라인딩 단계(S5a)에서는 제1인캡슐란트(120x)로 인캡슐레이션된 반도체다이(110)의 제2면(110b)이 외부로 노출되도록 제1인캡슐란트(120x)를 제거한다. 즉, 백 그라인딩 단계(S6a)에서는 반도체다이(110)의 제2면(110b)이 노출되도록 제1인캡슐란트(120x)의 제2면(120bx)을 그라인딩함으로써, 반도체다이(110)의 측부만 제1인캡슐란트(120)에 의해 둘러 싸여지도록 한다. 이때 반도체다이(110)의 제2면(110b)과 제1인캡슐란트(120)의 제2면(120b)은 동일 평면을 이루게 된다.
도 10f를 참조하면 반도체 디바이스(300)의 제조방법에서 도전성 범프 형성 단계(S6a)에 대한 단면도가 도시되어 있다.
상기 도전성 범프 형성 단계(S6a)에서는 제2인캡슐란트(370)에 형성된 관통 비아(Vx)를 채우도록 도전성 범프(350)를 형성한다. 상기 도전성 범프(350)는 관통 비아 형성 단계(S4a)에서 외부로 노출된 재배선층(340)에 접촉되도록 형성된다. 또한 상기 도전성 범프(350)는 상기 제2인캡슐란트(370)의 제1면(370a)에 비해 외부로 돌출되도록 형성된다. 상기 도전성 범프(350)는 상기 재배선층(340)과 전기적으로 연결된다. 즉, 도전성 범프(350)는 상기 재배선층(340)을 통해 반도체다이(110)와 전기적으로 연결된다.
이상에서 설명한 것은 본 발명에 의한 반도체 디바이스 및 그 제조 방법를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100, 200, 300; 반도체 디바이스
110; 반도체다이 120, 220; 제1인캡슐란트
130, 230; 비감광성 보호막 140, 340; 재배선층
150, 350; 도전성 범프 260; 도전성 접속 부재
370; 제2인캡슐란트

Claims (15)

  1. 다수의 본드패드가 제1면에 형성된 반도체다이;
    상기 반도체다이의 측부를 감싸도록 형성된 제1인캡슐란트;
    상기 다수의 본드패드가 노출되도록 상기 반도체다이 제1면과 상기 제1인캡슐란트에 형성된 비감광성 보호막;
    노출된 상기 다수의 본드 패드와 각각 전기적으로 연결되도록 상기 비감광성 보호막에 형성된 적어도 하나의 재배선층; 및
    상기 적어도 하나의 재배선층에 접속된 도전성 범프를 포함하며,
    평평한 일면이 재배선층과 접속된 반구 형태에서, 상기 재배선층을 따라 일측으로 돌출된 돌출부를 포함하는 것을 특징으로 하는 반도체 디바이스.
  2. 청구항 1에 있어서,
    상기 제1인캡슐란트는 상기 반도체다이의 제1면과 동일면을 이루는 제1면과, 상기 제1면의 반대면인 제2면을 포함하는 것을 특징으로 하는 반도체 디바이스.
  3. 청구항 2에 있어서,
    상기 제1인캡슐란트의 상기 제2면과 상기 제1면 사이를 관통하는 도전성 접속부재를 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  4. 청구항 3에 있어서,
    상기 도전성 접속 부재는 상기 제1인캡슐란트의 제1면에 형성된 상기 비감광성 보호막을 관통하여 상기 재배선층과 접속된 것을 특징으로 하는 반도체 디바이스.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 비감광성 보호막이 형성된 캐리어를 준비하는 캐리어 준비 단계;
    상기 비감광성 보호막에 레이저를 이용하여 패턴을 형성하여 상기 캐리어의 일부를 외부로 노출시키는 패턴 형성 단계;
    노출된 상기 캐리어와 반도체다이의 제1면에 구비된 다수의 본드패드가 대향하도록 상기 비감광성 보호막에 반도체다이를 접착시키는 반도체다이 어태치 단계;
    상기 반도체다이와 상기 비감광성 보호막을 모두 덮도록 제1인캡슐란트를 형성하는 제1인캡슐레이션 단계;
    상기 비감광성 보호막에서 캐리어를 제거하여, 상기 다수의 본드 패드를 외부로 노출시키는 캐리어 제거 단계; 및
    외부로 노출된 상기 다수의 본드 패드와 각각 전기적으로 연결되도록 상기 비감광성 보호막 상에 적어도 하나의 재배선층을 형성하는 재배선층 형성 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  9. 청구항 8에 있어서,
    상기 재배선층 형성 단계이후에는
    상기 적어도 하나의 재배선층에 도전성 범프를 형성하는 도전성 범프 형성 단계; 및
    상기 제1인캡슐란트를 그라인딩하여, 상기 반도체다이의 제1면의 반대면인 제2면을 외부로 노출시키는 백 그라인딩 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  10. 청구항 8에 있어서,
    상기 재배선층 형성 단계이후에는
    상기 제1인캡슐란트 및 상기 비감광성 보호막을 관통하여 상기 적어도 하나의 재배선층이 외부로 노출되도록 관통 비아를 형성하는 관통 비아 형성 단계; 및
    상기 재배선층과 전기적으로 접속되도록 상기 관통 비아 내에 도전성 접속 부재를 형성하는 도전성 접속 부재 형성 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  11. 청구항 10에 있어서,
    상기 관통 비아 형성 단계에서는
    레이저 드릴에 의해 상기 제1인캡슐란트 및 상기 비감광성 보호막을 관통하도록 상기 관통 비아를 형성하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  12. 청구항 10에 있어서,
    상기 도전성 접속 부재 형성 단계이후에는
    상기 적어도 하나의 재배선층에 도전성 범프를 형성하는 도전성 범프 형성 단계; 및
    상기 제1인캡슐란트를 그라인딩하여, 상기 반도체다이의 제1면의 반대면인 제2면을 외부로 노출시키는 백 그라인딩 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR20130085629A 2013-07-19 2013-07-19 반도체 디바이스 및 그 제조 방법 KR101488608B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR20130085629A KR101488608B1 (ko) 2013-07-19 2013-07-19 반도체 디바이스 및 그 제조 방법
US14/337,146 US9287229B2 (en) 2013-07-19 2014-07-21 Semiconductor device with redistribution layers on partial encapsulation and non-photosensitive passivation layers
US15/069,895 US9818685B2 (en) 2013-07-19 2016-03-14 Semiconductor device with redistribution layers on partial encapsulation and non-photosensitive passivation layers
US15/812,202 US10199322B2 (en) 2013-07-19 2017-11-14 Semiconductor device with redistribution layers on partial encapsulation and non-photosensitive passivation layers
US16/261,102 US10672699B2 (en) 2013-07-19 2019-01-29 Semiconductor device with redistribution layers on partial encapsulation and non-photosensitive passivation layers
US16/890,624 US11424180B2 (en) 2013-07-19 2020-06-02 Semiconductor device with redistribution layers on partial encapsulation and non-photosensitive passivation layers
US17/891,310 US20230057803A1 (en) 2013-07-19 2022-08-19 Semiconductor device with redistribution layers on partial encapsulation and non-photosensitive passivation layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130085629A KR101488608B1 (ko) 2013-07-19 2013-07-19 반도체 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150010896A KR20150010896A (ko) 2015-01-29
KR101488608B1 true KR101488608B1 (ko) 2015-02-02

Family

ID=52342930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130085629A KR101488608B1 (ko) 2013-07-19 2013-07-19 반도체 디바이스 및 그 제조 방법

Country Status (2)

Country Link
US (6) US9287229B2 (ko)
KR (1) KR101488608B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177926B2 (en) * 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
KR101488608B1 (ko) 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
KR101780541B1 (ko) 2015-03-24 2017-09-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN105070671B (zh) * 2015-09-10 2019-05-10 中芯长电半导体（江阴）有限公司 一种芯片封装方法
US10115668B2 (en) 2015-12-15 2018-10-30 Intel IP Corporation Semiconductor package having a variable redistribution layer thickness
US10181448B2 (en) 2016-03-22 2019-01-15 Advanced Semiconductor Engineering, Inc. Semiconductor devices and semiconductor packages
US10236245B2 (en) * 2016-03-23 2019-03-19 Dyi-chung Hu Package substrate with embedded circuit
CN105810593B (zh) * 2016-05-09 2019-01-04 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其封装方法
CN111370329A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 扇出型晶圆级封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090018442A (ko) * 2007-08-17 2009-02-20 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
KR20110077215A (ko) * 2009-12-30 2011-07-07 앰코 테크놀로지 코리아 주식회사 칩 스케일 반도체 패키지 및 그 제조 방법
KR101131447B1 (ko) * 2010-10-05 2012-03-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
DE102005046737B4 (de) * 2005-09-29 2009-07-02 Infineon Technologies Ag Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US8309864B2 (en) * 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
TWI389223B (zh) * 2009-06-03 2013-03-11 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9397050B2 (en) * 2009-08-31 2016-07-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant
US8799845B2 (en) * 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US20120001339A1 (en) * 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8421212B2 (en) * 2010-09-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with active surface heat removal and method of manufacture thereof
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8912668B2 (en) * 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9123763B2 (en) * 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
JP6102941B2 (ja) * 2012-11-30 2017-03-29 パナソニック株式会社 光学装置及びその製造方法
US9704780B2 (en) * 2012-12-11 2017-07-11 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
US9721862B2 (en) * 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9269658B2 (en) * 2013-03-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ball amount process in the manufacturing of integrated circuit
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
US9856136B2 (en) * 2013-06-05 2018-01-02 Intel Deutschland Gmbh Chip arrangement and method for manufacturing a chip arrangement
KR101488608B1 (ko) 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9978700B2 (en) * 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090018442A (ko) * 2007-08-17 2009-02-20 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
KR20110077215A (ko) * 2009-12-30 2011-07-07 앰코 테크놀로지 코리아 주식회사 칩 스케일 반도체 패키지 및 그 제조 방법
KR101131447B1 (ko) * 2010-10-05 2012-03-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Also Published As

Publication number Publication date
US10672699B2 (en) 2020-06-02
US20190229050A1 (en) 2019-07-25
US20150021764A1 (en) 2015-01-22
US20230057803A1 (en) 2023-02-23
US11424180B2 (en) 2022-08-23
US20180138117A1 (en) 2018-05-17
US10199322B2 (en) 2019-02-05
KR20150010896A (ko) 2015-01-29
US9287229B2 (en) 2016-03-15
US20200365504A1 (en) 2020-11-19
US9818685B2 (en) 2017-11-14
US20160197032A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
KR101488608B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101401708B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101672622B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101473093B1 (ko) 반도체 디바이스 및 그 제조 방법
TW201803056A (zh) 半導體封裝及其製造方法
KR101168511B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20160114344A (ko) 반도체 디바이스 및 그 제조 방법
TWI674647B (zh) 晶片封裝陣列以及晶片封裝體
US20230361070A1 (en) Method for fabricating semiconductor package
KR101301838B1 (ko) 반도체 디바이스
KR101684071B1 (ko) 반도체 디바이스 및 그 제조 방법
TW201637139A (zh) 電子封裝結構及電子封裝件之製法
KR20100027934A (ko) 접착 보호층을 구비한 반도체 웨이퍼
US11973036B2 (en) Semiconductor package structure and method of manufacturing the same
KR20180099336A (ko) 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 6